CN115249659A - 半导体结构的制作方法 - Google Patents

半导体结构的制作方法 Download PDF

Info

Publication number
CN115249659A
CN115249659A CN202110468499.9A CN202110468499A CN115249659A CN 115249659 A CN115249659 A CN 115249659A CN 202110468499 A CN202110468499 A CN 202110468499A CN 115249659 A CN115249659 A CN 115249659A
Authority
CN
China
Prior art keywords
layer
active region
opening
forming
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110468499.9A
Other languages
English (en)
Other versions
CN115249659B (zh
Inventor
于业笑
刘忠明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110468499.9A priority Critical patent/CN115249659B/zh
Publication of CN115249659A publication Critical patent/CN115249659A/zh
Application granted granted Critical
Publication of CN115249659B publication Critical patent/CN115249659B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明实施例提供一种半导体结构的制作方法，包括：在第一隔离层上形成掩膜层，掩膜层的开口图案由分立的多个组合开口构成，组合开口包括第一开口和第二开口，第二开口连接至少两个分立的第一开口，每一第一开口暴露一第一有源区的顶面；形成字线，字线覆盖第一开口侧壁以及填充满第二开口；形成第二有源区和第二介质层，第二有源区位于第一有源区上，第二介质层覆盖第二有源区侧壁表面，第二有源区和第二介质层共同填充满第一开口，第二有源区的掺杂离子类型与第一有源区的掺杂离子类型不同。本发明实施例有利于提高半导体结构的导电性能。

Description

半导体结构的制作方法
技术领域
本发明实施例涉及半导体领域，特别涉及一种半导体结构的制作方法。
背景技术
集成电路芯片遵循摩尔定律不断发展，已经从亚微米、深亚微米阶段进入纳米阶段，以达到改进器件性能和提高集成度的目的。速度、功耗及面积是评价数字集成电路的重要指标。电路成本取决于芯片面积，因此高集成度是电路设计的主要目标之一。
在半导体尤其是存储器领域，增大器件集成度的方法包括减小器件特征尺寸和改善单元结构。但是随着特征尺寸的减小，小尺寸晶体管会产生严重的短沟道效应，因此，通过改善存储单元结构，在相同特征尺寸条件下减小存储单元所占面积是增大器件集成度的另一条有效途径。在此背景下，目前已经提出了具有埋入式位线的垂直栅极围绕晶体管。
发明内容
本发明实施例提供一种半导体结构的制作方法，有利于提高半导体结构的电学性能。
为解决上述问题，本发明实施例提供一种半导体结构的制作方法，包括：提供基底，所述基底包含分立的多条位线结构；在所述基底上形成第一介质层、第一隔离层以及分立的多个第一有源区，每条所述位线结构与至少两个所述第一有源区电连接，所述第一介质层覆盖所述第一有源区的侧壁表面，所述第一隔离层填充满相邻所述第一有源区之间的空隙，所述第一介质层位于所述第一有源区和所述第一隔离层之间；在所述第一隔离层上形成掩膜层，所述掩膜层的开口图案由分立的多个组合开口构成，所述组合开口包括第一开口和第二开口，所述第二开口连接至少两个分立的所述第一开口，每一所述第一开口暴露一所述第一有源区的顶面；形成字线，所述字线覆盖所述第一开口侧壁以及填充满所述第二开口；形成第二有源区和第二介质层，所述第二有源区位于所述第一有源区上，所述第二介质层覆盖所述第二有源区侧壁表面，所述第二有源区和所述第二介质层共同填充满所述第一开口，所述第二有源区的掺杂离子类型与所述第一有源区的掺杂离子类型不同；在所述第二有源区上形成第三有源区，所述第三有源区的掺杂离子类型与所述第一有源区的掺杂离子类型相同，所述第二有源区作为连接所述第一有源区和所述第三有源区的沟道。
另外，形成所述第一隔离层和所述掩膜层的工艺步骤包括：形成第一隔离膜，所述第一隔离膜填充满相邻所述第一有源区之间的空隙，且覆盖所述第一有源区和所述第一介质层的顶面，位于相邻所述第一有源区之间的所述第一隔离膜作为所述第一隔离层；在所述第一隔离膜层上形成第一中间层，并对所述第一中间层和所述第一隔离膜进行图案化刻蚀工艺，形成所述组合开口，剩余所述第一中间层和剩余的高于所述第一有源区顶面的所述第一隔离膜构成所述掩膜层。
另外，所述第一隔离膜材料的硬度大于所述第一中间层的材料的硬度。
另外，在对所述第一中间层和所述第一隔离膜进行图案化刻蚀工艺之前，还包括：在所述第一中间层上形成第二中间层；刻蚀所述第二中间层，使剩余所述第二中间层具有第一图案；形成第一填充层，所述第一填充层填充满剩余所述第二中间层围成的开口；刻蚀所述第一填充层，形成具有第二图案的补充开口，所述第二图案和所述第一图案共同构成组合图案；形成第二填充层，所述第二填充层填充满所述补充开口；去除剩余所述第一填充层，所述第二填充层和剩余所述第二中间层围成反选开口，所述反选开口的图案与所述组合图案互补；利用所述反选开口形成反选层，所述反选层的图案与所述反选开口的图案相同；利用所述反选层作为掩膜，对所述第一中间层和所述第一隔离膜进行所述图案化刻蚀工艺。
另外，所述第二填充层的材料与所述第二中间层的材料相同。
另外，在形成所述第二中间层之前，在所述第一中间层上形成图案转移层，所述图案转移层的材料的硬度大于所述第二中间层的材料的硬度；在形成所述图案转移层之后，在所述图案转移层上形成所述第二中间层；所述利用所述反选开口形成反选层的工艺步骤包括：利用所述反选开口刻蚀所述图案转移层，剩余所述图案转移层围成的开口的图案与所述反选开口的图案相同；形成所述反选层，所述反选层填充满剩余所述图案转移层围成的开口，所述反选层的图案与所述反选开口的图案相同；在形成所述反选层之后，去除剩余所述图案转移层。
另外，在形成所述图案转移层之前，在所述第一中间层上形成刻蚀过渡层，所述刻蚀过渡层的材料的硬度介于所述第一中间层的材料的硬度和所述图案转移层的材料的硬度之间；在形成所述刻蚀过渡层之后，在所述刻蚀过渡层上形成所述图案转移层；所述图案化刻蚀工艺依次刻蚀所述刻蚀过渡层、所述第一中间层和所述第一隔离膜，形成位于所述第一中间层和所述第一隔离膜内的所述组合开口。
另外，所述反选层的材料与所述刻蚀过渡层的材料相同。
另外，所述第一开口暴露所述第一有源区顶面、所述第一介质层顶面以及部分所述第一隔离层顶面。
另外，形成所述第二有源区和所述第二介质层的工艺步骤，包括：在形成所述字线之后，形成填充满所述第一开口的第二有源层，所述第二有源层的掺杂离子类型与所述第一有源区的掺杂离子类型不同；去除所述掩膜层，暴露所述字线背离所述第二有源层的侧壁；对所述字线进行氧化工艺，以使氧源分子穿透所述字线并与部分所述第二有源层反应，生成覆盖所述字线侧壁的所述第二介质层，剩余所述第二有源层作为所述第二有源区。
另外，对所述第一有源区进行第一外延生长工艺，形成所述第二有源层。
另外，所述第一外延生长工艺的前驱体包括：含有所述第二有源层的掺杂离子的化合物，或者，由所述第二有源层的掺杂离子组成的等离子体。
另外，对所述第二有源区进行第二外延生长工艺，形成所述第三有源区。
另外，所述第一有源区、所述第二有源区以及所述第三有源区为圆柱状结构。
另外，在形成所述第三有源区之前，还包括：形成第二隔离层，所述第二隔离层填充满相邻所述第二有源区之间的空隙，所述字线位于所述第二隔离层和所述第二介质层之间；在形成所述第三有源区之后，还包括：形成第三介质层，所述第三介质层覆盖所述第三有源区侧壁，所述第三介质层的材料与所述第二介质层的材料相同；形成第三隔离层，所述第三隔离层填充满相邻所述第三有源区之间的空隙，所述第三介质层位于所述第三隔离层和所述第三有源区之间。
与现有技术相比，本发明实施例提供的技术方案具有以下优点：
上述技术方案中，在形成具有组合开口的掩膜层之后，依据组合开口形成字线，字线的形成仅需要一道沉积工艺，即字线可实现一体成型，相较于采用多道沉积工艺分别形成字线的不同部分，一体成型的字线具有更好的连续性，有利于消除接触面引入的接触缺陷，从而提升字线的导电性能和信号传输性能，进而提升半导体结构的导电性能和信号传输性能。
另外，对第一有源区进行外延生长工艺以形成第二有源层，有利于提高第一有源区和第二有源区之间的连续性，减少接触缺陷和降低接触电阻，加速电子移动速率，进而提升半导体结构的导电性能以及降低半导体结构运行过程中的发热。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，除非有特别申明，附图中的图不构成比例限制。
图1至图41为本发明实施例提供的半导体结构的制作方法各步骤对应的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
图1至图41为本发明实施例提供的半导体结构的制作方各步骤对应的结构示意图。半导体结构的制作方法包含以下步骤：
参考图1，提供依次堆叠的基板11、导电膜121a、阻挡膜122a、接触膜123a、第一硬掩膜层131和第一光刻胶层141，第一光刻胶层141具有开口图案。
基板11可起到电隔离和缓冲等作用，基板11的材料可以根据实际需要进行选择，可选地，基板11的材料包括氮化硅或聚酰亚胺；导电膜121a用于形成位线结构的导电层，以传输位线信号，可选地，导电膜121a的材料包括钨；阻挡膜122a用于形成位线结构的阻挡层，以阻挡导电层中的金属离子向晶体管迁移，同时，还可以作为导电层和位线接触的中间层，以减小导电层与位线接触的连接电阻，可选地，阻挡膜122a的材料包括氮化钛；接触膜123a用于形成位线结构的位线接触，用于连接晶体管结构的漏区，可选地，接触膜123a的材料包括多晶硅、单晶硅或非晶硅中的任一者。
第一光刻胶层141自身结构的图案与所需形成的位线结构的图案相同，第一硬掩膜层131的硬度大于第一光刻胶层141的硬度，设置第一硬掩膜层131，有利于提高利用第一光刻胶层141刻蚀形成的位线结构的位置精度，保证位线结构具有预设电学性能。在不同刻蚀工艺中，若在待刻蚀对象上形成依次堆叠的硬掩膜层和光刻胶层，硬掩膜层的作用都包含提高刻蚀工艺的刻蚀精度，后续不再进行赘述；此外，硬掩膜层的材料可设置为氮氧化硅。
参考图1和图2，利用第一光刻胶层141作为掩膜，依次刻蚀接触膜123a、阻挡膜122a以及导电膜121a，形成位线结构12，位线结构12包括位线接触123、阻挡层122以及导电层121。
参考图3和图4，图4为图3所示结构的俯视图，形成底部隔离层151，底部隔离层151填充满相邻位线结构12之间的空隙，以实现电隔离。
本实施例中，底部隔离层151、位线结构12以及基板11共同构成基底10，位线结构12作为埋入式位线；进一步地，基底10包含分立的多条位线结构12，位线结构12具有暴露的顶面，位线结构12可与后续形成的第一有源区底面直接接触并实现电连接；在其他实施例中，位线结构与后续形成的第一有源区通过导电结构间接电连接。
参考图5至图8，形成第一有源区161。
其中，图7为图6所示结构沿第一截面方向AA1的剖面示意图，图8为图6所示结构沿第二截面方向BB1的剖面示意图。需要说明的是，后续将根据表述需要设置结构俯视图、沿第一截面方向AA1的剖面示意图以及沿第二截面方向BB1的剖面示意图中的一者、两者或三者，当仅参考一个附图时，附图为沿第二截面方向BB1的剖面示意图；当同时参考两个附图时，附图首先为沿第一截面方向AA1的剖面示意图，其次为沿第二截面方向BB1的剖面示意图；当同时参考三个附图时，按照俯视图、沿第一截面方向AA1的剖面示意图、沿第二截面方向BB1的剖面示意图的顺序进行依次参考。
具体地，在基底10上形成依次堆叠的第一有源层161a、第二硬掩膜层132以及第二光刻胶层142，第一有源层161a可以是掺杂有P型离子或N型离子的单晶硅材料，以形成作为漏极的第一有源区；利用第二光刻胶层142作为掩膜，刻蚀第一有源层161a，形成分立的多个第一有源区161；在形成第一有源区161之后，去除剩余第二光刻胶层142和第二硬掩膜层132。
本实施例中，每条位线结构12与至少两个第一有源区161电连接。由于位线结构12具有暴露的顶面，因此，每条位线结构12与至少两个第一有源区161的底面接触并电连接。
由于第一有源区161和位线结构12的位线接触都为硅材料，因此，可对位线接触进行外延工艺以形成单晶硅结构的第一有源层161a，从而减少位线接触与第一有源区161的接触空隙，提高接触面积，进而提升导电能力和信号传输能力。需要说明的是，若位线接触的材料为多晶硅，在对位线接触进行外延工艺之前，需要对位线接触进行一定的高温退火，以形成作为晶种的单晶硅，以便进行外延生长；若位线接触的材料本身为单晶硅，则可直接进行外延生长工艺。
本实施例中，第一有源区161为圆柱状结构，第一有源区161通过底部平面与位线结构12电连接，如此，有利于减轻尖角引起的载流子冲击以及电荷集中问题，进而避免因载流子冲击导致的元器件加速老化问题，以及避免因电荷集中导致的击穿问题和电泄露问题，从而提高第一有源区161的电学性能。
参考图9和图10，形成第一介质层171和第一隔离层181。
本实施例中，采用原子层沉积工艺形成第一介质层171，以使得第一介质层171具有较薄的厚度以及较好的电隔离效果。由于原子层沉积工艺形成的膜层具有较高的致密度，因此，第一介质层171在厚度较薄的情况下，依旧具有较好的电隔离效果。
本实施例中，第一介质层171环绕并覆盖第一有源区161侧壁表面。具体地，可采用以下工艺步骤形成第一介质层171：进行沉积工艺，形成覆盖第一有源区161顶面和侧壁以及覆盖基底10表面的第一介质膜；在垂直于基底10表面的方向上，对第一介质膜进行无掩膜干法刻蚀工艺，去除覆盖第一有源区161顶面和覆盖基底10表面的第一介质膜，保留覆盖第一有源区161侧壁表面的第一介质膜，以作为第一介质层171，第一介质层171的顶面平齐于第一有源区161的顶面。
本实施例中，在形成第一介质层171之后，形成第一隔离膜(未标示)，第一隔离膜的顶面高于第一有源区161的顶面，也就是说，第一隔离膜填充满相邻第一有源区161之间的空隙，且覆盖第一有源区161和第一介质层171的顶面，位于相邻第一有源区161之间的部分第一隔离膜作为第一隔离层181，第一介质层171位于第一隔离层181和第一有源区161之间；在其他实施例，第一隔离膜的顶面平齐于或低于第一有源区的顶面。
其中，选用质地较软的二氧化硅作为第一介质层171的材料，有利于避免第一介质层171对第一有源区161造成应力损伤，实现应力缓冲，保证第一有源区161具有良好的电学性能；相应地，选用质地较硬的氮化硅作为第一隔离层181的材料，有利于实现良好的支撑效果，保证半导体结构具有良好的结构稳定性。
参考图11至图13，在第一隔离膜上形成依次堆叠的第一中间层191、刻蚀过渡层21、图案转移层22、第二中间层192以及第三光刻胶层143。
其中，第一隔离膜的材料的硬度大于第一中间层191的材料的硬度，图案转移层22的材料的硬度大于第一中间层191的材料的硬度和第二中间层192的材料的硬度，第一中间层191和第二中间层192可采用同一材料；刻蚀过渡层21的材料的硬度介于第一中间层191的材料的硬度和图案转移层22的材料的硬度之间。具体地，可设置第一中间层191和第二中间层192的材料为二氧化硅，设置刻蚀过渡层21的材料为氮氧化硅，设置图案转移层22的材料为氮化硅，氮氧化硅的硬度介于二氧化硅和氮化硅之间。
参考图14和图15，利用第三光刻胶层143作为掩膜，刻蚀第二中间层192，剩余第二中间层192具有第一图案。
参考图16至图18，形成第一填充层23和第四光刻胶层144，第一填充层23填充满剩余第二中间层192围成的开口，第一填充层23的顶面高于或平齐于第二中间层192的顶面，第一填充层23的底面与图案转移层22接触；第四光刻胶层144位于第一填充层23上。
参考图18至图21，利用第四光刻胶层144刻蚀第一填充层23，形成具有第二图案的补充开口(未图示)，第二图案和第一图案共同构成组合图案；形成第二填充层193，第二填充层193填充满补充开口；去除剩余第一填充层23，第二填充层193和剩余第二中间层192围成反选开口，反选开口的图案与组合图案互补。
理想情况下，利用第四光刻胶层144进行的刻蚀工艺仅刻蚀第一填充层23，而不对第二中间层192造成损伤；在实际情况中，刻蚀剂或用于刻蚀的等离子体不仅刻蚀第一填充层23，还刻蚀第二中间层192，为保证剩余第二中间层192和第二填充层193构成的整体具有预设厚度，以有效作为掩膜，第二填充层193不仅填充满补充开口，还覆盖第二中间层192的顶面，从而保证第二中间层192和第二填充层193构成的整体在不同位置都具有预设厚度。此外，第二填充层193的材料可与第二中间层192的材料相同，即设置为二氧化硅。
以下将根据第二填充层193和剩余第二中间层192围成的反选开口形成反选层，反选层的图案与反选开口的图案相同。具体如下：
参考图22和图23，利用反选开口刻蚀图案转移层22，剩余图案转移层22的图案为上述组合图案，剩余图案转移层22围成的开口的图案与反选开口的图案相同。
参考图24和图25，形成反选层24，反选层24填充满剩余图案转移层22围成的开口，反选层24的图案与反选开口的图案相同，反选层24的材料可与刻蚀过渡层21的材料相同。在形成反选层24之后，需要去除剩余图案转移层22，以在后续刻蚀工艺中利用反选层24作为掩膜。
参考图26至图28，利用反选层24(参考图25)作为掩膜，依次对刻蚀过渡层21(参考图25)、第一中间层191和第一隔离膜进行图案化刻蚀工艺，剩余第一中间层191和剩余的高于第一有源区161顶面的第一隔离膜构成掩膜层193。
具体地，掩膜层193的开口图案由分立的多个组合开口193a构成，组合开口193a包括第一开口(未标示)和第二开口(未标示)，第二开口连接至少两个分立的第一开口，每一第一开口暴露一第一有源区161的顶面。需要说明的是，图26仅用于表示掩膜层193的俯视图，并未绘制掩膜层193以下的其他膜层。
本实施例中，第一开口为圆形，第二开口为直线型，第二开口连接处于同一直线上的多个第一开口，第一开口的直径大于第一介质层171的外径，也就是说，第一开口暴露出第一有源区161的顶面、第一介质层171的顶面以及第一隔离层181的部分顶面；在其他实施例中，第一开口还可以为多边形，和/或，第二开口为折线型，第二开口连接处于不同直线上的多个第一开口，此外，第一开口的直径还可以等于或小于第一介质层的外径。
参考图29至图31，形成字线25，字线25覆盖第一开口侧壁以及填充满第二开口。
具体地，可采用以下工艺步骤形成字线25：进行沉积工艺，形成填充满第二开口、覆盖第一开口侧壁、覆盖组合开口193a底面以及掩膜层193顶面的导电膜；在垂直于基底10表面的方向上，对导电膜进行无掩膜干法刻蚀工艺，去除覆盖组合开口193a底面以及掩膜层193顶面的导电膜，保留第一开口侧壁以及第二开口内的导电膜，以作为字线25。
本实施例中，字线25覆盖组合开口193a暴露的第一隔离层181的顶面，即填充有字线25的组合开口193a仅暴露第一有源区161和第一介质层171的顶面。需要说明的是，为使得字线25填满第二开口，覆盖第一开口侧壁的部分字线25的厚度应当大于等于第二开口的宽度的1/2。
参考图32至图34，形成第二有源层162a。
本实施例中，在形成字线25之后，对第一有源区161进行第一外延生长工艺，形成填充满第一开口的第二有源层162a，第二有源层162a的掺杂离子类型与第一有源区161的掺杂离子类型不同。具体地，当第一有源区161的掺杂离子类型为P型或N型中的一者时，第二有源层162a的掺杂离子类型为P型或N型中的另一者。
相对于采用沉积工艺形成第二有源层162a，采用外延生长工艺有利于提升第一有源区161和第二有源层162a之间的连续性，减少因晶格特性不同或者晶格错位导致的接触缺陷，减小因接触缺陷导致的接触电阻，提升载流子的传输能力和移动速度，第二有源层162a用于形成第二有源区，采用外延生长工艺形成第二有源层162a，有利于提高第一有源区161和第二有源区构成的晶体管的导电性能，以及降低晶体管运行过程中的发热。其中，接触缺陷包括但不限于接触空隙和应力损伤。
本实施例中，采用气相外延生长工艺形成第二有源层162a，相对于液相外延生长等工艺，采用气相外延生长工艺可实现较厚的第二有源层162a的生长，进而满足不同规格的第二有源区的制作需求；相应地，气相外延生长工艺的前驱体包括：含有第二有源层162a的掺杂离子的化合物，或者，由第二有源层162a的掺杂离子组成的等离子体，如此，可在外延生长过程中调整第二有源层162a的掺杂离子类型以及掺杂浓度，进而形成具有预设导电类型且预设掺杂浓度的第二有源区。
参考图35至图37，去除掩膜层193(参考图32)，暴露字线25背离第二有源层162a的侧壁。
参考图38至图40，形成第二有源区162和第二介质层172。
本实施例中，在暴露字线25背离第二有源层162a(参考图37)的侧壁之后，对字线25进行氧化工艺，以使氧源分子穿透字线25并与部分第二有源层162a反应，生成覆盖字线25侧壁的第二介质层172，剩余第二有源层162a作为第二有源区162。可以知晓的是，第二有源区162位于第一有源区161上，第二介质层172覆盖第二有源区162侧壁表面，第二有源区162、第二介质层172以及部分字线25共同填充满第一开口，第二有源区162的掺杂离子类型与第一有源区161的掺杂离子类型不同。其中，氧化工艺可以是原位水汽氧化技术(in—situ steam generation，ISSG)等。
本实施例中，第二有源区162为圆柱形。如此，有利于避免尖角处的热载流子冲击以及电荷集中问题，进而避免因热载流子冲击导致的元器件加速老化问题，以及避免因电荷集中导致的击穿问题和电泄露问题，从而提高第二有源区162的电学性能。
参考图41，形成第二隔离层182、第三有源区163、第三介质层173以及第三隔离层183。
本实施例中，在形成第三有源区163之前，形成第二隔离层182，第二隔离层182填充满相邻第二有源区162之间的空隙，字线25位于第二隔离层182和第二介质层172之间。其中，第二隔离层182的材料可与第一隔离层181的材料相同。
本实施例中，对第二有源区162进行第二外延生长工艺，形成位于第二有源区162上方的第三有源区163。相对于采用沉积工艺形成第三有源区163，采用外延生长工艺有利于提升第二有源区162和第三有源区163之间的连续性，减少接触缺陷和降低接触电阻，进而提高晶体管的导电性能，以及降低晶体管运行过程中的发热。
其中，第三有源区163的掺杂离子类型与第一有源区161的掺杂离子类型相同，且与第二有源区162的掺杂离子类型不同，第三有源区163作为晶体管的源区，第二有源区162作为连接第一有源区161和第三有源区163的沟道；此外，第三有源区163的结构特征可与第二有源区162的特征相同，即第三有源区163为圆柱状结构。
相应地，在形成第三有源区163之后，形成第三介质层173，第三介质层173环绕并覆盖第三有源区163侧壁表面，第三介质层173的材料可与第一介质层171的材料相同，第三介质层173的形成工艺可与第一介质层171的形成工艺相同，第三介质层173的顶面可低于、平齐于或高于第三有源区163的顶面。
其中，第三介质层173的顶面高于第三有源区163的顶面指的是，第三介质层173还覆盖第三有源区163的顶面，以为第三有源区163提供保护和缓冲。后续可通过其他工艺形成贯穿第三介质层173的过孔，或者，去除覆盖第三有源区163顶面的第三介质层173，以使第三有源区163与外部导电结构形成电连接。
进一步地，在形成第三介质层173之后，形成第三隔离层183，第三隔离层183填充满相邻第三有源区163之间的空隙，第三介质层173位于第三隔离层183和第三有源区163之间。其中，第三隔离层183的材料可与第一隔离层181的材料相同。
本实施例中，在形成具有组合开口的掩膜层之后，依据组合开口形成字线，字线的形成仅需要一道沉积工艺，即字线可实现一体成型，相较于采用多道沉积工艺分别形成字线的不同部分，一体成型的字线具有更好的连续性，有利于消除接触面引入的接触缺陷，从而提升字线的导电性能和信号传输性能，进而提升半导体结构的导电性能和信号传输性能。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。

Claims (15)

1.一种半导体结构的制作方法，其特征在于，包括：
提供基底，所述基底包含分立的多条位线结构；
在所述基底上形成第一介质层、第一隔离层以及分立的多个第一有源区，每条所述位线结构与至少两个所述第一有源区电连接，所述第一介质层覆盖所述第一有源区的侧壁表面，所述第一隔离层填充满相邻所述第一有源区之间的空隙，所述第一介质层位于所述第一有源区和所述第一隔离层之间；
在所述第一隔离层上形成掩膜层，所述掩膜层的开口图案由分立的多个组合开口构成，所述组合开口包括第一开口和第二开口，所述第二开口连接至少两个分立的所述第一开口，每一所述第一开口暴露一所述第一有源区的顶面；
形成字线，所述字线覆盖所述第一开口侧壁以及填充满所述第二开口；
形成第二有源区和第二介质层，所述第二有源区位于所述第一有源区上，所述第二介质层覆盖所述第二有源区侧壁表面，所述第二有源区和所述第二介质层共同填充满所述第一开口，所述第二有源区的掺杂离子类型与所述第一有源区的掺杂离子类型不同；
在所述第二有源区上形成第三有源区，所述第三有源区的掺杂离子类型与所述第一有源区的掺杂离子类型相同，所述第二有源区作为连接所述第一有源区和所述第三有源区的沟道。
2.根据权利要求1所述的半导体结构的制作方法，其特征在于，形成所述第一隔离层和所述掩膜层的工艺步骤包括：
形成第一隔离膜，所述第一隔离膜填充满相邻所述第一有源区之间的空隙，且覆盖所述第一有源区和所述第一介质层的顶面，位于相邻所述第一有源区之间的所述第一隔离膜作为所述第一隔离层；
在所述第一隔离膜层上形成第一中间层，并对所述第一中间层和所述第一隔离膜进行图案化刻蚀工艺，形成所述组合开口，剩余所述第一中间层和剩余的高于所述第一有源区顶面的所述第一隔离膜构成所述掩膜层。
3.根据权利要求2所述的半导体结构的制作方法，其特征在于，所述第一隔离膜材料的硬度大于所述第一中间层的材料的硬度。
4.根据权利要求2所述的半导体结构的制作方法，其特征在于，在对所述第一中间层和所述第一隔离膜进行图案化刻蚀工艺之前，还包括：
在所述第一中间层上形成第二中间层；
刻蚀所述第二中间层，使剩余所述第二中间层具有第一图案；
形成第一填充层，所述第一填充层填充满剩余所述第二中间层围成的开口；
刻蚀所述第一填充层，形成具有第二图案的补充开口，所述第二图案和所述第一图案共同构成组合图案；
形成第二填充层，所述第二填充层填充满所述补充开口；
去除剩余所述第一填充层，所述第二填充层和剩余所述第二中间层围成反选开口，所述反选开口的图案与所述组合图案互补；
利用所述反选开口形成反选层，所述反选层的图案与所述反选开口的图案相同；
利用所述反选层作为掩膜，对所述第一中间层和所述第一隔离膜进行所述图案化刻蚀工艺。
5.根据权利要求4所述的半导体结构的制作方法，其特征在于，所述第二填充层的材料与所述第二中间层的材料相同。
6.根据权利要求4所述的半导体结构的制作方法，其特征在于，在形成所述第二中间层之前，在所述第一中间层上形成图案转移层，所述图案转移层的材料的硬度大于所述第二中间层的材料的硬度；在形成所述图案转移层之后，在所述图案转移层上形成所述第二中间层；
所述利用所述反选开口形成反选层的工艺步骤包括：
利用所述反选开口刻蚀所述图案转移层，剩余所述图案转移层围成的开口的图案与所述反选开口的图案相同；
形成所述反选层，所述反选层填充满剩余所述图案转移层围成的开口，所述反选层的图案与所述反选开口的图案相同；
在形成所述反选层之后，去除剩余所述图案转移层。
7.根据权利要求6所述的半导体结构的制作方法，其特征在于，在形成所述图案转移层之前，在所述第一中间层上形成刻蚀过渡层，所述刻蚀过渡层的材料的硬度介于所述第一中间层的材料的硬度和所述图案转移层的材料的硬度之间；在形成所述刻蚀过渡层之后，在所述刻蚀过渡层上形成所述图案转移层；
所述图案化刻蚀工艺依次刻蚀所述刻蚀过渡层、所述第一中间层和所述第一隔离膜，形成位于所述第一中间层和所述第一隔离膜内的所述组合开口。
8.根据权利要求7所述的半导体结构的制作方法，其特征在于，所述反选层的材料与所述刻蚀过渡层的材料相同。
9.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第一开口暴露所述第一有源区顶面、所述第一介质层顶面以及部分所述第一隔离层顶面。
10.根据权利要求1所述的半导体结构的制作方法，其特征在于，形成所述第二有源区和所述第二介质层的工艺步骤，包括：
在形成所述字线之后，形成填充满所述第一开口的第二有源层，所述第二有源层的掺杂离子类型与所述第一有源区的掺杂离子类型不同；
去除所述掩膜层，暴露所述字线背离所述第二有源层的侧壁；
对所述字线进行氧化工艺，以使氧源分子穿透所述字线并与部分所述第二有源层反应，生成覆盖所述字线侧壁的所述第二介质层，剩余所述第二有源层作为所述第二有源区。
11.根据权利要求10所述的半导体结构的制作方法，其特征在于，对所述第一有源区进行第一外延生长工艺，形成所述第二有源层。
12.根据权利要求11所述的半导体结构的制作方法，其特征在于，所述第一外延生长工艺的前驱体包括：含有所述第二有源层的掺杂离子的化合物，或者，由所述第二有源层的掺杂离子组成的等离子体。
13.根据权利要求1所述的半导体结构的制作方法，其特征在于，对所述第二有源区进行第二外延生长工艺，形成所述第三有源区。
14.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第一有源区、所述第二有源区以及所述第三有源区为圆柱状结构。
15.根据权利要求1所述的半导体结构的制作方法，其特征在于，在形成所述第三有源区之前，还包括：
形成第二隔离层，所述第二隔离层填充满相邻所述第二有源区之间的空隙，所述字线位于所述第二隔离层和所述第二介质层之间；
在形成所述第三有源区之后，还包括：
形成第三介质层，所述第三介质层覆盖所述第三有源区侧壁，所述第三介质层的材料与所述第二介质层的材料相同；
形成第三隔离层，所述第三隔离层填充满相邻所述第三有源区之间的空隙，所述第三介质层位于所述第三隔离层和所述第三有源区之间。
CN202110468499.9A 2021-04-28 2021-04-28 半导体结构的制作方法 Active CN115249659B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110468499.9A CN115249659B (zh) 2021-04-28 2021-04-28 半导体结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110468499.9A CN115249659B (zh) 2021-04-28 2021-04-28 半导体结构的制作方法

Publications (2)

Publication Number Publication Date
CN115249659A true CN115249659A (zh) 2022-10-28
CN115249659B CN115249659B (zh) 2024-05-03

Family

ID=83696181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110468499.9A Active CN115249659B (zh) 2021-04-28 2021-04-28 半导体结构的制作方法

Country Status (1)

Country Link
CN (1) CN115249659B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510639A (en) * 1993-02-02 1996-04-23 Matsushita Electric Industrial Co., Ltd. Non-volatile semiconductor memory having a ring-shaped floating gate
CN101017825A (zh) * 2006-02-09 2007-08-15 三星电子株式会社 具有垂直沟道的半导体器件及其制造方法
US20070295995A1 (en) * 2006-06-09 2007-12-27 Samsung Electronics Co., Ltd. Methods of forming a semiconductor device including buried bit lines
US20130161832A1 (en) * 2011-12-26 2013-06-27 Heung-Jae Cho Semiconductor device with buried bit line and method for fabricating the same
CN103811513A (zh) * 2012-11-02 2014-05-21 三星电子株式会社 半导体器件及其制造方法
KR20160142803A (ko) * 2016-11-30 2016-12-13 삼성전자주식회사 수직 채널 트랜지스터 및 그의 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510639A (en) * 1993-02-02 1996-04-23 Matsushita Electric Industrial Co., Ltd. Non-volatile semiconductor memory having a ring-shaped floating gate
CN101017825A (zh) * 2006-02-09 2007-08-15 三星电子株式会社 具有垂直沟道的半导体器件及其制造方法
US20070295995A1 (en) * 2006-06-09 2007-12-27 Samsung Electronics Co., Ltd. Methods of forming a semiconductor device including buried bit lines
US20130161832A1 (en) * 2011-12-26 2013-06-27 Heung-Jae Cho Semiconductor device with buried bit line and method for fabricating the same
CN103811513A (zh) * 2012-11-02 2014-05-21 三星电子株式会社 半导体器件及其制造方法
KR20160142803A (ko) * 2016-11-30 2016-12-13 삼성전자주식회사 수직 채널 트랜지스터 및 그의 제조방법

Also Published As

Publication number Publication date
CN115249659B (zh) 2024-05-03

Similar Documents

Publication Publication Date Title
US9362418B2 (en) Semiconductor structures including bodies of semiconductor material and methods of forming same
KR100379612B1 (ko) 도전층을 채운 트렌치 소자 분리형 반도체 장치 및 그형성 방법
CN108257919B (zh) 随机动态处理存储器元件的形成方法
US11444087B2 (en) Semiconductor memory device with air gaps for reducing capacitive coupling and method for preparing the same
TWI803350B (zh) 半導體結構及其製作方法
CN113437068B (zh) 动态随机存取存储器及其形成方法
CN113517337B (zh) 半导体结构及其形成方法
CN115249659B (zh) 半导体结构的制作方法
CN115249660B (zh) 半导体结构的制作方法
KR100861301B1 (ko) 반도체 소자 및 그의 제조방법
CN115939043A (zh) 半导体结构及其制作方法
CN210073860U (zh) 半导体结构及存储器
CN115249661B (zh) 半导体结构及其制作方法
US7859041B2 (en) Gate structure of semiconductor device
CN104599969A (zh) 一种减小槽栅结构半浮栅器件漏电的方法
CN115249662B (zh) 半导体结构及其制作方法
CN111987150B (zh) 半导体结构及其制造方法、存储器
US20240145313A1 (en) Multi-fin vertical field effect transistor and single-fin vertical field effect transistor on a single integrated circuit chip
US20240128313A1 (en) Semiconductor structure and methods for manufacturing the same
CN116615026A (zh) 半导体结构及其形成方法
CN117500263A (zh) 半导体结构及其形成方法
KR100997794B1 (ko) 반도체 소자 및 그의 제조방법
KR100771812B1 (ko) 플래시 메모리 소자 및 제조방법
KR940004599B1 (ko) 디램 셀의 구조 및 제조방법
KR100265823B1 (ko) 트렌치형 캐패시터를 구비한 디램 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant