CN115249662B - 半导体结构及其制作方法 - Google Patents

半导体结构及其制作方法 Download PDF

Info

Publication number
CN115249662B
CN115249662B CN202110469848.9A CN202110469848A CN115249662B CN 115249662 B CN115249662 B CN 115249662B CN 202110469848 A CN202110469848 A CN 202110469848A CN 115249662 B CN115249662 B CN 115249662B
Authority
CN
China
Prior art keywords
active region
region
layer
active
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110469848.9A
Other languages
English (en)
Other versions
CN115249662A (zh
Inventor
于业笑
刘忠明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110469848.9A priority Critical patent/CN115249662B/zh
Publication of CN115249662A publication Critical patent/CN115249662A/zh
Application granted granted Critical
Publication of CN115249662B publication Critical patent/CN115249662B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明实施例提供一种半导体结构及其制作方法，半导体结构的制作方法包括：提供基底，基底包含分立的多条位线结构；在基底上形成本征半导体层，本征半导体层与位线结构电连接，本征半导体层包括第一区域和第二区域，第一区域位于第二区域和基底之间；向第一区域注入第一掺杂离子，以及向第二区域注入第二掺杂离子；对掺杂后的本征半导体层进行图案化刻蚀，剩余的第二区域的本征半导体层构成分立的多个第二有源区，剩余的第一区域的本征半导体层构成分立的多个第一有源区，每一条位线结构与至少两个第一有源区电连接；形成栅极结构和多条连接结构，栅极结构覆盖第二有源区侧壁。本发明实施例有利于提高半导体结构的导电性能。

Description

半导体结构及其制作方法
技术领域
本发明实施例涉及半导体领域，特别涉及一种半导体结构及其制作方法。
背景技术
集成电路芯片遵循摩尔定律不断发展，已经从亚微米、深亚微米阶段进入纳米阶段，以达到改进器件性能和提高集成度的目的。速度、功耗及面积是评价数字集成电路的重要指标。电路成本取决于芯片面积，因此高集成度是电路设计的主要目标之一。
在半导体尤其是存储器领域，增大器件集成度的方法包括减小器件特征尺寸和改善单元结构。但是随着特征尺寸的减小，小尺寸晶体管会产生严重的短沟道效应，因此，通过改善存储单元结构，在相同特征尺寸条件下减小存储单元所占面积是增大器件集成度的另一条有效途径。在此背景下，目前已经提出了具有埋入式位线的垂直栅极围绕晶体管。
发明内容
本发明实施例提供一种半导体结构及其制作方法，有利于提高半导体结构的导电性能。
为解决上述问题，本发明实施例提供一种半导体结构的制作方法，包括：提供基底，所述基底包含分立的多条位线结构；在所述基底上形成本征半导体层，所述本征半导体层与所述位线结构电连接，所述本征半导体层包括第一区域和第二区域，所述第一区域位于所述第二区域和所述基底之间；向所述第一区域注入第一掺杂离子，以及向所述第二区域注入第二掺杂离子，所述第一掺杂离子的类型与所述第二掺杂离子的类型不同；对掺杂后的所述本征半导体层进行图案化刻蚀，剩余的所述第二区域的所述本征半导体层构成分立的多个第二有源区，剩余的所述第一区域的所述本征半导体层构成分立的多个第一有源区，每一条所述位线结构与至少两个所述第一有源区电连接；形成栅极结构和多条连接结构，所述栅极结构覆盖所述第二有源区侧壁，每一条所述连接结构电连接至少两个所述栅极结构的栅极所述连接结构与电连接的所述栅极构成字线；在所述第二有源区上形成第三有源区，所述第三有源区的掺杂离子类型与所述第一有源区的掺杂离子类型相同，所述第二有源区作为连接所述第一有源区和所述第三有源区的沟道。
另外，在向所述第一区域注入所述第一掺杂离子之后，向所述第二区域注入所述第二掺杂离子。
另外，形成所述栅极结构和多条所述连接结构的工艺步骤包括：形成第一介质层，所述第一介质层环绕并覆盖所述第一有源区的侧壁和所述第二有源区的侧壁，所述第一介质层的顶面平齐于所述第二有源区的顶面；形成多条初始连接结构，每一条所述初始连接结构连接至少两个所述第二有源区对应的部分所述第一介质层，不同条所述初始连接结构连接不同的所述第二有源区对应的部分所述第一介质层，所述初始连接结构覆盖所述第二有源区对应的部分所述第一介质层的部分侧壁表面；形成导电层，所述导电层覆盖所述第二有源区对应的部分所述第一介质层暴露的侧壁表面，所述导电层和部分所述初始连接结构构成所述栅极结构中的所述栅极，所述第二有源区对应的部分所述第一介质层作为所述栅极结构中的栅介质层，剩余所述初始连接结构作为所述连接结构。
另外，采用原子层沉积工艺形成所述第一介质层。
另外，所述初始连接结构的材料与所述导电层的材料相同。
另外，所述初始连接结构的延伸方向垂直于所述位线结构的延伸方向。
另外，在形成所述初始连接结构之前，还包括：形成第一隔离层，所述第一隔离层填充满相邻所述第一有源区之间的空隙，所述第一介质层位于所述第一隔离层和所述第一有源区之间，所述第一隔离层的顶面低于或平齐于所述第一有源区的顶面。
另外，在形成所述第三有源区之前，还包括：形成第二隔离层，所述第二隔离层填充满相邻所述第二有源区之间的空隙，所述栅极和部分所述第一介质层位于所述第二隔离层和所述第二有源区之间，所述第二隔离层的材料与所述第一隔离层的材料相同。
另外，在形成所述第三有源区之后，还包括：形成第二介质层，所述第二介质层覆盖所述第三有源区侧壁，所述第二介质层的材料与所述第一介质层的材料相同；形成第三隔离层，所述第三隔离层填充满相邻所述第三有源区之间的空隙，所述第二介质层位于所述第三隔离层和所述第三有源区之间。
另外，所述第二有源区为圆柱状结构。
另外，所述第一有源区和所述第三有源区均为圆柱状结构。
另外，对所述第二有源区进行外延生长工艺，形成所述第三有源区。
另外，所述外延生长工艺的前驱体包括：含有所述第三有源区的掺杂离子的化合物，或者，由所述第三有源区的掺杂离子组成的等离子体。
另外，所述位线结构具有暴露的顶面，每条所述位线结构与至少两个所述第一有源区的底面接触并电连接。
相应地，本发明实施例还提供一种半导体结构，采用上述任一项的半导体结构的制作方法制成。
与现有技术相比，本发明实施例提供的技术方案具有以下优点：
上述技术方案中，先形成连续的本征半导体层，再对本征半导体层的不同区域进行离子注入，形成第一有源区和第二有源区，相较于采用不同的形成工艺分别形成独立的第一有源区和第二有源区，有利于提高第一有源区和第二有源区之间的连续性，减少接触缺陷和降低接触电阻，加速电子移动速率，进而提升半导体结构的导电性能以及降低半导体结构运行过程中的发热。
另外，设置第二有源区为圆柱状结构，有利于减轻尖角引起的热载流子冲击以及电荷集中问题，进而避免因热载流子冲击而导致的元器件加速老化问题，以及避免因电荷集中导致的击穿问题和电泄漏问题，从而提高半导体结构的电学性能。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，除非有特别申明，附图中的图不构成比例限制。
图1至图22为本发明实施例提供的半导体结构的制作方法各步骤对应的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
图1至图22为本发明实施例提供的半导体结构的制作方各步骤对应的结构示意图。半导体结构的制作方法包含以下步骤：
参考图1，提供依次堆叠的基板11、导电膜121a、阻挡膜122a、接触膜123a、第一硬掩膜层131和第一光刻胶层141，第一光刻胶层141具有开口图案。
基板11可起到电隔离和缓冲等作用，基板11的材料可以根据实际需要进行选择，可选地，基板11的材料包括氮化硅或聚酰亚胺；导电膜121a用于形成位线结构的导电层，以传输位线信号，可选地，导电膜121a的材料包括钨；阻挡膜122a用于形成位线结构的阻挡层，以阻挡导电层中的金属离子向晶体管迁移，同时，还可以作为导电层和位线接触的中间层，以减小导电层与位线接触的连接电阻，可选地，阻挡膜122a的材料包括氮化钛；接触膜123a用于形成位线结构的位线接触，用于连接晶体管结构的漏区，可选地，接触膜123a的材料包括多晶硅、单晶硅或非晶硅中的任一者。
第一光刻胶层141自身结构的图案与所需形成的位线结构的图案相同，第一硬掩膜层131的硬度大于第一光刻胶层141的硬度，设置第一硬掩膜层131，有利于提高利用第一光刻胶层141刻蚀形成的位线结构的位置精度，保证位线结构具有预设电学性能。在不同刻蚀工艺中，若在待刻蚀对象上形成依次堆叠的硬掩膜层和光刻胶层，硬掩膜层的作用都包含提高刻蚀工艺的刻蚀精度，后续不再进行赘述；此外，硬掩膜层的材料可设置为氮氧化硅。
参考图1和图2，利用第一光刻胶层141作为掩膜，依次刻蚀接触膜123a、阻挡膜122a以及导电膜121a，形成位线结构12，位线结构12包括位线接触123、阻挡层122以及导电层121。
参考图3和图4，图4为图3所示结构的俯视图，形成底部隔离层151，底部隔离层151填充满相邻位线结构12之间的空隙，以实现电隔离。
本实施例中，底部隔离层151、位线结构12以及基板11共同构成基底10，位线结构12作为埋入式位线；进一步地，基底10包含分立的多条位线结构12，位线结构12具有暴露的顶面，位线结构12可与后续形成的第一有源区底面直接接触并实现电连接；在其他实施例中，位线结构与后续形成的第一有源区通过导电结构间接电连接。
参考图5，在基底10上形成本征半导体层16。
本实施例中，本征半导体层16与基底10内的位线结构电连接，本征半导体层16的材料包括单晶硅、多晶硅或非晶硅；本征半导体层16可采用沉积工艺或外延生长工艺形成，外延生长工艺的对象为位线结构中的位线接触。具体地，若位线接触的材料为多晶硅，在对位线接触进行外延生长工艺之前，需要对位线接触进行一定的高温退火，以形成作为晶种的单晶硅，从而进行外延生长；若位线接触的材料本身为单晶硅，则可直接进行外延生长工艺。
本征半导体层16可分为第一区域16a和第二区域16b，第一区域16a位于第二区域16b和基底10之间。其中，第一区域16a用于形成第一有源区，第二区域16b用于形成第二有源区，本征半导体层16的厚度根据所需形成的第一有源区和第二有源区的厚度之和进行设置。
参考图6，向第一区域16a注入第一掺杂离子，以及向第二区域16b注入第二掺杂离子。
其中，第一掺杂离子的类型与第二掺杂离子的类型不同，第一掺杂离子的类型为P型或者N型中的一者，第二掺杂离子的类型为P型或者N型中的另一者，P型离子包括硼离子、镓离子以及铟离子等，N型离子包括磷离子、锑离子以及砷离子等。
本实施例中，在向第一区域16a注入第一掺杂离子之后，向第二区域16b注入第二掺杂离子。由于离子注入工艺会对离子入射路径上的膜层造成损伤，进而影响膜层特性，因此，在进行第一区域16a的第一离子注入工艺之后，可对第二区域16b的膜层特性进行测试，进而调整针对第二区域16b的第二离子注入工艺，使得掺杂有第二掺杂离子的本征半导体层具有预设性能，避免第二区域16b的膜层性能发生偏离，从而保证半导体结构具有良好的导电性能。
在其他实施例中，还可以不调整第二离子注入工艺，而是在进行第一离子注入工艺和第二离子注入工艺之后，进行退火工艺等修复工艺，消除第一区域和第二区域内因离子注入而发生的损伤，从而保证掺杂后的不同区域具有预设导电性能。
参考图7至图9，图9为图8所示结构的俯视图，提供第二硬掩膜层132和第二光刻胶层142，并利用第二光刻胶层142作为掩膜，对掺杂后的本征半导体层进行图案化刻蚀，剩余的第二区域的本征半导体层构成分立的多个第二有源区162，剩余的第一区域的本征半导体层构成分立的多个第一有源区161。
本实施例中，先形成连续的本征半导体层，再对本征半导体层的不同区域进行离子注入，形成第一有源区161和第二有源区162，相较于采用不同的形成工艺分别形成独立的第一有源区161和第二有源区162，有利于提高第一有源区161和第二有源区162之间的连续性，减少接触缺陷和降低接触电阻，加速电子移动速率，进而提升半导体结构的导电性能以及降低半导体结构运行过程中的发热。
本实施例中，第二有源区162为圆柱状结构，如此，有利于减轻尖角引起的热载流子冲击以及电荷集中问题，进而避免因热载流子冲击导致的元器件加速老化问题，以及避免因电荷集中导致的击穿问题和电泄露问题，从而提高第二有源区162的电学性能。
进一步，当采用同一刻蚀工艺形成第一有源区161和第二有源区162时，第一有源区161具有与第二有源区162相同的圆柱状结构，且第一有源区161的中心轴线与第二有源区162的中心轴线处于同一直线上，第一有源区161的顶面面积等于第二有源区162的底面面积，第一有源区161通过底部平面与位线结构12电连接。设置第一有源区161的结构为圆柱状结构，有利于减轻第一有源区161中因载流子冲击导致的元器件加速老化问题，以及避免因电荷集中导致的击穿问题和电泄露问题。
本实施例中，每条位线结构12与至少两个第一有源区161电连接。由于位线结构12具有暴露的顶面，因此，每条位线结构12与至少两个第一有源区161的底面接触并电连接。
参考图10，形成第一介质层171。
本实施例中，采用原子层沉积工艺形成第一介质层171，以使得第一介质层171具有较薄的厚度以及较好的电隔离效果。由于原子层沉积工艺形成的膜层具有较高的致密度，因此，第一介质层171在厚度较薄的情况下，依旧具有较高的电隔离效果。
本实施例中，第一介质层171环绕并覆盖第一有源区161侧壁表面和第二有源区162侧壁表面。具体地，可采用以下工艺步骤形成第一介质层171：进行沉积工艺，形成覆盖第一有源区161侧壁、第二有源区162顶面和侧壁以及覆盖基底10表面的第一介质膜；在垂直于基底10表面的方向上，对第一介质膜进行无掩膜干法刻蚀工艺，去除覆盖第二有源区162顶面和覆盖基底10表面的第一介质膜，保留覆盖第一有源区161侧壁表面和覆盖第二有源区162侧壁表面的第一介质膜，以作为第一介质层171。
本实施例中，在形成第一介质膜之前去除第二光刻胶层142(参考图7)和第二硬掩膜层132(参考图7)；在其他实施例中，在形成第一介质层之后去除第二光刻胶层和第二硬掩膜层，如此，有利于避免无掩膜干法刻蚀工艺对第二有源区的顶面造成损伤。
参考图11，形成第一隔离层181和连接膜191a。
本实施例中，第一隔离层181填充满相邻第一有源区161之间的空隙，第一介质层171位于第一隔离层181和第一有源区161之间；相应地，在形成第一隔离层181之后，形成连接膜191a，连接膜191a位于第一隔离层181上，连接膜191a填充满相邻第二有源区162之间的空隙，第一介质层171还位于连接膜191a和第二有源区162之间。
进一步地，第一隔离层181的顶面低于或平齐于第一有源区161的顶面；若第一隔离层181的顶面低于第一有源区161的顶面，则连接膜191a的底面低于第一有源区161的顶面，根据连接膜191a形成的连接结构以及进一步形成的字线还环绕第一有源区161，即字线还位于第一介质层171背离第一有源区161的一侧。
参考图12～17，形成分立的多条初始连接结构191。
其中，图13为图12所示结构沿AA1方向的截面示意图，图14为图12所示结构沿BB1方向的截面示意图，图16为图15所示结构沿AA1方向的截面示意图，图17为图15所示结构沿BB1方向的截面示意图。
具体地，参考图12～图14，形成第三硬掩膜层133和第三光刻胶层143，第三光刻胶层143由分立的多条条状结构组成，在平行于基底10表面的平面内，每条条状结构的正投影连接至少两个第二有源区162对应的第一介质层171的正投影，实际上，每条条状结构的正投影贯穿多个第二有源区162的正投影。
进一步地，参考图15～图17，利用第三光刻胶层143(参考图14)作为掩膜，刻蚀连接膜191a(参考图14)，形成分立的多条初始连接结构191，每一条初始连接结构191连接至少两个第二有源区162对应的部分第一介质层171，不同条初始连接结构191连接不同的第二有源区162对应的部分第一介质层171，初始连接结构191覆盖第二有源区162对应的部分第一介质层171的部分侧壁表面。
其中，初始连接结构191的延伸方向既可以与位线结构的延伸方向垂直，也可以与位线结构的延伸方向斜交；此外，在垂直于延伸方向的方向上，初始连接结构191的宽度小于第一介质层171的外径，如此，有利于减小初始连接结构191的宽度以及增大相邻初始连接结构191之间的距离，减缓RC延迟效应。
参考图18～图20，形成导电层192a。
其中，图19为图18所示结构沿AA1方向的截面示意图，图20为图18所示结构沿BB1方向的截面示意图。需要说明的是，图18的局部放大部分设置有粗虚线，以分隔不同区域，为了清晰图示出粗虚线，图18的局部放大部分并未对导电层192a以及初始连接结构191进行右斜线的填充，但可以知晓的是，图18的局部放大部分的白色填充与图18的右斜线填充代表同一结构。
本实施例中，导电层192a覆盖第一介质层171暴露的侧壁表面，导电层192a与部分初始连接结构191构成栅极结构中的栅极192，剩余初始连接结构191作为连接结构193。栅极192环绕并覆盖第一介质层171背离第二有源区162的侧壁表面，覆盖第二有源区162侧壁表面的第一介质层作为栅极结构中的栅介质层，栅极结构覆盖第二有源区162侧壁表面；每一条连接结构193电连接至少两个栅极结构的栅极192，连接结构193与电连接的栅极192构成字线19，字线19的延伸方向与初始连接结构的延伸方向相同。
关于导电层192a的形成可参考以下工艺步骤：沉积导电膜，导电膜覆盖第一隔离层181表面、第一介质层171暴露的侧壁表面和顶面、初始连接结构的侧壁表面和顶面、第二有源区162的顶面；进行无掩膜干法刻蚀工艺，去除覆盖第二有源区162、第一介质层171以及初始连接结构顶面的导电膜，以及去除第一隔离层181表面的导电膜，剩余的覆盖第一介质层171侧壁表面的导电膜作为导电层192a。
需要说明的是，在无掩膜干法刻蚀工艺之后，剩余的覆盖初始连接结构侧壁的导电膜，既可以选择保留，也可以采用其他刻蚀工艺去除。若选择保留，则连接结构不仅包括上述剩余初始连接结构，还包括位于剩余初始连接结构相对两侧的导电膜，在这一实施例中，连接结构的宽度等于初始连接结构的宽度与两倍的导电膜的厚度之和。
本实施例中，导电层192a的材料可与初始连接结构191的材料相同，如此，可形成具有均匀材质的字线，提升字线的信号传输性能。具体地，初始连接结构191的材料包括钨或氮化钛。
参考图21，形成第二隔离层182，第二隔离层182填充满相邻第二有源区162之间的空隙，栅极结构位于第二隔离层182和第二有源区162之间，第二隔离层182起到电隔离作用和支撑作用；此外，第二隔离层182的材料可与第一隔离层181的材料相同。
参考图22，形成第三有源区163、第二介质层172以及第三隔离层183。
本实施例中，对第二有源区162进行外延生长工艺，形成位于第二有源区162上方的第三有源区163。相对于采用沉积工艺形成第三有源区163，采用外延生长工艺有利于提升第二有源区162和第三有源区163之间的连续性，减少接触缺陷和降低接触电阻，进而提高晶体管的导电性能，以及降低晶体管运行过程中的发热。
其中，接触缺陷包括但不限于接触空隙和应力损伤。
本实施例中，采用气相外延生长工艺形成第三有源区163，相对于液相外延生长等工艺，采用气相外延生长工艺可实现较厚的第三有源区163的生长，进而满足不同规格的第三有源区163的制作需求；相应地，气相外延生长工艺的前驱体包括：含有第三有源区163的掺杂离子的化合物，或者，由第三有源区163的掺杂离子组成的等离子体，如此，可在外延生长过程中调整第三有源区163的掺杂离子类型以及掺杂浓度，进而形成具有预设导电类型且预设掺杂浓度的第三有源区163。
具体地，第三有源区163的掺杂离子类型与第二有源区162的掺杂离子类型不同，且与第一有源区161的掺杂离子类型相同；此外，第三有源区163的掺杂离子浓度可根据实际需要低于、等于或高于第二有源区162的掺杂离子浓度，当第一有源区161作为漏极，第三有源区163作为源极，第二有源区162作为沟道时，第三有源区163的掺杂离子浓度高于第二有源区162的掺杂离子浓度，以及近似等于第一有源区161的掺杂离子浓度。
本实施例中，第三有源区163的结构特征与第二有源区162的结构特征相同，即第三有源区163为圆柱状结构，如此，有利于避免尖角处的热载流子冲击以及电荷集中问题，进而避免因热载流子冲击导致的元器件加速老化问题，以及避免因电荷集中导致的击穿问题和电泄露问题，从而提高第三有源区163的电学性能。
进一步地，第三有源区163的中心轴线与第二有源区162的中心轴线处于同一直线上，且第三有源区163的底面面积与第二有源区162的顶面面积相等。由于载流子传输路径的范围受第二有源区162的中心轴线位置和顶面面积限定，因此，进行如上设置，有利于保证载流子的有效传输，避免第三有源区163的底面面积过小或者第三有源区163发生偏移而导致的载流子无法直线传输问题，以及减小第三有源区163的冗余尺寸。
其中，第三有源区163的冗余尺寸指的是第三有源区163中直径超出第二有源区162的直径的部分，在载流子从第一有源区161流向第三有源区163时，该部分结构中仅有少量的载流子传输，利用率较低；相应地，在载流子从第三有源区163流向第一有源区161时，由于第二有源区162直径较小，该部分结构中的载流子无法有效进行线性的高速传输，载流子利用率较低。
相应地，在形成第三有源区163之后，形成第二介质层172，第二介质层172环绕并覆盖第三有源区163侧壁表面，第二介质层172的材料可与第一介质层171的材料相同，第二介质层172的形成工艺可与第一介质层171的形成工艺相同，第二介质层172的顶面可低于、平齐于或高于第三有源区163的顶面。
其中，第二介质层172的顶面高于第三有源区163的顶面指的是，第二介质层172还覆盖第三有源区163的顶面，以为第三有源区163提供保护和缓冲。后续可通过其他工艺形成贯穿第二介质层172的过孔，或者，去除覆盖第三有源区163顶面的第二介质层172，以使第三有源区163与外部导电结构形成电连接。
进一步地，在形成第二介质层172之后，形成第三隔离层183，第三隔离层183填充满相邻第三有源区163之间的空隙，第二介质层172位于第三隔离层183和第三有源区163之间。其中，第三隔离层183的材料可与第一隔离层181的材料相同。
本实施例中，采用外延生长工艺形成第二有源区，如此，第一有源区和第二有源区之间具有连续性，第一有源区和第二有源区之间的接触缺陷较少，第二有源区与第一有源区的接触电阻较小，电子流动速度较快，有利于提高第一有源区和第二有源区构成的晶体管的导电性能，以及降低运行过程中的发热。
相应地，本发明实施例还提供一种半导体结构，采用上述任一项半导体结构的制作方法制成。如此，有利于提升半导体结构的信号传输性能，以及降低半导体结构的热损耗。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。

Claims (14)

1.一种半导体结构的制作方法，其特征在于，包括：
提供基底，所述基底包含分立的多条位线结构；
在所述基底上形成本征半导体层，所述本征半导体层与所述位线结构电连接，所述本征半导体层包括第一区域和第二区域，所述第一区域位于所述第二区域和所述基底之间；
向所述第一区域注入第一掺杂离子，以及向所述第二区域注入第二掺杂离子，所述第一掺杂离子的类型与所述第二掺杂离子的类型不同；
对掺杂后的所述本征半导体层进行图案化刻蚀，剩余的所述第二区域的所述本征半导体层构成分立的多个第二有源区，剩余的所述第一区域的所述本征半导体层构成分立的多个第一有源区，每一条所述位线结构与至少两个所述第一有源区电连接；
形成栅极结构和多条连接结构，所述栅极结构覆盖所述第二有源区侧壁，每一条所述连接结构电连接至少两个所述栅极结构的栅极所述连接结构与电连接的所述栅极构成字线；
在所述第二有源区上形成第三有源区，所述第三有源区的掺杂离子类型与所述第一有源区的掺杂离子类型相同，所述第二有源区作为连接所述第一有源区和所述第三有源区的沟道；
形成所述栅极结构和多条所述连接结构的工艺步骤包括：
形成第一介质层，所述第一介质层环绕并覆盖所述第一有源区的侧壁和所述第二有源区的侧壁，所述第一介质层的顶面平齐于所述第二有源区的顶面；
形成多条初始连接结构，每一条所述初始连接结构连接至少两个所述第二有源区对应的部分所述第一介质层，不同条所述初始连接结构连接不同的所述第二有源区对应的部分所述第一介质层，所述初始连接结构覆盖所述第二有源区对应的部分所述第一介质层的部分侧壁表面；
形成导电层，所述导电层覆盖所述第二有源区对应的部分所述第一介质层暴露的侧壁表面，所述导电层和部分所述初始连接结构构成所述栅极结构中的所述栅极，所述第二有源区对应的部分所述第一介质层作为所述栅极结构中的栅介质层，剩余所述初始连接结构作为所述连接结构。
2.根据权利要求1所述的半导体结构的制作方法，其特征在于，在向所述第一区域注入所述第一掺杂离子之后，向所述第二区域注入所述第二掺杂离子。
3.根据权利要求1所述的半导体结构的制作方法，其特征在于，采用原子层沉积工艺形成所述第一介质层。
4.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述初始连接结构的材料与所述导电层的材料相同。
5.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述初始连接结构的延伸方向垂直于所述位线结构的延伸方向。
6.根据权利要求1所述的半导体结构的制作方法，其特征在于，在形成所述初始连接结构之前，还包括：
形成第一隔离层，所述第一隔离层填充满相邻所述第一有源区之间的空隙，所述第一介质层位于所述第一隔离层和所述第一有源区之间，所述第一隔离层的顶面低于或平齐于所述第一有源区的顶面。
7.根据权利要求6所述的半导体结构的制作方法，其特征在于，在形成所述第三有源区之前，还包括：
形成第二隔离层，所述第二隔离层填充满相邻所述第二有源区之间的空隙，所述栅极和部分所述第一介质层位于所述第二隔离层和所述第二有源区之间，所述第二隔离层的材料与所述第一隔离层的材料相同。
8.根据权利要求1所述的半导体结构的制作方法，其特征在于，在形成所述第三有源区之后，还包括：
形成第二介质层，所述第二介质层覆盖所述第三有源区侧壁，所述第二介质层的材料与所述第一介质层的材料相同；
形成第三隔离层，所述第三隔离层填充满相邻所述第三有源区之间的空隙，所述第二介质层位于所述第三隔离层和所述第三有源区之间。
9.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第二有源区为圆柱状结构。
10.根据权利要求9所述的半导体结构的制作方法，其特征在于，所述第一有源区和所述第三有源区均为圆柱状结构。
11.根据权利要求1所述的半导体结构的制作方法，其特征在于，对所述第二有源区进行外延生长工艺，形成所述第三有源区。
12.根据权利要求11所述的半导体结构的制作方法，其特征在于，所述外延生长工艺的前驱体包括：含有所述第三有源区的掺杂离子的化合物，或者，由所述第三有源区的掺杂离子组成的等离子体。
13.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述位线结构具有暴露的顶面，每条所述位线结构与至少两个所述第一有源区的底面接触并电连接。
14.一种半导体结构，其特征在于，采用权利要求1至13中任一项所述的半导体结构的制作方法制成。
CN202110469848.9A 2021-04-28 2021-04-28 半导体结构及其制作方法 Active CN115249662B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110469848.9A CN115249662B (zh) 2021-04-28 2021-04-28 半导体结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110469848.9A CN115249662B (zh) 2021-04-28 2021-04-28 半导体结构及其制作方法

Publications (2)

Publication Number Publication Date
CN115249662A CN115249662A (zh) 2022-10-28
CN115249662B true CN115249662B (zh) 2024-05-17

Family

ID=83697262

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110469848.9A Active CN115249662B (zh) 2021-04-28 2021-04-28 半导体结构及其制作方法

Country Status (1)

Country Link
CN (1) CN115249662B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101017825A (zh) * 2006-02-09 2007-08-15 三星电子株式会社 具有垂直沟道的半导体器件及其制造方法
KR20110060747A (ko) * 2009-11-30 2011-06-08 주식회사 하이닉스반도체 매립비트라인을 구비한 반도체장치 및 그 제조 방법
KR20160142803A (ko) * 2016-11-30 2016-12-13 삼성전자주식회사 수직 채널 트랜지스터 및 그의 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4392694B2 (ja) * 2007-01-10 2010-01-06 エルピーダメモリ株式会社 半導体記憶装置
KR20130074237A (ko) * 2011-12-26 2013-07-04 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체 장치 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101017825A (zh) * 2006-02-09 2007-08-15 三星电子株式会社 具有垂直沟道的半导体器件及其制造方法
KR20110060747A (ko) * 2009-11-30 2011-06-08 주식회사 하이닉스반도체 매립비트라인을 구비한 반도체장치 및 그 제조 방법
KR20160142803A (ko) * 2016-11-30 2016-12-13 삼성전자주식회사 수직 채널 트랜지스터 및 그의 제조방법

Also Published As

Publication number Publication date
CN115249662A (zh) 2022-10-28

Similar Documents

Publication Publication Date Title
US7399679B2 (en) Narrow width effect improvement with photoresist plug process and STI corner ion implantation
US7528453B2 (en) Field effect transistor with local source/drain insulation and associated method of production
US8043918B2 (en) Semiconductor device and its manufacturing method
CN101814492A (zh) 具有金属栅极堆叠的集成电路与其形成方法
CN1828908A (zh) 半导体结构及制造半导体结构的方法
US11444087B2 (en) Semiconductor memory device with air gaps for reducing capacitive coupling and method for preparing the same
CN100492661C (zh) 具有长栅极和致密节距的场效应晶体管设计及其制造方法
US20110101467A1 (en) Stacked semiconductor device and method of manufacturing the same
CN115701211A (zh) 半导体结构及其制作方法
JP2010177690A (ja) 電気的にプログラムされたソース／ドレイン直列抵抗を有するｍｏｓトランジスタ
US8053327B2 (en) Method of manufacture of an integrated circuit system with self-aligned isolation structures
KR100496258B1 (ko) 콘택 패드를 포함하는 반도체 장치 및 이의 제조 방법
CN115249662B (zh) 半导体结构及其制作方法
CN115249661B (zh) 半导体结构及其制作方法
CN115939043A (zh) 半导体结构及其制作方法
CN115249659B (zh) 半导体结构的制作方法
CN115249660B (zh) 半导体结构的制作方法
US20060014389A1 (en) Method of manufacturing semiconductor device
CN117133793B (zh) 一种半导体存储器件及其制作方法
JP5715037B2 (ja) 半導体装置及びその製造方法
US20240213348A1 (en) Planar complementary mosfet structure to reduce leakages and planar areas
CN113451132B (zh) 半导体结构的形成方法
KR20000045405A (ko) 반도체소자의 제조방법
CN110875255B (zh) 半导体器件及其形成方法
CN110571154B (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant