CN115249494A - 包括辅助电路的电压生成电路及其操作方法 - Google Patents

包括辅助电路的电压生成电路及其操作方法 Download PDF

Info

Publication number
CN115249494A
CN115249494A CN202210149437.6A CN202210149437A CN115249494A CN 115249494 A CN115249494 A CN 115249494A CN 202210149437 A CN202210149437 A CN 202210149437A CN 115249494 A CN115249494 A CN 115249494A
Authority
CN
China
Prior art keywords
voltage
node
circuit
auxiliary
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210149437.6A
Other languages
English (en)
Inventor
金奎星
辛贤真
元祥景
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN115249494A publication Critical patent/CN115249494A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0045—Converters combining the concepts of switch-mode regulation and linear regulation, e.g. linear pre-regulator to switching converter, linear and switching converter in parallel, same converter or same transistor operating either in linear or switching mode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007—Plural converter units in cascade
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/077—Charge pumps of the Schenkel-type with parallel connected charge pump stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

提供了一种包括辅助电路的电压生成电路及其操作方法。电压生成电路包括生成指示启用模式或禁用模式的辅助信号的辅助电路。当第一电源电压低于辅助参考电压时，辅助信号指示启用模式，并且补偿电路基于第一电源电压生成补偿信号。内部电压转换器基于第一电源电压生成经调节电压，并且电荷泵电路基于经调节电压生成泵电压。补偿信号补偿经调节电压。

Description

包括辅助电路的电压生成电路及其操作方法
技术领域
本文描述的本公开的方面涉及电压生成电路，并且更特别地，涉及包括用于处理存储器设备的数据的辅助电路的电压生成电路，以及该电压生成电路的操作方法。
背景技术
存储器设备可以响应写请求存储数据和/或响应读取请求输出存储在其中的数据。存储器设备可以被分类为易失性存储器设备，其在电源关闭或断开时可能丢失存储在其中的数据，或者被分类为非易失性存储器设备，其即使在电源关闭或断开时也保留存储在其中的数据。易失性存储器设备的示例包括动态随机存取存储器(dynamic randomaccess memory，DRAM)设备或静态随机存取存储器设备(static RAM，SRAM)，并且非易失性存储器设备的示例包括闪存设备、相变随机存取存储器(phase-change RAM，MRAM)、磁随机存取存储器(magnetic RAM，MRAM)或电阻随机存取存储器(resistive RAM，RRAM)。
非易失性存储器设备可以包括多个存储器单元。非易失性存储器设备可以通过调整多个存储器单元的阈值电压分布来存储数据。通常，在用于存储数据的写入操作中，可能需要高于电源电压的电压。可能需要诸如电荷泵电路的单独电路来生成高电压。电荷泵电路可能导致非易失性存储器设备尺寸的增加。
发明内容
本公开的方面提供了包括辅助电路的电压生成电路及其操作方法。
根据一些实施例，电压生成电路可以包括辅助电路，其中当第一电源电压低于辅助参考电压时，该辅助电路生成指示启用模式的辅助信号。电压生成电路还可以包括：补偿电路，被配置为当辅助信号指示启用模式时，基于第一电源电压生成补偿信号；内部电压转换器，被配置为基于第一电源电压生成经调节电压；以及电荷泵电路，被配置为基于经调节电压以及基于补偿信号生成泵电压。补偿信号补偿经调节电压。
根据一些实施例，电压生成电路可以包括辅助电路，该辅助电路被配置为当第一电源电压低于辅助参考电压时生成指示启用模式的辅助信号。电压生成电路还可以包括：内部电压转换器，被配置为基于第一电源电压和辅助信号生成经调节电压；以及电荷泵电路，被配置为基于经调节电压生成泵电压。
根据一些实施例，包括辅助电路的电压生成电路的操作方法可以包括：由辅助电路确定电源电压是否低于辅助参考电压；响应于确定电源电压低于辅助参考电压，由辅助电路生成指示启用模式的辅助信号；基于电源电压和辅助信号生成经调节电压；以及基于经调节电压生成泵电压。
附图说明
通过参考附图详细描述本公开的一些示例实施例，本公开的上述和其他目的和特征将变得明显。
图1是根据本公开的一些实施例的存储系统的框图。
图2是根据本公开的一些实施例详细示出图1的非易失性存储器设备的框图。
图3是示出传统电压生成电路的框图。
图4是描述根据本公开的一些实施例的电压生成电路的框图。
图5是根据本公开的一些实施例详细示出图4的第一内部电压转换器的电路图。
图6是根据本公开的一些实施例详细示出图4的辅助电路的电路图。
图7是根据本公开的一些实施例详细示出图4的补偿电路的电路图。
图8是根据本公开的一些实施例详细示出图4的电荷泵电路的电路图。
图9是根据本公开的一些实施例详细示出图8的电荷泵电路的电路图。
图10是描述根据本公开的一些实施例的电压生成电路的框图。
图11是根据本公开的一些实施例详细示出图10的第二内部电压转换器的电路图。
图12是根据本公开的一些实施例详细示出图10的第二辅助电路的电路图。
图13是描述根据本公开的一些实施例的非易失性存储器设备的图。
图14是示出根据本公开的一些实施例的经调节电压和泵电压的波形的曲线图。
图15是描述根据本公开的一些实施例的电压生成电路的操作方法的流程图。
图16是描述根据本公开的一些实施例的电压生成电路的操作方法的流程图。
图17是应用根据本公开的一些实施例的存储设备的固态驱动器(SSD)系统的框图。
图18是描述根据本公开的一些实施例的用BVNAND实现的存储器设备的图。
具体实施方式
下面，将详细且清楚地描述本公开的一些示例实施例，以使得本领域技术人员可以容易地实现本公开。
图1是根据本公开的一些实施例的存储系统的框图。参考图1，存储系统10可以包括主机11和存储设备100。在一些实施例中，存储系统10可以是可以被配置为处理各种信息的计算系统，诸如个人计算机(PC)、笔记本、膝上型电脑、服务器、工作站、平板PC、智能手机、数码相机和黑盒等。
主机11可以控制存储系统10的整体操作。例如，主机11可以将数据存储在存储设备100中和/或可以读取存储在存储设备100中的数据。
存储设备100可以包括存储控制器110和非易失性存储器设备120。非易失性存储器设备120可以存储数据。存储控制器110可以将数据存储在非易失性存储器设备120中，和/或可以读取存储在非易失性存储器设备120中的数据。非易失性存储器设备120可以在存储控制器110的控制下操作。例如，基于指示操作的命令CMD和指示数据位置的地址ADD，存储控制器110可以将数据存储在非易失性存储器设备120中，或者可以读取存储在非易失性存储器设备120中的数据。
在一些实施例中，非易失性存储器设备120可以是闪存。例如，非易失性存储器设备120可以基于或非(NOR)闪存来实现，并且可以被包括在集成电路(IC)或微控制器单元(MCU)中作为嵌入式闪速(eFlash)存储器。替换地，非易失性存储器设备120可以基于与非门(NAND)闪存来实现，并且可以包括在诸如固态驱动器(solid state drive，SSD)的高容量存储介质中。然而，本公开不限于上述示例。例如，非易失性存储器设备120可以是即使在电源关闭或断开时也保留存储在其中的数据的各种存储设备(诸如PRAM、MRAM、RRAM和FRAM)中的一种。
非易失性存储器设备120可以包括电压生成电路121。电压生成电路121可以生成用于非易失性存储器设备120内部处理数据的电压。例如，电压生成电路121可以生成用于处理命令(诸如写入命令和读取命令)的电压。
电压生成电路121可以包括内部电压转换器IVC、电荷泵电路CP和辅助电路ASC。内部电压转换器IVC可以基于电源电压执行调节操作，并且可以生成经调节电压。调节操作可以指示生成具有给定电压电平的电信号的操作。电荷泵电路CP可以从内部电压转换器IVC接收经调节电压，可以基于经调节电压执行电荷泵送，并且可以生成泵电压。本文中，电荷泵送(charge pumping)可以指放大电压的操作。
在一些实施例中，电荷泵电路CP的泵电压可以高于或大于电源电压。例如，泵电压可以是用于非易失性存储器设备120的写入操作的电压。
在一些实施例中，电荷泵电路CP的电荷泵送可能受到电荷泵电路CP的尺寸和内部电压转换器IVC的经调节电压的限制。例如，由于内部电压转换器IVC的调节操作，可能出现电压降，并且经调节电压可以低于电源电压。电荷泵电路CP生成的泵电压可以根据从内部电压转换器IVC接收的驱动电流(例如，内部电压转换器IVC的电流容量)、电荷泵电路CP中晶体管的(多个)尺寸、电荷泵电路CP中晶体管的数量等来限制。
电荷泵电路CP的尺寸可以增加，以便电荷泵电路CP生成具有高电压的泵电压。然而，电荷泵电路CP尺寸的增加可能导致非易失性存储装置120尺寸的增加，从而阻碍小型化和高集成度。由此，希望增加内部电压转换器IVC的经调节电压或增加提供给电荷泵电路CP的驱动电流，而不增加电荷泵电路CP的尺寸。
辅助电路ASC可以辅助内部电压转换器IVC的调节操作。例如，辅助电路ASC可以检测电源电压是否低于辅助参考电压。辅助参考电压可以用于确定是否补偿内部电压转换器IVC的经调节电压。当电源电压低于辅助参考电压时，辅助电路ASC可以补偿内部电压转换器IVC的电压降，或者可以增加提供给电荷泵电路CP的驱动电流。将参考图4至图11更详细地描述电压生成电路121。
如上所述，根据本公开，可以提供电压生成电路121，该电压生成电路121通过辅助电路ASC补偿内部电压转换器IVC的经调节电压并且因此生成具有高电压的泵电压，而不增加电荷泵电路CP的尺寸。
图2是根据本公开的一些实施例更详细地示出图1的非易失性存储器设备的框图。参考图1和图2，非易失性存储器设备120可以与存储控制器110通信。例如，非易失性存储器设备120可以从存储控制器110接收地址ADD和命令CMD。非易失性存储器设备120可以与存储控制器110交换数据。
非易失性存储器设备120可以包括电压生成电路121、控制逻辑122、行解码器123、存储器单元阵列124、页面缓冲器125、列解码器126和输入/输出(I/O)电路127。
控制逻辑122可以从存储控制器110接收命令CMD和地址ADD。命令CMD可以指指示要由非易失性存储器设备120执行的操作(诸如读取操作、写入操作或擦除操作)的信号。地址ADD可以包括行地址ADDR和列地址ADDC。控制逻辑122可以基于命令CMD和地址ADD来控制电压生成电路121、行解码器123和列解码器126。例如，控制逻辑122可以控制电压生成电路121生成对应于命令CMD的电压，并且可以分别向行解码器123和列解码器126输出行地址ADDR和列地址ADDC。
电压生成电路121可以控制通过行解码器123施加到存储器单元阵列124的电压。电压生成电路121可以包括内部电压转换器IVC、电荷泵电路CP和辅助电路ASC。在一些实施例中，在控制逻辑122的控制下，电压生成电路121可以通过内部电压转换器IVC、电荷泵电路CP和辅助电路ASC来生成要在写入操作中使用的泵电压。
行解码器123可以从控制逻辑122接收行地址ADDR。行解码器123可以通过串选择线SSL、字线WL和地选择线GSL与存储器单元阵列124连接。行解码器123可以解码行地址ADDR，并且可以基于解码结果和从电压生成电路121接收的电压来控制要施加到串选择线SSL、字线WL和地选择线GSL的电压。
存储器单元阵列124可以包括多个存储器单元。多个存储器单元中的每一个可以存储数据。多个存储器单元中的每一个可以输出存储在其中的数据。
页面缓冲器125可以通过位线BL与存储器单元阵列124连接。通过感测位线BL的电压，页缓冲器125可以以页面为单位(即，以逐页为基础)从存储器单元阵列124读取数据。列解码器126可以从控制逻辑122接收列地址ADDC。列解码器126可以解码列地址ADDC，并且可以基于解码结果将页面缓冲器125读取的数据提供给I/O电路127。
列解码器126可以通过数据线D1从I/O电路127接收数据。列解码器126可以从控制逻辑122接收列地址ADDC。列解码器126可以解码列地址ADDC，并且可以基于解码结果将从I/O电路127接收的数据提供给页面缓冲器125。页面缓冲器125可以以页面为单位(即，以逐页为基础)通过位线BL将从I/O电路127提供的数据存储在存储器单元阵列124中。
I/O电路127可以通过数据线D1与列解码器126连接。I/O电路127可以通过数据线D1将从存储控制器110接收的数据提供给列解码器126。I/O电路127可以将通过数据线D1接收的数据输出到存储控制器110。
图3是示出传统电压生成电路的框图。电压生成电路VGC可以对应于图1和图2的电压生成电路121。电压生成电路VGC可以包括内部电压转换器IVC和电荷泵电路CP。
内部电压转换器IVC可以接收第一电源电压Vddh。第一电源电压Vddh可以是用于驱动包括电压生成电路VGC的非易失性存储器设备的电源电压。例如，第一电源电压Vddh可以是从图1的主机11提供的电压，并且可以用于驱动图1的非易失性存储器设备120。
内部电压转换器IVC可以基于第一电源电压Vddh执行调节操作，并且可以生成经调节电压Vrg。在一些实施例中，经调节电压Vrg可以低于第一电源电压Vddh。例如，内部电压转换器IVC可以包括用于调节操作的多个晶体管。由于电流流过内部电压转换器IVC的晶体管，可能会出现电压降，诸如IR降。由此，内部电压转换器IVC可以在第一电源电压Vddh和经调节电压Vrg之间具有驱动裕量(margin)。随着驱动裕量增加，用于驱动电压生成电路VGC的第一电源电压Vddh的范围可能减小。
电荷泵电路CP可以从内部电压转换器IVC接收经调节电压Vrg。电荷泵电路CP可以基于经调节电压Vrg执行电荷泵送，并且可以生成泵电压Vp。泵电压Vp可以用于非易失性存储器设备的数据处理。例如，电荷泵电路CP的泵电压Vp可以通过图2的行解码器123施加到图2的存储器单元阵列124。
在一些实施例中，由电荷泵电路CP生成的泵电压Vp可以受到电荷泵电路CP的尺寸、内部电压转换器IVC的经调节电压Vrg和/或从内部电压转换器IVC接收的驱动电流的限制。因为电荷泵电路CP的尺寸的增加导致非易失性存储器设备120的尺寸的增加，所以希望通过辅助内部电压转换器IVC来增加经调节电压Vrg，或者增加要提供给电荷泵电路CP的驱动电流，而不增加电荷泵电路CP的尺寸。
如上所述，在传统的电压生成电路VGC中，泵电压Vp可能受到内部电压转换器IVC的电压降和电荷泵电路CP的有限尺寸的限制。本公开的发明构思提供了一种单独的电路，其辅助内部电压转换器IVC提供作为高电压的泵电压Vp。这将参考图4至图11进行更全面的描述。
图4是描述根据本公开的一些实施例的电压生成电路的框图。图4中示出了电压生成电路121a的框图。电压生成电路121a可以对应于图1和图2的电压生成电路121。电压生成电路121a可以包括第一内部电压转换器IVC1、电荷泵电路CP、第一辅助电路ASC1和补偿电路CC。与图3的电压生成电路VGC不同，电压生成电路121a还可以包括第一辅助电路ASC1和补偿电路CC。
电压生成电路121a可以接收第一电源电压Vddh、第二电源电压Vdd、参考电压Vref、使能信号EN、时钟信号CLK和泵控制信号PCTR。第一电源电压Vddh和第二电源电压Vdd可以是用于驱动包括电压生成电路121a的非易失性存储器设备的电源电压。第二电源电压Vdd可以低于第一电源电压Vddh。参考电压Vref可以用于确定经调节电压Vrg的电压电平。使能信号EN可以是控制第一内部电压转换器IVC1的调节操作的信号。时钟信号CLK可以用于控制电荷泵电路CP中包括的晶体管的操作定时。泵控制信号PCTR可以用于控制电荷泵电路CP的电荷泵送。
参考图1、2和4，在一些实施例中，第一电源电压Vddh和第二电源电压Vdd以及参考电压Vref可以是从主机11提供的电压，并且可以用于驱动非易失性存储器设备120。使能信号EN、时钟信号CLK和泵控制信号PCTR可以是从控制逻辑122提供的信号。电压生成电路121a可以基于第一电源电压Vddh、第二电源电压Vdd、参考电压Vref、使能信号EN、时钟信号CLK和泵控制信号PCTR来生成泵电压Vp。电压生成电路121a可以通过行解码器123向存储器单元阵列124提供泵电压Vp。
回到图4，第一内部电压转换器IVC1可以接收第一电源电压Vddh和第二电源电压Vdd、参考电压Vref和使能信号EN。第一内部电压转换器IVC1可以使用第一电源电压Vddh和第二电源电压Vdd作为驱动电压。第一内部电压转换器IVC1可以响应于使能信号EN生成具有对应于参考电压Vref的电压电平的经调节电压Vrg。第一内部电压转换器IVC1可以向电荷泵电路CP输出经调节电压Vrg。经调节电压Vrg被生成的节点可以与补偿电路CC和电荷泵电路CP连接。
第一辅助电路ASC1可以接收第一电源电压Vddh、第二电源电压Vdd和参考电压Vref。第一辅助电路ASC1可以包括辅助参考电压Vas。第一辅助电路ASC1可以比较第一电源电压Vddh和辅助参考电压Vas。第一辅助电路ASC1可以基于第一电源电压Vddh和辅助参考电压Vas的比较结果来生成辅助信号AS。第一辅助电路ASC1可以向补偿电路CC输出辅助信号AS。
在一些实施例中，第一辅助电路ASC1可以生成指示启用模式或禁用模式的辅助信号AS。启用模式可以指示对第一内部电压转换器IVC1的经调节电压Vrg进行补偿的模式。禁用模式可以指示不对第一内部电压转换器IVC1的经调节电压Vrg进行补偿的模式。
在一些实施例中，当第一电源电压Vddh低于辅助参考电压Vas时，第一辅助电路ASC1可以生成指示启用模式的辅助信号AS。例如，指示启用模式的辅助信号AS的电压电平可以是接地电压GND的电压电平。
在一些实施例中，当第一电源电压Vddh大于或等于辅助参考电压Vas时，第一辅助电路asC1可以生成指示禁用模式的辅助信号AS。例如，指示禁用模式的辅助信号AS的电压电平可以是第一电源电压Vddh的电压电平。
补偿电路CC可以接收第一电源电压Vddh。补偿电路CC可以从第一辅助电路ASC1接收辅助信号AS。补偿电路CC可以基于第一电源电压Vddh和辅助信号AS生成补偿信号CS。补偿信号CS可以被提供给经调节电压Vrg被生成的节点。补偿信号CS可以补偿经调节电压Vrg。例如，补偿信号CS可以补偿第一内部电压转换器IVC1的电压降。
在一些实施例中，补偿电路CC可以基于辅助信号AS在启用模式或禁用模式下操作。例如，当辅助信号AS指示启用模式时，补偿电路CC可以通过补偿信号CS补偿经调节电压Vrg。当辅助信号AS指示禁用模式时，补偿电路CC可以不输出补偿信号CS。
在一些实施例中，补偿电路CC可以降低第一内部电压转换器IVC1的驱动裕度。通常，当第一内部电压转换器IVC1执行调节操作时，电流可以流入第一内部电压转换器IVC1，并且可能出现诸如IR降的电压降。补偿电路CC可以通过补偿信号CS补偿第一内部电压转换器IVC1的电压降。由此，第一内部电压转换器IVC1可以减少或省略(或去除)驱动裕量。
随着驱动裕量减小，即使在具有较低电压电平的第一电源电压Vddh下，第一内部电压转换器IVC1也可以操作(例如，正常操作)。换句话说，当通过补偿信号CS对电压降进行补偿时，其中第一内部电压转换器IVC1操作的第一电源电压Vddh的范围可以增加或变宽。
电荷泵电路CP可以接收时钟信号CLK和泵控制信号PCTR。电荷泵电路CP可以从第一内部电压转换器IVC1接收经调节电压Vrg。经调节电压Vrg可以由补偿电路CC的补偿信号CS补偿。电荷泵电路CP可以基于时钟信号CLK、泵控制信号PCTR和经调节电压Vrg生成泵电压Vp。
在一些实施例中，电荷泵电路CP可以基于从第一内部电压转换器IVC1和补偿电路CC提供的驱动电流来执行电荷泵。例如，第一内部电压转换器IVC1可以向电荷泵电路CP提供对应于电流容量(例如，晶体管尺寸或晶体管数量)的驱动电流。在驱动电流的强度或幅度弱的情况下，经调节电压Vrg的电压电平可能降低，因此，泵电压Vp可能无法达到电荷泵送的目标电压电平。在这种情况下，补偿电路CC还可以通过补偿信号CS向电荷泵电路CP提供驱动电流，使得电荷泵电路CP的电荷泵送可以被平滑地执行。也就是说，补偿电路CC可以补偿第一内部电压转换器IVC1的电流容量。
在一些实施例中，对于非易失性存储器设备的写入操作，电荷泵电路CP可以提供泵电压Vp和驱动电流。例如，在执行写入操作的情况下，在图2的存储器单元阵列124中，共享相同字线WL的存储器单元当中与写入操作相关联的位线BL连接的存储器单元可能需要泵电压Vp和驱动电流。随着与写入操作相关联的存储器单元的数量增加，必要的驱动电流的量可能增加。电荷泵电路CP提供驱动电流的电流驱动容量可能主要由经调节电压Vrg决定。当经调节电压Vrg低于目标电压电平时，电荷泵电路CP的电流驱动容量可能降低，并且写入操作的可靠性可能降低。由于由补偿电路CC对经调节电压Vrg进行补偿，所以可以防止写入操作的可靠性降低。
如上所述，根据本公开的一些实施例，可以提供电压生成电路121a，其通过第一辅助电路ASC1补偿第一内部电压转换器IVC1的经调节电压Vrg。因为补偿了电压降，所以可以最小化驱动裕量，因此，第一内部电压转换器IVC1可以在更宽的输入范围内以第一电源电压Vddh工作。此外，在提高经调节电压Vrg的电压电平并保持泵电压Vp的相同电压电平要求的同时，电荷泵电路CP的尺寸可以被最小化，因此，电压生成电路121a的整体尺寸可以减小。
图5是根据本公开的一些实施例更详细地示出图4的第一内部电压转换器的电路图。回到图4和图5，第一内部电压转换器IVC1可以接收第一电源电压Vddh和第二电源电压Vdd、参考电压Vref和使能信号EN。第一内部电压转换器IVC1可以生成经调节电压Vrg。经调节电压Vrg被生成的第一节点N1可以与补偿电路CC和电荷泵电路CP连接。第一节点N1可以被配置为从补偿电路CC接收补偿信号CS。
第一内部电压转换器IVC1可以包括第一PMOS晶体管PM1、第二PMOS晶体管PM2和第三PMOS晶体管PM3、第一NMOS晶体管NM1、第二NMOS晶体管NM2、第三NMOS晶体管NM3、第四NMOS晶体管NM4、第五NMOS晶体管NM5和第六NMOS晶体管NM6、以及第一电阻器R1和第二电阻器R2。
第一PMOS晶体管PM1可以连接在第一节点N1和被配置为接收第一电源电压Vddh的电源节点之间。第一节点N1可以是经调节电压Vrg被生成的节点。第一PMOS晶体管PM1可以响应于第二节点N2的电压而操作。
第二PMOS晶体管PM2可以连接在第二节点N2和被配置为接收第一电源电压Vddh的电源节点之间。第二PMOS晶体管PM2可以响应于第三节点N3的电压而操作。
第三PMOS晶体管PM3可以连接在被配置为接收第一电源电压Vddh的电源节点和第三节点N3之间。第三PMOS晶体管PM3可以响应于第三节点N3的电压而操作。
第一NMOS晶体管NM1可以连接在第二节点N2和第四节点N4之间。第一NMOS晶体管NM1可以响应于第二电源电压Vdd而操作。
第二NMOS晶体管NM2可以连接在第四节点N4和第五节点N5之间。第二NMOS晶体管NM2可以响应于参考电压Vref而操作。
第三NMOS晶体管NM3可以连接在第五节点N5和具有接地电压GND的接地节点之间。第三NMOS晶体管NM3可以响应于使能信号EN而操作。
第四NMOS晶体管NM4可以连接在第三节点N3和第六节点N6之间。第四NMOS晶体管NM4可以响应于第二电源电压Vdd而操作。
第五NMOS晶体管NM5可以连接在第六节点N6和第五节点N5之间。第五NMOS晶体管NM5可以响应于第七节点N7的电压而操作。
第一电阻器R1可以连接在第一节点N1和第七节点N7之间。第二电阻器R2可以连接在第七节点N7和第八节点N8之间。
第六NMOS晶体管NM6可以连接在第八节点N8和具有接地电压GND的接地节点之间。第六NMOS晶体管NM6可以响应于使能信号EN而操作。
在一些实施例中，第一内部电压转换器IVC1可以基于反馈路径生成经调节电压Vrg。更详细地，第一PMOS晶体管PM1可以基于第二节点N2的电压在第一节点N1生成经调节电压Vrg。第一节点N1上的经调节电压Vrg可以通过第一内部电压转换器IVC1的剩余元件PM2、PM3、NM1、NM2、NM3、NM4、NM5、NM6、R1和R2影响第二节点N2的电压。也就是说，第一PMOS晶体管PM1可以基于输出对输入有影响的反馈路径在第一节点N1生成经调节电压Vrg。
第一内部电压转换器IVC1可以通过反馈路径保持(例如，可以一致地保持)经调节电压Vrg的电压电平。例如，经调节电压Vrg被生成的第一节点N1的电压可以通过反馈路径影响第二节点N2的电压。随着第二节点N2的电压电平变高，第一PMOS晶体管PM1的电流驱动容量可能受到限制。在第一电源电压Vddh的电压电平低的情况下，第一PMOS晶体管PM1的电流驱动容量可能降低，从而导致经调节电压Vrg的电压降。然而，当补偿电路CC通过补偿信号CS补偿电压降时(例如，当补偿电路CC向第一节点N1提供驱动电流时)，第一内部电压转换器IVC1可以生成其电压电平类似于第一电源电压Vddh的电压电平的经调节电压Vrg。
在一些实施例中，第一内部电压转换器IVC1可以具有受限制的电流容量。例如，第二节点N2的电压电平可以由操作在饱和区域的第二PMOS晶体管PM2和操作在饱和区域的第一NMOS晶体管NM1来确定。第二节点N2可以与第一PMOS晶体管PM1的栅极端连接。第一PMOS晶体管PM1的电流驱动容量可以受到第二节点N2的电压电平的限制。第一内部电压转换器IVC1能够提供给电荷泵电路CP的驱动电流可以受到第一PMOS晶体管PM1的电流驱动容量的限制。
为了补偿第一内部电压转换器IVC1的受限制的电流容量，补偿电路CC可以向第一节点N1提供补偿信号CS。补偿信号CS可以对应于引入到第一节点N1的驱动电流。电荷泵电路CP可以基于补偿信号CS和第一PMOS晶体管PM1的漏极电流来执行电荷泵送。将参考图7更详细地描述补偿电路CC。
图6是根据本公开的一些实施例更详细地示出图4的第一辅助电路的电路图。参考图4和6，第一辅助电路ASC1可以接收第一电源电压Vddh、第二电源电压Vdd和参考电压Vref。第一辅助电路ASC1可以基于第一电源电压Vddh和第二电源电压Vdd以及参考电压Vref生成辅助信号AS。第一辅助电路ASC1可以向补偿电路CC输出辅助信号AS。
第一辅助电路ASC1可以包括第三电阻器R3、第四电阻器R4、确定器DET和第一电平移位器LS1。
第三电阻器R3可以连接在接收第一电源电压Vddh的电源节点和第九节点N9之间。第四电阻器R4可以连接在第九节点N9和具有接地电压GND的接地节点之间。
在一些实施例中，第九节点N9的电压与第一电源电压Vddh的比率可以是第四电阻器R4与第三电阻器R3和第四电阻器R4之和的比率。第九节点N9的电压可以与第一电源电压Vddh成比例。由第三电阻器R3和第四电阻器R4确定的第九节点N9的电压可以包括在确定器DET的操作范围内。
确定器DET可以由第二电源电压Vdd驱动。确定器DET可以比较参考电压Vref和第九节点N9的电压。确定器DET可以基于比较结果输出指示启用模式或禁用模式的确定信号DS。
在一些实施例中，确定器DET可以基于辅助参考电压Vas执行比较操作。例如，确定器DET可以具有对应于辅助参考电压Vas的阈值电压。当第九节点N9的电压和参考电压Vref之间的差小于对应于辅助参考电压Vas的阈值电压时(例如，当第一电源电压Vddh低到需要内部电压转换器补偿的程度时)，确定器DET可以生成指示启用模式的确定信号DS。
例如，当第九节点N9的电压和参考电压Vref之间的差大于或等于对应于辅助参考电压Vas的阈值电压时(例如，当第一电源电压Vddh高到不需要内部电压转换器的补偿的程度时)，确定器DET可以生成指示禁用模式的确定信号DS。
在一些实施例中，指示启用模式的确定信号DS的电压电平可以对应于接地电压GND。指示禁用模式的确定信号DS的电压电平可以对应于第二电源电压Vdd。
第一电平移位器LS1可以由第一电源电压Vddh驱动。第一电平移位器LS1可以从确定器DET接收确定信号DS。第一电平移位器LS1可以基于确定信号DS生成辅助信号AS，该辅助信号AS可以具有指示启用模式的第一电压电平或指示禁用模式的第二电压电平。第一电平移位器LS1可以向补偿电路CC输出辅助信号AS。
在一些实施例中，指示启用模式的辅助信号AS的第一电压电平可以对应于接地电压GND。指示禁用模式的辅助信号AS的第二电压电平可以对应于第一电源电压Vddh。例如，第一电平移位器LS1可以基于具有接地电压GND的确定信号DS生成具有接地电压GND的辅助信号AS。第一电平移位器LS1可以基于具有第二电源电压Vdd的确定信号DS生成具有第一电源电压Vddh的辅助信号AS。
如上所述，根据本公开的一些实施例，第一辅助电路ASC1可以基于第一电源电压Vddh和辅助参考电压Vas的比较结果生成指示启用模式或禁用模式的辅助信号AS。例如，当第一电源电压Vddh低于辅助参考电压Vas时，第一辅助电路ASC1可以确定辅助信号AS的电压电平，以对应于与指示启用模式的接地电压GND相对应的电压电平。当第一电源电压Vddh大于或等于辅助参考电压Vas时，第一辅助电路ASC1可以确定辅助信号AS的电压电平，以对应于与指示禁用模式的第一电源电压Vddh相对应的电压电平。
图7是根据本公开的一些实施例详细示出图4的补偿电路的电路图。参考图4和7，补偿电路CC可以接收第一电源电压Vddh。补偿电路CC可以从第一辅助电路ASC1接收辅助信号AS。补偿电路CC可以基于辅助信号AS生成补偿信号CS。补偿电路CC可以基于补偿信号CS补偿经调节电压Vrg。
补偿电路CC可以包括第一补偿PMOS晶体管PMC1、第二补偿PMOS晶体管PMC2和第三补偿PMOS晶体管PMC3。第一补偿PMOS晶体管PMC1、第二补偿PMOS晶体管PMC2和第三补偿PMOS晶体管PMC3可以连接在接收第一电源电压Vddh的电源节点和补偿信号CS被生成的第十节点N10之间。第一补偿PMOS晶体管PMC1、第二补偿PMOS晶体管PMC2和第三补偿PMOS晶体管PMC3可以响应于辅助信号AS而操作。第一补偿PMOS晶体管PMC1、第二补偿PMOS晶体管PMC2和第三补偿PMOS晶体管PMC3可以并联连接。
在一些实施例中，连接在接收第一电源电压Vddh的电源节点和补偿信号CS被生成的第十节点N10之间的补偿PMOS晶体管的数量可以增加或减少。换句话说，为了帮助更好地理解本公开，图7中示出了补偿电路CC包括三个补偿PMOS晶体管PMC1、PMC2和PMC3的示例，但是本公开不限于此。例如，在一些实施例中，补偿PMOS晶体管的数量可以大于或小于三个。
随着补偿PMOS晶体管的数量的减少，补偿电路CC的尺寸可能减小，随着补偿PMOS晶体管的数量的增加，补偿电路CC的尺寸可能增加。随着补偿PMOS晶体管的数量的增加，补偿第一内部电压转换器IVC1的经调节电压Vrg并驱动电荷泵电路CP可能是有利的。
在一些实施例中，补偿电路CC可以补偿第一内部电压转换器IVC1的电流容量。例如，参考图4、5和7，第一内部电压转换器IVC1的电流容量可以受到第一内部电压转换器IVC1的第一PMOS晶体管PM1的限制。补偿电路CC的第十节点N10可以与第一内部电压转换器IVC1的第一节点N1连接。补偿电路CC的补偿PMOS晶体管PMC1、PMC2和PMC3可以向第一内部电压转换器IVC1的第一节点N1提供驱动电流。由此，可以补偿第一内部电压转换器IVC1的电流容量。其电流容量被补偿的第一内部电压转换器IVC1可以向电荷泵电路CP提供用于电荷泵送的驱动电流。
在一些实施例中，补偿电路CC可以基于辅助信号AS在启用模式或禁用模式下操作。例如，参考图6和图7，当辅助信号AS具有指示启用模式的接地电压GND的电压电平时，补偿PMOS晶体管PMC1、PMC2和PMC3可以响应于施加到其栅极端的接地电压GND而导通，并且补偿PMOS晶体管PMC1、PMC2和PMC3可以向第十节点N10提供漏极电流。当辅助信号AS具有指示禁用模式的第一电源电压Vddh的电压电平时，补偿PMOS晶体管PMC1、PMC2和PMC3可以响应于施加到其栅极端的第一电源电压Vddh而截止，并且补偿PMOS晶体管PMC1、PMC2和PMC3可以不向第十节点N10提供漏极电流。
图8是根据本公开的一些实施例更详细地示出图4的电荷泵电路的电路图。参考图4和图8，电荷泵电路CP可以接收时钟信号CLK和泵控制信号PCTR。电荷泵电路CP可以从第一内部电压转换器IVC1接收经调节电压Vrg。经调节电压Vrg可以由补偿电路CC补偿。电荷泵电路CP可以基于时钟信号CLK、泵控制信号PCTR和经调节电压Vrg生成泵电压Vp。泵电压Vp的电压电平可以高于经调节电压Vrg的电压电平。在一些实施例中，泵电压Vp可以用于写入操作。
电荷泵电路CP可以包括泵控制电路、以及第一电荷泵电路到第N电荷泵电路CP1到CPN，其中“N”是自然数。
泵控制电路可以基于时钟信号CLK生成第一时钟信号到第N时钟信号CLK1到CLKN。第一时钟信号到第N时钟信号CLK1到CLKN可以用于控制第一电荷泵电路到第N电荷泵电路CP1到CPN的晶体管的一部分。
泵控制电路可以基于时钟信号CLK生成第一时钟条信号到第N时钟条信号CLK1B到CLK1B。第一时钟条信号到第N时钟条信号CLK1B到CLKNB的电压电平的逻辑状态可以与第一时钟信号到第N时钟信号CLK1到CLKN的电压电平的逻辑状态互补。换句话说，当第一时钟信号到第N时钟信号CLK1到CLKN之一的逻辑状态是“高”逻辑状态(例如，“1”)时，则相应的第一时钟条信号到第N时钟条信号CLK1B到CLKNB的逻辑状态是“低”逻辑状态(例如，“0”)。第一时钟条信号到第N时钟条信号CLK1B到CLKNB可以用于控制第一电荷泵电路到第N电荷泵电路CP1到CPN的晶体管的剩余部分。
泵控制电路可以基于泵控制信号PCTR生成第一泵控制信号到第N泵控制信号PCTR1到PCTRN。第一泵控制信号到第N泵控制信号PCTR1到PCTRN可以控制是否执行第一电荷泵电路到第N电荷泵电路CP1到CPN的电荷泵送。例如，第一泵控制信号到第N泵控制信号PCTR1到PCTRN可以控制是否向第一电荷泵电路到第N电荷泵电路CP1到CPN中的每一个提供经调节电压Vrg。
第一电荷泵电路CP1可以基于第一时钟信号CLK1、第一时钟条信号CLK1B和第一泵控制信号PCTR1对经调节电压Vrg执行电荷泵送。如上所述，第二电荷泵电路CP2可以基于第二时钟信号CLK2、第二时钟条信号CLK2B和第二泵控制信号PCTR2来执行电荷泵送。第N电荷泵电路CPN可以基于第N时钟信号CLKN、第N时钟条信号CLKNB和第N泵控制信号PCTRN来执行电荷泵送。泵电压Vp可以基于第一电荷泵电路到第N电荷泵电路CP1到CPN的电荷泵送来生成。
在一些实施例中，第一时钟信号到第N时钟信号CLK1到CLKN可以具有不同的相位延迟值。同样，第一时钟条信号到第N时钟条信号CLK1B至CLKNB可以具有不同的相位延迟值。例如，当“N”为4时，第一时钟信号到第四时钟信号CLK1至CLK4的相位延迟值可以分别为0度、90度、180度和270度。第一时钟条信号到第N时钟条信号CLK1B到CLKNB的电压电平可以与第一时钟条信号到第N时钟信号CLK1到CLKN的电压电平互补。通过基于具有不同相位延迟值的时钟信号执行电荷泵送，由电荷泵送引起的泵电压Vp的电压电平的波动可以减小。因此，可以提高非易失性存储器设备中写入操作的可靠性。
图9是根据本公开的一些实施例更详细地示出图8的电荷泵电路的电路图。参考图8和图9，示出了第一电荷泵电路CP1和第二电荷泵电路CP2的电路图。为了防止附图变得复杂，在图9中仅示出了第一电荷泵电路和第二电荷泵电路CP1和CP2，但是本公开不限于此。例如，其他电荷泵电路可以进一步并联添加在接收经调节电压Vrg的节点和泵电压Vp被生成的节点之间。替代地，可以省略第二电荷泵电路CP2，以减小非易失性存储器设备的尺寸。
第一电荷泵电路CP1和第二电荷泵电路CP2可以并联连接在接收经调节电压Vrg的节点和泵电压Vp被生成的节点之间。
第一电荷泵电路CP1可以接收第一泵控制信号PCTR1、第一时钟信号CLK1、第一时钟条信号CLK1B和经调节电压Vrg。第一电荷泵电路CP1可以基于第一泵控制信号PCTR1、第一时钟信号CLK1和第一时钟条信号CLK1B对经调节电压Vrg执行电荷泵送。泵电压Vp可以基于第一电荷泵电路CP1的电荷泵送来生成。
第一电荷泵电路CP1可以包括第一开关SW1和第一晶体管至第“2M”晶体管NMa1至NMaM和NMb1至NMbM，它们串联在接收经调节电压Vrg的节点和泵电压Vp被生成的节点之间。“M”是自然数。第一电荷泵电路CP1还可以包括分别对应于晶体管NMa1至NMaM和NMb1至NMbM的电容器Ca1至CaM和Cb1至CbM。这里，第一晶体管至第“2M”晶体管NMa1至NMaM和NMb1至NMbM当中，晶体管NMa1至NMaM是对经调节电压Vrg执行电荷泵送的奇数编号的晶体管。第一晶体管至第“2M”晶体管NMa1至NMaM和NMb1至NMbM当中，晶体管NMb1至NMbM是对经调节电压Vrg执行电荷泵送的偶数编号的晶体管。
在第一电荷泵电路CP1中，第一开关SW1可以基于第一泵控制信号PCTR1向晶体管NMa1输出经调节电压Vrg。晶体管NMa1至NMaM可以由第一时钟信号CLK1控制。例如，第一时钟信号CLK1可以通过电容器Ca1至CaM控制晶体管NMa1至NMaM以执行电荷泵送。晶体管NMb1至NMbM可以由第一时钟信号CLK1B控制。例如，第一时钟信号CLK1B可以通过电容器Cb1至CbM控制晶体管NMb1至NMbM以执行电荷泵送。然而，本公开不限于该示例。例如，在一些实施例中，并且与图9所示的示例不同，第一电荷泵电路CP1可以被设计成使得第一时钟信号CLK1控制晶体管NMb1至NMbM，并且第一时钟条信号CLK1B控制晶体管NMa1至NMaM。
第二电荷泵电路CP2可以接收第二泵控制信号PCTR2、第二时钟信号CLK2、第二时钟条信号CLK2B和经调节电压Vrg。第二电荷泵电路CP2可以基于第二泵控制信号PCTR2、第二时钟信号CLK2和第二时钟条信号CLK2B对经调节电压Vrg执行电荷泵送。泵电压Vp可以基于第二电荷泵电路CP2的电荷泵送来生成。
第二电荷泵电路CP2可以包括第二开关SW2和第一晶体管至“2M”晶体管NMa1至NMaM和NMb1至NMbM，它们串联在接收经调节电压Vrg的节点和泵电压Vp被生成的节点之间。第二电荷泵电路CP2还可以包括分别对应于晶体管NMa1至NMaM和NMb1至NMbM的电容器Ca1至CaM和Cb1至CbM。第二开关SW2和第一晶体管至第“2M”晶体管NMa1至NMaM和NMb1至NMbM的操作类似于参考第一电荷泵电路CP1描述的操作，因此，将省略附加的描述以避免冗余。
在一些实施例中，电荷泵电路可以基于NMOS晶体管来实现，或者可以基于PMOS晶体管来实现。例如，第一电荷泵电路CP1和第二电荷泵电路CP2可以基于如图9所示串联连接的NMOS晶体管来实现，但是本公开不限于此。与图9所示的示例不同，第一电荷泵电路CP1和第二电荷泵电路CP2可以基于串联连接的PMOS晶体管来实现。
图10是描述根据本公开的一些实施例的电压生成电路的框图。图10中示出了电压生成电路121b的框图。电压生成电路121b可以对应于图1和图2的电压生成电路121。电压生成电路121b可以包括第二内部电压转换器IVC2、第二辅助电路ASC2和电荷泵电路CP。与图3的电压生成电路VGC相反，电压生成电路121b还可以包括第二辅助电路ASC2，并且与图4的电压生成电路121a相反，电压生成电路121b可以不包括补偿电路CC。电荷泵电路CP类似于图4的电荷泵电路CP，因此，将省略附加的描述以避免冗余。
电压生成电路121b可以接收第一电源电压Vddh、第二电源电压Vdd、参考电压Vref、使能信号EN、时钟信号CLK和泵控制信号PCTR。电压生成电路121b可以生成泵电压Vp。第一电源电压Vddh、第二电源电压Vdd、参考电压Vref、使能信号EN、时钟信号CLK、泵控制信号PCTR和泵电压Vp的特性类似于参考图4描述的特性，因此，将省略附加的描述以避免冗余。
第二辅助电路ASC2可以接收第一电源电压Vddh、第二电源电压Vdd和参考电压Vref。第二辅助电路ASC2可以包括辅助参考电压Vas。第二辅助电路ASC2可以比较第一电源电压Vddh和辅助参考电压Vas。第二辅助电路ASC2可以基于第一电源电压Vddh和辅助参考电压Vas的比较结果来生成辅助信号AS。第二辅助电路ASC2可以向第二内部电压转换器IVC2输出辅助信号AS。
在一些实施例中，第二辅助电路ASC2可以生成指示启用模式或禁用模式的辅助信号AS。启用模式可以指示对第二内部电压转换器IVC2的经调节电压Vrg进行补偿的模式。禁用模式可以指示不对第二内部电压转换器IVC2的经调节电压Vrg进行补偿的模式。
在一些实施例中，当第一电源电压Vddh低于辅助参考电压Vas时，第二辅助电路ASC2可以生成指示启用模式的辅助信号AS。例如，指示启用模式的辅助信号AS的电压电平可以是接地电压GND的电压电平。
在一些实施例中，当第一电源电压Vddh大于或等于辅助参考电压Vas时，第二辅助电路ASC2可以生成指示禁用模式的辅助信号AS。例如，指示禁用模式的辅助信号AS的电压电平可以对应于高阻抗(Hi-Z)状态。
第二内部电压转换器IVC2可以接收第一电源电压Vddh和第二电源电压Vdd、参考电压Vref和使能信号EN。第二内部电压转换器IVC2可以从第二辅助电路ASC2接收辅助信号AS。第二内部电压转换器IVC2可以基于辅助信号AS在启用模式或禁用模式下操作。在启用模式下，第二内部电压转换器IVC2可以激活旁路路径来偏置内部晶体管。这将参考图11进行更全面的描述。在禁用模式下，第二内部电压转换器IVC2的操作可以类似于图4和图5的第一内部电压转换器IVC1的操作。
第二内部电压转换器IVC2可以使用第一电源电压Vddh和第二电源电压Vdd作为驱动电压。在启用模式或禁用模式下，第二内部电压转换器IVC2可以响应于使能信号EN生成具有对应于参考电压Vref的电压电平的经调节电压Vrg。第二内部电压转换器IVC2可以向电荷泵电路CP输出经调节电压Vrg。
在一些实施例中，第二内部电压转换器IVC2可以通过第二辅助电路ASC2在启用模式下操作，因此，驱动裕度可以减小。通常，当第二内部电压转换器IVC2执行调节操作时，可能出现电压降。第二辅助电路ASC2可以通过辅助信号AS允许第二内部电压转换器IVC2在启用模式下操作，因此可以补偿第二内部电压转换器IVC2的电压降。由此，第二内部电压转换器IVC2可以减少或省略(或去除)驱动裕量。
在一些实施例中，第二辅助电路ASC2可以允许第二内部电压转换器IVC2在启用模式下操作，并且因此可以补偿第二内部电压转换器IVC2的电流容量。例如，第二辅助电路ASC2可以偏置第二内部电压转换器IVC2的内部晶体管，因此可以增加第二内部电压转换器IVC2提供给电荷泵电路CP的驱动电流的强度或大小。
如上所述，根据本公开的一些实施例，可以提供电压生成电路121b，其通过第二辅助电路ASC2补偿第二内部电压转换器IVC2的经调节电压Vrg。因为补偿了电压降，所以可以最小化驱动裕量，因此，第二内部电压转换器IVC2可以在宽范围的第一电源电压Vddh下操作。此外，在提高经调节电压Vrg的电压电平并保持泵电压Vp的相同电压电平要求的同时，电荷泵电路CP的尺寸可以被最小化，因此，电压生成电路121b的尺寸可以减小。此外，由于电压生成电路121b是在不具有向电荷泵电路CP提供驱动电流的单独补偿电路的情况下实现的，所以电压生成电路121b的尺寸可以小于图4的电压生成电路121a的尺寸。
图11是根据本公开的一些实施例详细示出图10的第二内部电压转换器的电路图。回到图10和11，第二内部电压转换器IVC2可以接收第一电源电压Vddh和第二电源电压Vdd、参考电压Vref、使能信号EN和辅助信号AS。第二内部电压转换器IVC2可以生成经调节电压Vrg。经调节电压Vrg被生成的第一节点N1可以与电荷泵电路CP连接。
第二内部电压转换器IVC2可以包括第一PMOS晶体管PM1、第二PMOS晶体管PM2和第三PMOS晶体管PM3，第一NMOS晶体管NM1、第二NMOS晶体管NM2、第三NMOS晶体管NM3、第四NMOS晶体管NM4、第五NMOS晶体管NM5和第六NMOS晶体管NM6、以及第一电阻器R1和第二电阻器R2。第二PMOS晶体管PM2和第三PMOS晶体管PM3、第一NMOS晶体管NM1、第二NMOS晶体管NM2、第三NMOS晶体管NM3、第四NMOS晶体管NM4、第五NMOS晶体管NM5和第六NMOS晶体管NM6、以及第一电阻器R1和第二电阻器R2类似于参考图5描述的那些，因此，将省略附加的描述以避免冗余。
第一PMOS晶体管PM1可以连接在被配置为接收第一电源电压Vddh的电源节点和第一节点N1之间。第一节点N1可以是经调节电压Vrg被生成的节点。第一PMOS晶体管PM1可以响应于第二节点N2的电压而操作。第二节点N2可以与第二PMOS晶体管PM2和第一NMOS晶体管NM1连接。第二节点N2可以被配置成接收辅助信号AS。
在一些实施例中，第二内部电压转换器IVC2可以基于旁路路径或反馈路径生成经调节电压Vrg。旁路路径可以对应于启用模式，并且反馈路径可以对应于禁用模式。
例如，当辅助信号AS指示启用模式时，不管第二PMOS晶体管PM2和第一NMOS晶体管NM1的操作和电压降，第一PMOS晶体管PM1的栅极端可以被偏置，使得接地电压GND被施加到其上。第一PMOS晶体管PM1可以基于由辅助信号AS直接控制的旁路路径来生成经调节电压Vrg。
例如，当辅助信号AS指示禁用模式时，第一PMOS晶体管PM1可以基于反馈路径生成经调节电压Vrg，其中在该反馈路径中，第一节点N1的电压对第二节点N2的电压有影响。
在一些实施例中，当辅助信号AS激活旁路路径时，可以补偿第二内部电压转换器IVC2的电压降。例如，当旁路路径未被激活时，基于晶体管NM1、NM2、NM3和PM2确定的第二节点N2的电压可能高于接地电压GND。当旁路路径被激活时，第一PMOS晶体管PM1的栅极端可以被偏置，使得接地电压GND被施加到其上。当较低的电压施加到第一PMOS晶体管PM1的栅极端时，第一PMOS晶体管PM1的源极端和漏极端之间的电压降可以减小。也就是说，基于旁路路径，第一PMOS晶体管PM1可以生成其电压电平类似于第一电源电压Vddh的电压电平的经调节电压Vrg。可以减小第一电源电压Vddh和经调节电压Vrg之间的驱动裕量。
在一些实施例中，当辅助信号AS激活旁路路径时，辅助信号AS可以补偿第二内部电压转换器IVC2的电流容量。例如，当旁路路径被激活时，第一PMOS晶体管PM1的栅极端可以被偏置，使得接地电压GND被施加到其上。当较低的电压被施加到第一PMOS晶体管PM1的栅极端时，第一PMOS晶体管PM1的漏极电流可能增加。也就是说，第一PMOS晶体管PM1通过第一节点N1提供给电荷泵电路CP的驱动电流可以通过旁路路径增加。
在一些实施例中，第二内部电压转换器IVC2还可以包括与第一PMOS晶体管PM1并联的另一PMOS晶体管。例如，即使接地电压GND可以被施加到第一PMOS晶体管PM1的栅极端，取决于电荷泵电路CP，还可能需要对经调节电压Vrg进行补偿。至少一个其他PMOS晶体管(未示出)可以进一步提供在被配置为接收第一电源电压Vddh的电源节点和第一节点N1之间，以便与第一PMOS晶体管PM1并联连接。如此连接的至少一个其他PMOS晶体管的至少一个其他栅极端可以被配置为接收辅助信号AS。
如上所述，由于第二内部电压转换器IVC2可以被配置为使得基于辅助信号AS将接地电压GND施加到第一PMOS晶体管PM1，所以第二内部电压转换器IVC2的驱动裕度可以减小，并且第二内部电压转换器IVC2的电流容量可以增加。
图12是根据本公开的一些实施例详细示出图10的第二辅助电路的电路图。参考图10和12，第二辅助电路ASC2可以接收第一电源电压Vddh和第二电源电压Vdd以及参考电压Vref。第二辅助电路ASC2可以基于第一电源电压Vddh和第二电源电压Vdd以及参考电压Vref生成辅助信号AS。第二辅助电路ASC2可以向第二内部电压转换器IVC2输出辅助信号AS。
第二辅助电路ASC2可以包括第三电阻器R3、第四电阻器R4、确定器DET和第二电平移位器LS2。第一电源电压Vddh和第二电源电压Vdd、参考电压Vref、第三电阻器R3和第四电阻器R4以及确定器DET的特性类似于参考图6描述的特性，因此，将省略附加的描述以避免冗余。
第二电平移位器LS2可以由第一电源电压Vddh驱动。第二电平移位器LS2可以从确定器DET接收确定信号DS。第二电平移位器LS2可以基于确定信号DS生成辅助信号AS，该辅助信号AS具有指示启用模式的第一电压电平或指示禁用模式的第二电压电平。例如，指示启用模式的第一电压电平可以对应于接地电压GND。指示禁用模式的第二电压电平可以对应于高阻抗(Hi-Z)状态。第二电平移位器LS2可以向第二内部电压转换器IVC2输出辅助信号AS。
图13是描述根据本公开的一些实施例的非易失性存储器设备的图。参考图13，以示例的方式示出了用存储器芯片实现的非易失性存储器设备220。非易失性存储器设备220可以对应于图1和图2的非易失性存储器设备120。
非易失性存储器设备220可以包括电压生成电路221、控制逻辑222、行解码器223、存储器单元阵列224、页面缓冲器225、列解码器226、I/O电路227、顶部电容器、底部电容器和开关盒。控制逻辑222、行解码器223、存储器单元阵列224、页面缓冲器225、列解码器226和I/O电路227可以各自分别类似于图2的控制逻辑122、行解码器123、存储器单元阵列124、页面缓冲器125、列解码器126和I/O电路127，因此，将省略附加的描述以避免冗余。开关盒可以包括被配置为连接非易失性存储器设备220的子组件的多个开关。
电压生成电路221可以包括内部电压转换器IVC、辅助电路ASC和电荷泵电路CP。在一些实施例中，电压生成电路221的电荷泵电路CP可以占据物理上宽的区域。电荷泵电路CP的尺寸可能对非易失性存储器设备220的尺寸有很大影响。随着电荷泵电路CP的放大率增加，电荷泵电路CP的尺寸或其中的晶体管数量可能增加，因此，电荷泵电路CP的尺寸可能增加。换句话说，增加电荷泵电路CP的放大率可能会阻碍非易失性存储器设备220的小型化。
同时，参考图4、10和13，电压生成电路121a和电压生成电路121b可以补偿要提供给电荷泵电路CP的经调节电压Vrg。在电压生成电路221被实现为类似于电压生成电路121a或电压生成电路121b的情况下，电荷泵电路CP可以在相同的放大率下具有更高的电流驱动容量。替代地，电荷泵电路CP可以以更小的尺寸实现，同时保持相同的泵电压Vp的电压电平要求。
也就是说，根据本公开的实施例，通过基于辅助电路ASC补偿内部电压转换器IVC的电压降和电流容量，可以减小电荷泵电路CP的尺寸或者增加电荷泵电路CP生成的泵电压Vp的电压电平。
图14是示出根据本公开的一些实施例的经调节电压和泵电压的波形的曲线图。图14中示出了经调节电压Vrg和泵电压Vp的波形。在图14中，横轴表示时间，并且纵轴表示电压电平的大小。
在图14中，实线表示包括辅助电路的电压生成电路中的经调节电压Vrg和泵电压Vp的波形。包括辅助电路的电压生成电路可以对应于图1和图2的电压生成电路121、图4的电压生成电路121a或图10的电压生成电路121b。在图14中，虚线表示不包括辅助电路的电压生成电路中的经调节电压Vrg和泵电压Vp的波形。不包括辅助电路的电压生成电路可以对应于图3的电压生成电路VGC。
参考经调节电压Vrg的波形，包括辅助电路的实施例中的经调节电压可能高于不包括辅助电路的示例中的经调节电压。例如，包括辅助电路的实施例中的经调节电压可以收敛到第一经调节电压Vrg1。在不包括辅助电路的示例中的经调节电压可以收敛到第二经调节电压Vrg2。第一经调节电压Vrg1可以高于第二经调节电压Vrg2。
参考泵电压Vp的波形，包括辅助电路的实施例中的泵电压可以高于不包括辅助电路的示例中的经调节电压。例如，包括辅助电路的实施例中的经调节电压可以收敛到第一泵电压Vp1。在不包括辅助电路的示例中的经调节电压可以收敛到第二泵电压Vp2。第一泵电压Vp1可以高于第二泵电压Vp2。也就是说，通过向电压生成电路增加辅助电路，可以生成具有更高电压电平的泵电压Vp。
图15是描述根据本公开的一些实施例的电压生成电路的操作方法的流程图。将参考图15描述电压生成电路的操作方法。电压生成电路可以对应于图1和图2的电压生成电路121或者图4的电压生成电路121a。电压生成电路可以包括辅助电路。
在操作S110中，电压生成电路可以通过使用辅助电路来确定电源电压是否低于辅助参考电压。辅助参考电压可以用于确定是否补偿由于电压生成电路的调节操作引起的电压降。当在操作S110中确定电源电压低于辅助参考电压时(操作S110的“是”分支)，电压生成电路可以执行操作S120。
在操作S120中，通过使用辅助电路，电压生成电路可以响应于确定电源电压低于辅助参考电压而生成辅助信号。在一些实施例中，响应于确定电源电压低于辅助参考电压，辅助电路可以生成指示启用模式的辅助信号。指示启用模式的辅助信号可以具有接地电压的电压电平。
在操作S130中，电压生成电路可以基于辅助信号生成补偿信号。在一些实施例中，电压生成电路还可以包括补偿电路。补偿电路可以包括响应于辅助信号生成补偿信号的至少一个晶体管。
在操作S131中，电压生成电路可以基于电源电压生成经调节电压。在这种情况下，经调节电压可以由操作S130中的补偿信号补偿。在一些实施例中，电压生成电路的补偿电路可以补偿经调节电压。补偿电路可以将补偿信号输出到经调节电压被生成的节点。在操作S140中，电压生成电路可以基于操作S131中的经调节电压执行电荷泵送。
当在操作S110中确定电源电压大于或等于辅助参考电压时(操作S110的“否”分支)，电压生成电路可以执行操作S150。在操作S150中，电压生成电路可以基于电源电压生成经调节电压。在这种情况下，经调节电压可以不被补偿信号补偿。在操作S140中，电压生成电路可以基于操作S150中的经调节电压执行电荷泵送。
图16是描述根据本公开的一些实施例的电压生成电路的操作方法的流程图。将参考图16描述电压生成电路的操作方法。电压生成电路可以对应于图1和图2的电压生成电路121以及图10的电压生成电路121b。电压生成电路可以包括辅助电路。
在操作S210中，电压生成电路可以通过使用辅助电路来确定电源电压是否低于辅助参考电压。当在操作S210中确定电源电压低于辅助参考电压时(来自操作S210的“是”分支)，电压生成电路可以执行操作S220。
在操作S220中，通过使用辅助电路，电压生成电路可以响应于确定电源电压低于辅助参考电压而生成辅助信号。在一些实施例中，响应于确定电源电压低于辅助参考电压，辅助电路可以生成指示启用模式的辅助信号。指示启用模式的辅助信号可以具有接地电压的电压电平。
在操作S230中，电压生成电路可以基于电源电压和辅助信号生成经调节电压。可以基于辅助信号来补偿经调节电压。在一些实施例中，辅助信号可以直接控制电压生成电路的内部电压转换器。例如，辅助信号可以偏置与内部电压转换器的节点连接的晶体管，其中在该节点处生成经调节电压。内部电压转换器的电压降和电流容量可以通过偏置来补偿。在操作S240中，电压生成电路可以基于操作S230中的经调节电压执行电荷泵送。
当在操作S210中确定电源电压大于或等于辅助参考电压时(来自操作S210的“否”分支)，电压生成电路可以执行操作S250。在操作S250中，电压生成电路可以基于电源电压生成经调节电压。在这种情况下，经调节电压可以不被辅助信号补偿。在操作S240中，电压生成电路可以基于操作S250中的经调节电压执行电荷泵送。
图17是应用根据本公开的一些实施例的存储设备的固态驱动器(solid statedrive，SSD)系统的框图。参考图17，SSD系统20可以包括主机21和存储设备200。存储设备200可以通过信号连接器251与主机21交换信号SIG，并且可以通过电源连接器252接收电力PWR。存储设备200可以对应于图1的存储设备100。
存储设备200可以包括SSD控制器210、多个非易失性存储器221至22N、辅助电源230和缓冲存储器240。
SSD控制器210可以响应于来自主机21的信号SIG来控制多个非易失性存储器221至22N。多个非易失性存储器221至22N可以在SSD控制器210的控制下操作。
在一些实施例中，多个非易失性存储器221至22N中的每一个可以包括电压生成电路。例如，多个非易失性存储器221至22N中的每一个可以包括图4的电压生成电路121a、图10的电压生成电路121b、执行图15的操作方法的电压生成电路和/或执行图16的操作方法的电压生成电路。
辅助电源230可以通过电源连接器252与主机21连接。辅助电源230可以由来自主机21的电力PWR充电或供电。当主机21不能被平稳地供电时，辅助电源230可以提供用于驱动固态硬盘系统200的电力。缓冲存储器240可以用作存储设备200的缓冲存储器。
图18是示出根据本公开的一些实施例的用BVNAND实现的非易失性存储器设备的图。参考图18，存储器设备1400可以用BVNAND来实现。存储器设备1400可以对应于图1和图2的非易失性存储器设备120。
存储器设备1400可以具有芯片到芯片(chip-to-chip，C2C)结构。C2C结构可以指通过在第一晶片上制造包括单元区域CELL的上芯片，在与第一晶片分离的第二晶片上制造包括外围电路区域PERI的下芯片，然后将上芯片和下芯片彼此结合(bonding)而形成的结构。这里，结合工艺可以包括电连接形成在上芯片的最上面的金属层上的结合金属和形成在下芯片的最上面的金属层上的结合金属的方法。例如，当结合金属可以包括使用铜对铜(Cu-to-Cu)结合的铜(Cu)时。然而，本公开不限于此。例如，结合金属也可以由铝(Al)或钨(W)形成。
存储器设备1400的外围电路区域PERI和单元区域CELL中的每一个可以包括外部焊盘结合区域PA、字线结合区域WLBA和位线结合区域BLBA。
外围电路区域PERI可以包括第一基底1210、层间绝缘层1215、形成在第一基底1210上的多个电路元件1220a、1220b和1220c、分别连接到多个电路元件1220a、1220b和1220c的第一金属层1230a、1230b和1230c、以及形成在第一金属层1230a、1230b和1230c上的第二金属层1240a、1240b和1240c。在一些示例实施例中，第一金属层1230a、1230b和1230c可以由具有相对高电阻率的钨形成，并且第二金属层1240a、1240b和1240c可以由具有相对低电阻率的铜形成。
在图18所示的示例实施例中，尽管仅示出和描述了第一金属层1230a、1230b和1230c以及第二金属层1240a、1240b和1240c，但是应当理解，本公开不限于此，并且一个或多个附加金属层可以进一步形成在第二金属层1240a、1240b和1240c上。形成在第二金属层1240a、1240b和1240c上的一个或多个附加金属层的至少一部分可以由具有比形成第二金属层1240a、1240b和1240c的铜的电阻率低的电阻率的铝等形成。
层间绝缘层1215可以在第一基底1210上，并且可以覆盖多个电路元件1220a、1220b和1220c、第一金属层1230a、1230b和1230c以及第二金属层1240a、1240b和1240c。层间绝缘层1215可以包括绝缘材料，诸如氧化硅、氮化硅等。
下结合金属1271b和1272b可以形成在字线结合区域WLBA中的第二金属层1240b上。在字线结合区域WLBA中，外围电路区域PERI中的下结合金属1271b和1272b可以电结合到单元区域CELL的上结合金属1371b和1372b。下结合金属1271b和1272b以及上结合金属1371b和1372b可以由铝、铜、钨等形成。
单元区域CELL可以包括至少一个存储器块。单元区域CELL可以包括第二基底1310和公共源极线1320。在第二基底1310上，多条字线1331至1338(即，1330)可以在垂直于第二基底1310的上表面的方向(Z轴方向)上堆叠。至少一条串选择线和至少一条地选择线可以分别布置在多条字线1330上方和下方，并且多条字线1330可以在至少一条串选择线和至少一条地选择线之间。
在位线结合区域BLBA中，沟道结构CH可以在垂直于第二基底1310的上表面的方向(例如，垂直或Z轴方向)上延伸。沟道结构CH可以穿过多条字线1330、至少一条串选择线和至少一条地选择线。沟道结构CH可以包括数据存储层、沟道层、掩埋绝缘层等，并且沟道层可以电连接到第一金属层1350c和第二金属层1360c。例如，第一金属层1350c可以是位线接触点，并且第二金属层1360c可以是位线。在一些示例实施例中，第二金属层1360c可以在平行于第二基底1310的上表面的Y轴方向上延伸。
在图18所示的示例性实施例中，沟道结构CH、第二金属层1360c等布置在其中的区域可以被定义为位线结合区域BLBA。在位线结合区域BLBA中，第二金属层1360c可以电连接到外围电路区域PERI中提供页面缓冲器1393的电路元件1220c。第二金属层1360c可以连接到单元区域CELL中的上结合金属1371c和1372c，并且上结合金属1371c和1372c可以连接到被连接到页面缓冲器1393的电路元件1220c的下结合金属1271c和1272c。
在字线结合区域WLBA中，多条字线1330可以在平行于第二基底1310的上表面并且垂直于第一方向的第二方向(X轴方向)上延伸，并且可以连接到多个单元接触插塞1341至1347(即，1340)。多条字线1330和多个单元接触插塞1340可以在由多条字线1330的至少一部分在X轴方向上以不同长度延伸而提供的焊盘中彼此连接。第一金属层1350b和第二金属层1360b可以顺序连接到被连接到多条字线1330的多个单元接触插塞1340的上部。多个单元接触插塞1340可以通过字线结合区域WLBA中的单元区域CELL的上结合金属1371b和1372b以及外围电路区域PERI的下结合金属1271b和1272b连接到外围电路区域PERI。
多个单元接触插塞1340可以电连接到在外围电路区域PERI中形成行解码器1394的电路元件1220b。在一些示例实施例中，行解码器1394的电路元件1220b的操作电压可以不同于形成页缓冲器1393的电路元件1220c的操作电压。例如，形成页缓冲器1393的电路元件1220c的操作电压可以大于形成行解码器1394的电路元件1220b的操作电压。
公共源极线接触插塞1380可以布置在外部焊盘结合区域PA中。公共源极线接触插塞1380可以由诸如金属、金属化合物、多晶硅等导电材料形成，并且可以电连接到公共源极线1320。第一金属层1350a和第二金属层1360a可以顺序堆叠在公共源极线接触插塞1380的上部。例如，其中布置公共源极线接触插塞1380、第一金属层1350a和第二金属层1360a的区域可以被定义为外部焊盘结合区域PA。
输入输出焊盘1205和1305可以布置在外部焊盘结合区域PA中。覆盖第一基底1210的下表面的下绝缘膜1201可以形成在第一基底1210下方，并且第一输入输出焊盘1205可以形成在下绝缘膜1201上。第一输入输出焊盘1205可以通过第一输入输出接触插塞1203连接到布置在外围电路区域PERI中的多个电路元件1220a、1220b和1220c中的至少一个，并且可以通过下绝缘膜1201与第一基底1210分离。此外，侧绝缘膜可以位于第一输入输出接触插塞1203和第一基底1210之间，以将第一输入输出接触插塞1203和第一基底1210电分离。
覆盖第二基底1310的上表面的上绝缘膜1301可以形成在第二基底1310上，并且第二输入输出焊盘1305可以在上绝缘层1301上。第二输入输出焊盘1305可以通过第二输入输出接触插塞1303连接到外围电路区域PERI中的多个电路元件1220a、1220b和1220c中的至少一个。在图18的示例实施例中，第二输入输出焊盘1305电连接到电路元件1220a。
根据一些示例实施例，第二基底1310和公共源极线1320可以不存在于布置有第二输入输出接触插塞1303的区域中。此外，第二输入输出焊盘1305可以不在Z轴方向上与字线1330重叠。第二输入输出接触插塞1303可以在平行于第二基底1310的上表面的方向上与第二基底1310分离，并且可以穿过单元区域CELL的层间绝缘层1315以连接到第二输入输出焊盘1305。
根据一些示例实施例，第一输入输出焊盘1205和第二输入输出焊盘1305可以选择性地和/或可选地形成。例如，存储器设备1400可以仅包括第一基底1210上的第一输入输出焊盘1205或者第二基底1310上的第二输入输出焊盘1305之一。替代地，存储器设备1400可以包括第一输入输出焊盘1205和第二输入输出焊盘1305两者。
在分别包括在单元区域CELL和外围电路区域PERI中的外部焊盘结合区域PA和位线结合区域BLBA中的每一个中，提供在最上面的金属层上的金属图案可以被提供为伪图案，或者最上面的金属层可以不存在。
在外部焊盘结合区域PA中，存储器设备1400可以包括外围电路区域PERI的最上部金属层中的下金属图案1273a，该下金属图案1273a对应于形成在单元区域CELL的最上部金属层中的上金属图案1372a并且具有与单元区域CELL的上金属图案1372a相同的横截面形状以便彼此连接。在外围电路区域PERI中，形成在外围电路区域PERI的最上部金属层中的下金属图案1273a可以不连接到接触点。类似地，在外部焊盘结合区域PA中，对应于形成在外围电路区域PERI的最上部金属层中的下金属图案1273a并且具有与外围电路区域PERI的下金属图案1273a相同形状的上金属图案1372a可以形成在单元区域CELL的最上部金属层中。
下结合金属1271b和1272b可以形成在字线结合区域WLBA中的第二金属层1240b上。在字线结合区域WLBA中，外围电路区域PERI的下结合金属1271b和1272b可以通过铜对铜结合或其他结合电连接到单元区域CELL的上结合金属1371b和1372b。
此外，在位线结合区域BLBA中，对应于形成在外围电路区域PERI的最上部金属层中的下金属图案1252并且具有与外围电路区域PERI的下金属图案1252相同的横截面形状的上金属图案1392可以形成在单元区域CELL的最上部金属层中。在单元区域CELL的最上部金属层中形成的上金属图案1392上可以不形成接触点。
在一些示例实施例中，存储器设备1400的外围电路区域PERI可以包括电压生成电路。例如，存储器设备1400的外围电路区域PERI可以包括图4的电压生成电路121a、图10的电压生成电路121b、执行图15的操作方法的电压生成电路和/或执行图16的操作方法的电压生成电路。
在一些实施例中，可以提供外围电路区域PERI的尺寸减小的存储器设备1400。例如，存储器设备1400的外围电路区域PERI可以包括电压生成电路。电压生成电路可以补偿经调节电压。在保持泵电压的电压电平要求相同的同时，随着经调节电压被补偿，电压生成电路中的电荷泵电路的尺寸可以减小。电荷泵电路尺寸的减小可以使得存储器设备1400的外围电路区域PERI的尺寸减小。
如上所述，根据本公开实施例的存储设备可以用图17的SSD系统或图18的BVNAND来实现。然而，本公开不限于此。例如，与图17的存储设备200或图18的存储器设备1400不同，作为示例，根据本公开的实施例的存储设备可以基于NOR闪存来实现，或者可以利用包括嵌入式闪速(embedded flash)存储器或微控制器单元(MCU)的集成电路(IC)来实现。
根据本公开的一些实施例，提供了包括辅助电路的电压生成电路及其操作方法。
此外，本公开提供了一种电压生成电路及其操作方法，该电压生成电路可以通过补偿其中的电压降而在相对宽的范围内的电源电压下操作，并且由于其中的电荷泵电路的尺寸减小而具有减小的尺寸。
虽然已经参考本发明的一些实施例描述了本发明，但是对于本领域普通技术人员来说，很明显，在不脱离如所述权利要求所述的本发明的范围的情况下，可以对本发明进行各种改变和修改。

Claims (20)

1.一种电压生成电路，包括：
辅助电路，被配置为当第一电源电压低于辅助参考电压时，生成指示启用模式的辅助信号；
补偿电路，被配置为基于指示所述启用模式的所述辅助信号，基于所述第一电源电压来生成补偿信号；
内部电压转换器，被配置为基于所述第一电源电压来生成经调节电压；和
电荷泵电路，被配置为基于所述经调节电压并基于所述补偿信号来生成泵电压，
其中，所述补偿信号补偿所述经调节电压。
2.根据权利要求1所述的电压生成电路，其中，所述补偿电路还被配置为：
通过基于所述补偿信号向所述电荷泵电路提供用于电荷泵送的驱动电流来补偿所述内部电压转换器的电流容量。
3.根据权利要求1所述的电压生成电路，其中，所述内部电压转换器还被配置为：
基于控制调节操作的使能信号、基于所述第一电源电压、基于低于所述第一电源电压的第二电源电压以及基于对应于所述经调节电压的参考电压来生成所述经调节电压。
4.根据权利要求3所述的电压生成电路，其中，所述内部电压转换器包括：
第一PMOS晶体管，连接在被配置为接收所述第一电源电压的电源节点和所述经调节电压被生成的第一节点之间，并且被配置为响应于第二节点的电压而操作；
第二PMOS晶体管，连接在所述电源节点和所述第二节点之间，并且被配置为响应于第三节点的电压而操作；
第三PMOS晶体管，连接在所述电源节点和所述第三节点之间，并且被配置为响应于所述第三节点的电压而操作；
第一NMOS晶体管，连接在所述第二节点和第四节点之间，并且被配置为响应于所述第二电源电压而操作；
第二NMOS晶体管，连接在所述第四节点和第五节点之间，并且被配置为响应于所述参考电压而操作；
第三NMOS晶体管，连接在所述第五节点和具有接地电压的接地节点之间，并且被配置为响应于所述使能信号而操作；
第四NMOS晶体管，连接在所述第三节点和第六节点之间，并且被配置为响应于所述第二电源电压而操作；
第五NMOS晶体管，连接在所述第六节点和所述第五节点之间，并且被配置为响应于第七节点的电压而操作；
第一电阻器，连接在所述第一节点和所述第七节点之间；
第二电阻器，连接在所述第七节点和第八节点之间；和
第六NMOS晶体管，连接在所述第八节点和所述接地节点之间，并且被配置为响应于所述使能信号而操作。
5.根据权利要求1所述的电压生成电路，其中，所述辅助电路还被配置为：
当所述第一电源电压低于所述辅助参考电压时，将所述辅助信号的电压电平设置为指示所述启用模式的第一电压电平；以及
当所述第一电源电压大于或等于所述辅助参考电压时，将所述辅助信号的电压电平设置为指示禁用模式的第二电压电平。
6.根据权利要求5所述的电压生成电路，其中，所述第一电压电平对应于接地电压，并且其中，所述第二电压电平对应于所述第一电源电压。
7.根据权利要求1所述的电压生成电路，其中，所述辅助电路还被配置为：
基于所述第一电源电压、基于低于所述第一电源电压的第二电源电压以及基于对应于所述经调节电压的参考电压来生成所述辅助信号，并且
其中，所述辅助电路包括：
第三电阻器，连接在被配置为接收所述第一电源电压的电源节点和第九节点之间；
第四电阻器，连接在所述第九节点和具有接地电压的接地节点之间；
确定器，由所述第二电源电压驱动，并且被配置为比较所述参考电压和所述第九节点的电压，以及输出指示所述启用模式或禁用模式的确定信号；和
电平移位器，由所述第一电源电压驱动，并且被配置为基于所述确定信号输出具有指示所述启用模式的第一电压电平或指示所述禁用模式的第二电压电平的辅助信号。
8.根据权利要求1所述的电压生成电路，其中，所述补偿电路包括连接在被配置为接收所述第一电源电压的电源节点和所述补偿信号被生成的第十节点之间的至少一个第四PMOS晶体管，并且
其中，所述至少一个第四PMOS晶体管中的每一个响应于所述辅助信号而操作。
9.根据权利要求8所述的电压生成电路，其中，所述至少一个第四PMOS晶体管包括连接在所述电源节点和所述第十节点之间的两个或更多个第四PMOS晶体管。
10.根据权利要求1所述的电压生成电路，其中，所述电荷泵电路还被配置为基于时钟信号、基于泵控制信号以及基于所述经调节电压来生成所述泵电压，并且
其中，所述电荷泵电路包括：
泵控制电路，被配置为基于所述时钟信号来生成第一时钟信号到第N时钟信号和第一时钟条信号到第N时钟条信号，并且基于所述泵控制信号生成第一泵控制信号到第N泵控制信号；和
第一电荷泵电路到第N电荷泵电路，被配置为基于所述第一时钟信号到所述第N时钟信号、基于所述第一时钟条信号到所述第N时钟条信号以及基于所述第一泵控制信号到所述第N泵控制信号，独立地对所述经调节电压执行电荷泵送，
其中，“N”是自然数。
11.根据权利要求10所述的电压生成电路，其中，所述第一电荷泵电路包括串联连接在被配置为接收所述经调节电压的节点和所述泵电压被生成的节点之间的开关和第一晶体管到第2M晶体管，
其中，所述开关被配置为基于所述第一泵控制信号来向所述第一晶体管输出所述经调节电压，
其中，所述第一晶体管到所述第2M晶体管中的奇数编号的晶体管由所述第一时钟信号控制，
其中，所述第一晶体管到所述第2M晶体管中的偶数编号的晶体管由所述第一时钟条信号控制，并且
其中，“M”是自然数。
12.一种电压生成电路，包括：
辅助电路，被配置为当第一电源电压低于辅助参考电压时，生成指示启用模式的辅助信号；
内部电压转换器，被配置为基于所述第一电源电压和所述辅助信号来生成经调节电压；和
电荷泵电路，被配置为基于所述经调节电压来生成泵电压。
13.根据权利要求12所述的电压生成电路，其中，所述内部电压转换器包括旁路路径，所述旁路路径被配置为响应于指示所述启用模式的辅助信号而被激活。
14.根据权利要求12所述的电压生成电路，其中，所述内部电压转换器还被配置为：
基于控制调节操作的使能信号、基于所述第一电源电压、基于低于所述第一电源电压的第二电源电压以及基于对应于所述经调节电压的参考电压来生成所述经调节电压。
15.根据权利要求14所述的电压生成电路，其中，所述内部电压转换器包括：
第一PMOS晶体管，连接在被配置为接收所述第一电源电压的电源节点和所述经调节电压被生成的第一节点之间，并且被配置为响应于被配置为接收所述辅助信号的第二节点的电压而操作；
第二PMOS晶体管，连接在所述电源节点和所述第二节点之间，并且被配置为响应于第三节点的电压而操作；
第三PMOS晶体管，连接在所述电源节点和所述第三节点之间，并且被配置为响应于所述第三节点的电压而操作；
第一NMOS晶体管，连接在所述第二节点和第四节点之间，并且被配置为响应于所述第二电源电压而操作；
第二NMOS晶体管，连接在所述第四节点和第五节点之间，并且被配置为响应于所述参考电压而操作；
第三NMOS晶体管，连接在所述第五节点和具有接地电压的接地节点之间，并且被配置为响应于所述使能信号而操作；
第四NMOS晶体管，连接在所述第三节点和第六节点之间，并且被配置为响应于所述第二电源电压而操作；
第五NMOS晶体管，连接在所述第六节点和所述第五节点之间，并且被配置为响应于第七节点的电压而操作；
第一电阻器，连接在所述第一节点和所述第七节点之间；
第二电阻器，连接在所述第七节点和第八节点之间；和
第六NMOS晶体管，连接在所述第八节点和所述接地节点之间，并且被配置为响应于所述使能信号而操作。
16.根据权利要求12所述的电压生成电路，其中，所述辅助电路还被配置为：
当所述第一电源电压低于所述辅助参考电压时，将所述辅助信号的电压电平设置为指示所述启用模式的第一电压电平；以及
当所述第一电源电压大于或等于所述辅助参考电压时，将所述辅助信号的电压电平设置为指示禁用模式的第二电压电平。
17.根据权利要求16所述的电压生成电路，其中，所述第一电压电平对应于接地电压，并且其中，所述第二电压电平对应于高阻抗状态。
18.一种包括辅助电路的电压生成电路的操作方法，所述方法包括：
由所述辅助电路确定电源电压是否低于辅助参考电压；
响应于确定所述电源电压低于所述辅助参考电压，由所述辅助电路生成指示启用模式的辅助信号；
基于所述电源电压和所述辅助信号来生成经调节电压；以及
基于所述经调节电压来生成泵电压。
19.根据权利要求18所述的方法，其中，所述经调节电压的生成包括：
基于所述辅助信号来生成补偿信号；以及
基于所述电源电压以及基于所述补偿信号来生成所述经调节电压，所述经调节电压由补偿信号来补偿。
20.根据权利要求18所述的方法，其中，所述辅助信号的生成包括：
响应于确定所述电源电压低于所述辅助参考电压，由所述辅助电路生成具有对应于接地电压的电压电平的辅助信号。
CN202210149437.6A 2021-04-28 2022-02-18 包括辅助电路的电压生成电路及其操作方法 Pending CN115249494A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0055279 2021-04-28
KR1020210055279A KR20220148035A (ko) 2021-04-28 2021-04-28 보조 회로를 포함하는 전압 생성 회로 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
CN115249494A true CN115249494A (zh) 2022-10-28

Family

ID=83698200

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210149437.6A Pending CN115249494A (zh) 2021-04-28 2022-02-18 包括辅助电路的电压生成电路及其操作方法

Country Status (4)

Country Link
US (1) US11722048B2 (zh)
KR (1) KR20220148035A (zh)
CN (1) CN115249494A (zh)
TW (1) TW202242887A (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100449266B1 (ko) 1997-07-31 2004-12-17 삼성전자주식회사 내부 전원 전압 발생 회로
KR100446297B1 (ko) * 2002-04-02 2004-08-30 삼성전자주식회사 외부 전압의 변화에 무관하게 안정된 출력 전압을발생하는 전압 발생회로
US7558129B2 (en) * 2007-03-30 2009-07-07 Sandisk 3D Llc Device with load-based voltage generation
US7812661B2 (en) * 2007-09-24 2010-10-12 Mediatek Inc. Electronic system capable of compensating process, voltage and temperature effects
KR20090105684A (ko) 2008-04-03 2009-10-07 삼성전자주식회사 플래시 메모리 장치 및 그것을 위한 전압 발생회로
US9423814B2 (en) 2010-03-16 2016-08-23 Macronix International Co., Ltd. Apparatus of supplying power while maintaining its output power signal and method therefor
US8390365B2 (en) 2010-10-18 2013-03-05 National Tsing Hua University Charge pump system for low-supply voltage
KR20180123384A (ko) 2017-05-08 2018-11-16 에스케이하이닉스 주식회사 내부 전압을 생성하는 반도체 장치 및 그의 내부 전압 조정 방법
KR102391503B1 (ko) 2017-09-11 2022-04-28 에스케이하이닉스 주식회사 임피던스 캘리브레이션 회로를 포함하는 메모리 시스템
KR102577468B1 (ko) 2018-12-04 2023-09-12 엘지디스플레이 주식회사 픽셀 회로와 이를 이용한 표시장치
CN109961742B (zh) * 2019-05-15 2020-12-29 云谷（固安）科技有限公司 一种显示面板和显示装置
US20210036168A1 (en) * 2019-08-01 2021-02-04 Qualcomm Incorporated Complementary metal-oxide-semiconductor (mos) capacitor
KR20210019715A (ko) * 2019-08-13 2021-02-23 매그나칩 반도체 유한회사 스위칭 구동 회로 및 그 구동 방법

Also Published As

Publication number Publication date
US11722048B2 (en) 2023-08-08
KR20220148035A (ko) 2022-11-04
TW202242887A (zh) 2022-11-01
US20220352807A1 (en) 2022-11-03

Similar Documents

Publication Publication Date Title
CN107799133B (zh) 感测放大器、存储装置及包括其的系统
US20070133316A1 (en) Semiconductor integrated circuit device
TWI682394B (zh) 半導體儲存裝置
US10861505B2 (en) Nonvolatile memory apparatus for mitigating snap-back disturbance, and read and write method of the nonvolatile memory apparatus
US20180158494A1 (en) Semiconductor memory devices, methods of operating semiconductor memory devices and memory systems
US20140063943A1 (en) Memory system and control method thereof
US11581040B2 (en) Semiconductor memory apparatus, operation method of the semiconductor memory apparatus and system including the semiconductor memory apparatus
JP6047153B2 (ja) 有効化回路を含むデバイスおよびシステム
CN111798887A (zh) 存储器装置及半导体封装以及用于管理其中的峰值电力的方法
US11069415B2 (en) Memory device including charge pump circuit
US10726915B2 (en) Semiconductor memory apparatus, semiconductor system and electronic device including the semiconductor memory apparatus
JP2021125277A (ja) 半導体記憶装置
US20230088312A1 (en) Voltage control in semiconductor memory device
JP2008004196A (ja) 半導体メモリ装置
US11722048B2 (en) Voltage generating circuits including assist circuits and operating methods thereof
US7813182B2 (en) Semiconductor memory
KR102372750B1 (ko) 전력 손실에 대한 응답
US20210005272A1 (en) Semiconductor memory device and memory system
TWI696183B (zh) 位元線和其他電路節點的升壓驅動器
CN113470710A (zh) 半导体存储器
US11386935B2 (en) Electronic circuit and semiconductor device
US20240096426A1 (en) Semiconductor storage device
US11715527B2 (en) Semiconductor storage device having first and second memory strings formed on opposite sides of the same pillar and method of performing a read operation therein
US20240005997A1 (en) Semiconductor storage device
WO2022264903A1 (ja) 読み出し回路及びメモリシステム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination