CN115244599A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN115244599A
CN115244599A CN202080098282.7A CN202080098282A CN115244599A CN 115244599 A CN115244599 A CN 115244599A CN 202080098282 A CN202080098282 A CN 202080098282A CN 115244599 A CN115244599 A CN 115244599A
Authority
CN
China
Prior art keywords
groove portion
display device
insulating film
film
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080098282.7A
Other languages
English (en)
Other versions
CN115244599B (zh
Inventor
齐藤贵翁
山中雅贵
孙屹
神崎庸辅
三轮昌彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN115244599A publication Critical patent/CN115244599A/zh
Application granted granted Critical
Publication of CN115244599B publication Critical patent/CN115244599B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

显示装置(1)在俯视时在显示区域(DA)的栅极绝缘膜(42)中的相邻的控制线(143)之间具备与控制线分离地设置的多个第一槽部(71)和多个第二槽部(72)。第一槽部在俯视时沿着连结半导体层(141)设置。第二槽部以与第一槽部的至少一端部相邻的方式分别沿与第一槽部交叉的方向延伸而设置。

Description

显示装置
技术领域
本发明涉及一种显示装置。
背景技术
关于柔性电子器件，专利文献1中公开了通过在构成薄膜晶体管的栅极及源/漏极电极的至少一部分设置图案化的狭缝或孔，从而抑制裂纹的产生及传播。
现有技术文献
专利文献
专利文献1：日本国公开专利公报“特开2007-288080号公报”
发明内容
发明要解决的问题
然而，裂纹在作为脆性材料的无机绝缘层中容易行进(传播)。因此，即使如上所述地在电极形成狭缝、孔，防止裂纹的传播的效果也不充分。
特别是，具有在覆盖半导体层的栅极绝缘膜上形成有包含栅极、控制线等的配线层的结构的显示装置，在栅极绝缘膜上成膜上述配线层的时刻容易产生裂纹。这样产生裂纹的原因是半导体层所导致的台阶，当在半导体层上的控制线上产生裂纹时，该控制线断线。另外，产生的裂纹沿着半导体层在栅极绝缘膜中传播。其结果是，裂纹的行进方向的控制线有可能新产生断线。
本发明是鉴于上述问题点而完成的，其目的在于，提供能够防止由裂纹行进引起的控制线断线的显示装置。
用于解决问题的方案
为了解决上述问题，本发明的一方式所涉及的显示装置，其基板、半导体层、栅极绝缘膜、第一配线、第一层间绝缘膜、第二配线、第二层间绝缘膜及第三配线依次设置，具备显示区域以及包围所述显示区域的边框区域，在所述显示区域，设置有：多个控制线，其包含于所述第一配线中，并沿第一方向延伸；多个数据信号线，其包含于所述第三配线，并且沿与所述第一方向正交的第二方向延伸；多个子像素，其与所述多个控制线和所述多个数据信号线的交叉部对应设置；多个发光元件，其与所述多个子像素对应；以及多个连结半导体层，其包含在所述半导体层中，并且在俯视时与所述多条控制线交叉，跨越所述第二方向的多个所述子像素沿所述第二方向延伸；在俯视时，在所述栅极绝缘膜中的相邻的所述控制线之间，设置有与所述控制线分离地形成的多个第一槽部和多个第二槽部，所述第一槽部在俯视时分别沿着相邻的所述控制线之间的所述连结半导体层在所述第二方向上延伸设置，所述第二槽部以与所述第一槽部的至少一个端部相邻的方式，分别沿与所述第一槽部交叉的方向延伸而设置。
发明效果
所述第一槽部比半导体层的台阶部更容易产生裂纹，产生裂纹时，在第一槽部选择性地产生裂纹。因此，所述第一槽部作为成为由应力集中引起的裂纹的产生起点并且将裂纹引导到第二槽部的裂纹引导图案发挥功能。第二槽部作为使裂纹的行进(传播)停止的裂纹止挡件发挥功能。另外，所述第一槽部及所述第二槽部在俯视下在相邻的控制线之间，与控制线分开设置，不与控制线交叉。因此，根据上述一方式，能够防止在所述连结半导体层的边缘部分控制线的断线，并且能够防止因裂纹的行进而在裂纹的行进方向的配线上新产生断线。因此，根据上述一方式，能够提供一种能够防止由于裂纹的行进的发生断线的显示装置。
附图说明
图1是示出实施方式1所涉及的显示装置的子像素电路的一个示例的平面图。
图2是示出实施方式1所涉及的显示装置的子像素电路的一个示例的电路图。
图3是示意性地示出实施方式1所涉及的显示装置的主要部分的概略构成的平面图。
图4是示出实施方式1所涉及的显示装置的主要部分的概略构成的截面图。
图5是用于说明裂纹的产生原因的截面图。
图6是用于对第一配线形成后的连结半导体层弯曲的部分处的裂纹的行进方式进行说明的平面图。
图7是将实施方式1所涉及的显示装置的制造工序的一部分按照工序顺序表示的流程图。
图8是将实施方式1所涉及的显示装置的制造工序的一部分按照工序顺序表示的其他流程图。
图9是将实施方式1所涉及的显示装置的制造工序的一部分按照工序顺序表示的又一流程图。
图10是示出实施方式1的变形例2所涉及的显示装置的子像素电路的一个示例的平面图。
图11是示出实施方式1的变形例3所涉及的显示装置的子像素电路的一个示例的平面图。
图12是示出实施方式1的变形例5所涉及的显示装置的子像素电路的主要部分的概略构成的平面图。
图13是示出实施方式1的变形例5所涉及的显示装置的子像素电路的主要部分的概略构成的截面图。
图14是示出实施方式2所涉及的显示装置的主要部分的概略构成的截面图。
图15是将实施方式2所涉及的显示装置的制造工序的一部分按照工序顺序表示的流程图。
图16是示出实施方式3所涉及的显示装置的主要部分的概略构成的截面图。
图17是将实施方式3所涉及的显示装置的制造工序的一部分按照工序顺序表示的流程图。
具体实施方式
在下文中，“同层”指的是在同一工序(成膜工序)中由同一材料形成的，“下层”指的是在比比较对象层更前面的工序中形成的层，“上层”指的是在比比较对象层更后面的工序中形成的。
〔实施方式1〕
图4是示出本实施方式所涉及的显示装置1的主要部分的概略构成的截面图。
如图4所示，显示装置1具有在支承体2上依次层叠有底涂层膜3、薄膜晶体管层4、发光元件层5以及密封层6的构成。发光元件层5设置在薄膜晶体管层4上，具备多个发光元件ES。薄膜晶体管层4具备驱动这些发光元件ES的多个薄膜晶体管。发光元件层5由密封层6覆盖。此外，以下以支承体2侧为下侧、密封层6侧为上侧进行说明。
在图4中，列举基板为柔性基板、显示装置1为柔性显示装置的情况为例进行图示。图4所示的支承体2例如具有从下层侧起依次层叠有下表面膜21以及作为基板(柔性基板)的树脂层22的结构。
作为上述树脂层22中使用的树脂，可举出例如聚酰亚胺、聚乙烯、聚酰胺等。
下表面膜21通过粘贴在将用于显示装置1的制造的玻璃基板等载体基板剥离后的树脂层22的下表面，用于制造在树脂层22非常薄的情况下也具有足够强度的柔性显示装置。下表面膜21例如使用由聚对苯二甲酸乙二醇酯、聚酰亚胺、聚碳酸酯等具有柔性的树脂构成的塑料膜。
如上所述，基板优选由树脂形成。然而，本实施方式并不限定于此，作为基板可以使用例如玻璃基板等。
底涂层膜3为防湿层，防止水分或杂质到达形成于支承体2上的薄膜晶体管层4和发光元件层5。底涂层膜3设置在树脂层22的上表面整体，以使树脂层22的表面不露出。底涂层膜3例如能够由氮化硅(SiNx)膜、氧化硅(SiOx)膜、或者它们的层叠膜等形成。换言之，底涂层膜3可以通过例如由CVD(化学气相沉积)法形成的、选自由氮化硅膜和氧化硅膜构成的组中的至少一种无机绝缘膜形成。另外，底涂层膜3可以是氮氧化硅(SiON)膜，也可以是将氮氧化硅膜、氮化硅膜及氧化硅膜中的至少一个的膜层叠而成的层叠膜。
在薄膜晶体管层4形成有控制发光元件层5中的各发光元件ES的子像素电路。薄膜晶体管层4具有从支承体2侧开始依次设置的半导体层41、栅极绝缘膜42、第一配线43、第一层间绝缘膜44、第二配线45、第二层间绝缘膜46、第三配线47以及第三层间绝缘膜48的构成。
半导体层41在底涂层膜3上呈岛状(具体而言，线状)设置。栅极绝缘膜42以覆盖半导体层41的方式遍及显示区域DA整个区域地设置在底涂层膜3上。第一配线43是形成在栅极绝缘膜42上的第一金属层。第一层间绝缘膜44设置为在栅极绝缘膜42上覆盖第一配线43，以使由第一配线43产生的台阶平坦化。第二配线45是形成于第一层间绝缘膜44上的第二金属层。第二层间绝缘膜46设置为在第一层间绝缘膜44上覆盖第二配线45，以使由第二配线45产生的台阶平坦化。第一配线47是形成在栅第一2膜46上的第一金属层。第三层间绝缘膜48设置为在第二层间绝缘膜46上覆盖第三配线47，以使由第三配线47产生的台阶平坦化。
半导体层41、栅极G、栅极绝缘膜42、源极S以及漏极D构成后述的各薄膜晶体管。
半导体层41如上述那样形成薄膜晶体管的一部分，并且包括将薄膜晶体管彼此连结的连结半导体层141(参照图1)。另外，关于连结半导体层141，在后面进行说明。
半导体层41例如由低温多晶硅(LTPS)构成。在半导体层41为LTPS的情况下，在形成第一配线43之后，向半导体层41掺杂P(磷)等杂质离子，从而仅在半导体层41中的与第一配线43不重叠的部分掺杂杂质离子。由此，如图4所示，形成例如顶栅结构的薄膜晶体管。但是，本实施方式并不限定于此，上述半导体层41可以由例如氧化物半导体构成。作为上述氧化物半导体，可举出In-Ga-Zn-O系的半导体(例如，铟镓锌氧化物)等。即使在半导体层41为LTPS以外的情况下，也能够通过同样的或其他方法形成顶栅结构的薄膜晶体管。
第一配线43包括多个栅极G和控制线143。控制线143包含多个扫描信号线SL和后述的图1
Figure BDA0003838112140000071
图3所示的多个发光控制线EM。第一配线43被第一层间绝缘膜44覆盖。
第二配线45包括电容配线CL、后述的图2所示的电容电极CE、后述的图1以及图2所示的多个初始化电位线Vini。第二配线45被第二层间绝缘膜46覆盖。
第三配线47包括多个源极S、多个数据信号线DL、多个漏极D、高电平电源线ELVDD、以及未图示的低电平电源线。第三配线47被第三层间绝缘膜48覆盖。此外，在本实施方式中，用与高电平电源电位相同的附图标记ELVDD表示高电平电源线。
源极S和漏极D分别经由设置于栅极绝缘膜42、第一层间绝缘膜44和第二层间绝缘膜46的接触孔与半导体层41连接。源极S例如与数据信号线DL连接。漏极D经由贯通第三层间绝缘膜48的接触孔与发光元件ES的第一电极51连接。电容配线CL通过贯通第二层间绝缘膜46的接触孔与高电平电源线ELVDD连接。因此，向电容配线CL输入与高电平电源线ELVDD相同的高电位侧的电源电压。
扫描信号线SL和发光控制线EM等控制线143、电容配线CL和初始化电位线Vini在行方向(第一方向、后所示的图2的左右方向)上延伸而进行配线。高电平电源线ELVDD及数据信号线DL在与行方向正交的列方向(第二方向、后述的图2的上下方向)上延伸而进行配线。
高电平电源线ELVDD与未图示的高电平电源电路部连接。此外，低电平电源线与未图示的低电平电源电路部连接。
对高电平电源线ELVDD施加电位比低电平电位ELVSS的电压高的高电平电位ELVDD的电压。
高电平电源线ELVDD为了根据显示数据向各发光元件ES的第一电极51(阳极)供给驱动电流(发光电流)，将从高电平电源电路部供给的高电平电位ELVDD向各发光元件ES供给。低电平电源线将从低电平电源电路部供给的低电平电位ELVSS供给至各发光元件ES的第二电极54(阴极)。此外，高电平电位ELVDD及低电平电位ELVSS分别为固定电位。
发光控制线EM控制各发光元件ES的发光/不发光的定时。各发光控制线EM以及扫描信号线SL分别连接于未图示的栅极驱动器，数据信号线DL连接于未图示的源极驱动器。
栅极驱动器基于从未图示的显示控制电路部接收到的时钟信号等控制信号，驱动各扫描信号线SL和各发光控制线EM。源极驱动器与各数据信号线DL连接，驱动各数据信号线DL。
第一配线43、第二配线45及第三配线47例如由包含铝、钨、钼、钽、铬、钛及铜中的至少一种的金属的单层膜或多层膜构成。
栅极绝缘膜42、第一层间绝缘膜44以及第二层间绝缘膜46与底涂层膜3同样，例如能够由通过CVD法形成的氮化硅膜、氧化硅膜或者它们的层叠膜构成。另外，该些栅极绝缘膜42、第一层间绝缘膜44以及第二层间绝缘膜46也可以与底涂层膜3同样是氧化氮化硅膜，也可以是将氧化氮化硅膜与氮化硅膜、氧化硅膜中的至少一个膜层叠而成的层叠膜。
第三层间绝缘膜48为平坦化膜，例如可以由聚酰亚胺、丙烯酸树脂等的可涂布的感光性有机材料构成。
发光元件层5从薄膜晶体管层4侧起依次具有第一电极51、堤部52、活性层53和第二电极54。第一电极51及第二电极54中的一方为阳极，另一方为阴极。此外，在本实施方式中，以第一电极51是对每个子像素SP进行图案形成的阳极(图案阳极)，第二电极54是对全部子像素SP共同形成的阴极(共同阴极)的情况为例进行说明。然而，本实施方式并不限定于此，也可以第一电极51是阴极，第二电极54是阳极。
发光元件ES是自发光元件，包括第一电极51、至少包括发光层的活性层53(功能层)以及第二电极54。发光元件ES与各子像素SP对应地针对每个子像素SP形成。
堤部52作为覆盖第一电极51的各端部的边缘罩而发挥作用，并且作为隔开各子像素SP的子像素分离膜而发挥作用。在堤部52针对每个子像素SP设置有开口部52a。该开口部52a对第一电极51的露出部成为各子像素SP的发光区域。堤部52例如通过在涂覆了聚酰亚胺、丙烯酸等绝缘性的有机材料后利用光刻进行图案化而形成。
活性层53是发光元件ES中的第一电极51与第二电极54之间的层，至少包括发光层。在发光元件ES是被称为有机EL(电致发光)元件的、所谓的OLED(有机发光二极管)的情况下，活性层53由被称为有机EL层的有机层构成。另外，活性层53既可以是仅由发光层构成的单层型，也可以是包括发光层以外的功能层的多层型。另外，上述发光元件ES并不限定于OLED，例如也可以是QLED(量子点发光二极管)。
作为活性层53中的发光层以外的功能层，例如可列举出空穴注入层、空穴输送层、空穴阻挡层、电子输送层、电子注入层等。
在第一电极51及第二电极54中，成为光的提取面侧的电极需要具有透光性。另一方面，与光的提取面相反一侧的电极既可以具有透光性，也可以不具有透光性。
在图4中，作为一示例，例举示出了显示装置1为顶部发光型的显示装置的情况。在该情况下，第一电极51由光反射电极形成，第二电极54例如由半透明电极形成。第一电极51和第二电极54可以分别是单层，也可以具有层叠结构。如上所述，在显示装置1为顶部发光型的显示装置的情况下，也可以使第一电极51成为光反射电极与透明电极的层叠构造。在图4中，作为一示例，以第一电极51具有从下层侧依次层叠透明电极51a、光反射电极51b以及透明电极51c的结构的情况为例进行图示。
透明电极例如使用ITO(铟锡氧化物)、IZO(铟锌氧化物)等。光反射电极例如使用Ag(银)、含Ag的合金等。半透明电极例如使用镁银合金等具有透光性的金属薄膜。
另外，发光装置1也可以具有底部发射型结构。在该情况下，由半透明电极形成成为光的提取面侧的第一电极51，由光反射电极形成第二电极54。
密封层6为防止水、氧气等异物向发光元件层5渗透的防护层。密封层6例如包含覆盖第二电极54的无机密封膜61、比无机密封膜61更上层的有机阻挡膜62以及比有机阻挡膜62更上层的无机密封膜63。
无机密封膜61和无机密封膜63是透光性无机绝缘膜，例如可以由通过CVD法形成的氧化硅膜、氮化硅膜或它们的层叠膜构成。有机阻挡膜62是具有平坦化效果的透光性有机膜，可以由例如丙烯酸等可涂布的有机材料构成。尽管有机阻挡膜62可以通过例如喷墨涂布形成，但也可以在边框区域NDA中设置用于阻止液滴的堤部。
在密封层上设置图未示的功能膜。功能膜例如具有光学补偿功能、触摸传感器功能、保护功能的至少一种。
图3是示意性地示出本实施方式所涉及的显示装置的主要部分的概略构成的平面图。
如图3所示，本实施方式所涉及的显示装置1在俯视观察时具备显示区域DA和边框区域NDA，所述边框区域NDA是包围显示区域DA的非显示区域。边框区域NDA具有配置在其端部的端子部TS以及设置在端子部TS与显示区域DA之间的弯曲部ZS。在端子部TS设有例如IC(集成电路)芯片及FPC(柔性印刷电路板)等未图示的电子电路基板。
如图3所示，在显示区域DA中，多条扫描信号线SL(0)～SL(n)(n为任意的整数)及多个发光控制线EM(1)～EM(n)(n为任意的整数)等控制线143在行方向上延伸配设。另外，以下，将扫描信号线SL(0)～SL(n)统称为“扫描信号线SL”。另外，将发光控制线EM(1)～EM(n)统称为“发光控制线EM”。另外，在显示区域DA中，多个数据信号线DL(1)～DL(m)(m为任意的整数)以与扫描信号线SL及发光控制线EM等的控制线143正交的方式在列方向上延伸配设。并且，在显示区域DA中，与多个扫描信号线SL以及多个发光控制线EM等控制线143与多个数据信号线DL的交叉部对应地呈矩阵状设置有多个子像素SP。各子像素SP分别具备控制各子像素SP中的发光元件ES的子像素电路PK(参照图2)。换言之，在显示区域DA中，对应于各子像素SP，按照每个子像素SP设置有发光元件ES以及子像素电路PK。在薄膜晶体管层4形成有该些子像素电路PK以及与其连接的配线。
图2是示出本实施方式所涉及的显示装置1的子像素电路PK的一个示例的电路图。另外，图2所示的像素电路PK表示第n行/m列的像素电路PK。
图2所示的子像素电路PK包括一个发光元件ES、九个薄膜晶体管(第一薄膜晶体管T1a、T1b、第二薄膜晶体管T2a、T2b、第三薄膜晶体管T3
Figure BDA0003838112140000131
第七薄膜晶体管T7)和一个电容器C1。电容器C1是由两个电极(栅极G和电容电极C)构成的电容元件。
第1薄膜晶体管T1a、T1b是第1初始化晶体管。第2薄膜晶体管T2a、T2b是阈值补偿晶体管。另外，第一薄膜晶体管T1a与第一薄膜晶体管T1b串联连接。另外，第二薄膜晶体管T2a与第二薄膜晶体管T2b串联连接。第一薄膜晶体管T1a和第一薄膜晶体管T1b具有共用的栅极G。第二薄膜晶体管T2a和第二薄膜晶体管T2b具有共用的栅极G。第3薄膜晶体管T3是写入控制晶体管。第4薄膜晶体管T4为驱动晶体管。第5薄膜晶体管T5是电源供给控制晶体管。第6薄膜晶体管T6是发光控制晶体管。第7薄膜晶体管T7是第2初始化晶体管。
第1薄膜晶体管T1a及第1薄膜晶体管T1b的栅极G(栅极端子)与前级(第n-1行)的扫描信号线SL(n-1)连接。第1薄膜晶体管T1a的漏极D(漏极端子)与第1薄膜晶体管T1b的源极S连接。第1薄膜晶体管T1a的源极S(源极端子)与本级(第n行)的初始化电位线Vini(n)连接。第1薄膜晶体管T1b的漏极D与作为电容器C1的一个电极的栅极、第2薄膜晶体管T2b的源极S和第4薄膜晶体管T4的栅极G连接。
第二薄膜晶体管T2a和第二薄膜晶体管T2b的栅极G与第3薄膜晶体管T3的栅极G、本级(第n行)的扫描信号线SL(n)连接。第2薄膜晶体管T2a的漏极D与第4薄膜晶体管T4的源极S和第6薄膜晶体管T6的漏极D连接。第2薄膜晶体管T2a的源极S与第2薄膜晶体管T2b的漏极D连接。第2薄膜晶体管T2b的源极S与第1薄膜晶体管T1b的漏极D、第4薄膜晶体管T4的栅极G以及电容器C1的上述一电极连接。
第三薄膜晶体管T3的栅极G与第二薄膜晶体管T2a和第二薄膜晶体管T2b的栅极G、本级(第n行)的扫描信号线SL(n)连接。第3薄膜晶体管T3的源极S与本级(第m列)的数据信号线DL(m)连接。第3薄膜晶体管T3的漏极D与第4薄膜晶体管T4的漏极D和第5薄膜晶体管T5的源极S连接。
第4薄膜晶体管T4的栅极G与第2薄膜晶体管T2b的源极S、第1薄膜晶体管T1b的漏极D以及电容器C1的上述一电极连接。第4薄膜晶体管T4的漏极D与第3薄膜晶体管T3的漏极D和第5薄膜晶体管T5的源极S连接。第4薄膜晶体管T3的源极S与第6薄膜晶体管T6的漏极D和第2薄膜晶体管T2a的漏极D连接。
第5薄膜晶体管T5的栅极G与本级(第n行)的发光控制线EM(n)和第6薄膜晶体管T6的栅极G连接。第5薄膜晶体管T5的漏极D与高电平电源线ELVDD及电容器C1的另一个电极即电容电极CE连接。第5薄膜晶体管T5的源极S与第4薄膜晶体管T4的漏极D和第3薄膜晶体管T3的漏极D连接。
第6薄膜晶体管T5的栅极G与本级(第n行)的发光控制线EM(n)和第5薄膜晶体管T6的栅极G连接。第6薄膜晶体管T6的漏极D与第2薄膜晶体管T2a的漏极D和第4薄膜晶体管T4的源极S连接。第6薄膜晶体管T6的源极S与第7薄膜晶体管T7的漏极D和发光元件ES的第1电极51连接。
第7薄膜晶体管T7的栅极G与本级(第n行)的扫描信号线SL(n)连接。第7薄膜晶体管T7的漏极D与第6薄膜晶体管T6的源极S和发光元件ES的第1电极51连接。第7薄膜晶体管T7的源极S与本级(第n行)的初始化电位线Vini(n)连接。
图1是示出本实施方式所涉及的显示装置1的子像素电路PK的一个示例的电路图。
如图1所示，半导体层41包含多个连结半导体层141。在显示区域DA中，连结半导体层141被设置为分别在俯视时与扫描信号线SL和发光控制线EM等的控制线143交叉，跨列方向的多个子像素SP，在列方向(图1的上下方向)上延伸。
各连结半导体层141中的设置于各子像素SP的部分构成上述多个薄膜晶体管，并且连结各薄膜晶体管。
另外，如图1及图4所示，在栅极绝缘膜42中的俯视时相邻的控制线143之间设有与该些控制线143分离且将栅极绝缘膜42去除而得的多个槽部7。如图1所示，槽部7包括第一槽部71和第二槽部72。如图4所示，槽部7内被第一层间绝缘膜44堵塞。
如图1所示，第一槽部71在俯视时分别沿着相邻的控制线143间的连结半导体层141在列方向上延伸设置。如图1及图4所示，第一槽部71在俯视时与连结半导体层141相邻，与连结半导体层141隔开地设置在连结半导体层141的附近(即，连结半导体层141的边缘部分的附近)。第二槽部72以与第一槽部71的至少一方的端部相邻的方式分别沿与第一槽部71交叉的方向延伸而设置。
在图1中，作为一示例，举例图示了第一槽部71与第二槽部72为以在第一槽部71的各自的端部连结成T字形状，第二槽部72沿着与第一槽部71正交的行方向(图1中左右方向)延伸而设置的情况。另外，在本实施方式中，T字形状表示第一槽部71的端部与第二槽部72的一个端部和另一个端部之间的部分相连的形状。因此，在本实施方式中，在俯视时在栅极绝缘膜42中相邻的控制线143之间，分别形成有第二槽部72与第一槽部71的两个端部连结的I字形状的槽部7。
第一槽部71成为由应力集中引起的裂纹CR(参照图5以及图6)的产生起点，并且作为将裂纹CR引导到第二槽部72的裂纹引导图案发挥功能。第二槽部72作为使裂纹CR的行进(传播)停止的裂纹止挡件发挥功能。
图5是用于说明裂纹CR的产生原因的截面图。图6是用于对第一配线43形成后的连结半导体层141弯曲的部分处的裂纹CR的行进方式进行说明的平面图。另外，在图6中，以未设置槽部7的显示装置为例进行图示，并且为了便于说明，对具有与本实施方式的显示装置1中的构成要素相同的功能的构成要素标注相同的附图标记。
如图5所示，在未设置槽部7的情况下，裂纹CR由于半导体层41的台阶而产生。应力通常在物体的形状变化部分局部增大。
如图5所示，第一配线43隔着栅极绝缘膜42与半导体层41交叉。因此，如图5所示，栅极绝缘膜42沿着半导体层41具有由半导体层41的台阶引起的台阶部。此外，第1配线43在俯视时在与半导体层41的边缘部分重叠的部分具有因半导体层41以及栅极绝缘膜42的台阶而引起的台阶部。这样的台阶部由于应力集中而容易成为裂纹的产生起点。另外，第1配线43在上述台阶部中，构成该第1配线的物质的结晶CL的生长方向发生变化，相对于应力变弱。因此，在形成第一配线43后，在俯视时，在连结半导体层141的边缘部分(具体而言，作为与连结半导体层141交叉的第一配线43的控制线143中的上述台阶部以及其正下方的栅极绝缘膜42中的上述台阶部)产生裂纹CR，控制线143容易断线。
如图6所示，裂纹CR在栅极绝缘膜42中，沿着连结半导体层141，与成为连结半导体层141的长边方向的延伸方向(即列方向)平行地行进(延伸)。换言之，裂纹CR沿着栅极绝缘膜42中的沿着连结半导体层141的台阶部而行进(延伸)。然而，裂纹CR在连结半导体层141弯曲的部分不沿着弯曲的连结半导体层141行进。即，裂纹CR不在与列方向交叉的方向行进，在列方向上连结半导体层141中断的部分，裂纹CR的行进停止。但是，如图6所示，在连结半导体层141弯曲的部分的附近存在从该连结半导体层141隔离的连结半导体层141的情况下，裂纹CR以沿着各个连结半导体层141连续的方式行进。
如上所述，连结半导体层141跨列方向的多个子像素SP，在列方向上延伸而设置。连结半导体层141与在行方向上延伸的扫描信号线SL和发光控制线EM等多个控制线143交叉。因此，当在上述台阶部中的任一个部位产生裂纹CR时，所产生的裂纹CR在栅极绝缘膜42中沿着连结半导体层141延伸(传播)。并且，通过该延伸的裂纹CR到达控制线143的正下方，该控制线143(第一配线43)容易因裂纹CR而断线。如上所述，由于连结半导体层141跨列方向的多个子像素SP而设置，因此，如果在上述台阶部的任一个部位也产生裂纹CR，则有可能在多个像素发生控制线143的断线。
应力容易集中在形状变化更大的部分。在栅极绝缘膜42设置有上述第一槽部71的情况下，应力与连结半导体层141的边缘部分相比集中在上述第一槽部71。如上所述，第一槽部71以与连结半导体层141相邻的方式设置在连结半导体层141的附近。裂纹CR是以应力集中最大的部分为起点而产生，在近距离处并不是以多处为起点而产生的。
因此，根据本实施方式，在裂纹CR产生的情况下，裂纹CR在第一槽部71选择性地产生。换言之，裂纹CR在连结半导体层141的边缘部分难以产生。因此，通过设置上述槽部7，能够防止在与连结半导体层141交叉的控制线143上，在连结半导体层141的边缘部分发生断线。
另外，在第一槽部71产生的裂纹CR沿着第一槽部71被引导至第二槽部72，从而通过该第二槽部72停止其行进(传播)。在俯视下，槽部7在栅极绝缘膜42中的相邻的控制线143之间与控制线143隔开地设置，且不与控制线143交叉。因此，根据本实施方式，能够防止因裂纹CR的行进而在裂纹CR的行进方向的控制线143上新产生断线。因此，根据本实施方式，能够提供一种能够防止由于裂纹CR的行进的控制线143断线的显示装置1。
如上所述，第一槽部71只要在俯视时在相邻的控制线143之间沿着连结半导体层141设置，其长度没有特别限定。另外，第一槽部71的长度表示作为其延伸方向的列方向上的第一槽部71的从一端部到另一端部的长度。然而，如上所述，裂纹CR沿着连结半导体层141行进。并且，即使在列方向上存在连结半导体层141中断的部分，如果在列方向上断续地形成有连结半导体层141，则在连结半导体层141中断的部分也在列方向上进行裂纹CR。
因此，优选第一槽部71的延伸设置方向端部的第二槽部72在俯视时形成为与控制线143相邻的长度。因此，优选第二槽部72以与控制线143相邻的方式设置于控制线143的附近。
此外，如上所述，裂纹CR在与列方向交叉的方向上不行进。因此，只要第二槽部72与第一槽部71交叉设置，其长度不受特别限定。但是，优选第二槽部72的长度比第一槽部71的宽度(线宽)长。因此，第二槽部72的长度优选为5μm以上。另外，第二槽部72的长度表示第二槽部72的延伸方向(在本实施方式中为行方向)上从第二槽部72的一个端部到另一个端部的长度。
裂纹CR的产生以及传播不受第1槽部71以及第2槽部72的宽度带来的影响。另外，第一槽部71的宽度表示在俯视时与第一槽部71的延伸方向正交的方向(换言之，第一槽部71的短边方向)上从第一槽部71的一个端部到另一个端部的长度。同样地第二槽部72的宽度表示在俯视时与第二槽部72的延伸方向正交的方向(换言之，第二槽部72的短边方向)上从第二槽部72的一个端部到另一个端部的长度。因此，只要第二槽部71与第一槽部72的宽度长度不受特别限定。然而，由于第一槽部71和第二槽部72设置在各子像素SP内，因此受到空间上的限制。因此，第一槽部71以及第二槽部72的宽度优选为5μm以下。另外，由于形成第一槽部71和第二槽部72时的曝光的分辨率的问题，优选第一槽部71和第二槽部72的宽度为2μm以上。
图7
Figure BDA0003838112140000201
图9是以工序顺序示出本实施方式所涉及的显示装置1的制造工序的一部分的流程图。图8示出图7的制造工序之后的制造工序。图9示出图8的制造工序之后的制造工序。
在如图4所示制造柔性的显示装置1的情况下，如图7所示，首先，在透光性的支承基板(例如母玻璃)上涂布例如聚酰亚胺(PI)，从而形成作为基板(柔性基板)的树脂层22(步骤S1)。接着，在树脂层22上形成底涂层膜3(步骤S2)。
接着，在底涂层膜3上成膜非晶质半导体层(步骤S3)，进行脱氢化后(步骤S4)，进行激光退火(步骤S5)。由此，形成结晶性硅半导体层。之后，进行光刻(步骤S6)，对结晶性硅半导体层进行图案化(步骤S7)。在步骤S6中，在结晶性硅半导体层上形成具有规定图案的抗蚀剂膜。步骤S7中，使用在步骤S6中形成的抗蚀剂膜，对结晶性硅半导体层进行图案化。由此，形成包含连结半导体层141的半导体层41。
接着，在上述底涂层膜3上，以覆盖上述半导体层41的方式成膜栅极绝缘膜42(步骤S8)。之后，进行光刻(步骤S9)，对栅极绝缘膜42进行图案化(步骤S10)。在步骤S8中，在栅极绝缘膜42上形成具有规定图案的抗蚀剂膜。在步骤S9中，使用在步骤S8形成的抗蚀剂膜，对栅极绝缘膜42进行图案化而形成槽部7。此时，例如，通过在栅极绝缘膜42和底涂层膜3中使用彼此不同的材料，并且使用对栅极绝缘膜42进行刻蚀而不对底涂层膜3进行刻蚀(或者，与栅极绝缘膜42相比难以刻蚀)的刻蚀液，能够仅对槽部7的形成区域中的栅极绝缘膜42进行刻蚀(除去)。具体而言，例如，通过由SiO2(氧化硅)形成栅极绝缘膜42，由SiON(氮氧化硅)形成底涂层膜3，能够在某种程度上减少底涂层膜3的刻蚀量。另外，在该情况下，通过监视干式刻蚀时的发光，在检测出氮的发光时停止刻蚀，能够仅刻蚀槽部7的形成区域中的栅极绝缘膜42。
接着，在上述栅极绝缘膜42上成膜第1金属层(步骤S11)。之后，进行光刻(步骤S12)，对第1金属层进行图案化(步骤S13)。在步骤S12中，在第一金属层上形成具有规定图案的抗蚀剂膜。在步骤S13中，通过使用在步骤S12中形成的抗蚀剂膜对第一金属层进行图案化，形成包含控制线143的第一配线43。
接着，在上述栅极绝缘膜42上，以覆盖上述第1配线43的方式使第1层间绝缘膜44成膜(步骤S14)。之后，在上述第一层间绝缘膜44上成膜第二金属层(步骤S15)。之后，进行光刻(步骤S16)，对第2金属层进行图案化(步骤S17)。在步骤S16中，在第2金属层上形成具有规定图案的抗蚀剂膜。在步骤S17中，通过使用在步骤S16中形成的抗蚀剂膜对第2金属层进行图案化，形成第2配线45。
接着，如图8所示，在所述第一层间绝缘膜44上，以覆盖所述第二配线45的方式使第二层间绝缘膜46成膜(步骤S18)。接着，进行光刻(步骤S19)，对第1层间绝缘膜44及第2层间绝缘膜46进行图案化(步骤S20)。在步骤S19中，在第二层间绝缘膜46上形成具有规定图案的抗蚀剂膜。在步骤S20中，使用在步骤S19中形成的抗蚀剂膜对第一层间绝缘膜44及第二层间绝缘膜46进行图案化。由此，在第一层间绝缘膜44及第二层间绝缘膜46上形成用于形成源极S及漏极D的接触孔。另外，此时，也可以使用步骤S19中形成的抗蚀剂膜，与第一层间绝缘膜44及第二层间绝缘膜46一起，在栅极绝缘膜42形成用于形成源极S及漏极D的接触孔。
接着，进行光刻(步骤S21)，刻蚀并去除弯曲部ZS的无机膜(第二层间绝缘膜46、第一层间绝缘膜44、栅极绝缘膜42、底涂层膜3)(步骤S22)。由此，如图3所示，在弯曲部ZS形成槽部MS。
接着，形成使弯曲部ZS平坦化的第一平坦化膜(步骤S23)。接着进行光刻(步骤S24)，对第1平坦化膜进行图案化(步骤S25)。在步骤S24中，在所述第一平坦化膜上形成具有规定的图案的抗蚀剂膜。在步骤S25中，使用在步骤S24中形成的抗蚀剂膜对第一平坦化膜进行图案化。此时，以仅在图3所示的弯曲部ZS的槽部MS上残留第一平坦化膜的方式，除去显示区域DA的子像素SP内的第一平坦化膜，在上述弯曲部ZS的槽部MS形成由上述第一平坦化膜构成的未图示的填充层。
接着，成膜第三金属层(步骤S26)。之后，进行光刻(步骤S27)，对第3金属层进行图案化(步骤S28)。在步骤S27中，在第3金属层上形成具有规定图案的抗蚀剂膜。在步骤S28中，通过使用在步骤S27中形成的抗蚀剂膜对第3金属层进行图案化，形成第3配线47。
接着，以覆盖上述第三配线47的方式成膜第三层间绝缘膜48(步骤S29)。接着进行光刻(步骤S30)，对第三层间绝缘膜48进行图案化(步骤S31)。在步骤S30中，在第三层间绝缘膜48上形成具有规定图案的抗蚀剂膜。在步骤S31中，使用在步骤S30中形成的抗蚀剂膜对第三层间绝缘膜48进行图案化。由此，在第三层间绝缘膜48上形成将发光元件层5中的第一电极51设置于薄膜晶体管层4的用于与图1和图2所示的第六薄膜晶体管T6和第七薄膜晶体管T7连接的接触孔以及用于将第二电极54与低电平电源线连接的接触孔。
接着，在上述第三层间绝缘膜48上成膜用于形成第一电极51的光反射金属层(步骤S32)。接着，进行光刻(步骤S33)，将光反射金属层图案化(步骤S34)。在步骤S33中，在光反射金属层上形成具有规定的图案的抗蚀剂膜。在步骤S34中，通过使用在步骤S33中形成的抗蚀剂膜对光反射金属层进行图案化，从而形成作为第一电极51的光反射电极。
接着，如图9所示，在上述第三层间绝缘膜48上，以覆盖上述第一电极51的方式成膜堤部形成用的树脂层(步骤S35)。接着，进行光刻(步骤S36)，将堤部形成用的树脂层图案化(步骤S37)。在步骤S36中，在堤部形成用的树脂层上形成具有规定的图案的抗蚀剂膜。在步骤S37中，通过使用在步骤S36中形成的抗蚀剂膜对堤部形成用的树脂层进行图案化，从而形成堤部52。
接着，形成活性层53(步骤S38)。在活性层53的形成中，作为活性层的形成方法，可以使用以往公知的各种方法。例如，活性层53中的发光层的形成可以采用蒸镀法、印刷法、喷墨法、旋涂法、流延法、浸渍法、棒涂法、刮刀涂布法、辊涂法、凹版涂布法、柔版印刷法、喷涂法、光刻法或者自组装法(交替吸附法、自组装单分子膜法)等。另外，发光层以外的活性层的形成可以采用溅射法、纳米粒子涂布法、前驱体涂布法、蒸镀法、印刷法、喷墨法等。
接着，以覆盖活性层53的方式使用于形成第二电极54的金属薄膜成膜(步骤S39)。接着，进行光刻(步骤S40)，使金属薄膜图案化(步骤S41)。在步骤S40中，在金属薄膜上形成具有规定的图案的抗蚀剂膜。在步骤S41中，使用在步骤S40中形成的抗蚀剂膜对金属薄膜进行图案化，从而在显示区域DA以及边框区域NDA的一部分形成半透明电极作为第二电极54。
接着，形成密封层6(步骤S42)。如上所述，无机密封膜61和无机密封膜63例如可以通过CVD法形成，有机阻挡膜62例如通过喷墨涂布形成。
接着，在密封层6上贴附上表面膜(步骤S43)。接着，利用激光的照射等将支承基板从树脂层22剥离(步骤S44)。接着，在密封层22的下表面粘贴下表面膜21(步骤S45)。接着，将包含下表面膜21、树脂层22、底涂层膜3、薄膜晶体管层4、发光元件层5、密封层6的层叠体截断，得到多个单片(步骤S46)。接下来，在所获得的单片上粘贴未图示的功能膜(步骤S37)。接着，在边框区域NDA的端子部TS上安装未图示的电子电路基板(步骤S48)。此外，步骤S1
Figure BDA0003838112140000241
S48由包含成膜装置的显示装置制造装置进行。
另外，在图7
Figure BDA0003838112140000242
图9中，举例说明显示装置1为柔性显示装置的情况。在显示装置1为非柔性的显示装置(换言之，硬性显示装置)的情况下，不需要树脂层22的形成以及支承基板的更换等。因此，在显示装置1为硬性显示装置的情况下，例如，在玻璃基板上进行步骤
Figure BDA0003838112140000251
的层叠工序，之后，转移到步骤S46。另外，制造硬性显示装置1时，也可以代替形成密封层6，或者，除了密封层6以外，通过密封粘接剂将透光性的密封部件在氮气环境下粘接。具有透光性的密封构件能够由玻璃及塑料等制成，优选为凹形状。
＜变形例1＞
在图1中，举例示出了俯视时形成于相邻的控制线143之间的槽部7呈I字形状、第一槽部71和第二槽部72在第一槽部71的各自的端部连结成T字形状的情况。但是，第二槽部72设置在第一槽部71的至少一个端部即可。换言之，第一槽部71和第二槽部72也可以在第一槽部71的至少一个端部在俯视时连结成T字形状。因此，形成于相邻的控制线143之间的槽部7其自身也可以具有T字形状。另外，在这种情况下，第二槽部72也优选以与控制线143相邻的方式设置于控制线143的附近。
＜变形例2＞
图10是示出本实施方式所涉及的显示装置1的子像素电路PK的一个示例的平面图。
如图10所示，第二槽部72也可以与第一槽部71相邻的方式与第一槽部71分离地设置。换言之，第二槽部72也可设置于第一槽部71的端部的附近。此外，在图10中，举例示出了第二槽部72以与第一槽部71的两个端部相邻的方式设置的情况。但是，在本变形例中，第二槽部72只要以与第一槽部71的至少一方的端部相邻的方式设置即可。
这样，即使在第一槽部71和第二槽部72不相连的形状中，通过在裂纹的产生部位以与第一槽部71相邻的方式设置第二槽部72，也能够防止控制线143(第一配线43)的断线。
＜变形例3＞
图11是表示本变形例的显示装置1的子像素电路PK的一例的平面图。
在图1和图10中，举例示出了第一槽部71的端部与第二槽部72的一个端部和另一个端部之间的部分相邻的情况。但是，本变形例并不限定于此，如图11所示，第一槽部71的端部可以形成为与第二槽部72的一个端部相邻。
另外，在图11中，举例说明了俯视时形成于相邻的控制线143之间的槽部7在俯视时具有凹形状、第一槽部71和第二槽部72在第一槽部71的各自的端部连结成L字形状的情况。但是，在本变形例中，第二槽部72只要设置在第一槽部71的至少一个端部即可。另外，在本变形例中，第二槽部72也可以与第一槽部71分离地设置，以与第一槽部71相邻。
＜变形例4＞
另外，图1、图10和图11中，举例示出了第二槽部72在与第一槽部71正交的行方向上延伸设置的情况。但是，第二槽部72只要沿着与第一槽部71交叉的方向延伸而设置即可，不一定需要使第一槽部71的延伸方向与第二槽部72的延伸方向相差90°。槽部7只要在第一槽部71的端部以不与连结半导体层141交叉的方式弯曲即可。另外，槽部7只要形成为连结半导体层141不位于第一槽部71的延长线上(第一槽部71与第二槽部72的交叉部附近的第一槽部71的延长线上)即可。
＜变形例5＞
图12是表示本变形例涉及的显示装置1的子像素电路PK的主要部分的概略构成的平面图。图13是表示本变形例涉及的显示装置1的子像素电路PK的主要部分的概略构成的截面图。
在图1、图10和图11中，举例示出了槽部7以俯视时第一槽部71与连结半导体层141的长边方向的一方的边缘部分相邻的方式设置的情况。如上所述，裂纹CR并不是以应力集中最多的部分为起点而产生，在近距离处以多处为起点而产生的。连结半导体层141的宽度(即，短边方向的长度)一般为数μm左右。因此，如果在连结半导体层141的短边方向的一个边缘部分，沿着连结半导体层141的长边方向相邻地设置有第一槽部71，则即使说在连结半导体层141的短边方向的另一个边缘部分几乎不会产生裂纹CR也不为过。因此，只要槽部7在连结半导体层141的短边方向的一个边缘部分以沿着连结半导体层141的长边方向相邻的方式设置有第一槽部71，就足够了。然而，考虑到万一情况，槽部7也可以如图12及图13所示，以夹着连结半导体层141的方式，在俯视下，在连结半导体层141的短边方向的两边缘部，沿着连结半导体层141的长边方向相邻地设置有第一槽部71。
〔第二实施方式〕
在本实施方式中，说明与实施方式1的不同点。此外，为了便于说明，对与在实施方式1中说明的构件具有相同功能的构件，标注相同的附图标记，省略其说明。
图14是示出本实施方式所涉及的显示装置1的主要部分的概略构成的截面图。另外，图15是以工序顺序示出本实施方式所涉及的显示装置1的制造工序的一部分的流程图。
如图14所示，本实施方式所涉及的显示装置1除了由第一槽部71和第二槽部72构成的槽部7具有从栅极绝缘膜42到达该栅极绝缘膜42的正下方的底涂层膜3的深度以外，与实施方式1所涉及的显示装置1相同。在本实施方式中，在栅极绝缘膜42中的俯视时相邻的控制线143之间，设有将栅极绝缘膜42和该栅极绝缘膜42的正下方的底涂层膜3去除而成的多个槽部7。此外，在本实施方式中，如图14所示，槽部7内也被第一层间绝缘膜44堵塞。
另外，在实施方式1中，除了代替步骤S10而进行图15所示的步骤S10’之外，本实施方式所涉及的显示装置1的制造方法与实施方式1所涉及的显示装置1的制造方法相同。在本实施方式中，如图15所示，在与实施方式1同样地进行了步骤S1
Figure BDA0003838112140000281
步骤S9之后，使用在步骤S9中形成的抗蚀剂膜，对栅极绝缘膜42和底涂层膜3进行图案化而形成槽部7(步骤S10’)。在这种情况下，例如，通过在栅极绝缘膜42和底涂层膜3中使用相同材料，能够将槽部7的形成区域中的栅极绝缘膜42和底涂层膜3一起刻蚀(除去)。但是，本实施方式并不限定于此。栅极绝缘膜42的材料和底涂层膜3的材料可以相同，也可以相互不同。例如，在底涂层膜3的材料中使用SiON(氮氧化硅)，监控干法刻蚀时的发光，在变成检测不到氮的发光时停止刻蚀。由此，可以不刻蚀树脂层22，而仅刻蚀栅极绝缘膜42及底涂层膜3。
接着，如图15所示，与实施方式1同样地，进行步骤S11
Figure BDA0003838112140000291
步骤S17。之后，与实施方式1同样地，在进行了图8所示的步骤S18
Figure BDA0003838112140000292
步骤S34之后，进行图8所示的步骤S35
Figure BDA0003838112140000293
步骤S48。由此，制造根据本实施方式的显示装置1。
如上所述，在本实施方式中，作为槽部7，设置到达栅极绝缘膜42的下层的底涂层膜3的深度的槽。槽部7的深度越深，则应力越容易集中于槽部7。因此，根据本实施方式，通过在栅极绝缘膜42的下层的底涂层膜3也设置槽部7，与实施方式1相比能够更可靠地引导裂纹。
〔第三实施方式〕
在本实施方式中，对与实施方式1、2的不同点进行说明。此外，为了便于说明，对与在实施方式1、2中说明的构件具有相同功能的构件，标注相同的附图标记，省略其说明。
图16是示出本实施方式所涉及的显示装置1的主要部分的概略构成的截面图。另外，图17是以工序顺序示出本实施方式所涉及的显示装置1的制造工序的一部分的流程图。
如图16所示，本实施方式所涉及的显示装置1除了由第一槽部71和第二槽部72构成的槽部7具有从栅极绝缘膜42到达树脂层22的深度之外，与实施方式1、2所涉及的显示装置1相同。在本实施方式中，在栅极绝缘膜42中的俯视时相邻的控制线143之间设有通过将栅极绝缘膜42、该栅极绝缘膜42的正下方的底涂层膜3及其正下方的树脂层22的一部分除去而形成的多个槽部7。此外，在本实施方式中，如图16所示，槽部7内也被第一层间绝缘膜44堵塞。
另外，在实施方式1中，除了代替步骤S10进行图17所示的步骤S10”之外，本实施方式所涉及的显示装置1的制造方法与实施方式一所涉及的显示装置1的制造方法相同。在本实施方式中，如图17所示，在与实施方式1同样地进行了步骤S1
Figure BDA0003838112140000301
步骤S9之后，使用在步骤S9中形成的抗蚀剂膜对栅极绝缘膜42、底涂层膜3以及树脂层22进行图案化形成而形成槽部7(步骤S10")。在本实施方式中，预先算出为了使树脂层22中的槽部7的深度为设定的深度所需的刻蚀的时间，将刻蚀时间设定为该算出的时间。然后，在树脂层22的刻蚀时间达到设定的时间的时刻，停止刻蚀。由此，能够将栅极绝缘膜42及该栅极绝缘膜42的正下方的底涂层膜3及其正下方的树脂层22的一部分除去而形成期望深度的槽部7。
接着，如图17所示，与实施方式1同样地，进行步骤S11
Figure BDA0003838112140000302
步骤S17。之后，与实施方式1同样地，在进行了图8所示的步骤S18
Figure BDA0003838112140000303
步骤S34之后，进行图8所示的步骤S35
Figure BDA0003838112140000304
步骤S48。由此，制造本实施方式涉及的显示装置1。
如上所述，在本实施方式中，作为槽部7，设置贯通栅极绝缘膜42及底涂层膜3而到达树脂层22的深度的槽。根据本实施方式，通过在栅极绝缘膜42、底涂层膜33以及树脂层22设置槽部7，与实施方式1、2相比，能够更可靠地引导裂纹。
本公开不限定于上述的各实施方式，能够在权利要求所示的范围内进行各种变更，针对不同实施方式所分别公开的技术方案适当地组合而得到的实施方式，也包含于本公开的技术范围。而且，能够通过组合各实施方式分别公开的技术方法来形成新的技术特征。
附图标记说明
1 显示装置
3 底涂层膜
7 槽部
22 树脂层(基板)
41 半导体层
42 栅极绝缘膜
43 第一配线
44 第一层间绝缘层
45 第二配线
46 第二层间绝缘层
47 第三配线
48 第三层间绝缘层
71 第一槽部
72 第二槽部
141 连结半导体层
143 控制线

Claims (13)

1.一种显示装置，其特征在于，在所述显示装置中依次设置有基板、半导体层、栅极绝缘膜、第一配线、第一层间绝缘膜、第二配线、第二层间绝缘膜及第三配线，
所述显示装置具备显示区域以及包围所述显示区域的边框区域，
在所述显示区域，设置有：
多个控制线，其包含于所述第一配线中，并沿第一方向延伸；
多个数据信号线，其包含于所述第三配线中，并且沿着与所述第一方向正交的第二方向延伸；
多个子像素，其与所述多个控制线和所述多个数据信号线的交叉部对应地设置；
多个发光元件，其与所述多个子像素对应；以及
多个连结半导体层，其包含在所述半导体层中，并且在俯视时与所述多个控制线交叉，跨越所述第二方向的多个所述子像素沿着所述第二方向延伸；
在俯视时，在所述栅极绝缘膜中的相邻的所述控制线之间，设置有与所述控制线分离地形成的多个第一槽部和多个第二槽部，
所述第一槽部在俯视时分别沿着相邻的所述控制线之间的所述连结半导体层在所述第二方向上延伸设置，
所述第二槽部以与所述第一槽部的至少一个端部相邻的方式，分别沿着与所述第一槽部交叉的方向延伸而设置。
2.如权利要求1所述的显示装置，其特征在于，所述第二槽部分别沿着与所述第一槽部正交的方向延伸而设置。
3.如权利要求2所述的显示装置，其特征在于，在所述第一槽部的至少一个端部处，所述第一槽部和所述第二槽部在俯视时连接成T字形状。
4.如权利要求2所述的显示装置，其特征在于，在所述第一槽部的至少一个端部处，所述第一槽部和所述第二槽部在俯视时连接成L字形状。
5.如权利要求3或4所述的显示装置，其特征在于，所述第一槽部的两个端部上分别连接所述第二槽部而设置。
6.如权利要求1或2所述的显示装置，其特征在于，所述第二槽部与所述第一槽部分离设置。
7.如权利要求6所述的显示装置，其特征在于，所述第二槽部与所述第一槽部的两个端部相邻地设置。
8.如权利要求1至7中任一项所述的显示装置，其特征在于，所述第二槽部设置成在俯视时分别与所述控制线相邻。
9.如权利要求1至8中任一项所述的显示装置，其特征在于，
在所述基板与所述半导体层之间，还设置有底涂层膜，
所述栅极绝缘膜以覆盖所述半导体层的方式设置在所述底涂层膜上，
所述多个第一槽部和所述多个第二槽部具有从所述栅极绝缘膜到达该栅极绝缘膜的正下方的至少所述底涂层膜的深度。
10.如权利要求9所述的显示装置，其特征在于，所述多个第一槽部和所述多个第二槽部具有从所述栅极绝缘膜到达所述基板的深度。
11.如权利要求9或10所述的显示装置，其特征在于，所述栅极绝缘膜及所述底涂层膜由从氮化硅膜及氧化硅膜构成的组中选择的至少一种无机绝缘膜形成。
12.如权利要求1至11中任一项所述的显示装置，其特征在于，所述连结半导体层由低温多晶硅形成。
13.如权利要求1至12中任一项所述的显示装置，其特征在于，所述基板由树脂形成。
CN202080098282.7A 2020-03-11 2020-03-11 显示装置 Active CN115244599B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/010615 WO2021181577A1 (ja) 2020-03-11 2020-03-11 表示装置

Publications (2)

Publication Number Publication Date
CN115244599A true CN115244599A (zh) 2022-10-25
CN115244599B CN115244599B (zh) 2023-08-01

Family

ID=77670547

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080098282.7A Active CN115244599B (zh) 2020-03-11 2020-03-11 显示装置

Country Status (3)

Country Link
US (1) US20230109516A1 (zh)
CN (1) CN115244599B (zh)
WO (1) WO2021181577A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220025986A (ko) * 2020-08-24 2022-03-04 삼성디스플레이 주식회사 표시 장치
US11974463B2 (en) * 2020-10-19 2024-04-30 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate and display apparatus
CN112563290A (zh) * 2020-12-02 2021-03-26 深圳市华星光电半导体显示技术有限公司 像素结构及其制备方法、显示装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020125572A1 (en) * 2001-02-20 2002-09-12 Sang Hyun Yi Semiconductor device having no cracks in one or more layers underlying a metal line layer and method of manufacturing the same
US20130161609A1 (en) * 2011-12-23 2013-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN104377306A (zh) * 2013-08-15 2015-02-25 索尼公司 显示单元和电子设备
CN106898612A (zh) * 2015-12-21 2017-06-27 株式会社日本显示器 显示装置
CN107342296A (zh) * 2016-05-02 2017-11-10 三星显示有限公司 半导体装置和包括该半导体装置的显示装置
US20180012944A1 (en) * 2016-07-08 2018-01-11 Japan Display Inc. Display device
JP2018014373A (ja) * 2016-07-19 2018-01-25 株式会社リコー 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
CN107799553A (zh) * 2016-08-29 2018-03-13 三星显示有限公司 显示装置
CN108172593A (zh) * 2016-12-08 2018-06-15 三星显示有限公司 显示装置
US20190101785A1 (en) * 2017-10-02 2019-04-04 Japan Display Inc. Display device
CN109786394A (zh) * 2017-11-15 2019-05-21 三星显示有限公司 显示装置
CN110010649A (zh) * 2017-12-19 2019-07-12 乐金显示有限公司 显示装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020125572A1 (en) * 2001-02-20 2002-09-12 Sang Hyun Yi Semiconductor device having no cracks in one or more layers underlying a metal line layer and method of manufacturing the same
US20130161609A1 (en) * 2011-12-23 2013-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN104377306A (zh) * 2013-08-15 2015-02-25 索尼公司 显示单元和电子设备
CN106898612A (zh) * 2015-12-21 2017-06-27 株式会社日本显示器 显示装置
CN107342296A (zh) * 2016-05-02 2017-11-10 三星显示有限公司 半导体装置和包括该半导体装置的显示装置
US20180012944A1 (en) * 2016-07-08 2018-01-11 Japan Display Inc. Display device
JP2018014373A (ja) * 2016-07-19 2018-01-25 株式会社リコー 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
CN107799553A (zh) * 2016-08-29 2018-03-13 三星显示有限公司 显示装置
CN108172593A (zh) * 2016-12-08 2018-06-15 三星显示有限公司 显示装置
US20190101785A1 (en) * 2017-10-02 2019-04-04 Japan Display Inc. Display device
CN109786394A (zh) * 2017-11-15 2019-05-21 三星显示有限公司 显示装置
CN110010649A (zh) * 2017-12-19 2019-07-12 乐金显示有限公司 显示装置

Also Published As

Publication number Publication date
US20230109516A1 (en) 2023-04-06
WO2021181577A1 (ja) 2021-09-16
CN115244599B (zh) 2023-08-01

Similar Documents

Publication Publication Date Title
CN115244599B (zh) 显示装置
US11227553B2 (en) Display device
US11985870B2 (en) Display device
TWI597837B (zh) Display device and method of manufacturing the same
US20210343823A1 (en) Display device
US11538894B2 (en) Display device with overlapped wiring lines at periphery of cutout region
WO2018179132A1 (ja) 表示デバイスの製造方法、表示デバイス、表示デバイスの製造装置、成膜装置
CN112513959B (zh) 显示设备
US11417281B2 (en) Display device
US20200152910A1 (en) Display device
CN111886925B (zh) 显示设备
CN112425264A (zh) 显示装置
CN114424675B (zh) 显示装置
US11943977B2 (en) Display device
CN111937059B (zh) 显示装置以及显示装置的制造方法
US20200091258A1 (en) Display device, display device production method, display device production apparatus, and controller
CN111971730B (zh) 显示设备
US11968866B2 (en) Display device
WO2023105599A1 (ja) 表示デバイス
CN111919510B (zh) 显示设备
CN114503179A (zh) 显示装置
WO2019064411A1 (ja) 電極コンタクト構造、表示制御ドライバ、および表示デバイス

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant