CN115241239A - 显示基板及其制备方法、显示装置 - Google Patents

显示基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN115241239A
CN115241239A CN202210704395.8A CN202210704395A CN115241239A CN 115241239 A CN115241239 A CN 115241239A CN 202210704395 A CN202210704395 A CN 202210704395A CN 115241239 A CN115241239 A CN 115241239A
Authority
CN
China
Prior art keywords
layer
region
electrode
photoelectric
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210704395.8A
Other languages
English (en)
Inventor
王晶
田宏伟
李然
陈善韬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202210704395.8A priority Critical patent/CN115241239A/zh
Publication of CN115241239A publication Critical patent/CN115241239A/zh
Priority to PCT/CN2023/097074 priority patent/WO2023246437A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Sustainable Development (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本公开提供一种显示基板及其制备方法、显示装置，属于显示技术领域，显示基板具有岛区、孔区和桥区；显示基板包括衬底基板，设置在衬底基板上的电路层；电路层包括位于岛区的驱动电路、位于孔区的过孔；电路层还包括与驱动电路电连接的至少一个光电传感器；光电传感器包括叠层设置的第一电极层、光电结构层和第二电极层；光电传感器位于岛区，且光电传感器的第一电极层、光电结构层和第二电极层沿岛区指向桥区的方向上依次设置；和/或，光电传感器位于桥区，且光电传感器的第一电极层、光电结构层和第二电极层沿桥区指向岛区的方向上依次设置。

Description

显示基板及其制备方法、显示装置
技术领域
本公开显示技术领域，具体涉及一种显示基板及其制备方法、显示装置。
背景技术
在显示装置中集成有机光电传感器(Organic-Photo-Diode，OPD)，通过OPD检测应用环境下的光照变化，确定显示装置的当前状态。以“电子皮肤”为例，OPD检测显示装置被拉伸下的光照变化，判断显示装置的拉伸状态，进而确定人体皮肤的变化状态。但是，传统OPD的集成方式占用显示装置较高的显示区域和开口率，进而降低显示装置整体的分辨率。
发明内容
本公开旨在至少解决现有技术中存在的技术问题之一，提供一种显示基板及其制备方法、显示装置。
第一方面，本公开实施例提供了一种显示基板，其具有岛区、孔区和桥区；所述显示基板包括衬底基板，设置在衬底基板上的电路层；
所述电路层包括位于所述岛区的驱动电路、位于所述孔区的过孔；所述电路层还包括与所述驱动电路电连接的至少一个光电传感器；所述光电传感器包括叠层设置的第一电极层、光电结构层和第二电极层；
所述光电传感器位于所述岛区，且所述光电传感器的所述第一电极层、所述光电结构层和所述第二电极层沿所述岛区指向所述桥区的方向上依次设置；和/或，所述光电传感器位于所述桥区，且所述光电传感器的所述第一电极层、所述光电结构层和所述第二电极层沿所述桥区指向所述岛区的方向上依次设置。
在一些示例中，所述驱动电路包括用于驱动所述光电传感器的第一薄膜晶体管，所述第一薄膜晶体管的漏极与所述光电传感器的第一电极层电连接，且所述第一薄膜晶体管的漏极复用为所述第一电极层。
在一些示例中，所述驱动电路包括用于驱动所述光电传感器的第一薄膜晶体管，所述第一薄膜晶体管的栅极与所述光电传感器的第一电极层电连接，且所述第一薄膜晶体管的栅极复用为所述第一电极层。
在一些示例中，所述电路层背离所述衬底基板一侧设置有发光器件；所述发光器件包括第三电极层、第四电极层，以及设置在所述第三电极层和所述第四电极层之间的发光层；
所述第三电极层复用为所述第一电极层，所述第四电极层复用为所述第二电极层。
在一些示例中，所述光电传感器位于所述岛区；所述电路层包括位于岛区的第一薄膜晶体管，位于所述岛区且依次设置在所述衬底基板上的缓冲层、第一绝缘层、第二绝缘层和第三绝缘层；
所述第一薄膜晶体管包括有源层、栅极、源极和漏极；所述有源层设置在所述缓冲层背离所述衬底基板的一侧；所述栅极设置在所述第一绝缘层背离所述衬底基板的一侧，且所述栅极与所述有源层在所述衬底基板上正投影至少部分交叠；所述源极和所述漏极设置在所述第二绝缘层背离所述衬底基板的一侧，所述源极通过第一连接过孔与所述有源层的源区电连接，所述漏极通过第二连接过孔与所述有源层的漏区电连接；
所述光电传感器与所述第一绝缘层、所述第二绝缘层或所述第三绝缘层中的任意一层同层；或者，所述光电传感器位于所述第一绝缘层、所述第二绝缘层和所述第三绝缘层中的任意相邻两层之间。
在一些示例中，所述第一电极层包括第一子结构、第二子结构以及连接所述第一子结构和第二子结构的第三子结构；
所述第一子结构、所述第三子结构和所述第二子结构沿所述衬底基板指向所述电路层的方向依次设置。
在一些示例中，所述第一子结构和第二子结构为梯形结构；第三子结构为长方形结构。
在一些示例中，所述第二子结构和所述第三子结构，与所述第一薄膜晶体管的漏极电连接，且所述第一薄膜晶体管的漏极复用为所述第二子结构和所述第三子结构；所述第一子结构与第三电极层电连接，且所述第三电极层复用为所述第一子结构。
在一些示例中，所述第一电极层设置为长方形结构。
在一些示例中，所述光电传感器位于所述桥区；所述电路层包括位于所述桥区且依次设置在所述衬底基板上的缓冲层、第一绝缘层和第三绝缘层；
所述光电传感器与所述第一绝缘层或所述第三绝缘层同层；或者，所述光电传感器位于所述第一绝缘层与所述第三绝缘层之间。
在一些示例中，所述驱动电路包括用于驱动所述光电传感器的第一薄膜晶体管；所述第一绝缘层上设置第三连接过孔；
所述第一薄膜晶体管的漏极通过所述第三连接过孔与所述第一电极层电连接，且所述第一薄膜晶体管的漏极复用为所述第一电极层；或者，所述第一薄膜晶体管的栅极通过第三连接过孔与所述第一电极层电连接，且所述第一薄膜晶体管的栅极复用为所述第一电极层。
在一些示例中，所述孔区的过孔位于所述岛区和所述桥区之间；所述光电传感器位于所述岛区和所述桥区之间的各膜层的侧壁；所述侧壁与所述衬底基板呈预设倾角。
在一些示例中，所述孔区的过孔位于所述岛区和所述桥区之间；所述光电传感器包括多级光电结构；所述多级光电结构位于所述岛区和所述桥区之间的各膜层的侧壁；
第i级光电结构的第一子光电结构与第i-1级光电结构的第二子光电结构连接；所述第i级光电结构的第二子光电结构与第i+1级光电结构的第一子光电结构连接；0＜i≤N，N为大于或等于2的正整数；
所述第i级光电结构的第一子光电结构与所述第i-1级光电结构的第二子光电结构之间的夹角范围位于85°～105°之间；所述第i级光电结构的第二子光电结构与所述第i+1级光电结构的第一子光电结构之间的夹角范围位于85°～105°之间；所述第i级光电结构的第一子光电结构与所述第i级光电结构的第二子光电结构之间的夹角范围位于85°～105°之间。
第二方面，本公开实施例还提供了一种显示基板的制备方法，其中，所述显示基板具有岛区、孔区和桥区，所述显示基板的制备方法包括：
在衬底基板上形成电路层；在所述电路层上形成位于所述岛区的驱动电路、以及位于所述孔区的过孔；
在所述电路层上还形成与所述驱动电路电连接的至少一个光电传感器；所述光电传感器包括叠层设置的第一电极层、光电结构层和第二电极层；
所述光电传感器位于所述岛区，且所述光电传感器的所述第一电极层、所述光电结构层和所述第二电极层沿所述岛区指向所述桥区的方向上依次设置；和/或，所述光电传感器位于所述桥区，且所述光电传感器的所述第一电极层、所述光电结构层和所述第二电极层沿所述桥区指向所述岛区的方向上依次设置。
第三方面，本公开实施例还提供了一种显示装置，其中，包括如第一方面中任一项示例所述的显示基板。
附图说明
图1为本公开实施例提供的一种显示基板的各区结构示意图；
图2为本公开实施例提供的一种光电传感器位于岛区的示意图；
图3为本公开实施例提供的一种光电传感器位于桥区的示意图；
图4为本公开实施例提供的光电传感器位于岛区时，显示基板各膜层的结构示意图；
图5为本公开实施例提供的一种光电传感器的驱动电路示意图；
图6为本公开实施例提供的光电传感器位于岛区时，第一薄膜晶体管的漏极与光电传感器之间的连接结构示意图；
图7为本公开实施例提供的另一种光电传感器的驱动电路示意图；
图8为本公开实施例提供的光电传感器位于岛区时，第一薄膜晶体管的栅极与光电传感器之间的连接结构示意图；
图9为本公开实施例提供的光电传感器位于岛区时，发光器件与光电传感器之间的连接结构示意图；
图10为本公开实施例提供的光电传感器位于桥区时，显示基板各膜层的结构示意图；
图11为本公开实施例提供的一种第一电极层的具体结构示意图；
图12为本公开实施例提供的一种光电传感器位于岛区和桥区之间的各膜层的侧壁的结构示意图；
图13为本公开实施例提供的另一种光电传感器位于岛区和桥区之间的各膜层的侧壁的结构示意图；
图14a～图14o为本公开实施例提供的显示基板的制备流程示意图。
其中附图标记为：显示基板100；衬底基板01；电路层02；光电传感器03；第一电极层31；第一子结构311；第二子结构312；第三子结构313；光电结构层32；第二电极层33；第一薄膜晶体管T1；孔区的过孔Via0；缓冲层21；第一绝缘层22；第二绝缘层23；第三绝缘层24；第一薄膜晶体管T1的有源层T11；第一薄膜晶体管T1的栅极T12；第一薄膜晶体管T1的源极T13；第一薄膜晶体管T1的漏极T14；第一薄膜晶体管T1的有源层T11的源区T11a；第一薄膜晶体管T1的有源层T11的漏区T11b；第一连接过孔Via1；第二连接过孔Via2；玻璃子基底11；柔性子基底12；模量材料13；发光器件04；第三电极层41；发光层42；第四电极层43；第二薄膜晶体管T2的有源层T21；第二薄膜晶体管T2的栅极T22；第二薄膜晶体管T2的源极T23；第二薄膜晶体管T2的漏极T24；第二薄膜晶体管T2的有源层T21的源区T21a；第一薄膜晶体管T2的有源层T21的漏区T21b；第四连接过孔Via4；第五连接过孔Via5；第六连接过孔Via6；封装膜层05。
具体实施方式
为使本领域技术人员更好地理解本公开的技术方案，下面结合附图和具体实施方式对本公开作进一步详细描述。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
需要说明的是，在本公开中，两结构“同层设置”是指二者是由同一个材料层形成的，故它们在层叠关系上处于相同层中，但并不代表它们与衬底基板间的距离相等，也不代表它们与衬底基板间的其它层结构完全相同。
以下将参照附图更详细地描述本公开。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。
图1为本公开实施例提供的一种显示基板的各区结构示意图，图2为本公开实施例提供的一种光电传感器位于岛区的示意图，图3为本公开实施例提供的一种光电传感器位于桥区的示意图；如图1、图2和图3所示，显示基板具有岛区、孔区和桥区；显示基板100包括衬底基板01，设置在衬底基板01上的电路层02。
本公开实施例提供的显示基板为一种可拉伸的显示基板100。可拉伸的显示基板设置有一系列的微孔结构，也即位于孔区的过孔Via0。该过孔Via0将可拉伸的显示基板100分为岛区和桥区。岛区用于图像显示；过孔Via0用于在显示基板100被拉伸时提供变形空间，同时，还用于透过光线；桥区用于走线和传递拉力。如图1所示，其中，OLED以及光电传感器的驱动电路位于岛区，沿着垂直于可拉伸的显示面板100的方向施加外力时，桥区发生形变而达到一定的拉伸性能，同时透过过孔Via0的光线发生改变。
电路层02包括位于岛区的驱动电路、位于孔区的过孔Via0；电路层02还包括与驱动电路电连接的至少一个光电传感器03；光电传感器03包括叠层设置的第一电极层31、光电结构层32和第二电极层33。
如图2所示，光电传感器03位于岛区，且光电传感器03的第一电极层31、光电结构层32和第二电极层33沿岛区指向桥区的方向上依次设置。
如图3所示，光电传感器03位于桥区，且光电传感器03的第一电极层31、光电结构层32和第二电极层33沿桥区指向岛区的方向上依次设置。
需要说明的是，孔区的过孔Via0位于岛区和桥区之间，且孔区过孔Via0沿垂直衬底基板01方向贯穿电路层02。光电传感器03在电路层02的位置靠近孔区，且第一电极层31、光电结构层32和第二电极层33依次靠近孔区的过孔Via0。示例性的，光电传感器03可以为有机光电二极管(Organic-Photo-Diode，OPD)。第一电极层31为光电传感器03的阳极，第二电极层33为光电传感器03的阴极，且第二电极层33为透明电极层，可以透过第二电极层33接收到来自孔区过孔Via0的光线。
本公开实施例，将光电传感器03集成到位于可拉伸岛区和/或桥区的拉伸显示基板100内，，光电传感器03能够利用孔区内过孔Via0经拉伸变化后的光照变化，实现拉伸状态监测，可用于可拉伸显示，电子皮肤等显示。另外，光电传感器03中第一电极层31、光电结构层32和第二电极层33，沿岛区和桥区之间的指向层叠设置，也即光电传感器03各结构横向排布，不仅能够适用于可拉伸背板，而且能够降低占用面积，与传统OPD集成方式(通常OPD与有机发光电致二极管(Organic Light-Emitting Diode，OLED)同层设置)相比，能够提高显示分辨率，提高开口率。
在满足第二电极层33能够接收到孔区过孔Via0光线的条件下，光电传感器03可以设置在岛区或桥区的任意位置。但是，为了能够更充分的降低占用面积，提高光学传感器的灵敏度，将光电传感器03设置在电路层02靠近孔区的位置，可以嵌入设置，也可以铺设在位于岛区或位于桥区各膜层的侧壁等。
本公开实施例中，设置在显示基板100上的光电传感器03可以通过不同的方式进行制备，在一种可能的实施方式中，以溶液法制备得到的光电传感器03为例，下面对本公开实施例提供的显示基板100的各个结构进行详细说明。
在一些示例中，由于岛区不易变形，且设置有多种不同的薄膜晶体管，便于电路连接，因此，将光电传感器03设置在位于岛区的电路层02。图4为本公开实施例提供的光电传感器位于岛区时，显示基板各膜层的结构示意图，如图4所示，光电传感器03位于岛区；电路层02包括位于岛区的第一薄膜晶体管T1，位于岛区且依次设置在衬底基板01上的缓冲层21、第一绝缘层22、第二绝缘层23和第三绝缘层24。第一薄膜晶体管T1包括有源层T11、栅极T12、源极T13和漏极T14；有源层T11设置在缓冲层21背离衬底基板01的一侧；栅极T12设置在第一绝缘层22背离衬底基板01的一侧，且栅极T12与有源层T11在衬底基板01上正投影至少部分交叠；源极T13和漏极T14设置在第二绝缘层23背离衬底基板01的一侧，源极T13通过第一连接过孔Via1与有源层T11的源区T11a电连接，漏极T11b通过第二连接过孔Via2与有源层T11的漏区T11b电连接。
本公开实施例提供的第一薄膜晶体管T1有源层的材料可以为半导体材料，例如可以包括低温多晶硅，或者氧化物等，而在实际应用中可以根据需求限定，本公开实施例不进行具体限定。
光电传感器03与第一绝缘层22、第二绝缘层23或第三绝缘层24中的任意一层同层；或者，光电传感器03位于第一绝缘层22、第二绝缘层23和第三绝缘层24中的任意相邻两层之间。其中，图4仅示出了光电传感器03与第一绝缘层22同层的示意图。
本公开实施例提供的衬底基板01可以为柔性基板，该衬底基板01可以采用单层基底，也可以采用多层基底。若采用多层基底，衬底基板01包括叠层设置的玻璃子基底11和柔性子基底12(采用柔性材料热塑性聚酰亚胺(Polyimide，PI)的基底)。
在一个示例中，孔区过孔Via0除了贯穿电路层02之外，还贯穿缓冲层21和衬底基板01的柔性子基底12。在另一个示例中，如图4所示，孔区过孔Via0除了贯穿电路层02之外，还贯穿缓冲层21和衬底基板01的柔性子基底12，并在柔性子基底12的过孔处填充低模量材料13，能够提高显示基板100的拉伸性能。
缓冲层21通常采用无机材料制作，例如氧化硅、氮化硅等材料，以达到阻水氧和阻隔碱性离子的效果，因此缓冲层21的硬度较大且厚度较大，在显示基板100被拉伸时，缓冲层21较难被拉伸，且缓冲层21具有较大的应力，尤其容易在缓冲层21对应岛区和桥区的边缘产生裂纹，若裂纹的数量较多，缓冲层21将受损从而导致显示基板100受损，本公开实施例提供的显示基板100，通过过孔Via0以达到在缓冲层21上设置开口的目的，能够释放缓冲层21在拉伸时累积的应力，避免缓冲层21因拉伸产生裂纹，从而避免显示基板100受损，提高显示基板100的可拉伸性。
第一绝缘层22的材料只要是能满足第一薄膜晶体管T1的有源层T11和栅极T12之间绝缘的材料即可，本公开实施例不进行具体限定。第一绝缘层22可以为第一栅绝缘(GateInsulator，简称GI)层GI1。
第二绝缘层23用于保护第一薄膜晶体管T1的栅极T12与其他金属结构(例如第一薄膜晶体管T1的源极T13和漏极T14)之间绝缘，第二绝缘层23可以采用单层绝缘层，例如第二栅绝缘层GI2；或者，也可以采用多层叠层设置的子绝缘层，例如叠层设置的第二栅绝缘层GI2和层间绝缘(Inter-Layer Dielectric，简称ILD)层。该第二绝缘层23的材料本公开实施例不进行具体限定。
第三绝缘层24用于保护第一薄膜晶体管T1的源极T13和漏极T14。第三绝缘层24可以采用两层绝缘层，例如叠层设置的一层钝化(Passivation，简称PVX)层和一层第一平坦层PLN1；或者，也可以采用多层叠层设置的子绝缘层，例如叠层设置的钝化层PVX、第一平坦(Plain，简称PLN)层PLN1和第二平坦层PLN2。
需要说明的是，不同光电传感器03可以与不同绝缘层同层，多个光电传感器03接收拉伸孔区变换后的光线，能够提高检测精度。不同的光电传感器03放置高度可以错开，用以检测孔区过孔Via0不同位置的光线。
在一些示例中，驱动电路包括用于驱动光电传感器03的第一薄膜晶体管，图5为本公开实施例提供的一种光电传感器的驱动电路示意图，如图5所示，其中，第一薄膜晶体管T1的源极T13与外部信号源电连接(未在图5中示出，该外部信号源可以是能够提供固定电压的信号源)，第一薄膜晶体管T1的漏极T14与光电传感器03的第一电极层31电连接，光电传感器03的光电结构层32包括光电二极管PIN和电容C，光电二极管PIN和电容C并联，且并联第一端N1与第一电极层31连接，并联第二端N2与第二电极层33连接。示例性的，第一电极层31为光电传感器03的阳极，第二电极层33为光电传感器03的阴极，接入低电源电压VSS。
图6为本公开实施例提供的光电传感器位于岛区时，第一薄膜晶体管的漏极与光电传感器之间的连接结构示意图，如图6所示，第一薄膜晶体管的漏极与光电传感器03的第一电极层31电连接，且第一薄膜晶体管的漏极复用为第一电极层31。
示例性的，第一薄膜晶体管的漏极的材料为钛Ti-铝Al-钛Ti金属合成层，也即第一电极层31的材料为钛Ti-铝Al-钛Ti金属合成层。当然，本公开实施例对第一薄膜晶体管的漏极的材料不进行限定，除了为钛Ti-铝Al-钛Ti金属合成层之外，还可以是其他可行性的材料，具体可以根据经验和实际场景限定，对此本公开实施例不进行一一列举。
这里，由于第一薄膜晶体管的漏极可以直接复用为光电传感器03的第一电极层31，因此，在工艺制备阶段，可以直接制备一层金属电极层，能够提高制备效率。
需要说明的是，光电传感器03与第一薄膜晶体管的漏极可以同层设置，如图6所示，光电传感器03设置在第三绝缘层24中的第一平坦层PLN1背离衬底基板01的一侧，也即第三绝缘层24中的第二平坦层PLN2。当然，光电传感器03也可以与除第二平坦层PLN2以外的其他层同层，例如第一绝缘层22、第二绝缘层23中的第二栅绝缘层GI2、第二绝缘层23中的层间绝缘层ILD、第三绝缘层24中的钝化层PVN和第一平坦层PLN1中的任意一层同层，而其他同层设置的方式本公开实施例不再一一列举。又或者，光电传感器03也可以位于第一绝缘层22、第二绝缘层23中的第二栅绝缘层GI2、第二绝缘层23中的层间绝缘层ILD、第三绝缘层24中的钝化层PVX、第三绝缘层24中的第一平坦层PLN1和第三绝缘层24中的第二平坦层PLN2中的任意相邻两层之间，在此本公开实施例也不再一一列举。在光电传感器03与第一薄膜晶体管的漏极不同层时，如图4所示，第一薄膜晶体管T1的漏极T14可以通过连接过孔与光电传感器03的第一电极层31电连接。
在一些示例中，驱动电路包括用于驱动光电传感器03的第一薄膜晶体管，图7为本公开实施例提供的另一种光电传感器的驱动电路示意图，如图7所示，其中，第一薄膜晶体管T1的源极T13和漏极T14分别与外部信号源电连接(未在图7中示出，该外部信号源可以是能够提供固定电压的信号源)，第一薄膜晶体管T1的栅极T12与光电传感器03的第一电极层31电连接，光电传感器03的光电结构层32包括光电二极管PIN和电容C，光电二极管PIN和电容C并联，且并联第一端N1与第一电极层31连接，并联第二端N2与第二电极层33连接。示例性的，第一电极层31为光电传感器03的阳极，第二电极层33为光电传感器03的阴极，接入低电源电压VSS。
图8为本公开实施例提供的光电传感器位于岛区时，第一薄膜晶体管的栅极与光电传感器之间的连接结构示意图，如图8所示，第一薄膜晶体管T1的栅极T12与光电传感器03的第一电极层31电连接，且第一薄膜晶体管的栅极复用为第一电极层31，图8为第一薄膜晶体管T1的栅极T12与光电传感器03之间连接关系示意图，图8未示出第一薄膜晶体管T1的栅极T12与第一电极层31的具体连接结构。
示例性的，第一薄膜晶体管的栅极的材料可以为钼Mo，或者其他可行性的材料，对此本公开实施例不进行具体限定。
这里，由于第一薄膜晶体管T1的栅极T12可以直接复用为光电传感器03的第一电极层31，因此，在工艺制备阶段，可以直接制备一层栅极层，能够提高制备效率。
需要说明的是，光电传感器03与第一薄膜晶体管T1的栅极T12可以同层设置，如图8所示，光电传感器03设置在第一绝缘层22背离衬底基板01的一侧，也即第二绝缘层23中的第二栅绝缘层GI2。当然，光电传感器03也可以与除第二绝缘层23中的第二栅绝缘层GI2以外的其他层同层，例如第一绝缘层22、第二绝缘层23中的层间绝缘层ILD、第三绝缘层24中的钝化层PVX、第三绝缘层24中的第一平坦层PLN1和第三绝缘层24中的第二平坦层PLN2中的任意一层同层，而其他同层设置的方式本公开实施例不再一一列举。又或者，光电传感器03也可以位于第一绝缘层22、第二绝缘层23中的第二栅绝缘层GI2、第二绝缘层23中的层间绝缘层ILD、第三绝缘层24中的钝化层PVX、第三绝缘层24中的第一平坦层PLN1和第三绝缘层24中的第二平坦层PLN2中的任意相邻两层之间，在此本公开实施例也不再一一列举。在光电传感器03与第一薄膜晶体管T1的栅极T12不同层时，第一薄膜晶体管T1的栅极T12可以通过连接过孔与光电传感器03的第一电极层31电连接。
在一些示例中，图9为本公开实施例提供的光电传感器位于岛区时，发光器件与光电传感器之间的连接结构示意图。如图9所示，电路层02背离衬底基板01一侧设置有发光器件04；发光器件04包括第三电极层41、第四电极层43，以及设置在第三电极层41和第四电极层43之间的发光层42；第三电极层41复用为第一电极层31，第四电极层43复用为第二电极层33。
第三电极层41为发光器件04的阳极AND、第四电极层43为发光器件04的阴极。第三电极层41的材料为氧化铟锡ITO-银Ag-氧化铟锡ITO合成层，也即第一电极层31的材料为氧化铟锡ITO-银Ag-氧化铟锡ITO合成层。第四电极层43的材料为镁Mg或银Ag，也即第二电极层33的材料为镁Mg或银Ag。
发光层42包括第一空穴传输层HTL1和第一激子阻挡层ETL1。
在电路层02背离衬底基板01上设置像素界定层(PixelDefinition Layer，PDL)，在像素界定层PDL背离衬底基板01一侧依次设置发光层42和第四电极层43。
驱动电路还包括用于驱动发光器件的第二薄膜晶体管T2，第二薄膜晶体管T2的源极T23与第三电极层41电连接，第二薄膜晶体管T2的有源层T21设置在缓冲层21背离衬底基板01的一侧，第二薄膜晶体管T2的栅极T22设置在第一绝缘层22背离衬底基板01的一侧，且第二薄膜晶体管T2的栅极T22与第二薄膜晶体管T2的有源层T1在衬底基板01上正投影至少部分交叠；第二薄膜晶体管T2的源极T23和第二薄膜晶体管T2的漏极T24设置在第二绝缘层23背离衬底基板01的一侧，第二薄膜晶体管T2的源极T23的第一端通过第四连接过孔Via4与第二薄膜晶体T2的有源层T21的源区T21a电连接，第二薄膜晶体管T2的漏极T24通过第五连接过孔Via5与第二薄膜晶体管T2的有源层T21的漏区T21b电连接；第二薄膜晶体管T2的源极T23的第二端通过第六连接过孔Via6与第三电极层41电连接。
这里，由于第三电极层41可以直接复用为光电传感器03的第一电极层31，第四电极层43可以直接复用为光电传感器03的第二电极层33，因此，在工艺制备阶段，相互复用的电极层可以直接制备一层，能够提高制备效率。当然，第一电极层31和第二电极层33也可以单独制备，不复用发光器件的第三电极层41和第四电极层43。
需要说明的是，如图9所示，光电传感器03与像素界定层PDL可以同层设置，也即光电传感器03设置在第三绝缘层24背离衬底基板01的一侧，相比分层设置，需要开设连接过孔的情况，同层设置能够提高制备效率，节省材料成本。当然，光电传感器03也可以与不同的绝缘层同层，本公开实施例不进行具体限定。
需要说明的是，第二薄膜晶体管有源层、源极、漏极和栅极的材料可以参照上述第一薄膜晶体管各结构具体材料的说明，重复部分不再赘述。
在一些实例中，第一电极层31设置为长方形结构，能够增强信号，防止信号光线上下分散，增大信噪比。
在一些示例中，由于桥区布线多为源极和漏极的驱动线，栅级驱动线较少，且OPD走线的噪声小，OPD材料可柔性，可耐桥区形变，因此，可以将光电传感器03设置在位于桥区的电路层02。以图5所示的驱动电路为例，图10为本公开实施例提供的光电传感器位于桥区时，显示基板各膜层的结构示意图，如图10所示，光电传感器03位于桥区；电路层02包括位于桥区且依次设置在衬底基板01上的缓冲层21、第一绝缘层22和第三绝缘层24。
光电传感器03与第一绝缘层22或第三绝缘层24同层；或者，光电传感器03位于第一绝缘层22与第三绝缘层24之间。图10示出了光电传感器03与第一绝缘层22同层的示意图。
这里，缓冲层21与上述图4示例中的缓冲层21的材料相同，功能相同；第一绝缘层22与上述图4示例中的第一绝缘层22的材料相同，功能相同；第三绝缘层24与上述图4示例中的第三绝缘层24的材料相同，功能相同，重复部分在此不再赘述。
在一些示例中，在位于桥区的第一绝缘层22设置至少一个第三连接过孔Via3，如图10所示，若在第三连接过孔Via3处设置有第一薄膜晶体管T1的漏极T14，此时，第一薄膜晶体管T1的漏极T14与位于桥区的第一绝缘层22同层，光电传感器03的第一电极层31与第一薄膜晶体管T1的漏极T14电连接，且第一薄膜晶体管T1的漏极T14复用为光电传感器03的第一电极层31。
若在第三连接过孔处设置有第一薄膜晶体管的栅极，此时，第一薄膜晶体管的栅极与位于桥区的第一绝缘层22同层，光电传感器03的第一电极层31可以与第一薄膜晶体管T1的栅极T12电连接，且第一薄膜晶体管T1的栅极T12复用为光电传感器03的第一电极层31。
在一些示例中，图11为本公开实施例提供的一种第一电极层的具体结构示意图，如图11所示，以光电传感器03与第三绝缘层24同层为优选设置方式，且设置在第一平坦层PLN1和第二平坦层PLN2之间为例，这里的第三绝缘层24即可以是位于岛区的第三绝缘层24，也可以是位于桥区的第三绝缘层24。第一电极层31包括第一子结构311、第二子结构312以及连接第一子结构311和第二子结构312的第三子结构313；第一子结构311、第三子结构313和第二子结构312沿衬底基板01指向电路层02的方向依次设置。
其中，第一子结构311和第二子结构312为梯形结构；第三子结构313为长方形结构，能够增强信号，防止信号光线上下分散，增大信噪比。具体地，可以通过曝光刻蚀第一平坦层PLN1和第二平坦层PLN2为梯形结构后，沉积形成梯形的第一子结构和第二子结构。
示例1、第二子结构312和第三子结构313，与第一薄膜晶体管T1的漏极T14电连接，第一薄膜晶体管T1的漏极T14复用为第二子结构312和第三子结构313。第一子结构311与第三电极层41电连接，且第三电极层41复用为第一子结构311。示例2、第一子结构311、第二子结构312和第三子结构313，均与第三电极层41电连接，第三电极层41同时复用为第一子结构311、第二子结构312和第三子结构313。示例3、第一薄膜晶体管T1的漏极T14同时复用为第一子结构311、第二子结构312和第三子结构313。
本公开实施例中，除了上述利用溶液法制备光电传感器03所得到的显示基板100的各个结构，在另一种可能的实施方式中，以蒸镀法制备得到的光电传感器03为例，下面对本公开实施例提供的显示基板100的各个结构进行详细说明。
在一些示例中，图12为本公开实施例提供的一种光电传感器位于岛区和桥区之间的各膜层的侧壁的结构示意图，如图12所示，孔区的过孔Via0位于岛区和桥区之间；光电传感器03位于岛区和桥区之间的各膜层的侧壁；侧壁与衬底基板01呈预设倾角。
这里，预设倾角可以根据经验设定，本公开实施例不进行具体限定。
需要说明的是，岛区和桥区之间的各膜层的侧壁包括位于岛区的各膜层的侧壁和位于桥区的各膜层的侧壁。
在位于岛区的各膜层的侧壁上沿岛区指向桥区，依次层叠设置第一电极层31、光电结构层32和第二电极层33，和/或，在位于桥区的各膜层的侧壁上沿桥区指向岛区，依次层叠设置第一电极层31、光电结构层32和第二电极层33。
本公开实施例可以利用第一薄膜晶体管T1的漏极T14复用为第一电极层31；或者，第一薄膜晶体管T1的栅极T12复用为第一电极层31；或者，第三电极层41复用为第一电极层31。具体结构连接实例可以参见上述溶液法对应的显示基板100的各个结构，重复部分再次不在赘述。
如图12所示，以图5所示的驱动电路为例，第一薄膜晶体管T1的漏极T14与第一电极层31电连接，且第一薄膜晶体管T1的漏极T14复用为第一电极层31。
在一些示例中，图13为本公开实施例提供的另一种光电传感器位于岛区和桥区之间的各膜层的侧壁的结构示意图，如图13所示，孔区的过孔位于岛区和桥区之间；光电传感器03包括多级光电结构；多级光电结构位于岛区和桥区之间的各膜层的侧壁；第i级光电结构的第一子光电结构与第i-1级光电结构的第二子光电结构连接；第i级光电结构的第二子光电结构与第i+1级光电结构的第一子光电结构连接；0＜i≤N，N为大于或等于2的正整数；第i级光电结构的第一子光电结构与第i-1级光电结构的第二子光电结构之间的夹角位于85°～105°之间；第i级光电结构的第二子光电结构与第i+1级光电结构的第一子光电结构之间的夹角范围位于85°～105°之间；第i级光电结构的第一子光电结构与第i级光电结构的第二子光电结构之间的夹角位于85°～105°之间。
示例性的，为了便于制备，第一子光电结构与第二子结构之间的夹角可以设置为90°。当然，本领域人员应该知道子光电结构之间所呈拐角可以位于，90°拐角所在误差允许的范围内。
多级光电结构组成阶梯状的光电结构，此时位于岛区和桥区之间的各膜层的侧壁同样设置为阶梯状结构，以适配阶梯状的多级光电结构。
本公开实施例中，在位于岛区和桥区之间的各膜层的侧壁上具有较大的斜坡或者阶梯状，能够增大光电传感器03面积，增大信号强度，且不占用电路层02的面积，进而提高显示分辨率和开口率。
在一些示例中，电路层02背离衬底基板01一侧设置有发光层；发光层包括第一空穴传输层HTL1和第一激子阻挡层ETL1；光电结构层32包括沿第一电极层31指向第二电极层33，依次叠层设置的第二空穴传输层HTL2、第二激子阻挡层ETL2和光电材料层(也即OPD材料层)；第一空穴传输层HTL1与第二空穴传输层HTL2连接，且第一空穴传输层HTL1复用为第二空穴传输层HTL2；第一激子阻挡层ETL1与第二激子阻挡层ETL2连接，且第一激子阻挡层ETL1复用为第二激子阻挡层ETL2。
发光层中的第一空穴传输层HTL1和第一激子阻挡层ETL1，沿第三电极层指向第四电极层方向上依次叠置。
如图12所示，光电结构层32中的第二空穴传输层HTL2、第二激子阻挡层ETL2和光电材料层，共同组成了光电二极管PIN和电容C。
这里，第一空穴传输层HTL1复用为第二空穴传输层HTL2、第一激子阻挡层ETL1复用为第二激子阻挡层ETL2，能够节省设备和材料等成本。
在一些示例中，显示基板100的外侧，也即各个位于岛区和桥区各个膜层的外壁，设置封装膜层05。封装膜层05例如四氟乙烯TFE材料的膜层。
基于同一发明构思，本公开实施例中还提供了一种显示基板100的制备方法，由于本公开实施例中显示基板100的制备方法所解决问题的原理与本公开实施例上述显示基板100相似，因此显示基板100的制备方法中显示基板100的各个结构可以参见上述实施例提供的显示基板100，重复之处不再赘述。
一种显示基板100的制备方法，其中，显示基板100具有岛区、孔区和桥区，显示基板100的制备方法包括：在衬底基板01上形成电路层02；在电路层02上形成位于岛区的驱动电路、以及位于孔区的过孔；在电路层02上还形成与驱动电路电连接的至少一个光电传感器03；光电传感器03包括叠层设置的第一电极层31、光电结构层32和第二电极层33；光电传感器03位于岛区，且光电传感器03的第一电极层31、光电结构层32和第二电极层33沿岛区指向桥区的方向上依次设置；和/或，光电传感器03位于桥区，且光电传感器03的第一电极层31、光电结构层32和第二电极层33沿桥区指向岛区的方向上依次设置。
本公开实施例，将光电传感器03集成到位于可拉伸岛区和/或桥区的显示基板100内，拉伸显示基板100，光电传感器03能够利用孔区内过孔Via0经拉伸变化后的光照变化，实现拉伸状态监测，可用于可拉伸显示，电子皮肤等显示。另外，光电传感器03中第一电极层31、光电结构层32和第二电极层33，沿岛区和桥区之间的指向层叠设置，也即光电传感器03各结构横向排布，能够降低占用面积，进而提高显示分辨率，提高开口率。
在一些示例中，以溶液法制备光电传感器03，为了进一步清楚的描述每一膜层的制备，以图5的驱动电路为例，下面以步骤S1～S15进行详细阐述，图14a～图14o为本公开实施例提供的显示基板的制备流程示意图：
S1、在衬底基板01上形成缓冲层21，并在刻蚀位于孔区的缓冲层21，形成贯穿缓冲层21的过孔Via0，如图14a所示。
在一些示例中，衬底基板01包括玻璃子基底11和柔性子基底12，孔区在衬底基板01上的正投影所在区域，形成贯穿柔性子基底12的过孔，并在贯穿柔性子基底的过孔内填充低模量材料13。
可以采用化学气相沉积(Chemical Vapor Deposition，CVD)或原子层沉积(Atomic Layer Deposition，ALD)的方式，沉积缓冲层21。
需要说明的是，在衬底基板01上，位于岛区和桥区的缓冲层21同时制备。
S2、在缓冲层21背离衬底基板01一侧形成第一薄膜晶体管T1的有源层T11和第二薄膜晶体管T2的有源层T21，如图14b所示。
具体地，首先，在衬底基板01上沉积一层半导体层；之后，在该半导体层背离衬底基板01一侧涂覆光刻胶并进行曝光、显影、刻蚀、剥离等工艺制备，得到第一薄膜晶体管T1的有源层T11和第二薄膜晶体管T2的有源层T21。半导体层可以采用CVD或ALD的方式，在衬底基板01上进行沉积。
S3、在第一薄膜晶体管T1的有源层T11背离衬底基板01一侧形成第一绝缘层22(也即第一栅绝缘层)，并在第一薄膜晶体管T1的有源层T11的源区T11a和漏区T11b正投影所在区域，形成贯穿第一绝缘层22的第一连接过孔Via1和第二连接过孔Via2；在第二薄膜晶体管T2的有源层T21的源区T21a和漏区T21b正投影所在区域，形成贯穿第一绝缘层22的第四连接过孔Via4和第五连接过孔Via5，如图14c所示。
第一绝缘层22可以为第一栅绝缘层GI1，用于保护第一薄膜晶体管T1的有源层T11。
由于多层绝缘层具有较深的深度，一次贯穿多层绝缘层进行打孔工艺较难，因此，本公开实施例采取同一连接过孔分批次打通的方式。一种情况，为了降低打孔工艺难度，在每沉积一层绝缘层的情况下，贯穿该绝缘层形成连接过孔的子连接过孔，例如，在沉积一层第一栅绝缘层GI1后，在第一薄膜晶体管T1的有源层T11的源区T11a和漏区T11b正投影所在区域，形成贯穿第一绝缘层22的第一连接过孔Via1和第二连接过孔Via2。另一种情况，针对贯穿多层绝缘层的连接过孔，为了降低打孔工艺难度，同时，也为了减少打孔次数，提高显示基板100的制备效率。在沉积两层或两层以上绝缘层之后，再执行打孔制备过程。具体打孔制备过程可以参照上述每沉积一层绝缘层执行的打孔过程。
需要说明的是，在衬底基板01上，位于岛区和桥区的第一绝缘层22同时制备。
S4、在第一绝缘层22背离衬底基板01一侧形成第一薄膜晶体管T1的栅极T12和第二薄膜晶体管T2的栅极T22，且第一薄膜晶体管T1的栅极T12与第一薄膜晶体管T1的有源层T11在衬底基板01上的正投影交叠；第二薄膜晶体管T2的栅极T22与第二薄膜晶体管T2的有源层T21在衬底基板01上的正投影交叠，如图14d。
本步骤沉积第一薄膜晶体管T1的栅极的实施，参见S2沉积第一薄膜晶体管T1的有源层T11的实施，具体制备原理不再赘述。
S5、在第一薄膜晶体管T1的栅极T12背离衬底基板01的一侧形成第二栅绝缘层GI2，并在第一薄膜晶体管T1的有源层T11的源区T11a和漏区T11b正投影所在区域，形成贯穿第二栅绝缘层GI2的第一连接过孔Via1和第二连接过孔Via2；在第二薄膜晶体管T2的有源层T21的源区T21a和漏区T21b正投影所在区域，形成贯穿第二栅绝缘层GI2的第四连接过孔Via4和第五连接过孔Via5，如图14e所示。
第二栅绝缘层GI2用于保护第一薄膜晶体管T1的栅极T12和第二薄膜晶体管T2的栅极T22。
S6、在第二栅绝缘层GI2背离衬底基板01的一侧形成层间绝缘层ILD，并在第一薄膜晶体管T1的有源层T11的源区T11a和漏区T11b正投影所在区域，形成贯穿层间绝缘层ILD的第一连接过孔Via1和第二连接过孔Via2；在第二薄膜晶体管T2的有源层T21的源区T21a和漏区T21b正投影所在区域，形成贯穿层间绝缘层ILD的第四连接过孔Via4和第五连接过孔Via5，如图14f所示。
S7、在层间绝缘层ILD背离衬底基板01的一侧形成第一薄膜晶体管T1的源极T13和漏极T14，以及形成第二薄膜晶体管T2的源极T23和漏极T24，其中，第一薄膜晶体管T1的源极T13通过第一连接过孔Via1与第一薄膜晶体管T1的源区T11a电连接，第一薄膜晶体管T1的漏极T14通过第二连接过孔Via2与第一薄膜晶体管T1的漏区T11b电连接；第二薄膜晶体管T2的源极T23通过第四连接过孔Via4与第二薄膜晶体管T2的源区T21a电连接，第二薄膜晶体管T2的漏极T24通过第五连接过孔Via5与第二薄膜晶体管T2的漏区T21b电连接，如图14g所示。
本步骤沉积第一薄膜晶体管T1的源极T13和漏极T14的实施，参见S2沉积第一薄膜晶体管T1的有源层T11的实施，具体制备原理不再赘述。
S8、在第一薄膜晶体管T1的源极T13和漏极T14背离衬底基板01一侧形成钝化层PVX，如图14h所示。
钝化层PVX用于保护第一薄膜晶体管T1的源极T13和漏极T14。
S9、在钝化层PVX背离衬底基板01一侧形成第一平坦层PLN1，并在第一薄膜晶体管T1的源极T13和漏极T14的正投影所在区域，形成贯穿第一平坦层PLN1的第一连接过孔Via1和第二连接过孔Via2，如图14i所示。
需要说明的是，在衬底基板01上，位于岛区和桥区的第一平坦层PLN1同时制备。
S10、在第一平坦层PLN1背离衬底基板01一侧形成第一薄膜晶体管T1的源极T13和漏极T14，其中，第一薄膜晶体管T1的源极T13通过第一连接过孔Via1与位于钝化层PVX处的第一薄膜晶体管T1的源极T13电连接，第一薄膜晶体管T1的漏极T14通过第二连接过孔Via2与位于钝化层PVX处的第一薄膜晶体管T1的漏极T14电连接；另外，第一薄膜晶体管T1的漏极T14复用为光电传感器03的第一电极层31。
此时，光电传感器03位于第一平坦层PLN1背离衬底基板01的一侧，也即与下述第二平坦层PLN2同层，如图14j所示。
S11、在S10中制备的第一薄膜晶体管T1的源极T13和漏极T14背离衬底基板01的一侧形成第二平坦层PLN2，并在第二平坦层PLN2上曝光刻蚀图形化排版后，留出光电传感器03待涂布的光电结构层32的过孔321以及第二电极层33的过孔331,如图14k所示。
在S14制备发光器件的同时，在预留的过孔内涂布光电传感器03的光电结构层32，光电结构层32包括第二空穴传输层HTL2、光电材料层(OPD材料)和第二激子阻挡层ETL2，其中，第二激子阻挡层也可以为油墨材料，可以直接油墨打印排版，之后，进行涂光刻胶布，氧气刻蚀排版，最后沉积ITO或Mg或Ag材料作为第二电极层33。
需要说明的是，在衬底基板01上，位于岛区和桥区的第二平坦层PLN2同时制备；同时，分别在岛区和桥区制备光电传感器03。
S12、在S10中制备的第二薄膜晶体管T2的源极T23正投影所在区域形成贯穿第二平坦层PLN2的第六连接过孔Via6，并在第二平坦层PLN2背离衬底基板01一侧形成发光器件的第三电极层41，该第三电极层41通过第六连接过孔Via6与第二薄膜晶体管T2的源极T23电连接，如图14l所示。
S13、在第二平坦层PLN2背离衬底基板01一侧形成像素界定层PDL，并在设定位置形成开槽，如图14m所示。
需要说明的是，仅在位于岛区的第二平坦层PLN2背离衬底基板01一侧形成像素界定层PDL。
S14、在像素界定层PDL背离衬底基板01一侧形成发光器件的发光层42，如图14n所示。
发光器件04包括第三电极层41、第四电极层43和发光层42。第三电极层41为阳极，第四电极层43为阴极，发光层42包括第一空穴传输层HTL1和第一激子阻挡层ETL1，其中，在像素界定层PDL背离衬底基板01一侧依次沉积第一空穴传输层HTL1、第一激子阻挡层ETL1和第四电极层43，第一空穴传输层HTL1复用为第二空穴传输层HTL2，第一激子阻挡层ETL1复用为第二激子阻挡层ETL2，而具体被复用的连接结构，图14n并未示出。
需要说明的是，在制备第一空穴传输层HTL1、第一激子阻挡层ETL1和第四电极层43时，同时涂布光电传感器03的光电结构层32和第二电极层33，具体制备过程如S11。
S15、在位于岛区和桥区各个膜层的外壁形成封装膜层05，如图14o所示。
在一些示例中，如图12所示，以蒸镀法制备光电传感器03，为了进一步清楚的描述每一膜层的制备，以图5的驱动电路为例，在按照步骤S1～S14的制备过程制备了第一薄膜晶体管T1、第二薄膜晶体管T2和发光器件04后，在位于岛区和桥区之间的各膜层的侧壁蒸镀光电传感器03。位于岛区的光电传感器03，沿岛区指向桥区依次叠置第一电极层31、第二空穴传输层HTL2(例如HTL材料)、光电材料层(例如OPD发光材料)、第二激子阻挡层ETL2(例如ETL材料)和第二电极层33。位于桥区的光电传感器03，沿桥区指向岛区依次叠置第一电极层31、第二空穴传输层HTL2、光电材料层、第二激子阻挡层ETL2和第二电极层33。
其中，第一薄膜晶体管T1的漏极T14复用为光电传感器03的第一电极层31(阳极)，发光器件04的第一空穴传输层HTL1复用为光电传感器03的第一空穴传输层HTL1，在第一空穴传输层HTL1靠近孔区过孔一侧沉积光电材料层，发光器件03的第一激子阻挡层ETL1复用为光电传感器03的第二激子阻挡层ETL2，发光器件03的第四电极层43复用为第二电极层33。
若位于岛区和桥区之间的各膜层的侧壁与衬底基板01之间呈预设倾角，则蒸镀形成的光电传感器03为大斜坡状；若位于岛区和桥区之间的各膜层的侧壁为阶梯状，则蒸镀形成的光电传感器03为阶梯状，具体可以参见上述实施例中光电传感器03为阶梯状结构的实施例，具体如图13所示。
基于同一发明构思，本公开实施例中还提供了一种显示装置，包括上述实施例中的显示基板100。由于本公开实施例中显示装置所解决问题的原理与本公开实施例上述显示基板100相似，因此显示装置中包含的显示基板100的各个结构可以参见上述实施例提供的显示基板100，重复之处不再赘述。
可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。

Claims (15)

1.一种显示基板，其具有岛区、孔区和桥区；所述显示基板包括衬底基板，设置在衬底基板上的电路层；
所述电路层包括位于所述岛区的驱动电路、位于所述孔区的过孔；所述电路层还包括与所述驱动电路电连接的至少一个光电传感器；所述光电传感器包括叠层设置的第一电极层、光电结构层和第二电极层；
所述光电传感器位于所述岛区，且所述光电传感器的所述第一电极层、所述光电结构层和所述第二电极层沿所述岛区指向所述桥区的方向上依次设置；和/或，所述光电传感器位于所述桥区，且所述光电传感器的所述第一电极层、所述光电结构层和所述第二电极层沿所述桥区指向所述岛区的方向上依次设置。
2.根据权利要求1所述的显示基板，其中，所述驱动电路包括用于驱动所述光电传感器的第一薄膜晶体管，所述第一薄膜晶体管的漏极与所述光电传感器的第一电极层电连接，且所述第一薄膜晶体管的漏极复用为所述第一电极层。
3.根据权利要求1所述的显示基板，其中，所述驱动电路包括用于驱动所述光电传感器的第一薄膜晶体管，所述第一薄膜晶体管的栅极与所述光电传感器的第一电极层电连接，且所述第一薄膜晶体管的栅极复用为所述第一电极层。
4.根据权利要求1所述的显示基板，其中，所述电路层背离所述衬底基板一侧设置有发光器件；所述发光器件包括第三电极层、第四电极层，以及设置在所述第三电极层和所述第四电极层之间的发光层；
所述第三电极层复用为所述第一电极层，所述第四电极层复用为所述第二电极层。
5.根据权利要求1-4中任一项所述的显示基板，其中，所述光电传感器位于所述岛区；所述电路层包括位于岛区的第一薄膜晶体管，位于所述岛区且依次设置在所述衬底基板上的缓冲层、第一绝缘层、第二绝缘层和第三绝缘层；
所述第一薄膜晶体管包括有源层、栅极、源极和漏极；所述有源层设置在所述缓冲层背离所述衬底基板的一侧；所述栅极设置在所述第一绝缘层背离所述衬底基板的一侧，且所述栅极与所述有源层在所述衬底基板上正投影至少部分交叠；所述源极和所述漏极设置在所述第二绝缘层背离所述衬底基板的一侧，所述源极通过第一连接过孔与所述有源层的源区电连接，所述漏极通过第二连接过孔与所述有源层的漏区电连接；
所述光电传感器与所述第一绝缘层、所述第二绝缘层或所述第三绝缘层中的任意一层同层；或者，所述光电传感器位于所述第一绝缘层、所述第二绝缘层和所述第三绝缘层中的任意相邻两层之间。
6.根据权利要求5所述的显示基板，其中，所述第一电极层包括第一子结构、第二子结构以及连接所述第一子结构和第二子结构的第三子结构；
所述第一子结构、所述第三子结构和所述第二子结构沿所述衬底基板指向所述电路层的方向依次设置。
7.根据权利要求6所述的显示基板，其中，所述第一子结构和第二子结构为梯形结构；第三子结构为长方形结构。
8.根据权利要求6所述的显示基板，其中，所述第二子结构和所述第三子结构，与所述第一薄膜晶体管的漏极电连接，且所述第一薄膜晶体管的漏极复用为所述第二子结构和所述第三子结构；所述第一子结构与第三电极层电连接，且所述第三电极层复用为所述第一子结构。
9.根据权利要求5所述的显示基板，其中，所述第一电极层设置为长方形结构。
10.根据权利要求1-3中任一项所述的显示基板，其中，所述光电传感器位于所述桥区；所述电路层包括位于所述桥区且依次设置在所述衬底基板上的缓冲层、第一绝缘层和第三绝缘层；
所述光电传感器与所述第一绝缘层或所述第三绝缘层同层；或者，所述光电传感器位于所述第一绝缘层与所述第三绝缘层之间。
11.根据权利要求10所述的显示基板，其中，所述驱动电路包括用于驱动所述光电传感器的第一薄膜晶体管；所述第一绝缘层上设置第三连接过孔；
所述第一薄膜晶体管的漏极通过所述第三连接过孔与所述第一电极层电连接，且所述第一薄膜晶体管的漏极复用为所述第一电极层；或者，所述第一薄膜晶体管的栅极通过第三连接过孔与所述第一电极层电连接，且所述第一薄膜晶体管的栅极复用为所述第一电极层。
12.根据权利要求1-4中任一项所述的显示基板，其中，所述孔区的过孔位于所述岛区和所述桥区之间；所述光电传感器位于所述岛区和所述桥区之间的各膜层的侧壁；所述侧壁与所述衬底基板呈预设倾角。
13.根据权利要求1-4中任一项所述的显示基板，其中，所述孔区的过孔位于所述岛区和所述桥区之间；所述光电传感器包括多级光电结构；所述多级光电结构位于所述岛区和所述桥区之间的各膜层的侧壁；
第i级光电结构的第一子光电结构与第i-1级光电结构的第二子光电结构连接；所述第i级光电结构的第二子光电结构与第i+1级光电结构的第一子光电结构连接；0＜i≤N，N为大于或等于2的正整数；
所述第i级光电结构的第一子光电结构与所述第i-1级光电结构的第二子光电结构之间的夹角范围位于85°～105°之间；所述第i级光电结构的第二子光电结构与所述第i+1级光电结构的第一子光电结构之间的夹角范围位于85°～105°之间；所述第i级光电结构的第一子光电结构与所述第i级光电结构的第二子光电结构之间的夹角范围位于85°～105°之间。
14.一种显示基板的制备方法，其中，所述显示基板具有岛区、孔区和桥区，所述显示基板的制备方法包括：
在衬底基板上形成电路层；在所述电路层上形成位于所述岛区的驱动电路、以及位于所述孔区的过孔；
在所述电路层上还形成与所述驱动电路电连接的至少一个光电传感器；所述光电传感器包括叠层设置的第一电极层、光电结构层和第二电极层；
所述光电传感器位于所述岛区，且所述光电传感器的所述第一电极层、所述光电结构层和所述第二电极层沿所述岛区指向所述桥区的方向上依次设置；和/或，所述光电传感器位于所述桥区，且所述光电传感器的所述第一电极层、所述光电结构层和所述第二电极层沿所述桥区指向所述岛区的方向上依次设置。
15.一种显示装置，其中，包括如权利要求1～13中任一项所述的显示基板。
CN202210704395.8A 2022-06-21 2022-06-21 显示基板及其制备方法、显示装置 Pending CN115241239A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210704395.8A CN115241239A (zh) 2022-06-21 2022-06-21 显示基板及其制备方法、显示装置
PCT/CN2023/097074 WO2023246437A1 (zh) 2022-06-21 2023-05-30 显示基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210704395.8A CN115241239A (zh) 2022-06-21 2022-06-21 显示基板及其制备方法、显示装置

Publications (1)

Publication Number Publication Date
CN115241239A true CN115241239A (zh) 2022-10-25

Family

ID=83669492

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210704395.8A Pending CN115241239A (zh) 2022-06-21 2022-06-21 显示基板及其制备方法、显示装置

Country Status (2)

Country Link
CN (1) CN115241239A (zh)
WO (1) WO2023246437A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023246437A1 (zh) * 2022-06-21 2023-12-28 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
WO2024103316A1 (zh) * 2022-11-16 2024-05-23 京东方科技集团股份有限公司 显示面板及终端设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102255198B1 (ko) * 2014-08-12 2021-05-25 삼성디스플레이 주식회사 스트레처블 기판 및 이를 구비한 유기 발광 표시 장치
CN110854166A (zh) * 2019-10-28 2020-02-28 武汉华星光电半导体显示技术有限公司 可拉伸有机发光二极管显示面板
CN112230799B (zh) * 2020-10-15 2024-03-08 京东方科技集团股份有限公司 可拉伸显示面板及显示设备
CN112563308B (zh) * 2020-11-06 2024-03-01 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN115241239A (zh) * 2022-06-21 2022-10-25 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023246437A1 (zh) * 2022-06-21 2023-12-28 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
WO2024103316A1 (zh) * 2022-11-16 2024-05-23 京东方科技集团股份有限公司 显示面板及终端设备

Also Published As

Publication number Publication date
WO2023246437A1 (zh) 2023-12-28

Similar Documents

Publication Publication Date Title
KR102624153B1 (ko) 표시 패널 및 이를 포함하는 표시 장치
JP7203763B2 (ja) 表示基板及びその製造方法、表示装置
TWI581420B (zh) 有機發光顯示設備及其製造方法
US20230145922A1 (en) Display substrate, preparation method thereof and display device
CN110416269B (zh) 一种显示面板和显示面板的制作方法
KR102111562B1 (ko) 표시 장치
CN115241239A (zh) 显示基板及其制备方法、显示装置
CN112186023B (zh) 一种显示基板及其制备方法、显示装置
US7224115B2 (en) Display apparatus and method of manufacturing the same
CN110211975A (zh) 一种阵列基板、显示面板、显示装置
JP7416940B2 (ja) ディスプレイパネル、フレキシブルディスプレイ、電子デバイスおよびディスプレイパネルの製造方法
KR20150043970A (ko) 가요성 유기 발광 표시 장치 및 그 제조 방법
KR20190064716A (ko) 디스플레이 장치 및 그 제조 방법
US20230006178A1 (en) Display panel, display apparatus, and method for manufacturing display panel
TW201440281A (zh) 可撓式顯示裝置及製造可撓式顯示裝置之方法
KR20160093749A (ko) 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
JP7448564B2 (ja) 表示基板及びその製造方法、表示装置
KR20160106848A (ko) 유기 발광 표시 장치 및 그 제조 방법
WO2021164645A1 (zh) 显示基板及显示装置
WO2021077332A1 (zh) 显示基板及其制备方法、显示装置
CN218918892U (zh) Led显示面板、显示屏和电子设备
CN114039015B (zh) 显示面板及显示装置
KR100669774B1 (ko) 평판표시장치 및 그의 제조방법
CN115516641B (zh) 显示基板及其制作方法、显示装置
KR20240015220A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination