CN115241048A - 半导体器件的制作方法以及半导体器件 - Google Patents
半导体器件的制作方法以及半导体器件 Download PDFInfo
- Publication number
- CN115241048A CN115241048A CN202211124191.3A CN202211124191A CN115241048A CN 115241048 A CN115241048 A CN 115241048A CN 202211124191 A CN202211124191 A CN 202211124191A CN 115241048 A CN115241048 A CN 115241048A
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- protective layer
- epitaxial layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 80
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 239000010410 layer Substances 0.000 claims abstract description 316
- 239000000758 substrate Substances 0.000 claims abstract description 306
- 239000011241 protective layer Substances 0.000 claims abstract description 146
- 238000002360 preparation method Methods 0.000 claims abstract description 80
- 238000000137 annealing Methods 0.000 claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 24
- 238000002161 passivation Methods 0.000 claims description 15
- 238000005468 ion implantation Methods 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 238000004380 ashing Methods 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000000227 grinding Methods 0.000 description 13
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 11
- 229910010271 silicon carbide Inorganic materials 0.000 description 11
- 230000007547 defect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000001534 heteroepitaxy Methods 0.000 description 3
- 238000001657 homoepitaxy Methods 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 244000017020 Ipomoea batatas Species 0.000 description 1
- 235000002678 Ipomoea batatas Nutrition 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000002546 full scan Methods 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- -1 region Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本申请提供了一种半导体器件的制作方法以及半导体器件，该方法包括：首先，提供包括依次层叠的第一保护层、第一外延层、预备衬底、第二外延层以及第二保护层的基底；然后，在预定温度下，对基底进行退火处理；之后，去除退火处理后的第一保护层以及第二保护层，并在第一外延层的远离预备衬底的表面上形成第一器件结构；之后，沿着预备衬底中的预定平面分离预备衬底，以将预备衬底分离为第一衬底以及第二衬底，第一衬底、第一外延层以及第一器件结构形成第一目标结构，其中，预定平面的延伸方向垂直于预备衬底的厚度方向；最后，在第二外延层的远离第二衬底的表面上形成第二器件结构，得到第二目标结构。保证了半导体器件的衬底利用率较高。
Description
技术领域
本申请涉及半导体领域，具体而言，涉及一种半导体器件的制作方法以及半导体器件。
背景技术
目前半导体的衬底减薄过程主要有以下情况，第一，主要在器件制造工艺之后进行减薄工艺，其中，减薄从实施效率上通常会选择砂轮研磨的方式，在实际研磨过程中，减薄使用砂轮，过程中晶圆所受应力较大，碎片的风险较高，成品形貌差，通常会在晶圆正面进行保护，如粘附托盘、蓝膜或UV膜等，砂轮在研磨背面时会施加纵向切向力，不可避免的造成晶圆正面器件的损伤，降低成品率；第二，随着碳化硅减薄技术的提升，出现了将晶圆减薄步骤提前的制造方法，但是，由于减薄会造成碳化硅晶圆内部应力积压，接续的高温退火工序会导致应力释放造成基板翘曲，在其后的光刻工序中会由于TTV（Total ThicknessVariation，整体平整度）及LTV（Local Thickness Variation，区域平整度）前后差异过大导致与减薄前的图形难以完全匹配，对于小线条影响尤其显著，致使成品率下降，另外，减薄造成的基板TTV与LTV显著提升本身就是对光刻工序的巨大挑战。
另外，衬底材料从500μm（射频领域）/350μm（功率领域）至100μm-150μm过程中，均需要大量研磨，一方面，衬底材料不能重复利用，造成材料浪费；另一方面，晶圆减除的厚度较大，时间较长，通常需要3-5小时以上，效率低下。
在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
发明内容
本申请的主要目的在于提供一种半导体器件的制作方法以及半导体器件，以解决现有技术中的衬底利用率较低的问题。
根据本发明实施例的一个方面，提供了一种半导体器件的制作方法，所述方法包括：提供基底，所述基底包括依次层叠的第一保护层、第一外延层、预备衬底、第二外延层以及第二保护层；在预定温度下，对所述基底进行第一预定处理，所述第一预定处理包括退火处理；去除所述第一预定处理后的所述第一保护层以及所述第二保护层，并在所述第一外延层的远离所述预备衬底的表面上形成第一器件结构；沿着所述预备衬底中的预定平面分离所述预备衬底，以将所述预备衬底分离为第一衬底以及第二衬底，所述第一衬底、所述第一外延层以及所述第一器件结构形成第一目标结构，所述预定平面的延伸方向垂直于所述预备衬底的厚度方向；在所述第二外延层的远离所述第二衬底的表面上形成第二器件结构，得到第二目标结构。
可选地，提供基底，包括：提供依次层叠的第三保护层、所述第一外延层以及所述预备衬底，所述第三保护层的材料与所述第一保护层的材料不同；在所述预备衬底的远离所述第一外延层的表面上形成所述第二外延层；在所述第二外延层的远离所述预备衬底的表面上形成所述第二保护层；去除所述第三保护层，并在所述第一外延层的远离所述预备衬底的表面上形成所述第一保护层。
可选地，去除所述第一预定处理后的所述第一保护层以及所述第二保护层，并在所述第一外延层的远离所述预备衬底的表面上形成第一器件结构，包括：去除所述第一保护层以及所述第二保护层；在所述第二外延层的远离所述预备衬底的表面上形成第四保护层，所述第四保护层与所述第一保护层的材料不同；在所述第一外延层的远离所述预备衬底的表面上形成所述第一器件结构。
可选地，沿着所述预备衬底中的预定平面分离所述预备衬底，以将所述预备衬底分离为第一衬底以及第二衬底，包括：使用激光透过所述第四保护层以及所述第二外延层，聚焦在所述预备衬底中的所述预定平面，使得所述预备衬底中的所述预定平面周围形成改质层；以所述改质层为界限分离所述预备衬底，得到所述第一衬底以及所述第二衬底。
可选地，所述第三保护层以及所述第四保护层的材料分别包括氧化硅、氮化硅以及多晶硅中至少之一。
可选地，所述第三保护层以及所述第四保护层的厚度范围分别为100nm-300nm。
可选地，去除所述第三保护层，并在所述第一外延层的远离所述预备衬底的表面上形成所述第一保护层，包括：去除所述第三保护层；通过离子注入，在所述第一外延层中形成多个间隔设置的第一掺杂区域；在所述第一外延层的远离所述预备衬底的表面上形成所述第一保护层，所述第一保护层与所述第一掺杂区域接触。
可选地，在所述第一外延层的远离所述预备衬底的表面上形成所述第一器件结构，包括：在所述第一外延层的远离所述预备衬底的表面上形成第一预备介质层；去除部分所述第一预备介质层，得到第一凹槽，所述第一凹槽使得多个所述第一掺杂区域裸露，剩余的所述第一预备介质层形成第一介质层；在所述第一介质层的部分裸露表面以及所述第一凹槽中形成第一金属层；在所述第一介质层的裸露表面以及所述第一金属层的部分裸露表面上形成间隔设置的第一钝化层。
可选地，在所述预备衬底的远离所述第一外延层的表面上形成所述第二外延层之后，在所述第二外延层的远离所述预备衬底的表面上形成所述第二保护层之前，所述方法还包括：通过离子注入，在所述第二外延层中形成多个间隔设置的第二掺杂区域，所述第二保护层与所述第二掺杂区域接触。
可选地，在所述第二外延层的远离所述第二衬底的表面上形成第二器件结构，得到第二目标结构，包括：对所述第二衬底进行第二预定处理，使得第二衬底的厚度在预定范围内，所述第二预定处理包括减薄处理；在所述第二外延层的远离所述第二衬底的表面上形成第二预备介质层；去除部分所述第二预备介质层，得到第二凹槽，所述第二凹槽使得多个所述第二掺杂区域裸露，剩余的所述第二预备介质层形成第二介质层；在所述第二介质层的部分裸露表面以及所述第二凹槽中形成第二金属层；在所述第二介质层的裸露表面以及所述第二金属层的部分裸露表面上形成间隔设置的第二钝化层；在所述第二衬底的远离所述第二外延层的表面上形成第一背面金属层。
可选地，在沿着所述预备衬底中的预定平面分离所述预备衬底，以将所述预备衬底分离为第一衬底以及第二衬底之后，所述方法包括：对所述第一衬底进行所述第二预定处理，使得所述第一衬底的厚度在所述预定范围内；在所述第一衬底的远离所述第一外延层的表面上形成第二背面金属层。
可选地，去除所述第一保护层以及所述第二保护层，包括：采用预定方式去除所述第一保护层以及所述第二保护层，所述预定方式包括氧化或者氧气等离子灰化。
可选地，所述预定温度的范围为1700℃-1900℃。
可选地，所述第一保护层以及所述第二保护层的材料包括碳。
可选地，所述第一外延层以及所述第二外延层为采用同质外延工艺或者异质外延工艺得到的。
根据本申请的另一方面，还提供了一种半导体器件，所述半导体器件为采用任一种所述的方法制作得到的。
应用本申请的技术方案，所述半导体器件的制作方法中，首先，提供包括依次层叠的第一保护层、第一外延层、预备衬底、第二外延层以及第二保护层的基底；然后，在预定温度下，对所述基底进行退火处理；之后，去除所述退火处理后的所述第一保护层以及所述第二保护层，并在所述第一外延层的远离所述预备衬底的表面上形成第一器件结构；之后，沿着所述预备衬底中的预定平面分离所述预备衬底，以将所述预备衬底分离为第一衬底以及第二衬底，所述第一衬底、所述第一外延层以及所述第一器件结构形成第一目标结构，其中，所述预定平面的延伸方向垂直于所述预备衬底的厚度方向；最后，在所述第二外延层的远离所述第二衬底的表面上形成第二器件结构，得到第二目标结构。相比现有技术中的衬底利用率较低的问题，本申请的所述半导体器件的制作方法，通过提供所述基底，且所述基底包括所述第一保护层、所述第一外延层、所述预备衬底、所述第二外延层以及所述第二保护层，即所述基底中的所述预备衬底具有双面外延层，再通过对所述基底进行所述退火处理，再通过去除所述第一保护层以及所述第二保护层，并在所述第一外延层的远离所述预备衬底的表面形成所述第一器件结构，并通过沿着所述预备衬底中的所述预定平面分离所述预备衬底，保证了可以直接通过分离所述预备衬底，得到两个较薄的衬底以及对应的外延层，再通过在所述第二外延层的远离所述第二衬底的表面上形成所述第二器件层，即一个所述预备衬底可以形成两个完整的目标结构，避免了现有技术中需要大量研磨导致衬底利用率低以及制作成本较高的问题，解决了现有技术中衬底利用率较低的问题，保证了所述半导体器件的制作过程中衬底的利用率较高，同时保证了所述半导体器件的制作成本较低。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了根据本申请的实施例的半导体器件的制作方法的流程示意图；
图2至图16分别示出了根据本申请的一种实施例的半导体器件的制作方法在各工艺步骤后得到的结构示意图；
图17示出了根据本申请的实施例的半导体器件的制作流程图。
其中，上述附图包括以下附图标记：
10、基底；20、第一器件结构；30、第一目标结构；40、第二器件结构；50、第二目标结构；60、激光；70、第一预备介质层；80、第一凹槽；90、第一介质层；100、第一金属层；101、第一保护层；102、第一外延层；103、预备衬底；104、第二外延层；105、第二保护层；106、改质层；107、第一衬底；108、第二衬底；109、第三保护层；110、第四保护层；111、第一掺杂区域；112、第二掺杂区域；120、第一钝化层；130、第二预备介质层；140、第二凹槽；150、第二介质层；160、第二金属层；170、第二钝化层；180、第一背面金属层；190、第二背面金属层。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
应该理解的是，当元件（诸如层、膜、区域、或衬底）描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
正如背景技术中所说的，现有技术中的衬底利用率较低的问题，为了解决上述问题，本申请的一种典型的实施方式中，提供了一种半导体器件的制作方法以及半导体器件。
根据本申请的一种典型的实施例，提供了一种半导体器件的制作方法。
图1是根据本申请实施例的半导体器件的制作方法的流程图。如图1所示，该方法包括以下步骤：
步骤S101，如图6所示，提供基底10，上述基底包括依次层叠的第一保护层101、第一外延层102、预备衬底103、第二外延层104以及第二保护层105；
步骤S102，在预定温度下，对上述基底进行第一预定处理，上述第一预定处理包括退火处理；
步骤S103，如图10所示，去除上述第一预定处理后的上述第一保护层以及上述第二保护层，并在上述第一外延层102的远离上述预备衬底103的表面上形成第一器件结构20；
步骤S104，如图11至图12所示，沿着上述预备衬底103中的预定平面分离上述预备衬底103，以将上述预备衬底103分离为第一衬底107以及第二衬底108，上述第一衬底107、上述第一外延层102以及上述第一器件结构20形成第一目标结构30，上述预定平面的延伸方向垂直于上述预备衬底103的厚度方向；
步骤S105，如图16所示，在上述第二外延层104的远离上述第二衬底108的表面上形成第二器件结构40，得到第二目标结构50。
上述半导体器件的制作方法中，首先，提供包括依次层叠的第一保护层、第一外延层、预备衬底、第二外延层以及第二保护层的基底；然后，在预定温度下，对上述基底进行退火处理；之后，去除上述退火处理后的上述第一保护层以及上述第二保护层，并在上述第一外延层的远离上述预备衬底的表面上形成第一器件结构；之后，沿着上述预备衬底中的预定平面分离上述预备衬底，以将上述预备衬底分离为第一衬底以及第二衬底，上述第一衬底、上述第一外延层以及上述第一器件结构形成第一目标结构，其中，上述预定平面的延伸方向垂直于上述预备衬底的厚度方向；最后，在上述第二外延层的远离上述第二衬底的表面上形成第二器件结构，得到第二目标结构。相比现有技术中的衬底利用率较低的问题，本申请的上述半导体器件的制作方法，通过提供上述基底，且上述基底包括上述第一保护层、上述第一外延层、上述预备衬底、上述第二外延层以及上述第二保护层，即上述基底中的上述预备衬底具有双面外延层，再通过对上述基底进行上述退火处理，再通过去除上述第一保护层以及上述第二保护层，并在上述第一外延层的远离上述预备衬底的表面形成上述第一器件结构，并通过沿着上述预备衬底中的上述预定平面分离上述预备衬底，保证了可以直接通过分离上述预备衬底，得到两个较薄的衬底以及对应的外延层，再通过在上述第二外延层的远离上述第二衬底的表面上形成上述第二器件层，即一个上述预备衬底可以形成两个完整的目标结构，避免了现有技术中需要大量研磨导致衬底利用率低以及制作成本较高的问题，解决了现有技术中衬底利用率较低的问题，保证了上述半导体器件的制作过程中衬底的利用率较高，同时保证了上述半导体器件的制作成本较低。
另外，由于上述基底中有上述第一保护层以及上述第二保护层，使得在上述退火过程中，不会损坏上述第一外延层以及上述第二外延层，保证了上述第一外延层以及上述第二外延层的性能较好，避免了现有技术中先减薄衬底再形成外延层并退火过程中衬底变形的问题，保证了上述半导体器件的性能较好。
具体地，上述退火过程主要用于修复上述外延层中的缺陷，而上述外延层中的缺陷是在离子注入过程中产生的，通过上述退火过程，使得上述外延层中的离子重新分布，减少上述外延层中的缺陷。
一种具体的实施例中，上述预备衬底的厚度范围为300μm-600μm，例如碳化硅衬底材料射频领域厚度为500μm、功率领域厚度为350μm，另外，上述预备衬底可选材料为硅、硅玻璃、蓝宝石等半导体材料中任何一种，优选的选择对激光透过较好的材料，厚度范围为100μm-500μm，优选的厚度范围为200μm-400μm。
为了进一步保证上述半导体器件的性能较好，根据本申请的一种具体实施例，提供基底，包括：如图2所示，提供依次层叠的第三保护层109、上述第一外延层102以及上述预备衬底103，上述第三保护层109的材料与上述第一保护层101的材料不同；如图3所示，在上述预备衬底103的远离上述第一外延层102的表面上形成上述第二外延层104；如图5所示，在上述第二外延层104的远离上述预备衬底103的表面上形成上述第二保护层105；如图5至图6所示，去除上述第三保护层109，并在上述第一外延层102的远离上述预备衬底103的表面上形成上述第一保护层101。通过提供层叠的上述第三保护层、上述第一外延层以及上述预备衬底，再在上述预备衬底的远离上述第一外延层的表面上形成上述第二外延层，使得在形成上述第二外延层的过程中，上述第三保护层可以保护上述第一外延层，再通过在上述第二外延层的远离上述预备衬底的表面上形成上述第二保护层，保证了上述第二保护层可以在后续退火过程中保护上述第二外延层，最后去除上述第三保护层，并在上述第一外延层的远离上述预备衬底的表面上形成上述第一保护层，保证了上述第一保护层可以在后续退火过程中保护上述第一外延层，进一步保证了上述半导体器件的性能较好。
具体地，上述第三保护层仅需要在形成上述第二外延层的过程中保护上述第一外延层，主要是避免划伤，而上述第一保护层与上述第二保护层主要是用于在后续高温退火过程中保护上述第一外延层以及上述第二外延层，即上述第一保护层与上述第二保护层需要选择耐高温的材料，而上述第三保护层的材料要求较低。
一种具体的实施例中，上述第一外延层以及上述第二外延层的厚度范围为2μm-500μm，优选的，当前碳化硅优选的外延层的厚度范围为5μm-15μm。
为了进一步保证上述半导体器件的性能较好，根据本申请的另一种具体实施例，去除上述第一保护层以及上述第二保护层，并在上述第一外延层的远离上述预备衬底的表面上形成第一器件结构，包括：如图6至图7所示，去除上述第一保护层101以及上述第二保护层105；如图7所示，在上述第二外延层104的远离上述预备衬底103的表面上形成第四保护层110，上述第四保护层110与上述第一保护层101的材料不同；如图10所示，在上述第一外延层102的远离上述预备衬底103的表面上形成上述第一器件结构20。通过去除上述第一保护层以及上述第二保护层，再在上述第二外延层的远离上述预备衬底的的表面上形成上诉胡第四保护层，并在上述第一外延层的远离上述预备衬底的表面上形成上述第一器件结构，保证了在形成上述第一器件结构的过程中，上述第四保护层可以保护上述第二外延层，避免上述第二外延层受到损坏，进一步保证了上述半导体器件的性能较好。
另外，通过上述第四保护层保护上述第二外延层，再通过在上诉胡第一外延层的远离上述预备衬底的表面上形成上述第一器件结构，即保证了上述第二外延层不受损坏，同时保证了可以得到上述第一外延层形成的完整的目标结构，进一步保证了上述半导体器件的制作过程中的衬底利用率较高。
具体地，上述第四保护层与上述第三保护层的材料相同。
一种具体的实施例中，上述第三保护层以及上述第四保护层可以通过两种方式形成，第一种为采用单面沉积工艺在外延层的表面上形成上述第三保护层以及上述第四保护层，第二种为采用LPCVD（Low Pressure Chemical Vapor Deposition，低压力化学气相沉积）炉管在正反两面上同时生长保护层，再采用单面清洗工艺去不需要的一面的保护层。具体地，上述第一保护层以及上述第二保护层的材料为氧化硅、氮化硅和或多晶硅中的一种或多种复合层。
为了进一步保证上述半导体器件的制作过程中的衬底利用率较高，根据本申请的又一种具体实施例，沿着上述预备衬底中的预定平面分离上述预备衬底，以将上述预备衬底分离为第一衬底以及第二衬底，包括：如图11所示，使用激光60透过上述第四保护层110以及上述第二外延层104，聚焦在上述预备衬底103中的上述预定平面，使得上述预备衬底103中的上述预定平面周围形成改质层106；如图11至图12所示，以上述改质层106为界限分离上述预备衬底103，得到上述第一衬底107以及上述第二衬底108。通过使用上述激光透过上述第四保护层以及上述第二外延层，聚焦在上述预备衬底中的上述预备平面，可以使得上述预备衬底中的上述预定平面可以形成上述改质层，即可以通过简单的工艺分离上述预备衬底，一方面，保证了上述半导体器件的制作工艺较为简单，另一方面，通过分离上述预备衬底，使得后续可以得到两个完整的目标结构，进一步保证了上述半导体器件的制作过程中的衬底利用率较高。
具体地，上述激光通过聚焦在上述预备平面，可以使得上述预备平面周围发生局部变形，形成多个裂痕等缺陷组成的上述改质层，再通过外力分离上述预备衬底，保证了可以较为简单的分离上述预备衬底。
另外，透过透明或半透明的上述第四保护层以及上述第二外延层，由于碳化硅在高温下直接由固态转化为气态，激光在碳化硅衬底指定深度聚焦位置（即上述预定平面）照射并进行全片扫描式照射，可以实现衬底切割的效果，一般激光切割聚焦面在衬底中的深度为距离衬底表面50μm-500μm，更多为100μm-300μm。具体地，例如在功率领域应用中，碳化硅衬底厚度为350μm，剥离后上述第一衬底以及上述第二衬底的厚度为100μm-200μm，优选的厚度为160μm-200μm。
一种具体的实施例中，由于上述第一外延层的远离上述预备衬底的表面上以及形成有上述第一器件结构，且上述第一器件结构不是透明结构，因此上述激光需要透过透明或半透明的上述第四保护层以及上述第二外延层，即在用激光分割上述预备衬底前，只可以形成一个上述器件结构。
根据本申请的一种具体实施例，上述第三保护层以及上述第四保护层的材料分别包括氧化硅、氮化硅以及多晶硅中至少之一。
根据本申请的另一种具体实施例，上述第三保护层以及上述第四保护层的厚度范围分别为100nm-300nm。
根据本申请的又一种具体实施例，去除上述第三保护层，并在上述第一外延层的远离上述预备衬底的表面上形成上述第一保护层，包括：如图5至图6所示，去除上述第三保护层109；如图6所示，通过离子注入，在上述第一外延层102中形成多个间隔设置的第一掺杂区域111；如图6所示，在上述第一外延层102的远离上述预备衬底103的表面上形成上述第一保护层101，上述第一保护层101与上述第一掺杂区域111接触。通过去除上述第三保护层，再通过离子注入，在上述第一外延层中形成多个间隔设置的上述第一掺杂区域，即保证了上述半导体器件可以满足其正常性能，最后在上述第一外延层的远离上诉胡预备衬底的表面上形成上述第一保护层，使得上述第一保护层可以在后续退火过程中保护上述第一外延层，进一步保证了上述半导体器件的性能较好。
具体地，上述多个间隔设置的上述第一掺杂区域主要用于形成PN结。
根据本申请的一种具体实施例，在上述第一外延层的远离上述预备衬底的表面上形成上述第一器件结构，包括：如图8所示，在上述第一外延层102的远离上述预备衬底103的表面上形成第一预备介质层70；如图9所示，去除部分上述第一预备介质层70，得到第一凹槽80，上述第一凹槽80使得多个上述第一掺杂区域111裸露，剩余的上述第一预备介质层70形成第一介质层90；如图10所示，在上述第一介质层90的部分裸露表面以及上述第一凹槽80中形成第一金属层100；如图10所示，在上述第一介质层90的裸露表面以及上述第一金属层100的部分裸露表面上形成间隔设置的第一钝化层120。通过在上述第一外延层的远离上述预备衬底的表面上形成上述第一预备介质层，再通过去除部分上述第一预备介质层，使得多个上述第一掺杂区域裸露，并在上述第一介质层的部分裸露表面以及上述第一凹槽中形成上述第一金属层，使得可以通过上述第一金属层引出上述第一掺杂区域，并通过形成上述第一钝化层，保证了可以通过设置上述第一器件结构实现上述第一掺杂区域的引出，保证了上述半导体器件的性能较好。
另外，通过形成上述第一器件结构，保证了可以形成完整的器件结构，保证了上述预备衬底可以形成两个完整的目标结构，进一步保证了上述半导体器件的制作过程中衬底的利用率较高。
根据本申请的另一种具体实施例，在上述预备衬底的远离上述第一外延层的表面上形成上述第二外延层之后，在上述第二外延层的远离上述预备衬底的表面上形成上述第二保护层之前，上述方法还包括：如图4至图5所示，通过离子注入，在上述第二外延层104中形成多个间隔设置的第二掺杂区域112，上述第二保护层105与上述第二掺杂区域112接触。通过离子注入，在上述第二外延层中形成多个间隔设置的上述第二掺杂区域，保证了上述第二外延层形成的目标结构可以实现其性能。
同样的，上述第二掺杂区域与上述第一掺杂区域具有相同的功能，用于形成PN结。
为了进一步保证上述半导体器件的制作过程中衬底的利用率较高，根据本申请的又一种具体实施例，在上述第二外延层的远离上述第二衬底的表面上形成第二器件结构，得到第二目标结构，包括：如图14所示，对上述第二衬底108进行第二预定处理，使得第二衬底108的厚度在预定范围内，上述第二预定处理包括减薄处理；如图14所示，在上述第二外延层104的远离上述第二衬底108的表面上形成第二预备介质层130；如图15所示，去除部分上述第二预备介质层130，得到第二凹槽140，上述第二凹槽140使得多个上述第二掺杂区域112裸露，剩余的上述第二预备介质层130形成第二介质层150；如图16所示，在上述第二介质层150的部分裸露表面以及上述第二凹槽140中形成第二金属层160；如图16所示，在上述第二介质层150的裸露表面以及上述第二金属层160的部分裸露表面上形成间隔设置的第二钝化层170；如图16所示，在上述第二衬底108的远离上述第二外延层104的表面上形成第一背面金属层180。通过在上述第二外延层的远离上述第二衬底的表面上形成上述第二预备介质层，再通过去除部分上述第二预备介质层，使得多个上述第二掺杂区域裸露，并在上述第二介质层的部分裸露表面以及上述第二凹槽中形成上述第二金属层，使得可以通过上述第二金属层引出上述第二掺杂区域，并通过形成上述第二钝化层，保证了可以通过设置上述第二器件结构实现上述第一掺杂区域的引出，保证了上述半导体器件的性能较好，同时，通过形成上述第二器件结构，得到完整的上述目标结构，进一步保证了上述半导体器件的制作过程中衬底的利用率较高。
具体地，通过对上述第二衬底进行上述第二预备处理，保证了上述第二衬底的厚度符合上述半导体器件的要求，即可以较为快速的得到符合厚度要求的上述第二衬底，保证上述半导体器件的制作周期较短。
一种具体的实施例中，上述第一器件结构以及上述第二器件结构的形成方式中包含介质沉积、金属引线孔刻蚀、欧姆接触制作、金属沉积和刻蚀、度化介质沉积和PAD刻蚀等方式。
根据本申请的一种具体实施例，在沿着上述预备衬底中的预定平面分离上述预备衬底，以将上述预备衬底分离为第一衬底以及第二衬底之后，上述方法包括：如图13所示，对上述第一衬底107进行上述第二预定处理，使得上述第一衬底107的厚度在预定范围内；如图13所示，在上述第一衬底107的远离上述第一外延层102的表面上形成第二背面金属层190。通过对上述第一衬底进行说甘薯第二预定处理，再通过形成上述第二背面金属层，进一步保证了上述半导体器件的性能较好。
同样的，通过对上述第一衬底进行上述第二预备处理，保证了上述第一衬底的厚度符合上述半导体器件的要求，即可以较为快速的得到符合厚度要求的上述第一衬底，进一步保证上述半导体器件的制作周期较短。
具体地，上述第二预定处理主要是通过砂轮实现，且上述预定范围为20μm-80μm，优选的减薄厚度控制在30μm-50μm，其中，砂轮的颗粒度为3000目-10000目，优选的砂轮使用5000目-8000目，保证了减薄后的衬底表面粗糙度能满足达到nm级别，保证了加工效率较高。
另外，上述第一背面金属层以及上述第二背面金属层可选用Ni作为欧姆接触金属，Al作为背面厚金属，并且在完成背面金属后，先将晶圆分割成晶粒，再进行后段封装测试。
根据本申请的另一种具体实施例，去除上述第一保护层以及上述第二保护层，包括：采用预定方式去除上述第一保护层以及上述第二保护层，上述预定方式包括氧化或者氧气等离子灰化。通过采用上述氧化或者氧气等离子灰化的方式去除上述第一保护层以及上述第二保护层，保证了可以较为简单且安全的去除上述第一保护层以及上述第二保护层，避免了上述第一外延层以及上述第二外延层的损坏，进一步保证了上述半导体器件的性能较好。
根据本申请的又一种具体实施例，上述预定温度的范围为1700℃-1900℃。
具体地，针对碳化硅器件，需要进行高温退火，退火温度范围为1700℃-1900℃。
根据本申请的一种具体实施例，上述第一保护层以及上述第二保护层的材料包括碳。
具体地，上述第一保护层与上述第二保护层为碳膜，形成方式主要为溅射，且厚度范围为10nm-100nm。
根据本申请的另一种具体实施例，上述第一外延层以及上述第二外延层为采用同质外延工艺或者异质外延工艺得到的。由于上述第一外延层以及上述第二外延层为采用同质外延工艺或者异质外延工艺得到的，保证了上述半导体器件的应用范围较广。
一种具体的实施例中，上述预备衬底两面生长的可以为同质外延，例如，SiC衬底上生长SiC外延，也可以为异质外延，例如SiC衬底上生长GaN外延。
具体地，上述半导体器件的制作过程还可以用于其它透明或半透明衬底器件制作，例如金刚石衬底、氧化稼衬底、氮化镓衬底以及磷化铟衬底等。
另外，上述半导体器件的制作过程，可以在较短的时间内，保证上述第一衬底以及上述第二衬底的厚度达到上述预定范围，保证了上述半导体器件衬底材料的电阻较低，同时由于衬底的重复利用，保证了上述半导体器件的成本较低。具体地，现有技术中衬底减薄工艺需要3H-5H，而上述的半导体器件的制作工艺中，只需要1H-2H，保证了上述半导体器件的加工效率较高以及加工成本较低。
根据本申请的一种实施例，还提供了一种半导体器件，上述半导体器件为采用任一种上述的方法制作得到的。
上述的半导体器件为采用任一种上述的方法制作得到的，相比现有技术中的衬底利用率较低的问题，本申请的上述半导体器件，通过提供上述基底，且上述基底包括上述第一保护层、上述第一外延层、上述预备衬底、上述第二外延层以及上述第二保护层，即上述基底中的上述预备衬底具有双面外延层，再通过对上述基底进行上述退火处理，再通过去除上述第一保护层以及上述第二保护层，并在上述第一外延层的远离上述预备衬底的表面形成上述第一器件结构，并通过沿着上述预备衬底中的上述预定平面分离上述预备衬底，保证了可以直接通过分离上述预备衬底，得到两个较薄的衬底以及对应的外延层，再通过在上述第二外延层的远离上述第二衬底的表面上形成上述第二器件层，即一个上述预备衬底可以形成两个完整的目标结构，避免了现有技术中需要大量研磨导致衬底利用率低以及制作成本较高的问题，解决了现有技术中衬底利用率较低的问题，保证了上述半导体器件的制作过程中衬底的利用率较高，同时保证了上述半导体器件的制作成本较低。
图17为上述半导体器件的具体制作过程，以下将进行详细说明。
提供上述基底，包括：提供依次层叠的上述第三保护层、上述第一外延层以及上述预备衬底，在上述预备衬底的远离上述第一外延层的表面上形成上述第二外延层，并通过离子注入形式形成的间隔设置的多个上述第二掺杂区域，在上述第二外延层的远离上述预备衬底的表面上形成上述第二保护层，去除上述第三保护层，通过离子注入，在上述第一外延层中形成多个间隔设置的上述第一掺杂区域，在上述第一外延层的远离上述预备衬底的表面上形成上述第一保护层；
在1700℃-1900℃温度下，对上述基底进行退火处理；
去除上述第一保护层以及上述第二保护层，在上述第二外延层的远离上述预备衬底的表面上形成上述第四保护层，再在上述第一外延层的远离上述预备衬底的表面上形成上述第一器件结构；
使用激光透过上述第四保护层以及上述第二外延层，聚焦在上述预备衬底中的上述预定平面，使得上述预备衬底中的上述预定平面周围形成改质层，以上述改质层为界限分离上述预备衬底，得到上述第一衬底以及上述第二衬底；
对上述第二衬底进行减薄处理，使得上述第二衬底的厚度在上述预定范围内，在上述第二外延层的远离上述第二衬底的表面上形成上述第二器件结构，再在上述第二衬底的远离上述第二外延层的表面上形成上述第一背面金属层，得到上述第二目标结构；
对上述第一衬底进行上述减薄处理，再在上述第一衬底的远离上述第一外延层的表面上形成上述第二背面金属层，得到上述第一目标结构；
对上述第一目标结构以及上述第二目标结构进行切割形成晶粒，再进行封装。
在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (16)
1.一种半导体器件的制作方法，其特征在于，所述方法包括：
提供基底，所述基底包括依次层叠的第一保护层、第一外延层、预备衬底、第二外延层以及第二保护层；
在预定温度下，对所述基底进行第一预定处理，所述第一预定处理包括退火处理；
去除所述第一预定处理后的所述第一保护层以及所述第二保护层，并在所述第一外延层的远离所述预备衬底的表面上形成第一器件结构；
沿着所述预备衬底中的预定平面分离所述预备衬底，以将所述预备衬底分离为第一衬底以及第二衬底，所述第一衬底、所述第一外延层以及所述第一器件结构形成第一目标结构，所述预定平面的延伸方向垂直于所述预备衬底的厚度方向；
在所述第二外延层的远离所述第二衬底的表面上形成第二器件结构，得到第二目标结构。
2.根据权利要求1所述的方法，其特征在于，提供基底，包括：
提供依次层叠的第三保护层、所述第一外延层以及所述预备衬底，所述第三保护层的材料与所述第一保护层的材料不同；
在所述预备衬底的远离所述第一外延层的表面上形成所述第二外延层；
在所述第二外延层的远离所述预备衬底的表面上形成所述第二保护层；
去除所述第三保护层，并在所述第一外延层的远离所述预备衬底的表面上形成所述第一保护层。
3.根据权利要求2所述的方法，其特征在于，去除所述第一预定处理后的所述第一保护层以及所述第二保护层，并在所述第一外延层的远离所述预备衬底的表面上形成第一器件结构，包括：
去除所述第一保护层以及所述第二保护层；
在所述第二外延层的远离所述预备衬底的表面上形成第四保护层，所述第四保护层与所述第一保护层的材料不同；
在所述第一外延层的远离所述预备衬底的表面上形成所述第一器件结构。
4.根据权利要求3所述的方法，其特征在于，沿着所述预备衬底中的预定平面分离所述预备衬底，以将所述预备衬底分离为第一衬底以及第二衬底，包括：
使用激光透过所述第四保护层以及所述第二外延层，聚焦在所述预备衬底中的所述预定平面，使得所述预备衬底中的所述预定平面周围形成改质层；
以所述改质层为界限分离所述预备衬底，得到所述第一衬底以及所述第二衬底。
5.根据权利要求3所述的方法，其特征在于，所述第三保护层以及所述第四保护层的材料分别包括氧化硅、氮化硅以及多晶硅中至少之一。
6.根据权利要求3所述的方法，其特征在于，所述第三保护层以及所述第四保护层的厚度范围分别为100nm-300nm。
7.根据权利要求3所述的方法，其特征在于，去除所述第三保护层，并在所述第一外延层的远离所述预备衬底的表面上形成所述第一保护层，包括：
去除所述第三保护层；
通过离子注入，在所述第一外延层中形成多个间隔设置的第一掺杂区域；
在所述第一外延层的远离所述预备衬底的表面上形成所述第一保护层，所述第一保护层与所述第一掺杂区域接触。
8.根据权利要求7所述的方法，其特征在于，在所述第一外延层的远离所述预备衬底的表面上形成所述第一器件结构，包括：
在所述第一外延层的远离所述预备衬底的表面上形成第一预备介质层；
去除部分所述第一预备介质层，得到第一凹槽，所述第一凹槽使得多个所述第一掺杂区域裸露，剩余的所述第一预备介质层形成第一介质层；
在所述第一介质层的部分裸露表面以及所述第一凹槽中形成第一金属层；
在所述第一介质层的裸露表面以及所述第一金属层的部分裸露表面上形成间隔设置的第一钝化层。
9.根据权利要求8所述的方法，其特征在于，在所述预备衬底的远离所述第一外延层的表面上形成所述第二外延层之后，在所述第二外延层的远离所述预备衬底的表面上形成所述第二保护层之前，所述方法还包括：
通过离子注入，在所述第二外延层中形成多个间隔设置的第二掺杂区域，所述第二保护层与所述第二掺杂区域接触。
10.根据权利要求9所述的方法，其特征在于，在所述第二外延层的远离所述第二衬底的表面上形成第二器件结构，得到第二目标结构，包括：
对所述第二衬底进行第二预定处理，使得所述第二衬底的厚度在预定范围内，所述第二预定处理包括减薄处理；
在所述第二外延层的远离所述第二衬底的表面上形成第二预备介质层；
去除部分所述第二预备介质层，得到第二凹槽，所述第二凹槽使得多个所述第二掺杂区域裸露，剩余的所述第二预备介质层形成第二介质层；
在所述第二介质层的部分裸露表面以及所述第二凹槽中形成第二金属层；
在所述第二介质层的裸露表面以及所述第二金属层的部分裸露表面上形成间隔设置的第二钝化层；
在所述第二衬底的远离所述第二外延层的表面上形成第一背面金属层。
11.根据权利要求10所述的方法，其特征在于，在沿着所述预备衬底中的预定平面分离所述预备衬底，以将所述预备衬底分离为第一衬底以及第二衬底之后，所述方法包括：
对所述第一衬底进行所述第二预定处理，使得第一衬底的厚度在所述预定范围内；
在所述第一衬底的远离所述第一外延层的表面上形成第二背面金属层。
12.根据权利要求10所述的方法，其特征在于，去除所述第一保护层以及所述第二保护层，包括：
采用预定方式去除所述第一保护层以及所述第二保护层，所述预定方式包括氧化或者氧气等离子灰化。
13.根据权利要求1所述的方法，其特征在于，所述预定温度的范围为1700℃-1900℃。
14.根据权利要求1至13中任一项所述的方法，其特征在于，所述第一保护层以及所述第二保护层的材料包括碳。
15.根据权利要求1至13中任一项所述的方法，其特征在于，所述第一外延层以及所述第二外延层为采用同质外延工艺或者异质外延工艺得到的。
16.一种半导体器件，所述半导体器件为采用权利要求1至15中任一项所述的方法制作得到的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211124191.3A CN115241048B (zh) | 2022-09-15 | 2022-09-15 | 半导体器件的制作方法以及半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211124191.3A CN115241048B (zh) | 2022-09-15 | 2022-09-15 | 半导体器件的制作方法以及半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115241048A true CN115241048A (zh) | 2022-10-25 |
| CN115241048B CN115241048B (zh) | 2022-12-09 |
Family
ID=83681512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211124191.3A Active CN115241048B (zh) | 2022-09-15 | 2022-09-15 | 半导体器件的制作方法以及半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115241048B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024183360A1 (zh) * | 2023-03-07 | 2024-09-12 | 浙江驰拓科技有限公司 | 半导体器件的制作方法以及半导体器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101174561A (zh) * | 2007-10-12 | 2008-05-07 | 衡阳晶体管有限公司 | 硅双面扩散衬底片加工方法 |
| EP2157602A1 (en) * | 2008-08-20 | 2010-02-24 | Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. | A method of manufacturing a plurality of fabrication wafers |
| CN102832104A (zh) * | 2011-06-14 | 2012-12-19 | 国际商业机器公司 | 从单个基底基板形成两个器件晶片的方法 |
-
2022
- 2022-09-15 CN CN202211124191.3A patent/CN115241048B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101174561A (zh) * | 2007-10-12 | 2008-05-07 | 衡阳晶体管有限公司 | 硅双面扩散衬底片加工方法 |
| EP2157602A1 (en) * | 2008-08-20 | 2010-02-24 | Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. | A method of manufacturing a plurality of fabrication wafers |
| CN102832104A (zh) * | 2011-06-14 | 2012-12-19 | 国际商业机器公司 | 从单个基底基板形成两个器件晶片的方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024183360A1 (zh) * | 2023-03-07 | 2024-09-12 | 浙江驰拓科技有限公司 | 半导体器件的制作方法以及半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115241048B (zh) | 2022-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7713369B2 (en) | Detachable substrate or detachable structure and method for the production thereof | |
| KR20180033153A (ko) | 복합 기판 및 복합 기판의 제조 방법 | |
| CN107112204B (zh) | 贴合式soi晶圆的制造方法 | |
| US8148240B2 (en) | Method of manufacturing semiconductor chips | |
| JP5926527B2 (ja) | 透明ｓｏｉウェーハの製造方法 | |
| EP1730790A1 (en) | Fabrication of semiconductor devices | |
| CN115241048B (zh) | 半导体器件的制作方法以及半导体器件 | |
| CN110663097B (zh) | 半导体元件基板的制造方法 | |
| CN101542759A (zh) | 半导体晶圆和半导体器件及其制作方法 | |
| US11810821B2 (en) | Semiconductor chip and method for manufacturing the same | |
| JP2020181974A (ja) | 溶融シリカカバーガラスを備える多接合型太陽電池 | |
| JP2022140396A (ja) | 炭化シリコン基板、炭化シリコンデバイス、及びその基板薄化方法 | |
| TW201003763A (en) | Wafer dicing methods | |
| US20070057275A1 (en) | Vertical light-emitting diode and method for manufacturing the same | |
| CN115497873A (zh) | 半导体器件的制作方法以及半导体器件 | |
| CN115188695A (zh) | 半导体器件的制作方法以及半导体器件 | |
| CN110690106A (zh) | 一种单晶金刚石芯片的制备方法 | |
| JP7553915B2 (ja) | 窒化ガリウム半導体装置の製造方法 | |
| WO2024128057A1 (ja) | 半導体デバイスの製造方法 | |
| CN117373912A (zh) | 一种异质衬底的制备方法及异质衬底、半导体器件 | |
| CN110534423B (zh) | 半导体器件及其制作方法 | |
| JP2010135601A (ja) | 半導体ウエハのダイシング方法 | |
| CN114823465A (zh) | 一种半导体元件的制备方法 | |
| US8658446B2 (en) | Method for fabricating semiconductor substrate for optoelectronic components | |
| CN115424971A (zh) | 一种化合物半导体晶圆的制程改进加工工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |