CN115219940A - 内存芯片的电源噪声测试方法、装置、存储介质及设备 - Google Patents

Abstract

本公开涉及集成电路技术领域，公开一种内存芯片的电源噪声测试方法、装置、存储介质及设备。该电源噪声测试方法包括：通过数据线与待测内存进行测试数据传输，其中，测试数据中对应于数据线中的目标数据线的数据位为目标电平数据，目标电平数据用于将待测内存的目标供电信号导通至接地端；获取目标数据线与待测内存的连接管脚处的电压信号；基于电压信号检测待测内存中目标供电信号产生的电源噪声。本公开测试方法一方面可以使得待测内存处于运行过程，另一方面可以使得目标供电信号产生噪声信号，并且该噪声信号被叠加在目标数据线，从而可以通过检测目标数据线上的电压信号而检测到目标供电信号所产生的电源噪声信号。

Description

内存芯片的电源噪声测试方法、装置、存储介质及设备

技术领域

本公开涉及集成电路领域，具体而言，涉及内存芯片的电源噪声测试方法、装置、存储介质及设备。

背景技术

SODIMM(Small Outline Dual In-line Memory Module)，小型双列直插式内存模块，应用在个人笔记本电脑等一些对尺寸要求较高的场合。

SDRAM芯片在运行过程中，会有动态电流的变化，从而在芯片上产生电源噪声。SDRAM芯片会被封装到Package里，导致SDRAM芯片上的电源噪声很难被量测到。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于克服上述现有技术的不足，提供内存芯片的电源噪声测试方法、装置、存储介质及设备。

根据本公开的示例性实施例，提供一种内存芯片的电源噪声测试方法，包括：通过数据线与待测内存进行测试数据传输，其中，所述测试数据中对应于所述数据线中的目标数据线的数据位为目标电平数据，所述目标电平数据用于将待测内存的目标供电信号导通至接地端；获取所述目标数据线与待测内存的连接管脚处的电压信号；基于所述电压信号检测待测内存中目标供电信号产生的电源噪声。

在一些实施例中，待测内存连接对应数据线的管脚通过上拉电阻连接目标电压端，所述目标电压端用于输出目标供电信号；所述测试数据为第一测试数据，所述目标电平信号为低电平信号。

在一些实施例中，所述通过数据线与待测内存进行测试数据传输，包括：通过数据线向待测内存写入第一测试数据。

在一些实施例中，所述获取所述目标数据线与待测内存的连接管脚处的电压信号，包括：获取所述目标数据线与待测内存的连接管脚处的第一电压信号；相应地，所述基于所述电压信号检测待测内存中目标供电信号产生的电源噪声，包括：基于所述第一电压信号的电压波动情况检测待测内存中目标供电信号产生的电源噪声。

在一些实施例中，所述基于所述第一电压信号的电压波动情况检测待测内存中目标供电信号产生的电源噪声，包括：确定所述第一电压信号的第一电压波动率；基于第一电压波动率检测待测内存中目标供电信号产生的电源噪声。

在一些实施例中，所述通过数据线向待测内存写入第一测试数据，包括：将预设的第一数据图案与第一控制数据按照位与运算后生成所述第一测试数据；通过数据线将所述第一测试数据写入待测内存，其中，所述第一控制数据中对应于目标数据线的数据位为低电平数据，且对应于其他数据线的数据位为高电平数据。

在一些实施例中，待测内部才能连接对应数据线的管脚分别通过上拉晶体管连接目标电压端和通过下拉晶体管连接接地端，所述目标电压端用于输出目标供电信号；所述测试数据包括第二测试数据，所述目标电平信号为高电平信号。

在一些实施例中，所述通过数据线与待测内存进行测试数据传输，包括：通过数据线读取待测内存中的第二测试数据。

在一些实施例中，所述获取所述目标数据线与待测内存的连接管脚处的电压信号，包括：获取所述目标数据线与待测内存的连接管脚处的第二电压信号；相应地，所述基于所述电压信号检测待测内存中目标供电信号产生的电源噪声，包括：基于所述第二电压信号的电压波动情况检测待测内存中目标供电信号产生的电源噪声。

在一些实施例中，所述基于所述第二电压信号的电压波动情况检测待测内存中目标供电信号产生的电源噪声，包括：确定所述第二电压信号的第二电压波动率；基于所述第二电压波动率检测待测内存中目标供电信号产生的电源噪声。

在一些实施例中，所述通过数据线读取待测内存中的第二测试数据，包括：将第二控制数据与预先写入待测内存的第二数据图案进行位或运算后生成所述第二测试数据；通过数据线从所述待测内存中读取所述第二测试数据；其中，所述第二控制数据对应于所述目标数据线的数据位为高电平数据，且对应于其他数据线的数据位为低电平数据。

在一些实施例中，所述方法还包括：获取对于待测内存的各信号线传输的信号完整性测试数据和/或电源完整性测试数据；基于所述信号完整性测试数据和/或所述电源完整性测试数据确定各数据线的抗干扰性；将抗干扰性最好的数据线确定为所述目标数据线。

根据本公开的第二方面，还提供一种内存芯片的电源噪声测试装置，包括：控制模块，用于通过数据线与待测内存进行测试数据传输，其中，所述数据线中的目标数据线传输的数据信号为目标电平信号，所述目标电平信号用于将待测内存的目标供电信号导通至接地端；电压获取模块，用于获取所述目标数据线与待测内存的连接管脚处的电压信号；噪声检测模块，用于基于所述电压信号检测待测内存中目标供电信号产生的电源噪声。

根据本公开的第三方面，还提供一种计算机可读存储介质，其上存储有计算机程序，其中，所述程序被处理器执行时实现本公开任意实施例所述的内存芯片的电源噪声测试。

根据本公开的第四方面，还提供一种测试设备，包括：一个或多个处理器；存储装置，用于存储一个或多个程序，当所述一个或多个程序被所述一个或多个处理器执行时，使得所述一个或多个处理器实现本公开任意实施例所述的内存芯片的电源噪声测试。

本公开电源噪声测试方法，控制设备通过数据线与待测内存进行数据传输，并控制经由目标数据线传输的数据信号为目标电平信号，该目标电平信号用于导通目标供电信号导通至接地端，由此一方面可以使得待测内存处于运行过程，具有动态电流变化的实际场景，另一方面可以使得目标供电信号产生噪声信号，并且该噪声信号被叠加在目标数据线，从而可以通过检测目标数据线上的电压信号而检测到目标供电信号所产生的电源噪声信号。本公开测试方法可以利用待测内存的既有电路结构来检测出内存芯片的目标供电信号产生的电源噪声信号，不依赖于专有的测试设备，且具有测试结果准确和操作简单的优点。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为根据本公开一种实施方式的内存芯片的电源噪声测试方法的流程图；

图2为根据本公开一种实施方式的内存接口电路示意图；

图3为根据本公开一种实施方式的第一数据图案示意图；

图4为根据本公开另一中实施方式的内存接口电路示意图；

图5为根据本公开一种实施方式的第二数据图案示意图；

图6为根据本公开一种实施方式的目标数据线上的电压信号波形图；

图7为根据本公开一种实施方式的内存芯片的电源噪声测试装置的结构框图；

图8为根据本公开一种实施方式的测试设备的结构示意图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。

SDRAM芯片在运行过程中，会有动态电流的变化，从而在芯片上产生电源噪声，SDRAM芯片被封装到Package里，导致SDRAM芯片上的电源噪声很难被量测到。

在主板上进行测量，得到的电源噪声与芯片上的电源噪声往往有很大的差异。为了提高测量精度，相关技术中，主要采用如下两种方法测量芯片上的电源噪声：

1、将内存芯片开盖，用精密探针来量测芯片上的电源噪声，该测量方法虽然能够保证测量精度，但是需要投入的成本很高，难以大规模使用。

2、设计一个特殊的package结构，将芯片上的电源pad引到一个不用的管脚，也可以测量到片内的电源噪声。该方法由于不符合芯片的datasheet的实际定义，若是用户将NC管脚接到其他信号上如GND信号上，则会发生电源和地的短路，烧毁芯片。

针对上述问题，本公开提供一种用于检测内存芯片的电源噪声的测试方法，该测试方法可以用于测试内存芯片在工作过程中目标电源网络产生的电源噪声，目标电源网络例如可以为内存的I/O操作供电的VDD电源网络。该测试方法可以由控制设备来执行，控制设备例如可以为CPU或者MCU等。图1为根据本公开一种实施方式的内存芯片的电源噪声测试方法的流程图，如图1所示，该测试方法可以包括如下步骤：

S110、通过数据线与待测内存进行测试数据传输，其中，数据线中的目标数据线传输的数据信号为目标电平信号，目标电平信号用于将待测内存的目标供电信号导通至接地端；

S120、获取目标数据线与待测内存的连接管脚处的电压信号；

S130、基于电压信号检测待测内存中目标供电信号产生的电源噪声。

本公开电源噪声测试方法，控制设备通过数据线与待测内存进行数据传输，并控制经由目标数据线传输的数据信号为目标电平信号，该目标电平信号用于导通目标供电信号导通至接地端，由此一方面可以使得待测内存处于运行过程，具有动态电流变化的实际场景，另一方面可以使得目标供电信号产生噪声信号，并且该噪声信号被叠加在目标数据线，从而可以通过检测目标数据线上的电压信号而检测到目标供电信号所产生的电源噪声信号。本公开测试方法可以利用待测内存的既有电路结构来检测出内存芯片的目标供电信号产生的电源噪声信号，不依赖于专有的测试设备，且具有测试结果准确和操作简单的优点。

下面结合附图对本公开测试方法的各步骤进行具体介绍。

在步骤S110中，通过数据线与待测内存进行测试数据传输。

其中，数据线中的目标数据线传输的数据信号为目标电平信号，目标电平信号用于将待测内存的目标供电信号导通至接地端，从而使得目标供电信号形成对地通路而产生电源噪声信号。内存通常包括多个I/O管脚，各I/O管脚通过数据线连接控制设备，相应地，与内存连接的数据线为多根数据线。目标数据线为预先选取的用于进行电源噪声检测的数据线。本公开是通过将电源噪声信号叠加到目标数据线上，从而通过检测目标数据线上的电压信号而检测出相应的电源噪声信号。

可以理解的是，所选取的目标数据线应该具有较高的抗干扰性，即受到其他的干扰较小，从而目标数据线上的电压信号能够更加真实地反映待测内存的电源噪声。在示例性实施例中，在步骤S110之前，该测试方法还可以包括如下步骤：

S101、获取对于待测内存的各信号线传输的信号完整性测试数据和/或电源完整性测试数据；

S102、基于信号完整性测试数据和/或电源完整性测试数据确定各数据线的抗干扰性；

S103、将抗干扰性最好的数据线确定为目标数据线。

可以知道的是，数据线在电路板中通过走线形成，不同数据线在电路板中的走线方式和走线结构可能均有不同，由此造成不同的数据线的抗干扰性不同。本公开通过步骤S101～S103从多根数据线中确定出目标数据线，目标数据线上传输的数据信号受到其他数据线上的数据信号的干扰较小，由此通过检测目标数据线上传输的电压信号而准确反映目标供电信号所产生的电源噪声信号。在示例性实施例中，可以通过仿真软件生成对于待测内存的信号完整性测试数据和电源完整性测试数据。当然，在其他实施例中，控制设备还可以通过其他方式来检测各数据线的抗干扰性。例如，控制设备可以通过各数据线向待测内存写入预设数据，再通过各数据线进行数据读取，通过比对读取的数据与预设数据的误码率来判断各数据线的抗干扰性等，这些都属于本公开的保护范围。

目标电平信号可以是高电平信号或者也可以是低电平信号，具体取决于待测内存的接口电路结构。下面结合附图对具有不同接口电路的内存所运行的步骤S110作进一步说明。

在示例性实施例中，图2为根据本公开一种实施方式的内存接口电路示意图，其对应的内存200例如可以为DDR4/DDR5 SDRAM(Double-Data-Rate Fourth GenerationSynchronous Dynamic Random Access Memory)，如图2所示，内存200的I/O管脚通过一上拉电阻RU连接目标电压端VDD，目标电压端VDD用于输出目标供电信号。在内存200内部，I/O管脚连接比较器的一输入端，比较器的另一输入端接收参考信号Vref。同时，在控制设备100内，连接内存200的I/O管脚的数据线通过上拉晶体管TU连接目标电压端VDD且通过下拉晶体管TD连接接地端VSS，上拉晶体管TU和下拉晶体管TD的极性相反，例如上拉晶体管TU为P型晶体管，下拉晶体管TD为N型晶体管。当下拉晶体管TD关闭，上拉晶体管TU导通时，上拉晶体管TU导通而使得数据线连接至目标电压端VDD，从而内存200的I/O管脚获取到高电平信号，该高电平信号与内存200的I/O管脚通过上拉电阻RU获取到的高电平信号等电位，从而目标电压端VDD对地断路；当上拉晶体管TU关闭，下拉晶体管TD导通时，下拉晶体管TD导通而使得数据线连接至接地端VSS，从而在内存200一侧，目标电压端VDD通过该数据线连接接地端VSS而形成对地通路，目标电压端VDD输出的目标供电信号此时耗电而产生电源噪声信号，并且电源噪声信号被叠加在该数据线上，由此通过检测该数据线上的数据信号可以获取到目标供电信号所产生的电源噪声信号。

当待测内存的I/O管脚具有图2所示的接口电路结构时，控制设备与待测内存之间传输的测试数据可以为第一测试测数据，相应地，步骤S110即为控制设备向待测内存写入该第一测试数据，以通过向待测内存写数据的操作控制待测内存处于运行状态，并且通过写不同数据而使得待测内存的工作电流动态变化。控制设备通过控制目标数据线上传输的数据为低电平数据而控制目标电压端VDD输出的目标供电信号形成对地通路而产生电源噪声信号。此时，待测内存为数据接收端，控制设备为数据发送端。

在示例性实施例中，控制设备向待测内存写入第一测试数据的步骤具体可以包括步骤而使得目标数据线上的数据为低电平数据：

S111、将预设的第一数据图案与第一控制数据按照位与运算后生成第一测试数据；

S112、通过数据线将第一测试数据写入待测内存。

其中，第一控制数据中对应于目标数据线的数据位为低电平数据，且对应于其他数据线的数据位为高电平数据。

第一数据图案包括正常翻转的“0”、“1”数据，第一控制数据中对应于目标数据线的数据位为低电平数据，第一控制数据中的其他数据位为高电平数据，从而通过第一数据图案与第一控制数据进行位与运算后，一方面保证所得到的第一测试数据中对应于目标数据线的数据为低电平数据，另一方面保证第一测试数据的其他数据位的数据保持第一数据图案中的原有数据图案。

举例而言，图3为根据本公开一种实施方式的第一数据图案示意图，如图3所示，待测内存包括8根数据线DQ0～DQ7，控制设备分别通过这8根数据线DQ向待测内存写入第一测试数据，预设的第一数据图案Pattern1例如可以为“01110111”“11010111”“10011100”……，目标数据线为第二数据线DQ1，即第一测试数据中对应于第二数据线DQ1的数据位的数据信号为0，则预设的第一控制数据例如可以为“10111111”，通过将预设的第一数据图案Pattern1与第一控制数据进行位与运算后，得到的第一测试数据为“00110111”“10010111”“10011100”……，可以看出，经由目标数据线(第二数据线)DQ1传输的数据变为“0”，并且第一测试数据中的其他数据位的数据与第一数据图案Pattern1中的原有数据对应相同，实现在控制经由目标数据线DQ1传输的数据为低电平数据的同时保证其他位的数据进行正常翻转，由此，控制设备通过向待测内存写入第一测试数据而保证目标供电信号能够产生电源噪声且控制设备能够在目标数据线DQ1上检测到电源噪声信号。应该理解的是，实际测试中使用的第一数据图案Pattern1可以具有不同表现形式，图3所示的第一数据图案Pattern1仅为示例性说明，不应理解为对本公开的限制。

在另一示例性实施例中，图4为根据本公开另一中实施方式的内存接口电路示意图，其对应的内存例如可以为LDDR4/LDDR5 SDRAM(Low Power Double Data Rate SDRAM)，如图4所示，在内存200内部，内存200的I/O管脚分别通过上拉晶体管TU连接目标电压端VDD和通过下拉晶体管TD连接接地端VSS，目标电压端VDD用于输出目标供电信号。内存200的I/O管脚通过数据线连接控制设备100的对应管脚。同时，在控制设备100内，控制设备100的对应管脚通过下拉电阻RD连接接地端VSS。如图4所示，当上拉晶体管TU导通时，目标电压端VDD通过数据线、下拉电阻RD导通与接地端VSS的连接而形成对地通路，目标电压端VDD对地耗电而产生电源噪声信号，并且该电源噪声信号被叠加在该数据线上，从而通过该数据线能够检测到内存芯片在工作过程中目标供电信号产生的电源噪声信号。而当上拉晶体管TU关闭，下拉晶体管TD导通时，目标电压端VDD对地断路而不会产生电源噪声信号。可以看出，在图4所示结构中，目标电平信号为高电平信号，即目标电压端VDD经由上拉晶体管TU和下拉电阻RD形成对地通路，在数据线上形成高电平信号。

当待测内存的I/O管脚具有图4所示的接口电路结构时，控制设备与待测内存之间传输的测试数据可以为第二测试数据，相应地，步骤S110即为控制设备通过读取待测内存内的第二测试数据，以通过读取操作控制待测内存处于运行状态，并且读取的数据不同而使得内存芯片的工作电流动态变化，控制设备通过控制经由目标数据线传输的数据信号为高电平信号而控制目标供电信号形成对地通路而产生电源噪声信号。此时，控制设备为数据接收端，待测内存为数据发送端。

在示例性实施例中，控制设备从待测内存读取第二测试数据的步骤具体可以包括：

S113、将第二控制数据与预先写入待测内存的第二数据图案进行位或运算后生成第二测试数据；

S114、通过数据线从待测内存中读取第二测试数据。

其中，第二控制数据对应于目标数据线的数据位为高电平数据，且对应于其他数据线的数据位为低电平数据。

与第一数据图案类似，第二数据图案中包括正常翻转的“0”、“1”信号，第二控制数据对应于目标数据线的数据位为高电平数据，其他数据位为低电平数据，一方面保证所得到的第二测试数据对应于目标数据线的数据为高电平数据，另一方面保证第二测试数据中的其他数据位的数据保持第二数据图案中的原有数据图案。

举例而言，图5为根据本公开一种实施方式的第二数据图案示意图，如图5所示，待测内存包括8根数据线DQ0～DQ7，控制设备分别通过这8根数据线从待测内存读取第二测试数据，预设的第二数据图案Pattern2例如可以为“10110011”“01010110”“10111100”……，目标数据线为第二数据线DQ1，即第二数据线DQ1上的数据为数据“1”，则第二控制数据例如可以为“10111111”，通过将预设的第二数据图案Pattern2与第二控制数据进行位或运算而得到第二测试数据为“11110011”“01010110”“11111100”……，即仅将经由第二数据线DQ1传输的数据强制转换为数据“1”而保持其他数据位的数据保持第二数据图案中的原有数据进行正常翻转，从而通过从待测内存读取第二测试数据而保证目标供电信号能够对地形成通路而产生电源噪声信号且控制设备能够在目标数据线DQ1上检测到所产生的电源噪声信号。应该理解的是，上述的第二数据图案Pattern2仅为示例性说明，实际测试中使用的第二数据图案Pattern2可以为复杂多变的数据图案。

在步骤S120中，控制设备获取目标数据线与待测内存的连接管脚处的电压信号。

其中，控制设备可连接一信号检测设备，以通过该信号检测设备来获取目标数据线与待测内存的连接管脚处的电压信号并输出至控制设备。信号检测设备例如可以为示波器，示波器的信号输入端连接于目标数据线与待测内存的连接管脚处，示波器的输出端连接控制设备，从而示波器将检测到的电压信号输出至控制设备。当然，信号检测设备还可以为其他能够检测电压信号的电子设备，本公开对此不作限定。

在示例性实施例中，当待测内存具有图2所示的接口电路结构时，步骤S120即为控制设备获取目标数据线与待测内存的连接管脚处的第一电压信号。换言之，控制设备在向待测内存写数据的过程中，通过获取目标数据线与待测内存的连接管脚处的第一电压信号来检测待测内存的电源噪声。

在另一示例性实施例中，当待测内存具有图4所示的接口电路结构时，步骤S120即为控制设备获取目标数据线与待测内存的连接管脚处的第二电压信号。换言之，控制设备在读取待测内存中预先存储的测试数据的过程中，通过获取目标数据线与待测内存的连接管脚处的第二电压信号来检测待测内存的电源噪声。

可以理解的是，控制设备所获取到的电压信号因为叠加了待测内存中目标供电信号产生的电源噪声信号，因而本步骤通过对获取到的电压信号进行分析，可以检测出目标供电信号所产生的电源噪声信号。

在步骤S130中，控制设备基于电压信号检测待测内存中目标供电信号产生的电源噪声。

如上所述，因为目标电源信号所产生的电源噪声信号已经叠加在目标数据线上的电压信号中，因而通过获取到的电压信号可以检测出待测内存的目标供电信号所产生的电源噪声信号。

在示例性实施例中，当待测内存具有图2所示的接口电路结构时，步骤S130即为基于第一电压信号的电压波动情况检测待测内存中目标供电信号产生的电源噪声，具体而言，控制设备首先确定第一电压信号的第一电压波动率，控制设备进一步基于第一电压波动率检测待测内存中目标供电信号产生的电源噪声。其中，第一电压波动率可以理解为第一电压信号中具有最大电压值的电压信号与具有最小电压值的电压信号的电压差值。若是第一电压波动率小于电压阈值，表明待测内存的目标供电信号的电源噪声较小，若是第一电压波动率大于电压阈值，则表明待测内存的目标供电信号产生的电源噪声较大。

举例而言，在待测内存的结构电路具有图2所示结构时，通过目标数据线传输的数据信号为低电平信号，在没有电源噪声干扰的情况下，目标数据线上传输的数据信号应该为稳定的低电平信号，而如上所述，因为受到目标供电信号产生的电源噪声信号的影响，目标数据线上实际传输的数据信号如图6所示，图6中的横坐标表示时间，纵坐标表示电压信号幅值，可以看出，在目标供电信号产生的电源噪声信号的影响下，目标数据线上传输的数据信号会有一定的波动，若是第一电压信号的电压波动率较大例如超过波动阈值，则可以确定当前的电源噪声较大；或者若是第一电压信号的电压波动率小于阈值，则认为当前的电源噪声较小。当然，还可以具体检测出目标供电信号所产生的具体的电源噪声信号的大小。

在另一示例性实施例中，当待测内存具有图4所示的接口电路结构时，步骤S130即为基于第二电压信号的电压波动情况检测待测内存中目标供电信号产生的电源噪声。示例性的，控制设备可以确定第二电压信号的第二电压波动率，并基于第二电压波动率检测待测内存中目标供电信号产生的电源噪声。其中，第二电压波动率即为第二电压信号中具有最大电压值的电压信号与具有最小值的电压信号的电压差值，显然，第二电压波动率反映了第二电压信号的波动范围，控制设备可以基于第二电压波动率来检测待测内存中的目标供电信号产生的电源噪声。例如，控制设备可以将第二电压波动率与预设的波动阈值进行比较，若是第二电压波动率小于波动阈值，则控制设备可以确定待测内存的目标供电信号所产生的电源噪声较小，或者若是第二电压波动率大于波动阈值，则控制设备可以确定待测内存的目标供电信号产生的电源噪声较大。

举例而言，当待测内存具有图4所示的接口电路结构时，在目标数据线上传输的是稳定的高电平数据，而因为受到目标供电信号产生的电源噪声信号的影响，目标数据线上实际传输的数据中会叠加有电源噪声信号，换言之，控制设备所获取到的第二电压信号因为叠加了电源噪声信号而呈波动状态，因此，可以通过获取到的第二电压信号的第二电压波动率来具体分析待测内存的电源噪声信号。

本公开还提供一种内存芯片的电源噪声测试装置，图7为根据本公开一种实施方式的内存芯片的电源噪声测试装置的结构框图，如图7所示，该测试装置700可以包括控制模块710、电压获取模块720和噪声检测模块730，其中，

控制模块710，用于通过数据线与待测内存进行测试数据传输，其中，数据线中的目标数据线传输的数据信号为目标电平信号，目标电平信号用于将待测内存的目标供电信号导通至接地端；

电压获取模块720，用于获取目标数据线与待测内存的连接管脚处的电压信号；

噪声检测模块730，用于基于电压信号检测待测内存中目标供电信号产生的电源噪声。

在示例性实施例中，待测内存连接对应数据线的管脚通过上拉电阻连接目标电压端，目标电压端用于输出目标供电信号；测试数据为第一测试数据，目标电平信号为低电平信号。

在示例性实施例中，控制模块710还用于通过数据线向待测内存写入第一测试数据。

在示例性实施例中，控制设备还具体用于：将预设的第一数据图案与第一控制数据按照位与运算后生成第一测试数据；通过数据线将第一测试数据写入待测内存，其中，第一控制数据中对应于目标数据线的数据位为低电平数据，且对应于其他数据线的数据位为高电平数据。

在示例性实施例中，电压获取模块720还用于获取目标数据线与待测内存的连接管脚处的第一电压信号。

在示例性实施例中，噪声检测模块730还用于基于第一电压信号的电压波动情况检测待测内存中目标供电信号产生的电源噪声。

在示例性实施例中，噪声检测模块730还用于：确定第一电压信号的第一电压波动率；基于第一电压波动率检测待测内存中目标供电信号产生的电源噪声。

在示例性实施例中，待测内部才能连接对应数据线的管脚分别通过上拉晶体管连接目标电压端和通过下拉晶体管连接接地端，目标电压端用于输出目标供电信号；测试数据包括第二测试数据，目标电平信号为高电平信号。

在示例性实施例中，控制模块710还用于通过数据线读取待测内存中的第二测试数据。

在示例性实施例中，电压获取模块720还用于获取目标数据线与待测内存的连接管脚处的第二电压信号；

在示例性实施例中，噪声检测模块730还用于基于第二电压信号的电压波动情况检测待测内存中目标供电信号产生的电源噪声。

在示例性实施例中，噪声检测模块730还用于：确定第二电压信号的第二电压波动率；基于第二电压波动率检测待测内存中目标供电信号产生的电源噪声。

在示例性实施例中，控制模块710还用于：将预先写入待测内存的预设的第二数据图案与第二控制数据进行位或运算后生成第二测试数据；通过数据线从待测内存中读取第二测试数据；其中，第二控制数据对应于目标数据线的数据位为高电平数据，且对应于其他数据线的数据位为低电平数据。

在示例性实施例中，该测试装置700还可以包括分析模块，该分析模块用于：获取对于待测内存的各信号线传输的信号完整性测试数据和/或电源完整性测试数据；基于信号完整性测试数据和/或电源完整性测试数据确定各数据线的抗干扰性；以及将抗干扰性最好的数据线确定为目标数据线。

图8为根据本公开一种实施方式的测试设备的结构示意图，需要说明的是，图8示出的测试设备800仅是一个示例，不应对本公开实施例的功能和使用范围带来任何限制。如图8所示，测试设备800可以包括但不限于终端、平板、服务器等。

如图8所示，测试设备800包括中央处理单元(CPU)801，其可以根据存储在只读存储器(ROM)802中的程序或者从存储部分808加载到随机访问存储器(RAM)803中的程序而执行各种适当的动作和处理。在(RAM)803中，还存储有系统操作所需的各种程序和数据。(CPU)801、(ROM)802以及(RAM)803通过总线804彼此相连。输入/输出(I/O)接口805也连接至总线804。

以下部件连接至(I/O)接口805：包括键盘、鼠标等的输入部分806；包括诸如阴极射线管(CRT)、液晶显示器(LCD)等以及扬声器等的输出部分807；包括硬盘等的存储部分808；以及包括诸如LAN卡、调制解调器等的网络接口卡的通信部分809。通信部分809经由诸如因特网的网络执行通信处理。驱动器810也根据需要连接至(I/O)接口805。可拆卸介质811，诸如磁盘、光盘、磁光盘、半导体存储器等等，根据需要安装在驱动器810上，以便于从其上读出的计算机程序根据需要被安装入存储部分808。

特别地，根据本公开的实施例，上述参考流程图1描述的过程可以被实现为计算机软件程序。例如，本公开的实施例包括一种计算机程序产品，其包括承载在计算机可读存储介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以通过通信部分809从网络上被下载和安装，和/或从可拆卸介质811被安装。在该计算机程序被中央处理单元(CPU)801执行时，执行本公开的方法和装置中限定的各种功能。

需要说明的是，本公开所示的计算机可读存储介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本公开中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本公开中，计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读存储介质，该计算机可读存储介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读存储介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：无线、电线、光缆等等，或者上述的任意合适的组合。

作为另一方面，本公开还提供了一种计算机可读存储介质，该计算机可读存储介质可以是上述实施例中描述的测试设备800中所包含的；也可以是单独存在，而未装配入该测试设备800中。上述计算机可读存储介质承载有一个或者多个程序，当上述一个或者多个程序被一个该测试设备800执行时，使得该测试设备800实现如下述实施例中的方法。例如，测试设备800可以实现如图1所示的各个步骤等。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性远离并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

Claims (15)

1.一种内存芯片的电源噪声测试方法，其特征在于，包括：

通过数据线与待测内存进行测试数据传输，其中，所述测试数据中对应于所述数据线中的目标数据线的数据位为目标电平数据，所述目标电平数据用于将待测内存的目标供电信号导通至接地端；

获取所述目标数据线与待测内存的连接管脚处的电压信号；

基于所述电压信号检测待测内存中目标供电信号产生的电源噪声。

2.根据权利要求1所述的方法，其特征在于，待测内存连接对应数据线的管脚通过上拉电阻连接目标电压端，所述目标电压端用于输出目标供电信号；

所述测试数据为第一测试数据，所述目标电平信号为低电平信号。

3.根据权利要求2所述的方法，其特征在于，所述通过数据线与待测内存进行测试数据传输，包括：

通过数据线向待测内存写入第一测试数据。

4.根据权利要求3所述的方法，其特征在于，所述获取所述目标数据线与待测内存的连接管脚处的电压信号，包括：

获取所述目标数据线与待测内存的连接管脚处的第一电压信号；

所述基于所述电压信号检测待测内存中目标供电信号产生的电源噪声，包括：

基于所述第一电压信号的电压波动情况检测待测内存中目标供电信号产生的电源噪声。

5.根据权利要求4所述的方法，其特征在于，所述基于所述第一电压信号的电压波动情况检测待测内存中目标供电信号产生的电源噪声，包括：

确定所述第一电压信号的第一电压波动率；

基于第一电压波动率检测待测内存中目标供电信号产生的电源噪声。

6.根据权利要求3所述的方法，其特征在于，所述通过数据线向待测内存写入第一测试数据，包括：

将预设的第一数据图案与第一控制数据按照位与运算后生成所述第一测试数据；

通过数据线将所述第一测试数据写入待测内存；

其中，所述第一控制数据中对应于目标数据线的数据位为低电平数据，且对应于其他数据线的数据位为高电平数据。

7.根据权利要求1所述的方法，其特征在于，待测内部才能连接对应数据线的管脚分别通过上拉晶体管连接目标电压端和通过下拉晶体管连接接地端，所述目标电压端用于输出目标供电信号；

所述测试数据包括第二测试数据，所述目标电平信号为高电平信号。

8.根据权利要求7所述的方法，其特征在于，所述通过数据线与待测内存进行测试数据传输，包括：

通过数据线读取待测内存中的第二测试数据。

9.根据权利要求8所述的方法，其特征在于，所述获取所述目标数据线与待测内存的连接管脚处的电压信号，包括：

获取所述目标数据线与待测内存的连接管脚处的第二电压信号；

所述基于所述电压信号检测待测内存中目标供电信号产生的电源噪声，包括：

基于所述第二电压信号的电压波动情况检测待测内存中目标供电信号产生的电源噪声。

10.根据权利要求9所述的方法，其特征在于，所述基于所述第二电压信号的电压波动情况检测待测内存中目标供电信号产生的电源噪声，包括：

确定所述第二电压信号的第二电压波动率；

基于所述第二电压波动率检测待测内存中目标供电信号产生的电源噪声。

11.根据权利要求8所述的方法，其特征在于，所述通过数据线读取待测内存中的第二测试数据，包括：

将第二控制数据与预先写入待测内存的第二数据图案进行位或运算后生成所述第二测试数据；

通过数据线从所述待测内存中读取所述第二测试数据；

其中，所述第二控制数据对应于所述目标数据线的数据位为高电平数据，且对应于其他数据线的数据位为低电平数据。

12.根据权利要求1所述的方法，其特征在于，所述方法还包括：

获取对于待测内存的各信号线传输的信号完整性测试数据和/或电源完整性测试数据；

基于所述信号完整性测试数据和/或所述电源完整性测试数据确定各数据线的抗干扰性；

将抗干扰性最好的数据线确定为所述目标数据线。

13.一种内存芯片的电源噪声测试装置，其特征在于，包括：

控制模块，用于通过数据线与待测内存进行测试数据传输，其中，所述数据线中的目标数据线传输的数据信号为目标电平信号，所述目标电平信号用于将待测内存的目标供电信号导通至接地端；

电压获取模块，用于获取所述目标数据线与待测内存的连接管脚处的电压信号；

噪声检测模块，用于基于所述电压信号检测待测内存中目标供电信号产生的电源噪声。

14.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述程序被处理器执行时实现如权利要求1～12中任一项所述的内存芯片的电源噪声测试。

15.一种测试设备，其特征在于，包括：

一个或多个处理器；

存储装置，用于存储一个或多个程序，当所述一个或多个程序被所述一个或多个处理器执行时，使得所述一个或多个处理器实现如权利要求1～12中任一项所述的内存芯片的电源噪声测试。

Images