CN115831211A - 一种测试板卡、测试系统和测试方法 - Google Patents

Abstract

本申请实施例提供了一种测试板卡、测试系统和测试方法，该测试板卡包括寄存时钟驱动器RCD模块和待测试存储器，且RCD模块的输出端与待测试存储器的输入端连接；其中，RCD模块，用于确定目标测试指令；以及在进入脱机模式后，向待测试存储器发送目标测试指令；待测试存储器，用于接收目标测试指令，并根据目标测试指令输出测试结果。这样，本申请实施例提供了一种支持脱机模式的测试板卡，允许脱离系统主板对待测试存储器进行测试，能够方便地修改测试相关参数，提高测试的灵活性和效率。

Description

一种测试板卡、测试系统和测试方法

技术领域

本申请涉及集成电路技术领域，尤其涉及一种测试板卡、测试系统和测试方法。

背景技术

动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件。在DRAM出厂之前，需要对DRAM进行信号完整性测试(Signal integrity，SI)。在相关技术中，将DRAM芯片通过专用转接板(一般称为为SI Interposer)焊接在系统主板的DRAM芯片封装处，然后将高速示波器的探头前端焊接在专用转接板的测试点上，从而进行SI测试。

然而，这种方法步骤复杂，而且不能脱离系统主板来进行DRAM芯片的SI测试，所以无法方便地修改测试相关的参数，从而导致测试灵活性差且效率低下。

发明内容

本申请提供了一种测试板卡、测试系统和测试方法，允许脱离系统主板对待测试存储器进行测试，能够方便地修改测试相关参数，提高测试的灵活性和效率。

第一方面，本申请实施例提供了一种测试板卡，测试板卡包括寄存时钟驱动器RCD模块和待测试存储器，且RCD模块的输出端与待测试存储器的输入端连接；其中，

RCD模块，用于确定目标测试指令；以及在进入脱机模式后，向待测试存储器发送目标测试指令；

待测试存储器，用于接收目标测试指令，并根据目标测试指令输出测试结果。

在一些实施例中，测试板卡还包括连接模块；连接模块，与测试机台连接，用于接收测试机台发送的控制指令，并将控制指令发送给RCD模块，以使得RCD模块进入脱机模式。

在一些实施例中，连接模块，还用于接收测试机台发送的待处理测试指令，并将待处理测试指令发送给RCD模块；RCD模块，具体用于接收待处理测试指令，并根据待处理测试指令确定目标测试指令。

在一些实施例中，连接模块，还用于接收测试机台提供的第一电源信号，并通过第一电源信号驱动RCD模块和待测试存储器；或者连接模块，还用于接收测试机台提供的第一电源信号和第二电源信号，通过第一电源信号驱动RCD模块，以及通过第二电源信号驱动待测试存储器。

在一些实施例中，待处理测试指令包括第一地址信号、第一控制信号和第一系统时钟信号；RCD模块，具体用于从测试机台处接收第一地址信号、第一控制信号和第一系统时钟信号，并根据第一地址信号、第一控制信号和第一系统时钟信号，确定目标测试指令。

在一些实施例中，待处理测试指令包括第一地址信号和第一控制信号；测试板卡还包括时钟信号源；时钟信号源，用于生成第一系统时钟信号；RCD模块，具体用于从测试机台处接收第一地址信号和第一控制信号，从时钟信号源处接收第一系统时钟信号，并根据第一地址信号、第一控制信号和第一系统时钟信号，确定目标测试指令。

在一些实施例中，目标测试指令包括第二地址信号、第二控制信号和第二系统时钟信号，测试结果包括测试用数据信号和测试用数据控制信号；测试板卡还包括第一输出接口和第二输出接口，且第一输出接口和第二输出接口均与预设示波器连接；其中，待测试存储器，具体用于接收第二地址信号、第二控制信号和第二系统时钟信号，并根据第二地址信号、第二控制信号和第二系统时钟信号，输出测试用数据信号和测试用数据控制信号；第一输出接口，用于接收测试用数据信号，并将测试用数据信号发送给预设示波器；第二输出接口，用于接收测试用数据控制信号，并将测试用数据控制信号发送给预设示波器。

在一些实施例中，测试板卡还包括第一输出电阻和第二输出电阻，且第一输出电阻和第二输出电阻均与接地端连接；其中，待测试存储器，还用于根据第二地址信号、第二控制信号和第二系统时钟信号，输出数据信号和数据控制信号；第一输出电阻，用于接收数据信号，并将数据信号传输到地；第二输出电阻，用于接收数据控制信号，并将数据控制信号传输到地。

在一些实施例中，第一电源信号的电压为1.1伏特，第二电源信号的电压为1.8伏特；第一输出电阻和第二输出电阻的阻抗均为50欧姆。

在一些实施例中，测试机台包括现场可编程逻辑阵列FPGA，FPGA通过I2C总线与连接模块连接，且连接模块通过I2C总线与RCD模块连接。

第二方面，本申请实施例提供了一种测试系统，该测试系统至少包括测试机台和如第一方面中任一项所述的测试板卡。

第三方面，本申请实施例提供了一种测试方法，应用于包括测试机台和测试板卡的测试系统，且测试板卡包括RCD模块和待测试存储器；该方法包括：

在测试机台和测试板卡连接后，通过测试板卡确定目标测试指令；在测试机台控制RCD模块进入脱机模式后，基于目标测试指令，通过RCD模块对待测试存储器进行信号完整性测试，确定测试结果。

在一些实施例中，在测试机台和测试板卡连接后，该方法还包括：

接收测试机台提供的第一电源信号，并基于第一电源信号驱动RCD模块和待测试存储器；或者接收测试机台提供的第一电源信号和第二电源信号，并通过第一电源信号驱动RCD模块，通过第二电源信号驱动待测试存储器。

在一些实施例中，所述通过测试板卡确定目标测试指令，包括：

通过测试机台向测试板卡发送待处理测试指令；基于待处理测试指令，通过RCD模块确定目标测试指令。

在一些实施例中，在通过测试机台向测试板卡发送待处理测试指令之后，该方法还包括：

通过测试机台向测试板卡发送控制指令；基于控制指令，控制RCD模块进入脱机模式。

在一些实施例中，待处理测试指令包括第一地址信号、第一控制信号和第一系统时钟信号；

相应的，所述基于待处理测试指令，通过RCD模块确定目标测试指令，包括：

根据第一地址信号、第一控制信号和第一系统时钟信号，通过RCD模块确定目标测试指令。

在一些实施例中，待处理测试指令包括第一地址信号和第一控制信号；测试板卡还包括时钟信号源；

相应的，所述基于待处理测试指令，通过RCD模块确定目标测试指令，包括：

通过时钟信号源生成第一系统时钟信号；根据第一地址信号、第一控制信号和第一系统时钟信号，通过RCD模块确定目标测试指令。

在一些实施例中，目标测试指令包括第二地址信号、第二控制信号和第二系统时钟信号，测试结果包括测试用数据信号和测试用数据控制信号；

相应的，所述基于目标测试指令，通过RCD模块对待测试存储器进行信号完整性测试，确定测试结果，包括：

根据第二系统时钟信号、第二地址信号和第二控制信号，通过待测试存储器输出测试用数据信号和测试用数据控制信号。

在一些实施例中，测试系统还包括预设示波器，测试板卡还包括第一输出接口和第二输出接口；在确定测试结果之后，该方法还包括：

通过第一输出接口将测试用数据信号发送给预设示波器；通过第二输出接口将测试用数据控制信号发送给预设示波器。

在一些实施例中，测试板卡还包括第一输出电阻和第二输出电阻，且第一输出电阻和第二输出电阻均与接地端连接；该方法还包括：

根据第二系统时钟信号、第二地址信号和第二控制信号，通过待测试存储器输出数据信号和数据控制信号；通过第一输出电阻将数据信号传输到地，以及通过第二输出电阻将数据控制信号传输到地。

本申请实施例提供了一种测试板卡、测试系统和测试方法，该测试板卡包括寄存时钟驱动器RCD模块和待测试存储器，且RCD模块的输出端与待测试存储器的输入端连接；其中，RCD模块，用于确定目标测试指令；以及在进入脱机模式后，向待测试存储器发送目标测试指令；待测试存储器，用于接收目标测试指令，并根据目标测试指令输出测试结果。这样，本申请实施例提供了一种支持脱机模式的测试板卡，在脱机模式中利用RCD模块作为虚拟控制器，进而完成对待测试存储器的信号完整性测试，即测试板卡允许脱离系统主板对待测试存储器进行测试，能够方便地修改测试相关参数，提高测试的灵活性和效率。

附图说明

图1为本申请实施例提供的一种测试板卡的结构示意图；

图2为本申请实施例提供的另一种测试板卡的结构示意图；

图3为本申请实施例提供的一种测试系统的组成结构示意图；

图4为本申请实施例提供的一种测试方法的流程示意图；

图5为本申请实施例提供的一种测试板卡的工作过程示意图；

图6为本申请实施例提供的另一种测试板卡的工作过程示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅仅用于解释相关申请，而非对该申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关申请相关的部分。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请实施例的目的，不是旨在限制本申请。

在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。

需要指出，本申请实施例所涉及的术语“第一\第二\第三”仅是用于区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本申请实施例能够以除了在这里图示或描述的以外的顺序实施。

以下对本申请实施例中涉及到的英文词汇及其缩写进行说明。

Dynamic Random Access Memory，DRAM：动态随机存取存储器；

Static Random-Access Memory，SRAM：静态随机存储存储器；

Synchronous Dynamic Random Access Memory，SDRAM：同步动态随机存储器；

Double Data Rate SDRAM，DDR：双倍速率SDRAM；

DDR5：第5版DDR的技术规范；

Dual Inline Memory Module，DIMM：双列直插内存模块；

RDIMM：带寄存器的双列直插式存储模块；

Signal integrity，SI：信号完整性测试；

SI Interposer：信号完整性测试专用的转接板；

Central Processing Unit，CPU：中央处理器。

Field Programmable Gate Array：现场可编辑逻辑门阵列：

Sub-Miniature-A，SMA：一种高频数据接口；

Inter-Integrated Circuit，I2C：两线式串行总线；

VHost：脱机模式。

应理解，动态随机存取存储器是计算机中常用的半导体存储器件，在DRAM出厂之前，需要对DRAM进行SI测试。

在相关技术中，为了对待测试存储器进行SI测试，首先需要将SI测试中的专用转接板焊接在系统主板的DRAM芯片封装处，特别地，专用转接板下方一般存在1毫米以上的垫高(Riser)，方便排除主板上其他元器件的干涉；然后，将DRAM芯片焊接在该专用转接板上；最后，将高速示波器的探头前端焊接在专用转接板的测试点上，从而进行SI测试。然而，这种测试方法的局限性在于：不能脱离系统主板来进行DRAM芯片的SI测试，因为CPU芯片里DRAM控制器会进行乱序操作，同时测试模式(Pattern)不容易修改。

基于此，本申请实施例提供了一种测试板卡，该测试板卡包括寄存时钟驱动器RCD模块和待测试存储器，且RCD模块的输出端与待测试存储器的输入端连接；其中，RCD模块，用于确定目标测试指令；以及在进入脱机模式后，向待测试存储器发送目标测试指令；待测试存储器，用于接收目标测试指令，并根据目标测试指令输出测试结果。这样，本申请实施例提供了一种支持脱机模式的测试板卡，在脱机模式中利用RCD模块作为虚拟控制器，进而完成对待测试存储器的信号完整性测试，即测试板卡允许脱离系统主板对待测试存储器进行测试，能够方便地修改测试相关参数，提高测试的灵活性和效率。

下面将结合附图对本申请各实施例进行详细说明。

在本申请的一实施例中，参见图1，其示出了本申请实施例提供的一种测试板卡10的结构示意图。如图1所示，该测试板卡10包括寄存时钟驱动器RCD模块101和待测试存储器102，且RCD模块101的输出端与待测试存储器102的输入端连接；其中，

RCD模块101，用于确定目标测试指令；以及在进入脱机模式后，向待测试存储器102发送目标测试指令；

待测试存储器102，用于接收目标测试指令，并根据目标测试指令输出测试结果。

需要说明的是，本申请实施例提供的测试板卡10应用于多种存储器件的测试过程，存储器件可以是DRAM、SRAM和SDRAM等等。在本申请实施例中，以信号完整性测试为应用场景对测试板卡10进行后续说明，但这并不构成相关限制。

在本申请实施例中，测试板卡10可以包括RCD模块101和待测试存储器102。RCD模块101能够确定目标测试指令，并在脱机模式(VHost模式)下将目标测试指令发送给待测试存储器102，然后待测试存储器102输出相关的数据信号，以便工作人员确定测试结果。

需要说明的是，RCD模块101也可以称为RCD芯片，能够寄存相关数据指令(例如地址信号、控制信号和系统时钟信号)，并产生面向存储器的数据指令，并重新定义数据指令的发送时间。在相关技术中，RCD芯片原本用于数据缓冲。而在本申请实施例，通过RCD模块101来寄存相关的测试指令(即目标测试指令)，进而利用该测试指令对待测试存储器102进行SI测试。也就是说，RCD模块101可以作为虚拟主机控制待测试存储器102，从而允许SI测试在脱离内存控制器的情况下进行，提高SI测试的灵活性；另外，由于RCD模块101的存在，无需针对待测试存储器102配置数据总线和命令总线，即简化了测试过程，而且便于修改SI测试中的各种参数。

还需要说明的是，待测试存储器102是指通过预设方式连接在测试板卡10本体上的存储器，即待测试存储器102是可更换的。在这里，预设方式可以包括多种类型，例如将存储器安装在测试板卡10本体的预设插槽中，将存储器与测试板卡10本体的外设接口连接，将存储器焊接在测试板卡10本体中等。

应理解，从逻辑层面来看，仅当待测试存储器102安装于测试板卡10中之后，测试板卡10才能够执行相应的测试功能，因此本申请实施例暂认为待测试存储器102是测试板卡的一部分。但是，从产品加工的角度，测试板卡可以不包括待测试存储器，而是仅设置可供待测试存储器连接的接口(该接口可以为各种类型的外设接口)，这种不含有待测试存储器的测试板卡同样在本申请实施例的保护范围之内。

在一些实施例中，测试板卡需要依赖于测试机台完成SI测试。参见图2，其示出了本申请实施例提供的另一种测试板卡10的结构示意图。如图2所示，测试板卡10还包括连接模块103；

连接模块103，与测试机台20连接，用于接收测试机台20发送的控制指令，并将控制指令发送给RCD模块101，以使得RCD模块101进入脱机模式。

需要说明的是，在进行SI测试之前，测试板卡10还需要通过连接模块103与测试机台20建立电性连接。在这里，工作人员可以根据测试需求在测试机台20中编写各种测试程序，以便于测试机台20能够向测试板卡10发送控制指令，以便控制RCD模块101进入脱机模式。

类似地，测试板卡10也可以通过多种方式与测试机台20建立连接，例如将测试板卡10安装在测试机台20本体的预设插槽中，将测试板卡10与测试机台20本体的外设接口连接等。换句话说，连接模块103可以体现为多种类型的连接件，例如插槽、外设接口、焊点等等。

在一些实施例中，测试机台20包含了内存控制器的相关功能。因此，连接模块103，还用于接收测试机台20发送的待处理测试指令，并将待处理测试指令发送给RCD模块101；

RCD模块101，具体用于接收待处理测试指令，并根据待处理测试指令确定目标测试指令。

需要说明的是，在控制RCD模块101进入VHost模式前，测试机台20还需要通过连接模块103向RCD模块101发送待处理测试指令，而RCD模块101根据待处理测试指令生成针对于待测试存储器的目标测试指令。

应理解，对于存储器来说，测试指令至少包括地址信号(ADDR)、控制信号(CTRL)和系统时钟信号(CLK)，这些信号可以均由测试机台20提供。因此，在一种具体的实施例中，待处理测试指令包括第一地址信号(ADDR1)、第一控制信号(CTRL1)和第一系统时钟信号(CLK1)；

RCD模块101，具体用于从测试机台20处接收第一地址信号(ADDR1)、第一控制信号(CTRL1)和第一系统时钟信号(CLK1)，并根据第一地址信号(ADDR1)、第一控制信号(CTRL1)和第一系统时钟信号(CLK1)，确定目标测试指令。

这样，RCD模块101可以根据第一地址信号(ADDR1)确定目标测试指令信号中的地址信号，即第二地址信号(ADDR2)；根据第一控制信号(CTRL1)确定目标测试指令信号中的控制信号，即第二控制信号(CTRL2)；根据第一系统时钟信号(CLK1)确定目标测试指令信号中的系统时钟信号，即第二系统时钟信号(CLK2)。

在另一种具体的实施例中，如图2所示，测试板卡10上设置有时钟信号源104，时钟信号源104用于生成第一系统时钟信号(CLK1)。

此时，测试板卡10可以通过时钟信号源104来生成第一系统时钟信号(CLK1)，即测试机台20仅需要提供第一地址信号(ADDR1)和第一控制信号(CTRL1)。即待处理测试指令包括第一地址信号(ADDR1)和第一控制信号(CTRL1)。

也就是说，RCD模块101，具体用于从测试机台20处接收第一地址信号(ADDR1)和第一控制信号(CTRL1)，从所述时钟信号源104处接收第一系统时钟信号(CLK1)，并根据第一地址信号(ADDR1)、第一控制信号(CTRL1)和第一系统时钟信号(CLK1)，确定目标测试指令。

需要说明的是，时钟信号源104可以为一连接点，用于引入外部电路产生的时钟信号，进而将外部电路产生的时钟信号确定为第一系统时钟信号(CLK1)；或者，时钟信号源104也可以为一时钟电路，用于直接产生时钟信号，即第一系统时钟信号CLK1。

在本申请实施例中，相比较于测试机台20提供的时钟信号，测试板卡10通过时钟信号源104生成的时钟信号更为准确，同步性更好，从而SI测试的结果更加精准。

另外，测试机台需要提前配置两种测试信号输出模式，即仅输出第一地址信号和第一控制信号，或者输出第一地址信号、第一控制信号和系统时钟信号，从而应对不同的测试环境。当然，部分测试机台可能不支持外部时钟信号源的状态，此时测试板卡需要采用测试机台提供的第一时钟信号。

在一些实施例中，测试结果包括测试用数据信号(LBDQ)和测试用数据控制信号(LBDQS)；

待测试存储器102，具体用于接收第二地址信号(ADDR2)、第二控制信号(CTRL2)和第二系统时钟信号(CLK2)，并根据第二地址信号(ADDR2)、第二控制信号(CTRL2)和第二系统时钟信号(CLK2)，输出测试用数据信号(LBDQ)和测试用数据控制信号(LBDQS)；

相应地，测试板卡10还可以包括第一输出接口和第二输出接口，且第一输出接口和第二输出接口均与预设示波器连接；其中，

第一输出接口，用于接收测试用数据信号(LBDQ)，并将测试用数据信号(LBDQ)发送给预设示波器；

第二输出接口，用于接收测试用数据控制信号(LBDQS)，并将测试用数据控制信号(LBDQS)发送给预设示波器。

需要说明的是，在RCD模块101进入VHost模式后，RCD模块101将包括目标测试指令信号(ADDR2信号、CTRL2信号和CLK2信号)发送给待测试存储器102，待测试存储器102进行指定的数据操作，输出测试用数据信号(LBDQ)和测试用数据控制信号(LBDQS)；然后，测试板卡10通过第一输出接口将(LBDQ)发送到高速示波，通过第二输出接口将(LBDQS)发送到高速示波器。

在一些实施例中，测试板卡10还包括第一输出电阻和第二输出电阻，且第一输出电阻和第二输出电阻均与接地端连接；其中，

待测试存储器102，还用于根据第二地址信号、第二控制信号和第二系统时钟信号，输出数据信号(DQ)和数据控制信号(DQS)；

第一输出电阻，用于接收数据信号(DQ)，并将数据信号(DQ)传输到地；

第二输出电阻，用于接收数据控制信号(DQS)，并将数据控制信号(DQS)传输到地。

需要说明的是，对于待测试存储器102而言，在输出测试用数据信号(LBDQ)和测试用数据控制信号(LBDQS)的同时，也会输出数据信号(DQ)和数据控制信号(DQS)。

在这里，DQ/DQS信号和LBDQ/LBDQS信号的本质是相同的，LBDQ/LBDQS信号仅在测试环境中引出，用于确定测试结果，在存储器处于正常使用环境时不会向后输出；而DQ/DQS信号刚好相反，DQ/DQS信号在存储器处于正常使用环境时会向后输出，在测试环境中则通过输出电阻传输到地。

应理解，DQ/DQS、LBDQ/LBDQS这些简写仅用于示例性的指示待测试存储器输出的信号，并不与任何实际中特定物理含义的信号关联，不构成对本申请实施例的限制。类似的，待测试存储器输出的信号数量也可以更多或者更少，本申请实施例仅为一种示例。

示例性地，第一输出电阻和第二输出电阻的阻抗均为50欧姆，但这并不构成相关限制。

在一些实施例中，测试机台20还需要为测试板卡10供电。因此，连接模块103，还用于接收测试机台20提供的第一电源信号，并通过第一电源信号驱动RCD模块101和待测试存储器102；或者

连接模块103，还用于接收测试机台20提供的第一电源信号和第二电源信号，通过第一电源信号驱动RCD模块101，以及通过第二电源信号驱动待测试存储器102。

需要说明的是，如果RCD模块101和待测试存储器102的工作电压相同或者差异较小，那么测试机台20仅需要向测试板卡10提供一个电源信号，利用该电源信号即可同时驱动RCD模块101和待测试存储器102。如果RCD模块101和待测试存储器102的工作电压差异较大，那么测试机台20需要向测试板卡10提供两个电源信号，利用两个电源信号分别驱动RCD模块101和待测试存储器102。

示例性地，RCD模块101的工作电压一般为1.1伏特，根据DDR5的规定，DRAM的工作电压可以为1.1伏特，或者可以为1.8伏特。因此，第一电源信号的电压可以为1.1伏特，第二电源信号的电压可以为1.8伏特。

用于示例地，测试机台20可以通过现场可编程逻辑阵列FPGA实现，FPGA通过I2C总线与连接模块103连接，且连接模块103通过I2C总线与RCD模块101连接。FPGA是一种在制造后可以被用户编程修改的电路，I2C总线是一种两线式串行总线，常用于微控制器与外设之间的连接。

这样，由于测试机台20可以通过现场可编程逻辑阵列FPGA实现，工作人员可以方便地对测试机台20的测试逻辑进行修改，灵活地修改测试模式以及其他测试参数，同时兼容多种规则的待测试存储器102，提高SI测试的灵活性和效率。另外，通过I2C总线，可以方便地在测试机台20和测试板卡10之间建立通信连接，减小硬件成本。

本申请实施例提供了一种读写板卡，该测试板卡包括寄存时钟驱动器RCD模块和待测试存储器，且RCD模块的输出端与待测试存储器的输入端连接；其中，RCD模块，用于确定目标测试指令；以及在进入脱机模式后，向待测试存储器发送目标测试指令；待测试存储器，用于接收目标测试指令，并根据目标测试指令输出测试结果。这样，本申请实施例提供了一种支持脱机模式的测试板卡，在脱机模式中利用RCD模块作为虚拟控制器，进而完成对待测试存储器的信号完整性测试，即测试板卡允许脱离系统主板对待测试存储器进行测试，能够方便地修改测试相关参数，提高测试的灵活性和效率。

在本申请的另一实施例中，参见图3，其示出了本申请实施例提供的一种测试系统30的结构示意图。如图3所示，该测试系统30至少包括测试机台20和前述的测试板卡10。

在这里，测试板卡10中包括RCD模块，该RCD模块能够在脱机模式下作为虚拟控制器对待测试存储器进行信号完整性测试。

本申请实施例提供了一种测试系统，包括支持脱机模式的测试板卡，在脱机模式中利用RCD模块作为虚拟控制器，进而完成对待测试存储器的信号完整性测试，即测试板卡允许脱离系统主板对待测试存储器进行测试，能够方便地修改测试相关参数，提高测试的灵活性和效率。

在本申请的另一实施例中，参见图4，其示出了本申请实施例提供的一种测试方法的流程示意图。如图4所示，该方法可以包括：

S401：在测试机台和测试板卡连接后，通过测试板卡确定目标测试指令。

需要说明的是，本申请实施例中的测试方法应用于包括测试机台和测试板卡的测试系统，且测试板卡包括RCD模块和待测试存储器。

在对待测试存储器进行SI测试时，需要将待测试存储器安装在测试板卡上，并将测试板卡连接到测试机台上；然后，利用测试板卡中RCD模块寄存测试机台发来的目标测试指令，并通过测试机台控制RCD模块进行VHost模式；最后，利用目标测试指令对待测试存储器进行测试，得到测试结果。这样，RCD模块可以作为虚拟主机控制待测试存储器，从而允许SI测试在脱离内存控制器的情况下进行，提高SI测试的灵活性；另外，由于RCD模块的存在，无需针对待测试存储器配置数据总线和命令总线，即简化了测试过程，而且便于修改SI测试中的各种参数。

在这里，测试板卡可以通过多种方式连接与测试机台建立连接，例如插槽、外设接口等。在测试板卡与测试机台连接后，测试板卡和测试机台之间存在通信连接。示例性地，可以利用I2C总线作为测试板卡和测试机台之间的信息通道。

在一些实施例中，在测试机台和测试板卡连接后，该方法还可以包括：

接收测试机台提供的第一电源信号，并基于第一电源信号驱动RCD模块和待测试存储器；或者

接收测试机台提供的第一电源信号和第二电源信号，并通过第一电源信号驱动RCD模块，通过第二电源信号驱动待测试存储器。

需要说明的是，RCD模块是固定安装在测试板卡中的，具有一固定的工作电压。但是，待测试存储器是需要进行更换的，而不同型号的待测试存储器的工作电压是不同的。所以待测试存储器的工作电压和RCD模块的工作电压可能是相同，也可能是不同的。

因此，在待测试存储器的工作电压和RCD模块的工作电压相同的情况下，在测试板卡和测试机台连接后，测试板卡还会从测试机台处获得第一电源信号，并根据第一电源信号驱动待测试存储器和RCD模块。

反之，在待测试存储器的工作电压和RCD模块的工作电压不同的情况下，测试板卡需要从测试机台处获得两个不同的电源信号，即第一电源信号和第二电源信号，并根据第一电源信号驱动RCD模块，根据第二电源信号驱动待测试存储器。

示例性地，RCD模块的工作电压一般为1.1伏特，根据DDR5的规定，第5代DRAM允许两种工作电压，分别是1.1伏特和1.8伏特。换句话说，若待测试存储器的工作电压为1.1伏特，则测试板卡仅需要从测试机台处获取第一电源信号(电压为1.1伏特)，即可同时驱动RCD模块和待测试存储器；若待测试存储器的工作电压为1.8伏特，则测试板卡仅需要从测试机台处获取第一电源信号(电压为1.1伏特)和第二电源信号(电压为1.8伏特)，分别驱动RCD模块和待测试存储器。

在一些实施例中，所述通过测试板卡确定目标测试指令，可以包括：

通过测试机台向测试板卡发送待处理测试指令；

基于待处理测试指令，通过RCD模块确定目标测试指令。

需要说明的是，在测试机台和测试板卡建立连接之后，测试机台向测试板卡发送待处理测试指令，测试板卡中的RCD模块可以将待处理测试指令处理成面向待测试存储器的目标测试指令，并将目标测试指令进行寄存并在特定的时刻向待测试存储器发出目标测试指令。换句话说，RCD模块可以重新定义待处理测试指令的时序。

需要说明的是，在待测试存储器的SI测试过程中，需要涉及三种类型的信号，即地址信号(ADDR)、控制信号(CTRL)和系统时钟信号(CTRL)。

在一种具体的实施例中，测试机台可以提供以上三种类型的信号，即待处理测试指令可以包括第一地址信号(ADDR1)、第一控制信号(CTRL1)和第一系统时钟信号(CLK1)。

相应的，所述基于待处理测试指令，通过RCD模块确定目标测试指令，可以包括：

根据第一地址信号(ADDR1)、第一控制信号(CTRL1)和第一系统时钟信号(CLK1)，通过RCD模块确定目标测试指令。

在另一种具体的实施例中，测试板卡中可以包括独立的时钟信号源，此时测试机台可以仅提供地址信号和控制信号，即待处理测试指令包括第一地址信号(ADDR1)和第一控制信号(CTRL1)；

相应的，所述基于待处理测试指令，通过RCD模块确定目标测试指令，可以包括：

通过时钟信号源生成第一系统时钟信号；

根据第一地址信号(ADDR1)、第一控制信号(CTRL1)和第一系统时钟信号(CLK1)，通过RCD模块确定目标测试指令。

需要说明的是，在RCD模块接收到第一地址信号(ADDR1)、第一控制信号(CTRL1)和第一系统时钟信号(CLK1)，将其转化为面向待测试存储器的第二地址信号(ADDR2)、第二控制信号(CTRL2)和第二系统时钟信号(CLK2)，也就得到了目标测试指令。

这样，通过以上步骤，RCD模块确定了包括第二地址信号(ADDR2)、第二控制信号(CTRL2)和第二系统时钟信号(CLK2)的目标测试指令。

S402：在测试机台控制RCD模块进入脱机模式后，基于目标测试指令，通过RCD模块对待测试存储器进行信号完整性测试，确定测试结果。

需要说明的是，RCD模块可以寄存目标测试指令，并在进入脱机模式后，作为虚拟控制器对待测试存储器进行控制。

在一些实施例中，在通过测试机台向测试板卡发送待处理测试指令之后，该方法还可以包括：

通过测试机台向测试板卡发送控制指令；

基于控制指令，控制RCD模块进入脱机模式。

需要说明的是，在测试机台向测试板卡发送待处理测试指令之后，测试机台还会向测试板卡发送控制指令，该控制指令用于指示RCD模块进入脱机模式。

这样，借由测试板卡的存在，SI测试在控制层面可以脱离测试机台(物理层面仍需测试机台提供电源)，从而提高SI测试的灵活性；另外，通过测试板卡的RCD模块作为虚拟控制器，从而无需配置地址和命令总线，可以非常方便的进行测试。

根据前述内容，目标测试指令包括第二地址信号(ADDR2)、第二控制信号(CTRL2)和第二系统时钟信号(CLK2)。

另外，在申请实施例中，测试结果包括测试用数据信号(LBDQ)和测试用数据控制信号(LBDQS)。因此，所述基于目标测试指令，通过RCD模块对待测试存储器进行信号完整性测试，确定测试结果，可以包括：

根据第二地址信号(ADDR2)、第二控制信号(CTRL2)和第二系统时钟信号(CLK2)，通过待测试存储器输出测试用数据信号(LBDQ)和测试用数据控制信号(LBDQS)。

在一些实施例中，测试系统还包括预设示波器，测试板卡还包括第一输出接口和第二输出接口；在确定测试结果之后，该方法还可以包括：

通过第一输出接口将测试用数据信号(LBDQ)发送给预设示波器；

通过第二输出接口将测试用数据控制信号(LBDQS)发送给预设示波器。

需要说明的是，待测试存储器根据目标测试指令信号输出测试用数据信号(LBDQ)和测试用控制数据信号(LBDQS)，通过第一输出接口将测试用数据信号(LBDQ)发送给预设示波器显示，通过第二输出接口将测试用控制数据信号(LBDQS)发送给预设示波器显示。

在一些实施例中，该方法还可以包括：

根据第二地址信号(ADDR2)、第二控制信号(CTRL2)和第二系统时钟信号(CLK2)，通过待测试存储器输出数据信号(DQ)和数据控制信号(DQS)；

相应地，测试板卡还包括第一输出电阻和第二输出电阻，且第一输出电阻和第二输出电阻均与接地端连接；通过第一输出电阻将数据信号(DQ)传输到地，以及通过第二输出电阻将数据控制信号(DQS)传输到地。

需要说明的是，在接收到目标测试指令信号后，待测试存储器实际上会同时输出DQ/DQS和LBDQ/LBDQS两对信号。在这里，DQ/DQS信号和LBDQ/LBDQS信号的本质是相同的，LBDQ/LBDQS信号仅在测试环境中引出，用于后续确定SI的测试结果，在存储器处于正常使用环境时不会向后输出；而DQ/DQS信号刚好相反，DQ/DQS信号在存储器处于正常使用环境时会向后输出，在测试环境中则通过输出电阻传输到地。

示例性地，第一输出电阻和第二输出电阻的阻抗均为50欧姆，但这并不构成相关限制。

本申请实施例提供了一种测试方法，应用于包括测试机台和测试板卡的测试系统，且所述测试板卡包括RCD模块和待测试存储器；该方法包括：在所述测试机台和所述测试板卡连接后，通过所述测试板卡确定目标测试指令；在所述测试机台控制RCD模块进入脱机模式后，基于所述目标测试指令，通过所述RCD模块对所述待测试存储器进行信号完整性测试，确定测试结果。这样，本申请实施例提供了一种支持脱机模式的测试方法，在脱机模式中利用RCD模块作为虚拟控制器，进而完成对待测试存储器的信号完整性测试，即测试板卡允许脱离系统主板对待测试存储器进行测试，能够方便地修改测试相关参数，提高测试的灵活性和效率。

在本申请的又一实施例中，参见图5，其示出了本申请实施例提供的一种测试板卡10的工作过程示意图。在本申请实施例中，测试板卡和测试机台(图5未示出)构成完整的测试系统，该测试系统应用于DDR5 RDIMM SI的测试验证，通过利用测试机台(采用FPGA设计)对RCD芯片(或称为DDR5 RCD芯片)及待测试存储器(或称为DDR5 SDRAM、DDR5颗粒、DDR5存储颗粒)进行控制和写入，利用高速示波器对待测试存储器输出的DQS信号和DQ信号进行SI测试。也就是说，测试板卡应用于DDR5 RDIMM的调试和测试。

该测试板卡10又称为DDR5 RDIMM读取测试板卡，包括RCD芯片(相当于RCD模块)和待测试存储器。具体地，测试板卡可以设计为X8和X16两个版本，分别匹配输出数据位宽为8位的存储器和数据位宽为16位的待测试存储器。测试板卡具有兼容多种类型的存储器的内存条插槽连接器(例如型号为DDR4 288pin内存条插槽连接器)，有一个插口(Socket)方便更换DDR5存储颗粒。另外，RCD芯片焊接在测试板卡上。

该测试板卡10还具有连接模块(例如UDIMM Connector)，用于与测试机台连接。在这里，测试机台中包括FPGA电路搭建的主板(或称为FPGA Board)。也就是说，UDIMMConnector用于连接到FPGA Board。

这样，通过测试机台中的FPGA Board向RCD芯片发送测试指令(包括CLK1信号、ADDR1信号和CTRL1信号)，RCD芯片可以寄存测试指令，并在进入VHost模式后作为虚拟控制器，基于所寄存的测试指令，向待测试存储器发送CLK2信号、ADDR2信号和CTRL2信号，从而待测试存储器输出DQ/DQS信号和LBDQ/LBDQS信号。其中，DQ/DQS信号通过50欧姆(ohm)的电阻传输到地；LBDQ/LBDQS信号通过引脚输入到高速示波器进行显示，以便工作人员确定测试结果。在这里，测试板卡通过两个高频连接器接口(例如SMA接口)分别与高速示波器连接，分别输出LBDQ信号和LBDQS信号。

也就是说，在RCD芯片进入VHost模式后，将测试指令发送给待测试存储器，在SI测试的过程中，测试板卡引出待测试存储器(例如DDR5存储芯片)的数据输入输出(Input/Output，IO)接口，并串联50欧姆的电阻到地，以将DQ/DQS信号通过50欧姆的电阻传输到地，进行读取测试；另外，测试板卡还会引出LBDQ/LBDQS信号，并将其发送给高速示波器进行显示，从而完成SI测试。

测试板卡10同时具有切换测试机台的FPGA内部时钟和外部输入时钟的设计，方便使用外部时钟信号进行测试，从而提高时钟同步性，进而提高SI测试结果的准确性。如图5所示，测试板卡10不包括外部时钟产生器(相当于前述的时钟信号源)，CLK1信号由测试机台的FPGA内部时钟提供；参见图6，其示出了本申请实施例提供的另一种测试板卡10的工作过程示意图。如图6所示，测试板卡10包括外部时钟产生器(相当于前述的时钟信号源)，CLK1信号由外部输入时钟提供。

测试机台可通过I2C总线使RCD芯片进入VHost模式从而无需配置地址和命令总线，方便修改测试参数，提高测试灵活性。

根据待测试存储器规格的不同，测试机台可以提供一个Power信号(即电源1)，该Power信号同时驱动RCD芯片和待测试存储器；或者测试机台可以提供两个Power信号(即电源1和电源2)，两个Power信号分别驱动RCD芯片和待测试存储器。

还需要说明的是，VHost模式允许DRAM测试脱离内存控制器使用，只需要通过I2C总线发送一系列指令到RCD芯片，即可将RCD芯片作为虚拟主机控制DRAM芯片，进行一系列测试。

应理解，VHost模式有以下特点：最多支持4条测试指令；每条指令可以为1周期或2周期指令；每条指令之间可设置间隔时钟数量，例如可以为2、4、8、16、64、256和1024个间隔时钟；最后一个指令结束后，可以从任意指令开始重新循环。

基于图5和图6示出的测试板卡10，整个测试过程可以分为以下阶段：

(1)在FPGA测试机台电源关闭的状态下，将测试板卡插入FPGA测试机台的DIMM插槽中；

(2)将示波器高速探头前端连接到50欧姆电阻两端；

(3)对整个测试系统上电，待各个芯片正常工作后，FPGA测试机台通过I2C总线控制RCD芯片进入VHost模式，然后RCD芯片对DDR5颗粒进行测试，并使用高速示波器获取DQS和DQ信号，确定SI测试结果；

(4)重复上一步骤，直至对需要测量的所有信号进行测量。

综上所述，本申请实施例还提供了一种对DDR5 RDIMM的SI测试方法，可应用在DDR5芯片SI测试，至少具有以下优点：一方面，支持通过I2C总线控制RCD芯片进入VHost模式；另一方面，使用RCD发送命令控制DRAM进入测试模式；又一方面，通过RCD方便地修改测试Pattern；再一方面，可脱离系统平台的CPU独立运行。

本申请实施例提供了一种测试板卡，包括RCD模块和待测试存储器，通过本实施例对前述实施例的具体实施方法进行了详细阐述，从中可以看出，本申请实施例提供了一种支持脱机模式的测试方法，在脱机模式中利用RCD模块作为虚拟控制器，进而完成对待测试存储器的信号完整性测试，即测试板卡允许脱离系统主板对待测试存储器进行测试，能够方便地修改测试相关参数，提高测试的灵活性和效率。

以上，仅为本申请的较佳实施例而已，并非用于限定本申请的保护范围。

需要说明的是，在本申请中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。

本申请所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。

本申请所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。

本申请所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。

以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (20)

1.一种测试板卡，其特征在于，所述测试板卡包括寄存时钟驱动器RCD模块和待测试存储器，且所述RCD模块的输出端与所述待测试存储器的输入端连接；其中，

所述RCD模块，用于确定目标测试指令；以及在进入脱机模式后，向所述待测试存储器发送所述目标测试指令；

所述待测试存储器，用于接收所述目标测试指令，并根据所述目标测试指令输出测试结果。

2.根据权利要求1所述的测试板卡，其特征在于，所述测试板卡还包括连接模块；

所述连接模块，与测试机台连接，用于接收所述测试机台发送的控制指令，并将所述控制指令发送给RCD模块，以使得所述RCD模块进入脱机模式。

3.根据权利要求2所述的测试板卡，其特征在于，

所述连接模块，还用于接收所述测试机台发送的待处理测试指令，并将所述待处理测试指令发送给所述RCD模块；

所述RCD模块，具体用于接收所述待处理测试指令，并根据所述待处理测试指令确定所述目标测试指令。

4.根据权利要求3所述的测试板卡，其特征在于，

所述连接模块，还用于接收所述测试机台提供的第一电源信号，并通过所述第一电源信号驱动所述RCD模块和所述待测试存储器；或者

所述连接模块，还用于接收所述测试机台提供的第一电源信号和第二电源信号，通过所述第一电源信号驱动所述RCD模块，以及通过所述第二电源信号驱动所述待测试存储器。

5.根据权利要求3所述的测试板卡，其特征在于，所述待处理测试指令包括第一地址信号、第一控制信号和第一系统时钟信号；

所述RCD模块，具体用于从所述测试机台处接收所述第一地址信号、所述第一控制信号和所述第一系统时钟信号，并根据所述第一地址信号、所述第一控制信号和所述第一系统时钟信号，确定所述目标测试指令。

6.根据权利要求3所述的测试板卡，其特征在于，所述待处理测试指令包括第一地址信号和第一控制信号；所述测试板卡还包括时钟信号源；

所述时钟信号源，用于生成第一系统时钟信号；

所述RCD模块，具体用于从所述测试机台处接收所述第一地址信号和所述第一控制信号，从所述时钟信号源处接收所述第一系统时钟信号，并根据所述第一地址信号、所述第一控制信号和所述第一系统时钟信号，确定所述目标测试指令。

7.根据权利要求4所述的测试板卡，其特征在于，所述目标测试指令包括第二地址信号、第二控制信号和第二系统时钟信号，所述测试结果包括测试用数据信号和测试用数据控制信号；

所述测试板卡还包括第一输出接口和第二输出接口，且所述第一输出接口和所述第二输出接口均与预设示波器连接；其中，

所述待测试存储器，具体用于接收所述第二地址信号、所述第二控制信号和所述第二系统时钟信号，并根据所述第二地址信号、所述第二控制信号和所述第二系统时钟信号，输出所述测试用数据信号和所述测试用数据控制信号；

所述第一输出接口，用于接收所述测试用数据信号，并将所述测试用数据信号发送给所述预设示波器；

所述第二输出接口，用于接收所述测试用数据控制信号，并将所述测试用数据控制信号发送给所述预设示波器。

8.根据权利要求7所述的测试板卡，其特征在于，所述测试板卡还包括第一输出电阻和所述第二输出电阻，且所述第一输出电阻和第二输出电阻均与接地端连接；其中，

所述待测试存储器，还用于根据所述第二地址信号、所述第二控制信号和所述第二系统时钟信号，输出数据信号和数据控制信号；

所述第一输出电阻，用于接收所述数据信号，并将所述数据信号传输到地；

所述第二输出电阻，用于接收所述数据控制信号，并将所述数据控制信号传输到地。

9.根据权利要求8所述的测试板卡，其特征在于，

所述第一电源信号的电压为1.1伏特，所述第二电源信号的电压为1.8伏特；

所述第一输出电阻和所述第二输出电阻的阻抗均为50欧姆。

10.根据权利要求2所述的测试板卡，其特征在于，

所述测试机台包括现场可编程逻辑阵列FPGA，所述FPGA通过I2C总线与所述连接模块连接，且所述连接模块通过I2C总线与所述RCD模块连接。

11.一种测试系统，其特征在于，所述测试系统至少包括测试机台和如权利要求1至10任一项所述的测试板卡。

12.一种测试方法，其特征在于，应用于包括测试机台和测试板卡的测试系统，且所述测试板卡包括RCD模块和待测试存储器；所述方法包括：

在所述测试机台和所述测试板卡连接后，通过所述测试板卡确定目标测试指令；

在所述测试机台控制RCD模块进入脱机模式后，基于所述目标测试指令，通过所述RCD模块对所述待测试存储器进行信号完整性测试，确定测试结果。

13.根据权利要求12所述的测试方法，其特征在于，在所述测试机台和所述测试板卡连接后，所述方法还包括：

接收所述测试机台提供的第一电源信号，并基于所述第一电源信号驱动所述RCD模块和所述待测试存储器；或者

接收所述测试机台提供的所述第一电源信号和第二电源信号，并通过所述第一电源信号驱动所述RCD模块，通过所述第二电源信号驱动所述待测试存储器。

14.根据权利要求13所述的测试方法，其特征在于，所述通过所述测试板卡确定目标测试指令，包括：

通过所述测试机台向所述测试板卡发送待处理测试指令；

基于所述待处理测试指令，通过所述RCD模块确定所述目标测试指令。

15.根据权利要求14所述的测试方法，其特征在于，在所述通过所述测试机台向所述测试板卡发送待处理测试指令之后，所述方法还包括：

通过所述测试机台向所述测试板卡发送控制指令；

基于所述控制指令，控制所述RCD模块进入脱机模式。

16.根据权利要求14所述的测试方法，其特征在于，所述待处理测试指令包括第一地址信号、第一控制信号和第一系统时钟信号；

所述基于所述待处理测试指令，通过所述RCD模块确定所述目标测试指令，包括：

根据所述第一地址信号、所述第一控制信号和所述第一系统时钟信号，通过所述RCD模块确定所述目标测试指令。

17.根据权利要求14所述的测试方法，其特征在于，所述待处理测试指令包括第一地址信号和第一控制信号；所述测试板卡还包括时钟信号源；

所述基于所述待处理测试指令，通过所述RCD模块确定所述目标测试指令，包括：

通过所述时钟信号源生成第一系统时钟信号；

根据所述第一地址信号、所述第一控制信号和所述第一系统时钟信号，通过所述RCD模块确定所述目标测试指令。

18.根据权利要求14所述的测试方法，其特征在于，所述目标测试指令包括第二地址信号、第二控制信号和第二系统时钟信号，所述测试结果包括测试用数据信号和测试用数据控制信号；

所述基于所述目标测试指令，通过所述RCD模块对所述待测试存储器进行信号完整性测试，确定测试结果，包括：

根据所述第二系统时钟信号、所述第二地址信号和所述第二控制信号，通过所述待测试存储器输出所述测试用数据信号和所述测试用数据控制信号。

19.根据权利要求18所述的测试方法，其特征在于，所述测试系统还包括预设示波器，所述测试板卡还包括第一输出接口和第二输出接口；在所述确定测试结果之后，所述方法还包括：

通过所述第一输出接口将所述测试用数据信号发送给所述预设示波器；

通过所述第二输出接口将所述测试用数据控制信号发送给所述预设示波器。

20.根据权利要求18所述的测试方法，其特征在于，所述测试板卡还包括第一输出电阻和第二输出电阻，且所述第一输出电阻和所述第二输出电阻均与接地端连接；所述方法还包括：

根据所述第二系统时钟信号、所述第二地址信号和所述第二控制信号，通过所述待测试存储器输出数据信号和数据控制信号；

通过所述第一输出电阻将所述数据信号传输到地，以及通过所述第二输出电阻将所述数据控制信号传输到地。

Images