CN116184255A - 一种测试芯片内部电源的瞬态响应的方法和控制系统 - Google Patents

Abstract

本申请涉及一种测试芯片内部电源的瞬态响应的方法和控制系统，芯片包括内部电源、第一时钟和第二时钟，控制系统包括：第一定时器，以第一时钟作为工作时钟，配置为以持续方式，交替地输出使得芯片休眠的第一休眠信号和使得芯片唤醒的第一唤醒信号；第二定时器，以第二时钟作为工作时钟，第二时钟和第一时钟为异步时钟，配置为以持续方式，交替地输出使得芯片休眠的第二休眠信号和使得芯片唤醒的第二唤醒信号；基于第一休眠信号、第一唤醒信号、第二休眠信号和第二唤醒信号，使得芯片在至少一次休眠后在小于第一时钟或第二时钟的一个时钟周期的第一时间段内被唤醒，因此该控制系统能够使芯片在瞬时的休眠到唤醒的激励下产生真实的瞬态响应。

Description

一种测试芯片内部电源的瞬态响应的方法和控制系统

技术领域

本申请涉及芯片的技术领域，更具体地，涉及一种测试芯片内部电源的瞬态响应的方法和控制系统。

背景技术

为了确保芯片内部电源在负载变化较快的时候依旧能正常工作，需要测试电源的瞬态响应。一般的测试方法为给电源一个短时间内功耗变化大的激励，看电源能否长时间保持正常工作。目前常用的测试内部电源的瞬态响应的方式为：芯片外接一个电子负载产生装置，通过电子负载产生装置产生所需变化较快的负载，然后通过示波器观测电源输出Vout的变化进行电源的瞬态测试。但是这种需要额外设备支持的测试方法中，可能为了节约引脚资源，有些芯片不一定将电源输出引出，而且这种电子负载的方式可能无法真实地模拟出芯片负载变化的真实情况，所以这种方式可能无法得到芯片内部电源的真实瞬态响应。

发明内容

提供了本申请以解决现有技术中存在的上述缺陷。需要一种测试芯片内部电源的瞬态响应的方法和控制系统，无需外接电子负载，充分利用芯片内的构件，以较低的改造成本，就能够方便地实现短时间内的较大负载变化，从而得到芯片内部电源对此的真实瞬态响应。

根据本申请的第一方案，提供了一种用于芯片的控制系统，所述芯片包括内部电源、第一时钟和第二时钟，所述控制系统包括：第一定时器，其以所述第一时钟作为工作时钟，且配置为以持续方式，交替地输出使得所述芯片休眠的第一休眠信号和使得所述芯片唤醒的第一唤醒信号；以及第二定时器，其以所述第二时钟作为工作时钟，所述第二时钟和所述第一时钟为异步时钟，且配置为以持续方式，交替地输出使得所述芯片休眠的第二休眠信号和使得所述芯片唤醒的第二唤醒信号；基于所述第一休眠信号、第一唤醒信号、第二休眠信号和第二唤醒信号，使得所述芯片在至少一次休眠后在小于所述第一时钟或第二时钟的一个时钟周期的第一时间段内被唤醒。

根据本申请的第二方案，提供了一种测试芯片内部电源的瞬态响应的方法，所述芯片包括内部电源、第一时钟和第二时钟，所述第二时钟和所述第一时钟为异步时钟，所述方法包括：以所述第一时钟作为工作时钟，以持续方式交替地输出使得所述芯片休眠的第一休眠信号和使得所述芯片唤醒的第一唤醒信号；以所述第二时钟作为工作时钟，以持续方式交替地输出使得所述芯片休眠的第二休眠信号和使得所述芯片唤醒的第二唤醒信号；基于所述第一休眠信号、第一唤醒信号、第二休眠信号和第二唤醒信号，使得所述芯片在至少一次休眠后在小于所述第一时钟或第二时钟的一个时钟周期的第一时间段内被唤醒。

本申请各个实施例提供的测试芯片内部电源的瞬态响应的方法和控制系统，充分利用了芯片内设置的第一时钟和第二时钟。第一定时器和第二定时器分别以第一时钟和第二时钟为工作时钟，第一时钟和第二时钟为异步时钟，使得第一定时器和第二定时器分别可以异步交替输出唤醒信号和休眠信号，这样能够使芯片出现在至少一次休眠后在小于任一时钟的一个时钟周期的第一时间段内被唤醒的情况，促使芯片在瞬时的休眠到唤醒的激励下产生短时间内的较大负载变化，进而得到芯片内部电源对此的真实瞬态响应，然后通过这种瞬态响应下的芯片内部电源的实际情况，能够更准确地得到芯片内部电源在负载变化较快的时候是否能够依旧正常工作。

附图说明

在不一定按比例绘制的附图中，相同的附图标记可以在不同的视图中描述相似的部件。具有字母后缀或不同字母后缀的相同附图标记可以表示相似部件的不同实例。附图大体上通过举例而不是限制的方式示出各种实施例，并且与说明书以及权利要求书一起用于对所公开的实施例进行说明。在适当的时候，在所有附图中使用相同的附图标记指代同一或相似的部分。这样的实施例是例证性的，而并非旨在作为本装置或方法的穷尽或排他实施例。

图1示出根据本申请实施例的包括控制系统的芯片的结构示意图；

图2示出根据本申请实施例的第一定时器和第二定时器异步交替输出唤醒信号和休眠信号的示意图；

图3示出根据本申请实施例的测试芯片内部电源的瞬态响应的方法的流程图；以及

图4示出根据本申请实施例的利用capless LDO为内部电源的瞬态响应的示意图。

具体实施方式

为使本领域技术人员更好的理解本申请的技术方案，下面结合附图和具体实施方式对本申请作详细说明。下面结合附图和具体实施例对本申请的实施例作进一步详细描述，但不作为对本申请的限定。

本申请中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分。“包括”或者“包含”等类似的词语意指在该词前的要素涵盖在该词后列举的要素，并不排除也涵盖其他要素的可能。

图1示出根据本申请实施例的包括控制系统的芯片的结构示意图。所述芯片100包括内部电源101、第一时钟102和第二时钟103，所述控制系统104包括第一定时器1041，其以所述第一时钟102作为工作时钟，且配置为以持续方式，交替地输出使得所述芯片100休眠的第一休眠信号和使得所述芯片唤醒的第一唤醒信号。第一定时器1041以第一时钟102为基准来进行计数，通过计数值和时钟周期得到定时器的时间，所以第一定时器1041可以交替输出第一休眠信号和第一唤醒信号，而且可以持续地输出这两个信号，以使芯片100做出交替的休眠-唤醒的反应。

所述控制系统104还包括第二定时器1042，其以所述第二时钟103作为工作时钟，所述第二时钟103和所述第一时钟102为异步时钟，且配置为以持续方式，交替地输出使得所述芯片100休眠的第二休眠信号和使得所述芯片100唤醒的第二唤醒信号。第二定时器1042以第二时钟103为基准来进行计数，通过计数值和时钟周期得到定时器的时间，所以第二定时器1042可以按照一定的计数值交替输出第二休眠信号和第二唤醒信号，而且可以持续地输出这两个信号，以使芯片100做出交替的休眠-唤醒的反应。其中第一时钟102和第二时钟103为异步时钟，第一时钟102和第二时钟103之间具有一定的频率差或相位差，在一些实施例中，第一时钟和第二时钟的频率差小于等于0.2MHz。例如第一时钟102的时钟频率为24MHz，第二时钟103的时钟频率可以为23.8-24.2MHz。所以基于第一定时器1041和第二定时器1042输出的异步的休眠和唤醒信号，可以使芯片100在很短的时间段内从休眠状态转换到唤醒状态。

所述控制系统104基于所述第一休眠信号、第一唤醒信号、第二休眠信号和第二唤醒信号，使得所述芯片100在至少一次休眠后在小于所述第一时钟102或第二时钟103的一个时钟周期的第一时间段内被唤醒。由于异步时钟的原因，使芯片100可以在很短的时间段内从休眠状态转换到唤醒状态，进一步在受到其他影响因素（比如时钟的波动、时钟本身因素或外界干扰因素的影响）的情况下，可能会使时钟发生波动，导致定时器输出信号的波动（并不按周期进行），所以能够使芯片100出现在更短的时间段（第一时间段）内从休眠状态转换到唤醒状态（休眠后立刻被唤醒）的情况，以给芯片100制造出了很短时间（小于第一时钟102或第二时钟103的一个时钟周期）的瞬态激励，促使芯片在瞬态激励下产生短时间内的较大负载变化，进而得到芯片内部电源对此的真实瞬态响应。使芯片100被唤醒后能够产生瞬时较大的功耗变化。以便于准确地判断芯片100内部电源101在负载变化较快的时候是否能够依旧正常工作。另外，基于异步时钟和波动的影响以及定时器可以持续地输出交替的休眠和唤醒信号的情况，使芯片100产生第一时间段内的休眠到唤醒切换的情况可以不止一次。

在一些实施例中，所述第一时钟102或第二时钟103存在时钟周期和/或占空比的波动。比如内部RC时钟等可以存在时钟周期和/或占空比的波动的时钟，在第一时钟102为内部RC时钟时，第二时钟103可以为内部RC时钟或连接外部晶振的晶体时钟；在第二时钟103为内部RC时钟时，第一时钟102可以为内部RC时钟或连接外部晶振的晶体时钟。其中时钟周期为时钟的振荡周期，是时钟频率的倒数。占空比为时钟波形高电平时间和一个时钟周期总时间的比值。以第二时钟103为内部RC时钟，第一时钟102为晶体时钟为例，内部RC时钟由于供电电源波动会使时钟周期和/或占空比有一定波动，从而强化第一时钟102和第二时钟103之间的异步情况，因此在一段比较短的时间（第一时间段）内，以此为工作时钟的定时器由于定时起点的偏差和/或该波动导致的异步情况，可以很容易和另一个定时器产生一个很短的休眠唤醒周期，即休眠后立刻被唤醒，从休眠到唤醒对于芯片100来说会产生很大的功耗变化，由此即制造出很短时间（小于一个时钟周期）内功耗变化大的激励，从而可以得到芯片100内部电源101的实际瞬态响应的效果。例如，以第二时钟103为内部RC时钟，第一时钟102为晶体时钟为例，第一定时器1041和第二定时器1042异步交替输出唤醒信号和休眠信号，如图2所示，可以示例性地表示产生瞬态激励的第一时间段的情况。第一定时器能够输出如波形图201所示的交替的休眠和唤醒信号，其中，时刻204输出休眠信号，时刻205输出唤醒信号。第二定时器能够输出如波形图202所示的交替的休眠和唤醒信号，其中，时刻206输出休眠信号，时刻207输出唤醒信号。第一定时器1041和第二定时器1042共同输出的信号使芯片100产生如波形图203所示的交替的休眠和唤醒，其中，时刻208为进入休眠的时刻，时刻209为进入唤醒的时刻，这样使芯片100刚进入休眠就立刻被唤醒，所以在时刻208至时刻209之间产生了瞬态激励。

在一些实施例中，所述芯片100在至少一次休眠后在小于所述第一时钟102或第二时钟103的一个时钟周期的时间段内被唤醒后的第二时间段内，所述芯片100的内部电源101的输出电压低于所述内部电源101额定电压的最小值。芯片100从休眠立刻被唤醒，并且在被唤醒后的第二时间段内瞬态响应的表现为内部电源101的输出电压低于额定电压的最小值。并且进一步，如果内部电源101的输出电压与额定电压的最小值的差小于预定值，则可以说明内部电源101在瞬态响应下依旧能正常工作，如果内部电源101的输出电压与额定电压的最小值的差大于预定值，则说明内部电源101在瞬态响应下可能无法正常工作。第二时间段可以等于或小于第一时间段。

在一些实施例中，在所述第二时间段之后的第三时间段内，所述芯片100的内部电源101的输出电压处于所述内部电源101的额定电压范围内。瞬态响应后的第三时间段内，芯片100的内部电源101的输出电压处于所述内部电源101的额定电压范围内，说明芯片100在经过瞬态响应后能够恢复到正常的状态，可以进一步说明芯片100的内部电源101具有更佳的工作性能。如果瞬态响应后的第三时间段内，芯片100的内部电源101的输出电压不在所述内部电源101的额定电压范围内，说明芯片100内部电源101受到瞬态响应的影响，无法及时恢复到正常的工作性能。第三时间段可以等于或小于第一时间段。

在一些实施例中，在芯片100的至少一次休眠到被唤醒之间的时间段可以小于所述第一时钟102或第二时钟103的一个时钟周期的0.1%。以第一时钟102时钟频率为24MHz为例，24MHz对应的时钟周期约为1/24μs，这里假设为0.04μs，由休眠到唤醒的第一时间段可以小于0.00004μs，换算为ns，第一时间段可以小于0.04ns。这样在第一时间段的激励下，可以使芯片100产生急剧功耗变化下的瞬时响应。

在一些实施例中，所述第二定时器1042对于所述第二休眠信号的定时计数值与所述第一定时器1041对于所述第一唤醒信号的定时计数值的偏差在第一阈值范围内，所述第二定时器1042对于所述第二唤醒信号的定时计数值与所述第一定时器1041对于所述第一休眠信号的定时计数值的偏差在第二阈值范围内，所述第一阈值范围和第二阈值范围小于所述第一时钟102或第二时钟103的时钟周期。例如，所述第一阈值范围为1-3，所述第二阈值范围为10-100。这样设置，可以使芯片在第一定时器1041和第二定时器1042的协同控制下，由休眠转换到唤醒的时间较短。芯片100可以在第一定时器1041的休眠信号下进入休眠后被第二定时器1042的唤醒信号唤醒，或，芯片100可以在第二定时器1042的休眠信号进入休眠后被第一定时器1041的唤醒信号唤醒，如此循环。在此基础上，当芯片受到波动的影响时，可产生更为短暂的休眠交替到唤醒的第一时间段，以便于对芯片产生瞬态激励。

在一些实施例中，所述第一定时器1041和所述第二定时器1042均设置为输出比较模式，且配置为：在达到比较值时产生比较中断，生成并输出对应的中断标志位作为休眠信号；在达到溢出值时产生溢出，生成并输出对应的溢出标志位作为唤醒信号。以时钟频率为24MHz的第一时钟102为例，第一定时器设置比较值24000，溢出值48000，即在定时1ms时产生比较中断，此时可以输出对应的中断标志位作为休眠信号，2ms时产生溢出，此时可以输出对应的溢出标志位作为唤醒信号唤醒芯片100。第二时钟103的时钟频率可以为23.9MHz，第二定时器1042设置比较值24001，溢出值48079，即在1ms左右时产生比较中断，此时可以输出对应的溢出标志位作为唤醒信号唤醒芯片100，2ms左右时产生溢出，此时可以输出对应的中断标志位作为休眠信号进入休眠，由此可以得到两个异步的休眠唤醒源。其中，所述中断标志位表示下降沿或上升沿。

在一些实施例中，所述至少一次休眠及其后在所述时间段内的唤醒为第一休眠信号作用下的休眠和所述第二唤醒信号作用下的唤醒，和/或所述第二休眠信号作用下的休眠和所述第一唤醒信号作用下的唤醒。第一时钟102为受到波动影响的时钟的情况下（比如第一时钟为内部RC时钟，第二时钟为晶体时钟），芯片100可以是在第二休眠信号和第一唤醒信号的作用下产生瞬态激励。第二时钟103为受到波动影响的时钟的情况下（比如第一时钟为晶体时钟，第二时钟为内部RC时钟），芯片100可以是在第一休眠信号和所述第二唤醒信号的作用下产生瞬态激励。另外，第一时钟102和第二时钟103可以均为受到波动影响的时钟（比如两个时钟均为内部RC时钟），芯片100可以是在第二休眠信号和第一唤醒信号的作用下产生瞬态激励，或者芯片100可以是在第一休眠信号和所述第二唤醒信号的作用下产生瞬态激励。因此在两个异步时钟的配合下可以完成对芯片100的瞬态激励。

本申请的实施例还提供了一种测试芯片内部电源的瞬态响应的方法，所述芯片包括内部电源、第一时钟和第二时钟，所述第二时钟和所述第一时钟为异步时钟。如图3所示，所述方法包括如下步骤。

在步骤301，以所述第一时钟作为工作时钟，以持续方式交替地输出使得所述芯片休眠的第一休眠信号和使得所述芯片唤醒的第一唤醒信号。在步骤302，以所述第二时钟作为工作时钟，以持续方式交替地输出使得所述芯片休眠的第二休眠信号和使得所述芯片唤醒的第二唤醒信号。在步骤303，基于所述第一休眠信号、第一唤醒信号、第二休眠信号和第二唤醒信号，使得所述芯片在至少一次休眠后在小于所述第一时钟或第二时钟的一个时钟周期的第一时间段内被唤醒。由于双异步时钟的原因，使芯片可以在很短的时间段内从休眠状态转换到唤醒状态，进一步在受到其他影响因素（比如时钟的波动、本身因素或外界因素的影响）的情况下，可以使芯片以更短的时间段（第一时间段）内从休眠状态转换到唤醒状态（休眠后立刻被唤醒），给芯片制造出了很短时间（小于第一时钟或第二时钟的一个时钟周期）的激励，促使芯片在瞬时的休眠到唤醒的激励下产生短时间内的较大负载变化，进而得到芯片的内部电源对此的真实瞬态响应。使芯片被唤醒后能够产生瞬时较大的功耗变化，以便于准确地判断芯片内部电源在负载变化较快的时候是否能够依旧正常工作。

在一些实施例中，所述第一时钟或第二时钟存在时钟周期和/或占空比的波动。因此在一段比较短的时间（第一时间段）内，以产生波动的时钟为工作时钟的定时器可以很容易和另一个定时器产生一个很短的休眠唤醒周期，即休眠后立刻被唤醒，从休眠到唤醒对于芯片来说会产生很大的功耗变化，由此即制造出很短时间（小于一个时钟周期）内功耗变化大的激励，从而可以得到芯片内部电源的实际瞬态响应的效果。

在一些实施例中，所述芯片在至少一次休眠后在小于所述第一时钟或第二时钟的一个时钟周期的时间段内被唤醒后的第二时间段内，所述芯片的内部电源的输出电压低于所述内部电源额定电压的最小值。芯片从休眠立刻被唤醒，并且在被唤醒后的第二时间段内瞬态响应的表现为内部电源的输出电压低于额定电压的最小值。

在一些实施例中，在所述第二时间段之后的第三时间段内，所述芯片的内部电源的输出电压处于所述内部电源的额定电压范围内。瞬态响应后的第三时间段内，芯片的内部电源的输出电压处于所述内部电源的额定电压范围内，说明芯片在经过瞬态响应后能够恢复到正常的状态，可以进一步说明芯片的内部电源具有更佳的工作性能。如果瞬态响应后的第三时间段内，芯片的内部电源的输出电压不在所述内部电源的额定电压范围内，说明芯片内部电源受到瞬态响应的影响，无法及时恢复到正常的工作性能。

在一些实施例中，在芯片的至少一次休眠到被唤醒之间的第一时间段小于所述第一时钟或第二时钟的一个时钟周期的0.1%。这样在第一时间段的激励下，可以使芯片产生急剧功耗变化下的瞬时响应。

在一些实施例中，还包括：利用第一定时器的定时计数来执行第一休眠信号和第一唤醒信号的输出；利用第二定时器的定时计数来执行第二休眠信号和第二唤醒信号的输出；设置所述第二定时器对于所述第二休眠信号的定时计数值与所述第一定时器对于所述第一唤醒信号的定时计数值的偏差，使之处于第一阈值范围内；设置所述第二定时器对于所述第二唤醒信号的定时计数值与所述第一定时器对于所述第一休眠信号的定时计数值的偏差，使之在第二阈值范围内。例如，所述第一阈值范围为1-3，所述第二阈值范围为10-100。这样设置，可以使芯片在第一定时器和第二定时器的协同控制下，由休眠转换到唤醒的时间较短。芯片可以在第一定时器的休眠信号下进入休眠后被第二定时器的唤醒信号唤醒，或，芯片可以在第二定时器的休眠信号进入休眠后被第一定时器的唤醒信号唤醒，如此循环。在此基础上，在芯片受到波动的影响因素时，可产生更为短暂的休眠交替到唤醒的第一时间段。

在一些实施例中，所述第一定时器和所述第二定时器均设置为输出比较模式：在达到比较值时产生比较中断，生成并输出对应的中断标志位作为休眠信号；在达到溢出值时产生溢出，生成并输出对应的溢出标志位作为唤醒信号。由此可以得到两个异步的休眠唤醒源。其中，所述中断标志位表示下降沿或上升沿。

在一些实施例中，所述至少一次休眠及其后在所述时间段内的唤醒为第一休眠信号作用下的休眠和所述第二唤醒信号作用下的唤醒，和/或所述第二休眠信号作用下的休眠和所述第一唤醒信号作用下的唤醒。第一时钟和第二时钟的任一时钟为可以受到波动影响的时钟，或第一时钟和第二时钟均为可以受到波动影响的时钟，以便对芯片产生瞬态激励。

图4示出根据本申请实施例的利用Capless LDO测试芯片内部电源的瞬态响应的示意图。如图4所示，以Capless LDO（capless low-dropout） 402作为内部电源，CaplessLDO 402的电压具有如波形406的走势，控制系统104控制芯片的周期性休眠和唤醒，使得芯片具有如波形图403所示的交替进行休眠和唤醒的过程，其中，时刻404至时刻405之间的第一时间段内产生了瞬态激励，在时刻404芯片处于休眠状态，在时刻405芯片处于唤醒状态，在瞬态激励的作用下，Capless LDO 402的功耗变化很大，所以芯片在唤醒后，内部电源的电压出现了瞬时低电压407，可以看到瞬时低电压407低于内部电源额定电压的最小值，若此时输出电压跌落过大，即瞬时低电压与内部电源额定电压的最小值的差值大于预定值，会产生较严重后果，在此情况下，以此Capless LDO 402为内部电源的芯片可能会无法正常工作。

本文中涉及的第一、第二、第三、第四以及各种数字编号仅为描述方便进行的区分，并不用来限制本申请的范围。

应理解，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。结合本申请实施例所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。为避免重复，这里不再详细描述。

在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各种说明性逻辑块(illustrative logical block，简称ILB)和步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线)或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘)等。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (20)

1. 一种用于芯片的控制系统，其特征在于，所述芯片包括内部电源、第一时钟和第二时钟，所述控制系统包括：

第一定时器，其以所述第一时钟作为工作时钟，且配置为以持续方式，交替地输出使得所述芯片休眠的第一休眠信号和使得所述芯片唤醒的第一唤醒信号；以及

第二定时器，其以所述第二时钟作为工作时钟，所述第二时钟和所述第一时钟为异步时钟，且配置为以持续方式，交替地输出使得所述芯片休眠的第二休眠信号和使得所述芯片唤醒的第二唤醒信号；

基于所述第一休眠信号、第一唤醒信号、第二休眠信号和第二唤醒信号，使得所述芯片在至少一次休眠后在小于所述第一时钟或第二时钟的一个时钟周期的第一时间段内被唤醒。

2.根据权利要求1所述的控制系统，其特征在于，所述第一时钟或第二时钟存在时钟周期和/或占空比的波动。

3.根据权利要求1或2所述的控制系统，其特征在于，所述芯片在至少一次休眠后在小于所述第一时钟或第二时钟的一个时钟周期的时间段内被唤醒后的第二时间段内，所述芯片的内部电源的输出电压低于所述内部电源额定电压的最小值。

4.根据权利要求3所述的控制系统，其特征在于，在所述第二时间段之后的第三时间段内，所述芯片的内部电源的输出电压处于所述内部电源的额定电压范围内。

5.根据权利要求1或2所述的控制系统，其特征在于，在芯片的至少一次休眠到被唤醒之间的第一时间段小于所述第一时钟或第二时钟的一个时钟周期的0.1%。

6.根据权利要求1或2所述的控制系统，其特征在于，所述第二定时器对于所述第二休眠信号的定时计数值与所述第一定时器对于所述第一唤醒信号的定时计数值的偏差在第一阈值范围内，所述所述第二定时器对于所述第二唤醒信号的定时计数值与所述第一定时器对于所述第一休眠信号的定时计数值的偏差在第二阈值范围内，所述第一阈值范围和第二阈值范围小于所述第一时钟或第二时钟的时钟周期。

7.根据权利要求6所述的控制系统，其特征在于，所述第一阈值范围为1-3，所述第二阈值范围为10-100。

8.根据权利要求6所述的控制系统，其特征在于，所述第一定时器和所述第二定时器均设置为输出比较模式，且配置为：

在达到比较值时产生比较中断，生成并输出对应的中断标志位作为休眠信号；

在达到溢出值时产生溢出，生成并输出对应的溢出标志位作为唤醒信号。

9.根据权利要求8所述的控制系统，其特征在于，所述中断标志位表示下降沿或上升沿。

10.根据权利要求1或2所述的控制系统，其特征在于，所述至少一次休眠及其后在所述时间段内的唤醒为第一休眠信号作用下的休眠和所述第二唤醒信号作用下的唤醒，和/或所述第二休眠信号作用下的休眠和所述第一唤醒信号作用下的唤醒。

11.一种测试芯片内部电源的瞬态响应的方法，其特征在于，所述芯片包括内部电源、第一时钟和第二时钟，所述第二时钟和所述第一时钟为异步时钟，所述方法包括：

以所述第一时钟作为工作时钟，以持续方式交替地输出使得所述芯片休眠的第一休眠信号和使得所述芯片唤醒的第一唤醒信号；

以所述第二时钟作为工作时钟，以持续方式交替地输出使得所述芯片休眠的第二休眠信号和使得所述芯片唤醒的第二唤醒信号；

基于所述第一休眠信号、第一唤醒信号、第二休眠信号和第二唤醒信号，使得所述芯片在至少一次休眠后在小于所述第一时钟或第二时钟的一个时钟周期的第一时间段内被唤醒。

12.根据权利要求11所述的方法，其特征在于，所述第一时钟或第二时钟存在时钟周期和/或占空比的波动。

13.根据权利要求11所述的方法，其特征在于，所述芯片在至少一次休眠后在小于所述第一时钟或第二时钟的一个时钟周期的时间段内被唤醒后的第二时间段内，所述芯片的内部电源的输出电压低于所述内部电源额定电压的最小值。

14.根据权利要求11所述的方法，其特征在于，在所述第二时间段之后的第三时间段内，所述芯片的内部电源的输出电压处于所述内部电源的额定电压范围内。

15.根据权利要求11所述的方法，其特征在于，在芯片的至少一次休眠到被唤醒之间的第一时间段小于所述第一时钟或第二时钟的的一个时钟周期的0.1%。

16.根据权利要求11所述的方法，其特征在于，还包括：

利用第一定时器的定时计数来执行第一休眠信号和第一唤醒信号的输出；

利用第二定时器的定时计数来执行第二休眠信号和第二唤醒信号的输出；

设置所述第二定时器对于所述第二休眠信号的定时计数值与所述第一定时器对于所述第一唤醒信号的定时计数值的偏差，使之处于第一阈值范围内；

设置所述所述第二定时器对于所述第二唤醒信号的定时计数值与所述第一定时器对于所述第一休眠信号的定时计数值的偏差，使之在第二阈值范围内。

17.根据权利要求16所述的方法，其特征在于，所述第一阈值范围为1-3，所述第二阈值范围为10-100。

18.根据权利要求16所述的方法，其特征在于，所述第一定时器和所述第二定时器均设置为输出比较模式：

在达到比较值时产生比较中断，生成并输出对应的中断标志位作为休眠信号；

在达到溢出值时产生溢出，生成并输出对应的溢出标志位作为唤醒信号。

19.根据权利要求18所述的方法，其特征在于，所述中断标志位表示下降沿或上升沿。

20.根据权利要求11所述的方法，其特征在于，所述至少一次休眠及其后在所述时间段内的唤醒为第一休眠信号作用下的休眠和所述第二唤醒信号作用下的唤醒，和/或所述第二休眠信号作用下的休眠和所述第一唤醒信号作用下的唤醒。

Images