CN115208365A - 比较器及其输出信号的稳定方法 - Google Patents

Abstract

本发明公开了一种比较器及其输出信号的稳定方法，比较器包括：比较器单元、采样电路、驱动电路以及反馈控制电路。采样电路用于采集输入信号，并将输入信号转换为采样电流信号而输出；驱动电路用于基于采样电流信号输出一路或多路驱动信号；反馈控制电路用于基于驱动信号决定是否将比较信号正向反馈至比较器单元的输入端，以对比较信号进行锁存。本发明的比较器可以及时捕捉输入信号的快速大幅度变化，并锁存保持住之前的输出，当电路的工作状态重新建立充分，并能够正确输出时，结束锁存保持，从而使得比较器在应对快速大摆幅信号时，不会发生错误翻转，总能保持正确的输出。

Description

比较器及其输出信号的稳定方法

技术领域

本发明是关于集成电路领域，特别是关于一种比较器及其输出信号的稳定方法。

背景技术

比较器的输入共模范围一般支持从0V到VDD-1.5V。在某些应用中，会遇到输入快速变化的情况，突然从一个相对低的电压变化到一个相对高的电压或者从一个相对高的电压变化到一个相对低的电压，此时内部电路难以及时捕捉并正确跟随到这个快速的变化，从而有可能造成内部电路工作点的紊乱，使得输出信号产生错误的翻转。尤其对于某些高压的比较器，输入共模电压信号可高达30V以上，输入可变化的电压范围非常大，因输入快速变化而造成输出错误翻转的这种情况会更容易发生。

公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

发明内容

本发明的目的在于提供一种比较器及其输出信号的稳定方法，其能够在输入信号中的共模电压信号的快速大幅度变化时，锁存保持住之前的输出。

为实现上述目的，本发明的实施例提供了一种比较器，包括：第一MOS管、第二MOS管、比较器单元、采样电路、驱动电路以及反馈控制电路。

所述第一MOS管和第二MOS管组成输入管对，所述输入管对用于接收输入信号；所述比较器单元的第一输入端和第二输入端与输入管对的输出端相连，所述比较器单元的输出端输出比较信号；采样电路用于采集所述输入信号，并基于所述输入信号输出采样电流信号；驱动电路用于接收所述采样电流信号，并基于所述采样电流信号输出一路或多路驱动信号；反馈控制电路与比较器单元的输出端和输入端以及驱动电路相连，所述反馈控制电路基于所述驱动信号决定是否将所述比较信号正向反馈至比较器单元的输入端，以对比较信号进行锁存。

在本发明的一个或多个实施例中，所述驱动电路包括电流提供单元，用于提供参考电流，所述驱动电路比较所述采样电流信号与对应的参考电流，并根据比较结果输出驱动信号。

在本发明的一个或多个实施例中，所述电流提供单元为多个，以提供多个不同的参考电流，所述驱动电路比较所述采样电流信号与对应的参考电流，并根据比较结果输出多路驱动信号。

在本发明的一个或多个实施例中，所述驱动电路还包括延时单元，用于延时输出驱动信号。

在本发明的一个或多个实施例中，所述电流提供单元为多个，且至少一个所述电流提供单元用于提供第一参考电流，至少一个所述电流提供单元用于提供第二参考电流，所述延时单元用于延时输出基于至少一个第一参考电流与对应的采样电流信号的比较结果产生的驱动信号和/或延时输出基于至少一个第二参考电流与对应的采样电流信号的比较结果产生的驱动信号。

在本发明的一个或多个实施例中，所述采样电路包括第三MOS管、第四MOS管和第二供电单元，所述第三MOS管和第四MOS管的源极相连且与第二供电单元的第一端相连，所述第二供电单元的第二端与电源电压相连，所述第三MOS管和第四MOS管的栅极用于采集输入信号，所述第三MOS管和第四MOS管的漏极与驱动电路相连。

在本发明的一个或多个实施例中，所述驱动电路包括第五MOS管、第六MOS管、第七MOS管、第一电流提供单元和第二电流提供单元；

所述第五MOS管的栅极和漏极短接并与采样电路的输出端相连，所述第五MOS管的源极与地相连，所述第五MOS管、第六MOS管和第七MOS管共栅连接，所述第六MOS管的漏极与第一电流提供单元的第一端以及反馈控制电路相连，所述第一电流提供单元的第二端与电源电压相连，所述第六MOS管的源极与地相连，所述第七MOS管的漏极与第二电流提供单元的第一端以及反馈控制电路相连，所述第二电流提供单元的第二端与电源电压相连，所述第七MOS管的源极与地相连。

在本发明的一个或多个实施例中，所述驱动电路还包括第二十五MOS管、第二十六MOS管、第三电流提供单元、第四电流提供单元、第一延时单元和第二延时单元；

所述第二十五MOS管、第二十六MOS管和第五MOS管共栅连接，所述第三电流提供单元的第一端与电源电压相连，所述第三电流提供单元的第二端与第一延时单元的第一端以及第二十五MOS管的漏极相连，所述第四电流提供单元的第一端与电源电压相连，所述第四电流提供单元的第二端与第二延时单元的第一端以及第二十六MOS管的漏极相连，所述第二十五MOS管和第二十六MOS管的源极与地相连，所述第一延时单元和第二延时单元的第二端与反馈控制电路相连，所述第一电流提供单元和第三电流提供单元分别用于提供第一参考电流，所述第二电流提供单元与第四电流提供单元分别用于提供第二参考电流，所述第六MOS管的宽长比等于所述第二十五MOS管的宽长比，所述第七MOS管的宽长比等于第二十六MOS管的宽长比。

在本发明的一个或多个实施例中，所述第一电流提供单元为第一电阻或者第三电流源，所述第二电流提供单元为第二电阻或者第四电流源，或者所述第一电流提供单元与第二电流提供单元相连组成电流镜。

在本发明的一个或多个实施例中，所述第一电流提供单元为第一电阻或者第三电流源，所述第二电流提供单元为第二电阻或者第四电流源，所述第三电流提供单元为第三电阻或者第六电流源，所述第四电流提供单元为第四电阻或者第七电流源，或者所述第一电流提供单元、第二电流提供单元、第三电流提供单元和第四电流提供单元中的两个或者三个以上相连组成电流镜。

在本发明的一个或多个实施例中，所述第七MOS管的漏极或者第六MOS管的漏极通过第一反相器与反馈控制电路相连。

在本发明的一个或多个实施例中，所述第七MOS管的漏极或者第六MOS管的漏极通过第一反相器与反馈控制电路相连，所述第二十五MOS管或者第二十六MOS管的漏极通过第二反相器与反馈控制电路相连。

在本发明的一个或多个实施例中，所述反馈控制电路包括第八MOS管、第九MOS管、第十MOS管、第十一MOS管和第三反相器；

所述第八MOS管和第九MOS管的源极相连，所述第十MOS管和第十一MOS管的漏极相连且同时与第九MOS管的源极相连，所述第十MOS管和第十一MOS管的源极相连并与地相连，所述第三反相器的输出端与第九MOS管的栅极相连；

所述第十MOS管的栅极形成反馈控制电路的第一输入端，所述第十一MOS管的栅极形成反馈控制电路的第二输入端，所述第一输入端和第二输入端与驱动电路相连，所述第八MOS管的栅极和第三反相器的输入端形成反馈控制电路的第三输入端，所述第三输入端与比较器单元的输出端相连，所述第八MOS管的漏极形成反馈控制电路的第一输出端，所述第九MOS管的漏极形成反馈控制电路的第二输出端，所述第一输出端和第二输出端分别与比较器单元的第一输入端和第二输入端相连。

在本发明的一个或多个实施例中，所述反馈控制电路还包括第十二MOS管或者第十二MOS管和第十三MOS管；

若所述反馈控制电路包括第十二MOS管，所述第十二MOS管的漏极与第八MOS管的源极相连，所述第十二MOS管的源极与第十MOS管漏极相连；或者

所述第十二MOS管的漏极与第十MOS管的源极相连，所述第十二MOS管的源极与地相连；

若所述反馈控制电路包括第十二MOS管和第十三MOS管，所述第十二MOS管的源极与第八MOS管的漏极相连，所述第十三MOS管的源极与第九MOS管的漏极相连，所述第八MOS管和第九MOS管的源极相连，所述第十MOS管和第十一MOS管的漏极相连且同时与第九MOS管的源极相连，所述第十MOS管和第十一MOS管的源极相连并与地相连，所述第三反相器的输出端与第九MOS管的栅极相连；

所述第十MOS管的栅极形成反馈控制电路的第一输入端，所述第十一MOS管的栅极形成反馈控制电路的第二输入端，所述第八MOS管的栅极和第三反相器的输入端形成反馈控制电路的第三输入端，所述第十二MOS管的漏极形成反馈控制电路的第一输出端，所述第十三MOS管的漏极形成反馈控制电路的第二输出端。

在本发明的一个或多个实施例中，所述反馈控制电路包括第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第十四MOS管、第十五MOS管和第三反相器；

所述第八MOS管和第九MOS管的源极相连且与地相连，所述第十MOS管和第十一MOS管的漏极相连，所述第十MOS管和第十一MOS管的源极相连并与第八MOS管的漏极相连，所述第十四MOS管和第十五MOS管的漏极相连，所述第十四MOS管和第十五MOS管的源极相连并与第九MOS管的漏极相连，所述第十一MOS管和第十四MOS管的栅极相连，所述第三反相器的输出端与第九MOS管的栅极相连；

所述第十MOS管和第十五MOS管的栅极形成反馈控制电路的第一输入端，所述第十一MOS管和第十四MOS管的栅极形成反馈控制电路的第二输入端，所述第一输入端和第二输入端与驱动电路相连，所述第八MOS管的栅极和第三反相器的输入端形成反馈控制电路的第三输入端，所述第三输入端与比较器单元的输出端相连，所述第十MOS管和第十一MOS管的漏极形成反馈控制电路的第一输出端，所述第十四MOS管和第十五MOS管的漏极形成反馈控制电路的第二输出端，所述第一输出端和第二输出端分别与比较器单元的第一输入端和第二输入端相连。

在本发明的一个或多个实施例中，所述反馈控制电路还包括第十六MOS管或者第十六MOS管和第十七MOS管；

若所述反馈控制电路还包括第十六MOS管，所述第十六MOS管的漏极与第九MOS管的源极相连，所述第十六MOS管的源极与地相连；

若所述反馈控制电路还包括第十六MOS管和第十七MOS管，所述第十六MOS管的漏极与第十MOS管的源极相连，所述第十六MOS管的源极与第八MOS管的漏极相连，所述第十七MOS管的漏极与第十四MOS管的源极相连，所述第十七MOS管的源极与第九MOS管的漏极相连；或者

所述第十六MOS管的源极与第十MOS管的漏极相连，所述第十七MOS管的源极与第十四MOS管的漏极相连，所述第十六MOS管的漏极形成反馈控制电路的第一输出端，所述第十七MOS管的漏极形成反馈控制电路的第二输出端。

在本发明的一个或多个实施例中，若所述反馈控制电路还包括第十六MOS管，所述第十六MOS管的漏极与第九MOS管和第八MOS管的源极之间串联有若干晶体管对，所述晶体管对包括第十八MOS管和第十九MOS管，所述第十八MOS管和第十九MOS管的漏极相连且与第九MOS管的源极相连，所述第十八MOS管和第十九MOS管的源极相连且与第十六MOS管的漏极相连。

在本发明的一个或多个实施例中，所述反馈控制电路包括第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第二十七MOS管、第二十八MOS管和第三反相器；

所述第八MOS管和第九MOS管的源极相连，所述第十MOS管、第十一MOS管、第二十七MOS管和第二十八MOS管的漏极相连且同时与第九MOS管的源极相连，所述第十MOS管、第十一MOS管、第二十七MOS管和第二十八MOS管的源极相连并与地相连，所述第三反相器的输出端与第九MOS管的栅极相连；

所述第十MOS管的栅极形成反馈控制电路的第一输入端，所述第十一MOS管的栅极形成反馈控制电路的第二输入端，所述第二十七MOS管的栅极形成反馈控制电路的第三输入端，所述第二十八MOS管的栅极形成反馈控制电路的第四输入端，所述第一输入端、第二输入端、第三输入端和第四输入端与驱动电路相连，所述第八MOS管的栅极和第三反相器的输入端形成反馈控制电路的第五输入端，所述第五输入端与比较器单元的输出端相连，所述第八MOS管的漏极形成反馈控制电路的第一输出端，所述第九MOS管的漏极形成反馈控制电路的第二输出端，所述第一输出端和第二输出端分别与比较器单元的第一输入端和第二输入端相连。

在本发明的一个或多个实施例中，所述比较器还包括第二十MOS管、第二十一MOS管、第二十二MOS管、第二十三MOS管、第二十四MOS管和第五电流源；

所述第二十MOS管的源极与第三MOS管和第四MOS管的源极相连，所述第二十MOS管的栅极和漏极相连且与第二十一MOS管的源极相连，所述第二十一MOS管的栅极和漏极相连且与第五电流源的第一端相连，所述第五电流源的第二端接地，所述第二十二MOS管的源极与第三MOS管的漏极相连，所述第二十二MOS管的漏极与驱动电路相连，所述第二十一MOS管、第二十二MOS管、第二十三MOS管和第二十四MOS管的栅极相连，所述第二十三MOS管的源极与第一MOS管的漏极相连，所述第二十四MOS管的源极与第二MOS管的漏极相连，所述第二十三MOS管和第二十四MOS管的漏极分别与比较器单元的第一输入端和第二输入端相连。

在本发明的一个或多个实施例中，所述比较器还包括差分放大器，所述差分放大器的第一输入端和第二输入端分别与第一MOS管和第二MOS管的漏极相连，所述差分放大器的第一输出端和第二输出端分别与比较器单元的第一输入端和第二输入端相连，所述差分放大器的第一输入端和第二输入端或者所述差分放大器的第一输出端和第二输出端或者第一MOS管和第二MOS管的漏极与反馈控制电路相连。

本发明还公开一种比较器输出信号的稳定方法，包括：

通过采样电路采集输入信号并基于所述输入信号输出采样电流信号；

通过驱动电路捕捉采样电流信号并输出一路或多路驱动信号；

通过反馈控制电路接收驱动信号，以在所述输入信号中的共模电压信号发生突变而导致驱动信号发生变化时，将比较器单元输出的比较信号正反馈至比较器单元的输入端，以对比较信号进行锁存。

在本发明的一个或多个实施例中，通过驱动电路将采样电流信号与对应的参考电流进行比较，根据比较结果输出一路或多路驱动信号。

在本发明的一个或多个实施例中，通过驱动电路捕捉采样电流信号并延时输出一路或多路驱动信号。

在本发明的一个或多个实施例中，所述参考电流包括第一参考电流和第二参考电流，令所述采样电流信号小于第一参考电流或所述采样电流大于第二参考电流时输出的驱动信号触发将比较器单元输出的比较信号正反馈至比较器单元的输入端，以对比较信号进行锁存。

与现有技术相比，根据本实施例的比较器及其输出信号的稳定方法，通过采样电路及时捕捉输入信号的共模电压信号的快速大幅度变化并将该共模电压信号的变化转换为采样电流信号的变化，通过驱动电路接收采样电流信号基于采样电流信号输出一路或多路驱动信号，反馈控制电路接收驱动信号后开始工作，基于驱动信号决定是否将比较器单元输出的比较信号正向反馈至比较器单元的输入端，以锁存保持住比较器单元之前的输出，当比较器内部电路的工作状态重新建立充分，并且比较器单元能够正确输出时，结束锁存保持，从而使得比较器在应对输入信号的共模电压信号快速大摆幅时，不会发生错误翻转，总能保持正确的输出。

附图说明

图1是根据本发明实施例一的比较器的第一电路原理图。

图2是根据本发明实施例一的比较器的第二电路原理图。

图3是根据本发明实施例一的反馈控制电路的电路原理图。

图4是根据本发明实施例一的比较器的第三电路原理图。

图5是根据本发明实施例一的比较器输出信号的稳定方法。

图6是根据本发明实施例二的反馈控制电路的电路原理图。

图7是根据本发明实施例三的反馈控制电路的电路原理图。

图8是根据本发明实施例四的反馈控制电路的电路原理图。

图9是根据本发明实施例五的反馈控制电路的电路原理图。

图10是根据本发明实施例六的反馈控制电路的第一电路原理图。

图11是根据本发明实施例六的反馈控制电路的第二电路原理图。

图12是根据本发明实施例七的反馈控制电路的电路原理图。

图13是根据本发明实施例八的反馈控制电路的电路原理图。

图14是根据本发明实施例九的驱动电路的电路原理图。

图15是根据本发明实施例九的驱动电路的另一电路原理图。

图16是根据本发明实施例九的反馈控制电路的电路原理图。

具体实施方式

下面结合附图，对本发明的具体实施例进行详细描述，但应当理解本发明的保护范围并不受具体实施例的限制。

除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。

应当理解，在以下的描述中，“电路”可包括单个或多个组合的硬件电路、可编程电路、状态机电路和/或能存储由可编程电路执行的指令的元件。当称元件或电路“连接到”另一元件，或与另一元件“相连”，或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

下面结合附图和实施例对本发明进一步说明。

实施例1

如图1所示，一种比较器，包括：第一MOS管M1、第二MOS管M2、第一供电单元11、比较器单元CMP、采样电路20、驱动电路30以及反馈控制电路40。

具体的，第一MOS管M1和第二MOS管M2组成输入管对以接收输入信号IN+、IN-，第一供电单元11为第一恒流源ib1。第一MOS管M1和第二MOS管M2的栅极分别用于接收输入信号IN+、IN-，第一恒流源ib1的第一端与第一MOS管M1和第二MOS管M2的源极相连，第一恒流源ib1的第二端与电源电压VDD相连。

比较器单元CMP的第一输入端和第二输入端与输入管对的输出端相连，比较器单元CMP的输出端输出比较信号OP。在本实施例中，比较器单元CMP的第一输入端为正输入端，比较器单元CMP的第二输入端为负输入端，第一MOS管M1的漏极和第二MOS管M2的漏极为输入管对的输出端，第一MOS管M1的漏极与比较器单元CMP的第二输入端相连，第二MOS管M2的漏极与比较器单元CMP的第一输入端相连。在其他实施例中，比较器单元CMP的第一输入端可以为负输入端，比较器单元CMP的第二输入端可以为正输入端。

如图1所示，采样电路20用于采集输入信号IN+、IN-，并基于输入信号IN+、IN-输出采样电流信号。

具体的，采样电路20包括第三MOS管M3、第四MOS管M4和第二供电单元21。在本实施例中，第二供电单元21为第二恒流源ib2。第三MOS管M3和第四MOS管M4的源极相连且与第二恒流源ib2的第一端相连，第二恒流源ib2的第二端与电源电压VDD相连。第三MOS管M3和第四MOS管M4的栅极用于采集输入信号IN+、IN-，第三MOS管M3和第四MOS管M4的漏极与驱动电路30相连。第三MOS管M3和第四MOS管M4的栅极采集输入信号IN+、IN-后，通过第三MOS管M3和第四MOS管M4的漏极输出采样电流信号。在其他实施例中，第一供电单元11和第二供电单元21还可以均为MOS管，通过两个MOS管组合形成电流镜。

如图1所示，驱动电路30用于接收采样电流信号，并基于采样电流信号输出一路或多路驱动信号。

驱动电路30包括电流提供单元，电流提供单元用于提供参考电流。驱动电路30比较采样电流信号与对应的参考电流，并根据比较结果输出驱动信号。当电流提供单元为多个时，能够提供多个不同的参考电流。在本实施例中，电流提供单元设置有两个，分别为第一电流提供单元31和第二电流提供单元32。驱动电路30比较采样电流信号与对应的参考电流，并根据比较结果输出多路驱动信号。

具体的，驱动电路30包括第五MOS管M5、第六MOS管M6、第七MOS管M7、第一电流提供单元31和第二电流提供单元32。

第五MOS管M5的栅极和漏极短接并与第三MOS管M3和第四MOS管M4的漏极相连，第五MOS管M5的源极与地相连。第五MOS管M5、第六MOS管M6和第七MOS管M7共栅连接，第六MOS管M6的漏极与第一电流提供单元31的第一端以及反馈控制电路40的第一输入端B1相连，第一电流提供单元31的第二端与电源电压VDD相连，第六MOS管M6的源极与地相连。第七MOS管M7的漏极与第二电流提供单元32的第一端以及反馈控制电路40的第二输入端B2相连，第二电流提供单元32的第二端与电源电压VDD相连，第七MOS管M7的源极与地相连。

在本实施例中，第一电流提供单元31为第三电流源ib3，第二电流提供单元32为第四电流源ib4，通过第三电流源ib3和第四电流源ib4分别提供对应的参考电流。第五MOS管M5、第六MOS管M6和第七MOS管M7组成电流镜，流过第六MOS管M6上的电流与流过第五MOS管M5上的电流的比例可以通过调节第五MOS管M5和第六MOS管M6的宽长比之比进行调节，流过第七MOS管M7上的电流与流过第五MOS管M5上的电流的比例可以通过调节第五MOS管M5和第七MOS管M7的宽长比之比进行调节。在比较器处于正常工作的状态下，一般设置成第三电流源ib3提供的参考电流小于第四电流源ib4提供的参考电流，且流过第六MOS管M6上的电流大于第三电流源ib3提供的参考电流，流过第七MOS管M7上的电流小于第四电流源ib4提供的参考电流。在其他实施例中，第三电流源ib3、第四电流源ib4提供的参考电流的大小关系以及分别与流过第六MOS管M6和第七MOS管M7上的电流的大小关系均可以进行改变。

第七MOS管M7的漏极通过第一反相器INV1与反馈控制电路40的第二输入端B2相连，或者第六MOS管M6的漏极通过第一反相器INV1与反馈控制电路40的第一输入端B1相连。通过第一反相器INV1能够将第七MOS管M7的漏极或第六MOS管M6的漏极输出的电平信号进行反相，从而统一第七MOS管M7的漏极和第六MOS管M6的漏极输出的电平信号。在本实施例中，第七MOS管M7的漏极与第一反相器INV1的输入端相连，第一反相器INV1的输出端与反馈控制电路40的第二输入端B2相连，从而使得反馈控制电路40的第一输入端B1或第二输入端B2统一接收到高电平信号时，反馈控制电路40进行工作。在其他实施例中，也可以去掉第一反相器INV1。

如图2所示，第一电流提供单元31还可以为第一电阻R1，第二电流提供单元32还可以为第二电阻R2。或者在其他实施例中，第一电流提供单元31可以为第一电阻R1，第二电流提供单元32为第四电流源ib4；又或者第一电流提供单元31为第三电流源ib3，第二电流提供单元32为第二电阻R2。另外，第一电流提供单元31与第二电流提供单元32还可以相连组成电流镜，即第一电流提供单元31与第二电流提供单元32均为MOS管。

若第一电流提供单元31为第一电阻R1，当第一电阻R1上的电流减小时，第六MOS管M6的漏极则输出高电平信号；若第二电流提供单元32为第二电阻R2，当第二电阻R2上的电流增大时，第七MOS管M7的漏极则输出低电平信号。若第一电流提供单元31和第二电流提供单元32组成电流镜，则对应的电流比较、信号输出的原理和第一电流提供单元31为第三电流源ib3、第二电流提供单元32为第四电流源ib4的情况相同。

如图1所示，反馈控制电路40与比较器单元CMP的输出端和输入端以及驱动电路30相连。反馈控制电路40基于驱动信号决定是否将比较信号OP正向反馈至比较器单元CMP的前端，以对比较信号OP进行锁存。

如图3所示，具体的，反馈控制电路40包括第八MOS管M8、第九MOS管M9、第十MOS管M10、第十一MOS管M11和第三反相器INV3。

第八MOS管M8和第九MOS管M9的源极相连，第十MOS管M10和第十一MOS管M11的漏极相连且同时与第九MOS管M9和第八MOS管M8的源极相连，第十MOS管M10和第十一MOS管M11的源极相连并与地相连，第三反相器INV3的输出端与第九MOS管M9的栅极相连。

第十MOS管M10的栅极形成反馈控制电路40的第一输入端B1，第十一MOS管M11的栅极形成反馈控制电路40的第二输入端B2。在本实施例中，第一输入端B1与第六MOS管M6的漏极相连，第二输入端B2通过第一反相器INV1与第七MOS管M7的漏极相连。

第八MOS管M8的栅极和第三反相器INV3的输入端形成反馈控制电路40的第三输入端A1，第三输入端A1与比较器单元CMP的输出端相连。

第八MOS管M8的漏极形成反馈控制电路40的第一输出端Q1，第九MOS管M9的漏极形成反馈控制电路40的第二输出端Q2，第一输出端Q1与比较器单元CMP的第二输入端相连，第二输出端Q2与比较器单元CMP的第一输入端相连。

在其他实施例中，在第一输入端B1、第二输入端B2、第三输入端A1、第一输出端Q1和第二输出端Q2均可以增加缓冲器。

另外，如图4所示，本实施例的比较器还包括第二十MOS管M20、第二十一MOS管M21、第二十二MOS管M22、第二十三MOS管M23、第二十四MOS管M24和第五电流源ib5。第二十MOS管M20、第二十一MOS管M21、第二十二MOS管M22、第二十三MOS管M23、第二十四MOS管M24和第五电流源ib5组成电平转移电路。电平转移电路用于钳位第一MOS管M1、第二MOS管M2、第三MOS管M3和第四MOS管M4的源漏电压。在本实施例中，第二十二MOS管M22、第二十三MOS管M23和第二十四MOS管M24为高压管。

具体的，第二十MOS管M20的源极与第三MOS管M3和第四MOS管M4的源极相连，第二十MOS管M20的栅极和漏极相连且与第二十一MOS管M21的源极相连，第二十一MOS管M21的栅极和漏极相连且与第五电流源ib5的第一端相连，第五电流源ib5的第二端接地。第二十二MOS管M22的源极与第三MOS管M3的漏极相连，第二十二MOS管M22的漏极与驱动电路30的第五MOS管M5的漏极相连。第二十一MOS管M21、第二十二MOS管M22、第二十三MOS管M23和第二十四MOS管M24的栅极相连，第二十三MOS管M23的源极与第一MOS管M1的漏极相连，第二十四MOS管M24的源极与第二MOS管M2的漏极相连，第二十三MOS管M23的漏极与比较器单元CMP的第二输入端相连，第二十四MOS管M24的漏极与比较器单元CMP的第一输入端相连。

如图4所示，本实施例的比较器还包括差分放大器AMP。差分放大器AMP的第一输入端和第二输入端分别与第一MOS管M1和第二MOS管M2的漏极相连，差分放大器AMP的第一输出端和第二输出端分别与比较器单元CMP的第一输入端和第二输入端相连。在本实施例中，差分放大器AMP的第一输入端为正输入端，差分放大器AMP的第二输入端为负输入端；差分放大器AMP的第一输出端为正输出端，差分放大器AMP的第二输出端为负输出端。在其他实施例中，差分放大器AMP的第一输入端为负输入端，差分放大器AMP的第二输入端为正输入端；差分放大器AMP的第一输出端为负输出端，差分放大器AMP的第二输出端为正输出端。

差分放大器AMP的第一输入端与第二十四MOS管M24的漏极相连，差分放大器AMP的第二输入端与第二十三MOS管M23的漏极相连。差分放大器AMP的第一输出端与比较器单元CMP的第一输入端相连，差分放大器AMP的第二输出端与比较器单元CMP的第二输入端相连。

本实施例中的反馈控制电路40的第一输出端Q1与差分放大器AMP的第二输出端和比较器单元CMP的第二输入端相连，反馈控制电路40的第二输出端Q2与差分放大器AMP的第一输出端和比较器单元CMP的第一输入端相连。在其他实施例中，反馈控制电路40的第一输出端Q1与差分放大器AMP的第二输入端相连，反馈控制电路40的第二输出端Q2与差分放大器AMP的第一输入端相连。或者在其他实施例中，反馈控制电路40的第一输出端Q1与第一MOS管M1的漏极相连，反馈控制电路40的第二输出端Q2与第二MOS管M2的漏极相连。

在本实施例中，第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第二十MOS管M20、第二十一MOS管M21、第二十二MOS管M22、第二十三MOS管M23和第二十四MOS管M24均为P沟道MOS管。第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8、第九MOS管M9、第十MOS管M10和第十一MOS管M11均为N沟道MOS管。在其他实施例中，P沟道MOS管和N沟道MOS管可以互换，或者也可以采用PNP三极管或者NPN三极管进行替换。

综上所述，本发明的工作原理为：

当输入信号IN+、IN-中的共模电压信号由低到高快速突变时，第五MOS管M5上的电流会减小，此时第六MOS管M6上的电流会减小至小于第三电流源ib3提供的参考电流，第六MOS管M6的漏极电压会被上拉至高电平信号，此时驱动信号为高电平信号，反馈控制电路40的第一输入端B1接收高电平信号。

当输入信号IN+、IN-中的共模电压信号由高到低快速突变时，第五MOS管M5上的电流会变大，此时第七MOS管上的电流会变大至大于第四电流源ib4提供的参考电流，第七MOS管的漏极电压会被下拉至低电平信号，此时的驱动信号为低电平信号，低电平信号通过第一反相器INV1转换成高电平信号并输入至反馈控制电路40的第二输入端B2。

反馈控制电路40基于接收到高电平的驱动信号而开始工作，将比较器单元CMP输出的比较信号OP正向反馈至比较器单元CMP的输入端，以实现对输出的比较信号OP的锁存。这里需要说明的是，反馈控制电路40也可以将比较信号OP正向反馈至比较器CMP前端的任意差分节点，例如差分放大器AMP的输入端或者第一MOS管M1和第二MOS管M2的漏极。因此，在输入信号IN+、IN-中的共模电压信号产生大摆幅时，输出将保持不变，直到内部建立稳定后，反馈控制电路40停止工作，比较器单元CMP进行正常的比较输出。

结合图4和图5所示，本发明还公开了一种比较器输出信号的稳定方法，包括：

S1、通过采样电路20采集输入信号IN+、IN-并基于输入信号IN+、IN-输出采样电流信号。

S2、通过驱动电路30捕捉采样电流信号并基于采样电流信号输出一路或多路驱动信号。

在本实施例中，通过驱动电路30将采样电流信号与对应的参考电流进行比较，根据比较结果输出一路或多路驱动信号。若输入信号IN+、IN-中的共模电压信号发生突变会导致采样电流信号发生变化，驱动电路30捕捉变化的采样电流信号与对应的参考电流进行比较，根据相应的比较结果输出对应的驱动信号。输入信号中的共模电压信号为差分输入信号中更低的电压或平均电压。

在其他实施例中，可以通过驱动电路捕捉采样电流信号并延时输出一路或多路驱动信号。

在本实施例中，参考电流包括第一参考电流和第二参考电流，若输入信号IN+、IN-中的共模电压信号发生突变导致采样电流信号小于第一参考电流或采样电流大于第二参考电流时分别输出的驱动信号触发将比较器单元CMP输出的比较信号正反馈至比较器单元CMP的输入端，以对比较信号进行锁存。

在其他实施例中，可以通过驱动电路30采用上拉输出高电平信号或下拉输出低电平信号的方式(例如设置上拉电阻、下拉电阻)，在采样电流信号变化时带来驱动电路30内部电流的变化，使得驱动信号因上拉或下拉而变成高电平信号或低电平信号。

S3、通过反馈控制电路40接收驱动信号，以在输入信号IN+、IN-中的共模电压信号发生突变而导致驱动信号发生变化时，将比较器单元CMP输出的比较信号正反馈至比较器单元CMP的输入端，以对比较信号进行锁存。

实施例2

如图6所示，在实施例1的基础上，本实施例中的反馈控制电路40还包括第十二MOS管M12。第十二MOS管M12为N沟道MOS管，在其他实施例中，第十二MOS管M12也可以为P沟道MOS管或者采用PNP三极管或者NPN三极管进行替换。第十二MOS管M12连接于第八MOS管M8和第九MOS管M9的源极与第十MOS管M10和第十一MOS管M11的漏极之间。第十二MOS管M12的栅极形成接收控制信号的控制端C1。

具体的，第十二MOS管M12的漏极与第八MOS管M8和第九MOS管M9的源极相连，第十二MOS管M12的源极与第十MOS管M10和第十一MOS管M11的漏极相连。

通过第十二MOS管M12提供偏置电流，在反馈控制电路40不工作时，第十二MOS管M12上无电流，在反馈控制电路40工作时，通过第十二MOS管M12限制反馈控制电路40上的最大电流。

实施例3

如图7所示，在实施例1的基础上，在本实施例中的反馈控制电路40还包括第十二MOS管M12。第十二MOS管M12为N沟道MOS管，在其他实施例中，第十二MOS管M12也可以为P沟道MOS管或者采用PNP三极管或者NPN三极管进行替换。第十二MOS管M12连接于第十MOS管M10和第十一MOS管M11的源极与地之间。第十二MOS管M12的栅极形成接收控制信号的控制端C1。

具体的，第十二MOS管M12的漏极与第十MOS管M10和第十一MOS管M11的源极相连，第十二MOS管M12的源极与地相连。

实施例4

如图8所示，在实施例1的基础上，在本实施例中的反馈控制电路40还包括第十二MOS管M12和第十三MOS管M13。第十二MOS管M12和第十三MOS管M13为N沟道MOS管，在其他实施例中，第十二MOS管M12和第十三MOS管M13也可以为P沟道MOS管或者采用PNP三极管或者NPN三极管进行替换。此时，第十二MOS管M12和第十三MOS管M13的栅极形成接收控制信号的控制端C1。

通过第十二MOS管M12和第十三MOS管M13提供偏置电流，在反馈控制电路40不工作时，第十二MOS管M12和第十三MOS管M13上无电流，在反馈控制电路40工作时，通过第十二MOS管M12和第十三MOS管M13限制反馈控制电路40上的最大电流。

第十二MOS管M12的源极与第八MOS管M8的漏极相连，第十三MOS管M13的源极与第九MOS管M9的漏极相连。第八MOS管M8和第九MOS管M9的源极相连。第十MOS管M10和第十一MOS管M11的漏极相连且同时与第八MOS管M8和第九MOS管M9的源极相连，第十MOS管M10和第十一MOS管M11的源极相连并与地相连。第三反相器INV3的输出端与第九MOS管M9的栅极相连。

此时，第十MOS管M10的栅极形成反馈控制电路40的第一输入端B1，第十一MOS管M11的栅极形成反馈控制电路40的第二输入端B2。第八MOS管M8的栅极和第三反相器INV3的输入端形成反馈控制电路40的第三输入端A1。第十二MOS管M12的漏极形成反馈控制电路40的第一输出端Q1，第十三MOS管M13的漏极形成反馈控制电路40的第二输出端Q2。

实施例5

如图9所示，在本实施例中，反馈控制电路40包括第八MOS管M8、第九MOS管M9、第十MOS管M10、第十一MOS管M11、第十四MOS管M14、第十五MOS管M15和第三反相器INV3。第八MOS管M8、第九MOS管M9、第十MOS管M10、第十一MOS管M11、第十四MOS管M14和第十五MOS管M15为N沟道MOS管，在其他实施例中，第八MOS管M8、第九MOS管M9、第十MOS管M10、第十一MOS管M11、第十四MOS管M14和第十五MOS管M15也可以为P沟道MOS管或者采用PNP三极管或者NPN三极管进行替换。

第八MOS管M8和第九MOS管M9的源极相连且与地相连。第十MOS管M10和第十一MOS管M11的漏极相连，第十MOS管M10和第十一MOS管M11的源极相连并与第八MOS管M8的漏极相连。第十四MOS管M14和第十五MOS管M15的漏极相连，第十四MOS管M14和第十五MOS管M15的源极相连并与第九MOS管M9的漏极相连。第十一MOS管M11和第十四MOS管M14的栅极相连。第三反相器INV3的输出端与第九MOS管M9的栅极相连。

此时，第十MOS管M10和第十五MOS管M15的栅极形成反馈控制电路40的第一输入端B1，第十一MOS管M11和第十四MOS管M14的栅极形成反馈控制电路40的第二输入端B2。第八MOS管M8的栅极和第三反相器INV3的输入端形成反馈控制电路40的第三输入端A1。第十MOS管M10和第十一MOS管M11的漏极形成反馈控制电路40的第一输出端Q1，第十四MOS管M14和第十五MOS管M15的漏极形成反馈控制电路40的第二输出端Q2。

实施例6

如图10所示，在实施例5的基础上，本实施例中的反馈控制电路40还包括第十六MOS管M16。第十六MOS管M16为N沟道MOS管，在其他实施例中，第十六MOS管M16也可以为P沟道MOS管或者采用PNP三极管或者NPN三极管进行替换。第十六MOS管M16的漏极与第九MOS管M9的源极相连，第十六MOS管M16的源极与地相连。第十六MOS管M16的栅极形成接收控制信号的控制端C1。

另外，如图11所示，在第八MOS管M8和第九MOS管M9的源极与第十六MOS管M16的漏极之间可以串联有若干晶体管对，晶体管对包括第十八MOS管M18和第十九MOS管M19。第十八MOS管M18和第十九MOS管M19的漏极相连且与第八MOS管M8和第九MOS管M9的源极相连。第十八MOS管M18和第十九MOS管M19的源极相连且与第十六MOS管M16的漏极相连。第十八MOS管M18的栅极可以作为反馈控制电路40的第一输入端B1，第十九MOS管M19的栅极可以作为反馈控制电路40的第二输入端B2。

第十八MOS管M18和第十九MOS管M19相连形成的晶体管对的数量不做具体限制，可根据需要增减串联于第八MOS管M8和第九MOS管M9的源极与第十六MOS管M16的漏极之间。

实施例7

如图12所示，在实施例5的基础上，本实施例中的反馈控制电路40还包括第十六MOS管M16和第十七MOS管M17。第十六MOS管M16和第十七MOS管M17为N沟道MOS管，在其他实施例中，第十六MOS管M16和第十七MOS管M17也可以为P沟道MOS管或者采用PNP三极管或者NPN三极管进行替换。

第十六MOS管M16的漏极与第十MOS管M10和第十一MOS管M11的源极相连，第十六MOS管M16的源极与第八MOS管M8的漏极相连。第十七MOS管M17的漏极与第十四MOS管M14和第十五MOS管M15的源极相连，第十七MOS管M17的源极与第九MOS管M9的漏极相连。第十六MOS管M16和第十七MOS管M17的栅极形成接收控制信号的控制端C1。

实施例8

如图13所示，在实施例5的基础上，本实施例中的反馈控制电路40还包括第十六MOS管M16和第十七MOS管M17。第十六MOS管M16和第十七MOS管M17为N沟道MOS管，在其他实施例中，第十六MOS管M16和第十七MOS管M17也可以为P沟道MOS管或者采用PNP三极管或者NPN三极管进行替换。

第十六MOS管M16的源极与第十MOS管M10和第十一MOS管M11的漏极相连，第十七MOS管M17的源极与第十四MOS管M14和第十五MOS管M15的漏极相连。此时，第十六MOS管M16的漏极形成反馈控制电路40的第一输出端Q1，第十七MOS管M17的漏极形成反馈控制电路40的第二输出端Q2。第十六MOS管M16和第十七MOS管M17的栅极形成接收控制信号的控制端C1。

实施例9

如图14和图15所示，在实施例1的基础上，本实施例中的驱动电路30还增加了延时单元、第二十五MOS管M25、第二十六MOS管M26、第三电流提供单元33、第四电流提供单元34和第二反相器INV2。通过驱动电路30捕捉采样电流信号并延时输出一路或多路驱动信号。延时单元可选择使用若干反相器、传输门、缓冲器或者RC低通滤波器等电路结构制造延时，延时单元设置有两个分别为第一延时单元35和第二延时单元36。在其他实施例中，延时单元、第二十五MOS管M25、第二十六MOS管M26、第三电流提供单元33和第四电流提供单元34的数量可根据需要进行增减。

与实施例1中类似，本实施例中的第三电流提供单元33可以为第三电阻R3或者第六电流源ib6，第四电流提供单元34可以为第四电阻R4或者第七电流源ib7。在其他实施例中，第一电流提供单元31、第二电流提供单元32、第三电流提供单元33和第四电流提供单元34中的两个或者三个以上可以相连组成电流镜。

具体的，第二十五MOS管M25、第二十六MOS管M26、第六MOS管M6和第七MOS管M7和第五MOS管M5共栅连接。第三电流提供单元33的第一端与电源电压VDD相连，第三电流提供单元33的第二端与第一延时单元35的第一端以及第二十五MOS管M25的漏极相连，第一延时单元35的第二端与反馈控制电路40的第三输入端B3相连。第四电流提供单元34的第一端与电源电压VDD相连，第四电流提供单元34的第二端与第二延时单元36的第一端以及第二十六MOS管M26的漏极相连，第二十五MOS管M25和第二十六MOS管M26的源极与地相连，第二延时单元36的第二端与反馈控制电路40的第四输入端B4相连。

在本实施例中，第一电流提供单元31和第三电流提供单元33分别用于提供第一参考电流i1，第二电流提供单元32与第四电流提供单元34分别用于提供第二参考电流i2。在其他实施例中，提供第一参考电流i1和第二参考电流i2的电流提供单元的数量可根据需要进行选择。

第六MOS管M6的宽长比等于第二十五MOS管M25的宽长比，第七MOS管M7的宽长比等于第二十六MOS管M26的宽长比，即流过第六MOS管M6的电流等于流过第二十五MOS管M25的电流，流过第七MOS管M7的电流等于流过第二十六MOS管M26的电流。

综上可知，在第一电流提供单元31和第六MOS管M6所在支路上的电流比较方式和在第三电流提供单元33和第二十五MOS管M25所在支路上的电流比较方式相同，在第二电流提供单元32和第七MOS管M7所在支路上的电流比较方式和在第四电流提供单元34和第二十六MOS管M26所在支路上的电流比较方式相同。

第一电流提供单元31和第六MOS管M6、第三电流提供单元33和第二十五MOS管M25、第二电流提供单元32和第七MOS管M7以及第四电流提供单元34和第二十六MOS管M26对应的支路数量可以根据需要进行选择。延时单元的数量也可以根据第三电流提供单元33和第二十五MOS管M25所在支路的数量和第四电流提供单元34和第二十六MOS管M26所在支路的数量进行增减。

在本实施例中，第二延时单元36的第二端与第二反相器INV2的输入端相连，第二反相器INV2的输出端与反馈控制电路40的第四输入端B4相连。设置第二反相器INV2的作用和实施例1中设置第一反相器INV1的作用相同，即都为了输入的驱动信号都为高电平信号或者低电平信号时，反馈控制电路40开始工作。在其他实施例中，也可以将第一反相器INV1和第二反相器INV2去除。

如图16所示，由于增加了延时单元等电路结构，本实施例中的反馈控制电路40结构也相应进行了调整。反馈控制电路40包括第八MOS管M8、第九MOS管M9、第十MOS管M10、第十一MOS管M11、第二十七MOS管M27、第二十八MOS管M28和第三反相器INV3。

第八MOS管M8和第九MOS管M9的源极相连，第十MOS管M10、第十一MOS管M11、第二十七MOS管M27和第二十八MOS管M28的漏极相连且同时与第九MOS管M9的源极相连，第十MOS管M10、第十一MOS管M11、第二十七MOS管M27和第二十八MOS管M28的源极相连并与地相连，第三反相器INV3的输出端与第九MOS管M9的栅极相连。

第十MOS管M10的栅极形成反馈控制电路40的第一输入端B1，第十一MOS管M11的栅极形成反馈控制电路40的第二输入端B2，第二十七MOS管M27的栅极形成反馈控制电路40的第三输入端B3，第二十八MOS管M28的栅极形成反馈控制电路40的第四输入端B4，第一输入端B1、第二输入端B2、第三输入端B3和第四输入端B4与驱动电路30相连。

第八MOS管M8的栅极和第三反相器INV3的输入端形成反馈控制电路40的第五输入端A1，第五输入端A1与比较器单元CMP的输出端相连。第八MOS管M8的漏极形成反馈控制电路40的第一输出端Q1，第九MOS管M9的漏极形成反馈控制电路40的第二输出端Q2，第一输出端Q1和第二输出端Q2分别与比较器单元CMP的第一输入端和第二输入端相连。

从实施例1中可以得知输入反馈控制电路40的第一输入端B1的驱动信号的产生方式，以及输入反馈控制电路40的第二输入端B2的驱动信号的产生方式。在本实施例中，输入反馈控制电路40的第三输入端B3的驱动信号与输入反馈控制电路40的第一输入端B1的驱动信号相同。输入反馈控制电路40的第四输入端B4的驱动信号与输入反馈控制电路40的第二输入端B2的驱动信号相同。

通过设置第一延时单元35和第二延时单元36，使得在有驱动信号输入反馈控制电路40的第一输入端B1后，输入反馈控制电路40的第三输入端B3的驱动信号会延时输入；以及在有驱动信号输入反馈控制电路40的第二输入端B2后，输入反馈控制电路40的第四输入端B4的驱动信号也会延时输入。即，在有对应的驱动信号输入反馈控制电路40的第一输入端B1或第二输入端B2之后，反馈控制电路10本应停止工作，但由于还有对应的驱动信号延时输入反馈控制电路40的第三输入端B3或第四输入端B4，从而使得反馈控制电路40能够开启的更久，为本发明的比较器的内部工作点的建立提供更充分的建立时间。

前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。

Claims (24)

1.一种比较器，其特征在于，包括：

第一MOS管和第二MOS管，所述第一MOS管和第二MOS管组成输入管对，所述输入管对用于接收输入信号；

比较器单元，所述比较器单元的第一输入端和第二输入端与输入管对的输出端相连，所述比较器单元的输出端输出比较信号；

采样电路，用于采集所述输入信号，并基于所述输入信号输出采样电流信号；

驱动电路，用于接收所述采样电流信号，并基于所述采样电流信号输出一路或多路驱动信号；以及

反馈控制电路，与比较器单元的输出端和输入端以及驱动电路相连，所述反馈控制电路基于所述驱动信号决定是否将所述比较信号正向反馈至比较器单元的输入端，以对比较信号进行锁存。

2.如权利要求1所述的比较器，其特征在于，所述驱动电路包括电流提供单元，用于提供参考电流，所述驱动电路比较所述采样电流信号与对应的参考电流，并根据比较结果输出驱动信号。

3.如权利要求2所述的比较器，其特征在于，所述电流提供单元为多个，以提供多个不同的参考电流，所述驱动电路比较所述采样电流信号与对应的参考电流，并根据比较结果输出多路驱动信号。

4.如权利要求2所述的比较器，其特征在于，所述驱动电路还包括延时单元，用于延时输出驱动信号。

5.如权利要求4所述的比较器，其特征在于，所述电流提供单元为多个，且至少一个所述电流提供单元用于提供第一参考电流，至少一个所述电流提供单元用于提供第二参考电流，所述延时单元用于延时输出基于至少一个第一参考电流与对应的采样电流信号的比较结果产生的驱动信号和/或延时输出基于至少一个第二参考电流与对应的采样电流信号的比较结果产生的驱动信号。

6.如权利要求1所述的比较器，其特征在于，所述采样电路包括第三MOS管、第四MOS管和第二供电单元，所述第三MOS管和第四MOS管的源极相连且与第二供电单元的第一端相连，所述第二供电单元的第二端与电源电压相连，所述第三MOS管和第四MOS管的栅极用于采集输入信号，所述第三MOS管和第四MOS管的漏极与驱动电路相连。

7.如权利要求1所述的比较器，其特征在于，所述驱动电路包括第五MOS管、第六MOS管、第七MOS管、第一电流提供单元和第二电流提供单元；

所述第五MOS管的栅极和漏极短接并与采样电路的输出端相连，所述第五MOS管的源极与地相连，所述第五MOS管、第六MOS管和第七MOS管共栅连接，所述第六MOS管的漏极与第一电流提供单元的第一端以及反馈控制电路相连，所述第一电流提供单元的第二端与电源电压相连，所述第六MOS管的源极与地相连，所述第七MOS管的漏极与第二电流提供单元的第一端以及反馈控制电路相连，所述第二电流提供单元的第二端与电源电压相连，所述第七MOS管的源极与地相连。

8.如权利要求7所述的比较器，其特征在于，所述驱动电路还包括第二十五MOS管、第二十六MOS管、第三电流提供单元、第四电流提供单元、第一延时单元和第二延时单元；

所述第二十五MOS管、第二十六MOS管和第五MOS管共栅连接，所述第三电流提供单元的第一端与电源电压相连，所述第三电流提供单元的第二端与第一延时单元的第一端以及第二十五MOS管的漏极相连，所述第四电流提供单元的第一端与电源电压相连，所述第四电流提供单元的第二端与第二延时单元的第一端以及第二十六MOS管的漏极相连，所述第二十五MOS管和第二十六MOS管的源极与地相连，所述第一延时单元和第二延时单元的第二端与反馈控制电路相连，所述第一电流提供单元和第三电流提供单元分别用于提供第一参考电流，所述第二电流提供单元与第四电流提供单元分别用于提供第二参考电流，所述第六MOS管的宽长比等于所述第二十五MOS管的宽长比，所述第七MOS管的宽长比等于第二十六MOS管的宽长比。

9.如权利要求7所述的比较器，其特征在于，所述第一电流提供单元为第一电阻或者第三电流源，所述第二电流提供单元为第二电阻或者第四电流源，或者所述第一电流提供单元与第二电流提供单元相连组成电流镜。

10.如权利要求8所述的比较器，其特征在于，所述第一电流提供单元为第一电阻或者第三电流源，所述第二电流提供单元为第二电阻或者第四电流源，所述第三电流提供单元为第三电阻或者第六电流源，所述第四电流提供单元为第四电阻或者第七电流源，或者所述第一电流提供单元、第二电流提供单元、第三电流提供单元和第四电流提供单元中的两个或者三个以上相连组成电流镜。

11.如权利要求7所述的比较器，其特征在于，所述第七MOS管的漏极或者第六MOS管的漏极通过第一反相器与反馈控制电路相连。

12.如权利要求8所述的比较器，其特征在于，所述第七MOS管的漏极或者第六MOS管的漏极通过第一反相器与反馈控制电路相连，所述第二十五MOS管或者第二十六MOS管的漏极通过第二反相器与反馈控制电路相连。

13.如权利要求1所述的比较器，其特征在于，所述反馈控制电路包括第八MOS管、第九MOS管、第十MOS管、第十一MOS管和第三反相器；

所述第八MOS管和第九MOS管的源极相连，所述第十MOS管和第十一MOS管的漏极相连且同时与第九MOS管的源极相连，所述第十MOS管和第十一MOS管的源极相连并与地相连，所述第三反相器的输出端与第九MOS管的栅极相连；

所述第十MOS管的栅极形成反馈控制电路的第一输入端，所述第十一MOS管的栅极形成反馈控制电路的第二输入端，所述第一输入端和第二输入端与驱动电路相连，所述第八MOS管的栅极和第三反相器的输入端形成反馈控制电路的第三输入端，所述第三输入端与比较器单元的输出端相连，所述第八MOS管的漏极形成反馈控制电路的第一输出端，所述第九MOS管的漏极形成反馈控制电路的第二输出端，所述第一输出端和第二输出端分别与比较器单元的第一输入端和第二输入端相连。

14.如权利要求13所述的比较器，其特征在于，所述反馈控制电路还包括第十二MOS管或者第十二MOS管和第十三MOS管；

若所述反馈控制电路包括第十二MOS管，所述第十二MOS管的漏极与第八MOS管的源极相连，所述第十二MOS管的源极与第十MOS管漏极相连；或者

所述第十二MOS管的漏极与第十MOS管的源极相连，所述第十二MOS管的源极与地相连；

若所述反馈控制电路包括第十二MOS管和第十三MOS管，所述第十二MOS管的源极与第八MOS管的漏极相连，所述第十三MOS管的源极与第九MOS管的漏极相连，所述第八MOS管和第九MOS管的源极相连，所述第十MOS管和第十一MOS管的漏极相连且同时与第九MOS管的源极相连，所述第十MOS管和第十一MOS管的源极相连并与地相连，所述第三反相器的输出端与第九MOS管的栅极相连；

所述第十MOS管的栅极形成反馈控制电路的第一输入端，所述第十一MOS管的栅极形成反馈控制电路的第二输入端，所述第八MOS管的栅极和第三反相器的输入端形成反馈控制电路的第三输入端，所述第十二MOS管的漏极形成反馈控制电路的第一输出端，所述第十三MOS管的漏极形成反馈控制电路的第二输出端。

15.如权利要求1所述的比较器，其特征在于，所述反馈控制电路包括第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第十四MOS管、第十五MOS管和第三反相器；

所述第八MOS管和第九MOS管的源极相连且与地相连，所述第十MOS管和第十一MOS管的漏极相连，所述第十MOS管和第十一MOS管的源极相连并与第八MOS管的漏极相连，所述第十四MOS管和第十五MOS管的漏极相连，所述第十四MOS管和第十五MOS管的源极相连并与第九MOS管的漏极相连，所述第十一MOS管和第十四MOS管的栅极相连，所述第三反相器的输出端与第九MOS管的栅极相连；

所述第十MOS管和第十五MOS管的栅极形成反馈控制电路的第一输入端，所述第十一MOS管和第十四MOS管的栅极形成反馈控制电路的第二输入端，所述第一输入端和第二输入端与驱动电路相连，所述第八MOS管的栅极和第三反相器的输入端形成反馈控制电路的第三输入端，所述第三输入端与比较器单元的输出端相连，所述第十MOS管和第十一MOS管的漏极形成反馈控制电路的第一输出端，所述第十四MOS管和第十五MOS管的漏极形成反馈控制电路的第二输出端，所述第一输出端和第二输出端分别与比较器单元的第一输入端和第二输入端相连。

16.如权利要求15所述的比较器，其特征在于，所述反馈控制电路还包括第十六MOS管或者第十六MOS管和第十七MOS管；

若所述反馈控制电路还包括第十六MOS管，所述第十六MOS管的漏极与第九MOS管的源极相连，所述第十六MOS管的源极与地相连；

若所述反馈控制电路还包括第十六MOS管和第十七MOS管，所述第十六MOS管的漏极与第十MOS管的源极相连，所述第十六MOS管的源极与第八MOS管的漏极相连，所述第十七MOS管的漏极与第十四MOS管的源极相连，所述第十七MOS管的源极与第九MOS管的漏极相连；或者

所述第十六MOS管的源极与第十MOS管的漏极相连，所述第十七MOS管的源极与第十四MOS管的漏极相连，所述第十六MOS管的漏极形成反馈控制电路的第一输出端，所述第十七MOS管的漏极形成反馈控制电路的第二输出端。

17.如权利要求16所述的比较器，其特征在于，若所述反馈控制电路还包括第十六MOS管，所述第十六MOS管的漏极与第九MOS管和第八MOS管的源极之间串联有若干晶体管对，所述晶体管对包括第十八MOS管和第十九MOS管，所述第十八MOS管和第十九MOS管的漏极相连且与第九MOS管的源极相连，所述第十八MOS管和第十九MOS管的源极相连且与第十六MOS管的漏极相连。

18.如权利要求4所述的比较器，其特征在于，所述反馈控制电路包括第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第二十七MOS管、第二十八MOS管和第三反相器；

所述第八MOS管和第九MOS管的源极相连，所述第十MOS管、第十一MOS管、第二十七MOS管和第二十八MOS管的漏极相连且同时与第九MOS管的源极相连，所述第十MOS管、第十一MOS管、第二十七MOS管和第二十八MOS管的源极相连并与地相连，所述第三反相器的输出端与第九MOS管的栅极相连；

所述第十MOS管的栅极形成反馈控制电路的第一输入端，所述第十一MOS管的栅极形成反馈控制电路的第二输入端，所述第二十七MOS管的栅极形成反馈控制电路的第三输入端，所述第二十八MOS管的栅极形成反馈控制电路的第四输入端，所述第一输入端、第二输入端、第三输入端和第四输入端与驱动电路相连，所述第八MOS管的栅极和第三反相器的输入端形成反馈控制电路的第五输入端，所述第五输入端与比较器单元的输出端相连，所述第八MOS管的漏极形成反馈控制电路的第一输出端，所述第九MOS管的漏极形成反馈控制电路的第二输出端，所述第一输出端和第二输出端分别与比较器单元的第一输入端和第二输入端相连。

19.如权利要求6所述的比较器，其特征在于，所述比较器还包括第二十MOS管、第二十一MOS管、第二十二MOS管、第二十三MOS管、第二十四MOS管和第五电流源；

所述第二十MOS管的源极与第三MOS管和第四MOS管的源极相连，所述第二十MOS管的栅极和漏极相连且与第二十一MOS管的源极相连，所述第二十一MOS管的栅极和漏极相连且与第五电流源的第一端相连，所述第五电流源的第二端接地，所述第二十二MOS管的源极与第三MOS管的漏极相连，所述第二十二MOS管的漏极与驱动电路相连，所述第二十一MOS管、第二十二MOS管、第二十三MOS管和第二十四MOS管的栅极相连，所述第二十三MOS管的源极与第一MOS管的漏极相连，所述第二十四MOS管的源极与第二MOS管的漏极相连，所述第二十三MOS管和第二十四MOS管的漏极分别与比较器单元的第一输入端和第二输入端相连。

20.如权利要求1所述的比较器，其特征在于，所述比较器还包括差分放大器，所述差分放大器的第一输入端和第二输入端分别与第一MOS管和第二MOS管的漏极相连，所述差分放大器的第一输出端和第二输出端分别与比较器单元的第一输入端和第二输入端相连，所述差分放大器的第一输入端和第二输入端或者所述差分放大器的第一输出端和第二输出端或者第一MOS管和第二MOS管的漏极与反馈控制电路相连。

21.一种比较器输出信号的稳定方法，其特征在于，包括：

通过采样电路采集输入信号并基于所述输入信号输出采样电流信号；

通过驱动电路捕捉采样电流信号并输出一路或多路驱动信号；

通过反馈控制电路接收驱动信号，以在所述输入信号中的共模电压信号发生突变而导致驱动信号发生变化时，将比较器单元输出的比较信号正反馈至比较器单元的输入端，以对比较信号进行锁存。

22.如权利要求21所述的比较器输出信号的稳定方法，其特征在于，通过驱动电路将采样电流信号与对应的参考电流进行比较，根据比较结果输出一路或多路驱动信号。

23.如权利要求21所述的比较器输出信号的稳定方法，其特征在于，通过驱动电路捕捉采样电流信号并延时输出一路或多路驱动信号。

24.如权利要求22所述的比较器输出信号的稳定方法，其特征在于，所述参考电流包括第一参考电流和第二参考电流，令所述采样电流信号小于第一参考电流或所述采样电流大于第二参考电流时输出的驱动信号触发将比较器单元输出的比较信号正反馈至比较器单元的输入端，以对比较信号进行锁存。

Images