CN115207091A - 一种混合沟槽肖特基的沟槽型超势垒二极管及制备方法 - Google Patents
一种混合沟槽肖特基的沟槽型超势垒二极管及制备方法 Download PDFInfo
- Publication number
- CN115207091A CN115207091A CN202211054133.8A CN202211054133A CN115207091A CN 115207091 A CN115207091 A CN 115207091A CN 202211054133 A CN202211054133 A CN 202211054133A CN 115207091 A CN115207091 A CN 115207091A
- Authority
- CN
- China
- Prior art keywords
- layer
- groove
- trench
- type
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 210000000746 body region Anatomy 0.000 claims abstract description 25
- 238000002347 injection Methods 0.000 claims abstract description 25
- 239000007924 injection Substances 0.000 claims abstract description 25
- 230000004888 barrier function Effects 0.000 claims abstract description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 9
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 229910052796 boron Inorganic materials 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- 238000001465 metallisation Methods 0.000 claims description 4
- -1 boron ion Chemical class 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 8
- 238000002513 implantation Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 210000002457 barrier cell Anatomy 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种混合沟槽肖特基的沟槽型超势垒二极管及制备方法。涉及半导体技术领域。自下而上依次包括：阴极电极层，N+衬底层，N‑外延层，所述N‑外延层上设有若干间隔设置的P型注入区；所述P型注入区包括从上而下间隔设置的导电沟道和P体区；介质层，二氧化硅层，所述二氧化硅层上设有若干从其顶部向下延伸至P体区的沟槽；和阳极电极层，所述阳极电极层的底部通过沟槽延伸至P体区。本发明改善了器件正向工作时的导通电阻特性，提高了器件的性能和可靠性。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种混合沟槽肖特基的沟槽型超势垒二极管及制备方法。
背景技术
超势垒整流器（SBR），是一种新型的整流器件，它利用MOS导通原理，进一步降低了正向压降，同时用pn结作为反向截止，反向漏电小。另外，超势垒整流器只有电子参与导电，属于单极器件，因而反向恢复时间短，且可以工作在较高的电压区间。因此，超势垒整流器在较大的电压范围内替代肖特基二极管和pn结二极管可以获得更高的能效。然而传统的SBR器件由于只有一种载流子导电，导通电阻较大，导致大电流下VF较高。
发明内容
本发明针对以上问题，提供了一种保证反向漏电流的前提下，改善了器件正向工作时的导通电阻特性的一种混合沟槽肖特基的沟槽型超势垒二极管。
本发明的技术方案是：一种混合沟槽肖特基的沟槽型超势垒二极管，自下而上依次包括：
阴极电极层，
N+衬底层，
N-外延层，所述N-外延层上设有若干间隔设置的P型注入区；所述P型注入区包括从上而下间隔设置的导电沟道和P体区；
介质层，
二氧化硅层，所述二氧化硅层上设有若干从其顶部向下延伸至P体区的沟槽；和
阳极电极层，所述阳极电极层的底部通过沟槽延伸至P体区。
具体的，所述阳极电极层的中部向下延伸至N-外延层内，形成电极层延伸部。
具体的，所述电极层延伸部呈M型结构。
具体的，若干所述P型注入区之间间距不小于1.3μm。
具体的，所述沟槽呈矩形结构。
一种混合沟槽肖特基的沟槽型超势垒二极管的制备方法包括以下步骤：
100）、提供N+衬底层，在N+衬底层表面形成N型轻掺杂的N-外延层；
200）、在N-外延层表面形成介质层；
300）、在介质层上淀积一层掺磷多晶硅层；
400）、通过光刻刻蚀工艺在掺磷多晶硅层顶面向下刻蚀，延伸至N-外延层的顶面，形成若干个侧部上沟槽；
500）、在侧部上沟槽内通过二弗化硼和硼离子注入工艺，形成P型注入区；所述P型注入区包括导电沟道和P体区；
600）、在掺磷多晶硅层的中部上表面通过刻蚀工艺，刻蚀出若干中部上沟槽；
700）、利用刻蚀工艺，将侧部上沟槽和中部上沟槽分别向下刻蚀，刻蚀延伸至P体区；
800）、通过金属淀积工艺，在掺磷多晶硅层的上方制备阳极电极层，并通过相应的侧部上沟槽和中部上沟槽伸入N-外延层内；
900）、背面制备阴极电极层，并减薄淀积形成表面接触。
步骤500）具体制备步骤为：
510）、通过多次不同能量高能离子注入硼形成P体区，
520）、通过一次低能离子注入二弗化硼形成p型掺杂的导电沟道，然后进行热退火。
具体的，所述掺磷多晶硅层的厚度为2000A，与介质层及P型掺杂的沟道形成MOS结构。
本发明具有如下优点：
1、P体区引入超结设计（将PN结引入到N-外延层区域，突破了硅极限），减小了反向漏电流，同时降低正向导通电阻，降低了正向导通电压。
2、在沟槽侧壁引入肖特基结构，增加了产品的有效面积，而且并联增加沟槽肖特基结构，大电流下有效降低VF，与常规的产品相比，VF可以下降10%左右，降低了产品功耗。
3、同时肖特基也是单极器件，因此不影响该器件的动态特性。所以与普通的超势垒二极管相比，新结构保证反向漏电流的前提下，改善了器件正向工作时的导通电阻特性，提高了器件的性能和可靠性。
4、本结构如图1首先通过PN结注入减小反向漏电，然后通过沟槽刻蚀后增加并联增加肖特基结构，大电流下有效降低VF，同时肖特基也是单极器件，因此不影响该器件的动态特性。
附图说明
图1是步骤200的结构示意图，
图2是步骤300的结构示意图，
图3是步骤400的结构示意图，
图4是步骤500的结构示意图，
图5是步骤600的结构示意图，
图6是步骤700的结构示意图，
图7是步骤800的结构示意图，
图8是步骤900的结构示意图，
图中1是阳极电极层，2是介质层， 3是N-外延层，4是N+衬底层，5是阴极电极层，6是导电沟道，7是沟槽，8是P体区，9是极层延伸部，11是掺磷多晶硅层。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
本发明如图1-8所示；
一种混合沟槽肖特基的沟槽型超势垒二极管，自上而下依次包括：
阴极电极层5，
N+衬底层4，
N-外延层3，所述N-外延层3上设有若干间隔设置的P型注入区；所述P型注入区包括从上而下间隔设置的导电沟道6和P体区8；
p型掺杂导电沟道是形成超势垒MOS结构；而P体区为PN结，可以有效降低反向漏电，提升耐压；P型掺杂的导电沟道要求沟道长度短且结深浅，这样可以降低阈值导通电压；P体区要求掺杂浓度高且高的结深，这样可以降低反向漏电，提升器件耐压；例如：45v产品槽深为1um，结深1um左右，根据不同耐压产品做不同优化。
介质层2，
二氧化硅层，所述二氧化硅层上设有若干从其顶部向下延伸至P体区8的沟槽7；和
阳极电极层1，所述阳极电极层1的底部通过沟槽7延伸至P体区8。
沟槽的宽度根据光刻精度选择，通常0.35um-0.45um；槽间距选择5倍的沟槽宽度；这样保证更低的阈值电压，较小的漏电。
进一步限定，所述阳极电极层1的中部向下延伸至N-外延层3内，形成电极层延伸部9。
进一步限定，所述电极层延伸部呈M型结构。此新型混合沟槽肖特基的沟槽型超势垒二极管的主要新增了M型肖特基接触，增加了有源区的面积，同时肖特基接触减小了了大电流下的VF。
进一步限定，若干所述P型注入区之间间距不小于1.3μm。间距过小会产生寄生的三极管，防止寄生效应。
一种混合沟槽肖特基的沟槽型超势垒二极管的制备方法，包括以下步骤：
100）、提供N+衬底层4，在N+衬底层4表面形成N型轻掺杂的N-外延层3；
200）、在N-外延层3表面形成介质层2；本案中介质层2为超薄的二氧化硅层；参照图1所示；
300）、在介质层2上淀积一层掺磷多晶硅层11（或称为D-Poly层），参照图2所示；
400）、通过光刻刻蚀工艺在掺磷多晶硅层11顶面向下刻蚀，延伸至N-外延层3的顶面，形成若干个侧部上沟槽，参照图3所示；
500）、在侧部上沟槽内通过二弗化硼和硼离子注入工艺，形成P型注入区；所述P型注入区包括导电沟道6和P体区8；
600）、在掺磷多晶硅层11的中部上表面通过刻蚀工艺，刻蚀出若干中部上沟槽，并延伸至N-外延层3的顶面，参照图5所示；
700）、利用刻蚀工艺，将侧部上沟槽和中部上沟槽分别向下刻蚀，刻蚀延伸至P体区8，参照图6所示；
上沟槽和中部上沟槽分别向下刻蚀的深度相同，上沟槽通过向下刻蚀，形成沟槽；
800）、通过金属淀积工艺，在掺磷多晶硅层11的上方制备阳极电极层1，并通过相应的侧部上沟槽和中部上沟槽伸入N-外延层3内，参照图7所示；
900）、背面制备阴极电极层5，并减薄淀积形成表面接触，参照图8所示。
进一步限定，步骤500）具体制备步骤为：
510）、通过多次不同能量高能离子注入硼形成P体区8；
本案中多次为3次注入硼，能量分别为1MeV，900KeV，800Kev，采用依次降低注入方式进行。
520）、通过一次低能（30KeV）离子注入二弗化硼形成p型掺杂的导电沟道6，然后进行热退火。
进一步限定，所述掺磷多晶硅层的厚度为2000A，与介质层2及P型掺杂的沟道形成MOS结构。
进一步限定，所述介质层2的厚度为50A，使用低温氧化工艺制备，不仅提高了膜质，而且起到很好的绝缘介质层作用。
P体区8与导电沟道6之间的间距为金属和半导体结合的肖特基接触，提高了芯片的有效接触面积。本案在N-外延层的上表面开设有多个沟槽，在沟槽结构的内部形成有P型（离子）注入区；若干沟槽之间的间距相等，且多个P型注入区的形状尺寸均相同。通过多个沟槽结构的设置，在沟槽内新增加肖特基接触。N-外延层与阳极电极层之间，电极层延伸部与N-外延层之间分别形成第一肖特基接触区，且每个P型注入区与阳极电极层之间形成金属氧化物半导体（MOS）接触结构。在电极层延伸部的底部形成有P型注入区与阳极电极层形成欧姆接触；纵向区域形成肖特基接触区域。
本发明涉及一种混合沟槽肖特基的沟槽型超势垒二极管，自上而下依次包括阳极电极层、介质层、N-外延层、N+衬底层和阴极电极层，其中，在N-外延层的上表面开设有窗口（或称之为沟槽）做不同能量及剂量的P型注入，形成P体区及沟道；P型注入后进行沟槽刻蚀。
在两个超势垒元胞之间形成的沟槽，通过金属淀积形成肖特基接触，这些沟槽肖特基和沟槽型超势垒二极管混合，形成了新型混合沟槽肖特基的沟槽型超势垒二极管结构。
对于本案所公开的内容，还有以下几点需要说明：
（1）、本案所公开的实施例附图只涉及到与本案所公开实施例所涉及到的结构，其他结构可参考通常设计；
（2）、在不冲突的情况下，本案所公开的实施例及实施例中的特征可以相互组合以得到新的实施例；
以上，仅为本案所公开的具体实施方式，但本公开的保护范围并不局限于此，本案所公开的保护范围应以权利要求的保护范围为准。
Claims (8)
1.一种混合沟槽肖特基的沟槽型超势垒二极管，其特征在于，自下而上依次包括：
阴极电极层(5)，
N+衬底层(4)，
N-外延层(3)，所述N-外延层(3)上设有若干间隔设置的P型注入区；所述P型注入区包括从上而下间隔设置的导电沟道（6）和P体区（8）；
介质层(2)，
二氧化硅层，所述二氧化硅层上设有若干从其顶部向下延伸至P体区（8）的沟槽（7）；和阳极电极层(1)，所述阳极电极层(1)的底部通过沟槽（7）延伸至P体区（8）。
2.根据权利要求1所述的新型混合沟槽肖特基的沟槽型超势垒二极管，其特征在于，所述阳极电极层(1)的中部向下延伸至N-外延层(3)内，形成电极层延伸部。
3.根据权利要求2所述的新型混合沟槽肖特基的沟槽型超势垒二极管，其特征在于，所述电极层延伸部呈M型结构（9）。
4.根据权利要求1所述的新型混合沟槽肖特基的沟槽型超势垒二极管，其特征在于，若干所述P型注入区之间间距不小于1.3μm。
5.根据权利要求1所述的新型混合沟槽肖特基的沟槽型超势垒二极管，其特征在于，所述沟槽呈矩形结构。
6.一种混合沟槽肖特基的沟槽型超势垒二极管的制备方法，其特征在于，包括以下步骤：
100）、提供N+衬底层（4），在N+衬底层（4）表面形成N型轻掺杂的N-外延层（3）；
200）、在N-外延层（3）表面形成介质层（2）；
300）、在介质层（2）上淀积一层掺磷多晶硅层；
400）、通过光刻刻蚀工艺在掺磷多晶硅层顶面向下刻蚀，延伸至N-外延层（3）的顶面，形成若干个侧部上沟槽；
500）、在侧部上沟槽内通过二弗化硼和硼离子注入工艺，形成P型注入区；所述P型注入区包括导电沟道（6）和P体区（8）；
600）、在掺磷多晶硅层的中部上表面通过刻蚀工艺，刻蚀出若干中部上沟槽；
700）、利用刻蚀工艺，将侧部上沟槽和中部上沟槽分别向下刻蚀，刻蚀延伸至P体区（8）；
800）、通过金属淀积工艺，在掺磷多晶硅层的上方制备阳极电极层(1)，并通过相应的侧部上沟槽和中部上沟槽伸入N-外延层（3）内；
900）、背面制备阴极电极层(5)，并减薄淀积形成表面接触。
7.根据权利要求6所述的一种混合沟槽肖特基的沟槽型超势垒二极管的制备方法，其特征在于，步骤500）具体制备步骤为：
510）、通过多次不同能量高能离子注入硼形成P体区（8），
520）、通过一次低能离子注入二弗化硼形成p型掺杂的导电沟道（6），然后进行热退火。
8.根据权利要求6所述的一种混合沟槽肖特基的沟槽型超势垒二极管的制备方法，其特征在于，所述掺磷多晶硅层的厚度为2000A，与介质层（2）及P型掺杂的沟道形成MOS结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211054133.8A CN115207091A (zh) | 2022-08-31 | 2022-08-31 | 一种混合沟槽肖特基的沟槽型超势垒二极管及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211054133.8A CN115207091A (zh) | 2022-08-31 | 2022-08-31 | 一种混合沟槽肖特基的沟槽型超势垒二极管及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115207091A true CN115207091A (zh) | 2022-10-18 |
Family
ID=83571806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211054133.8A Pending CN115207091A (zh) | 2022-08-31 | 2022-08-31 | 一种混合沟槽肖特基的沟槽型超势垒二极管及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115207091A (zh) |
-
2022
- 2022-08-31 CN CN202211054133.8A patent/CN115207091A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107799587B (zh) | 一种逆阻型igbt及其制造方法 | |
| US10680095B2 (en) | Power device having super junction and schottky diode | |
| US7615847B2 (en) | Method for producing a semiconductor component | |
| JP2016197753A (ja) | 改良されたショットキー整流器 | |
| CN114122123B (zh) | 集成高速续流二极管的碳化硅分离栅mosfet及制备方法 | |
| CN111430453B (zh) | 一种反向恢复特性好的rc-igbt芯片及其制造方法 | |
| CN105206656A (zh) | 一种逆导型igbt器件 | |
| CN110504310B (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN110600537B (zh) | 一种具有pmos电流嵌位的分离栅cstbt及其制作方法 | |
| CN114551589B (zh) | 一种功率半导体器件及其制备方法 | |
| CN116153991B (zh) | 一种双沟槽栅rc-igbt及其制备方法 | |
| CN109166917B (zh) | 一种平面型绝缘栅双极晶体管及其制备方法 | |
| CN111211168B (zh) | 一种rc-igbt芯片及其制造方法 | |
| CN114823911A (zh) | 集成高速续流二极管的沟槽碳化硅mosfet及制备方法 | |
| CN115332317A (zh) | 集成sbd的碳化硅平面mosfet及其制造方法 | |
| CN114038908A (zh) | 集成二极管的沟槽栅碳化硅mosfet器件及制造方法 | |
| CN116404039B (zh) | 一种功率半导体器件及其制造方法 | |
| CN113066865A (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| CN108922888B (zh) | 一种功率器件的终端结构及其制作方法 | |
| CN115132726B (zh) | 快恢复功率器件的结构、制造方法及电子设备 | |
| CN114899147B (zh) | 一种rc-igbt器件及其制备方法 | |
| CN103325846B (zh) | 一种斜沟槽肖特基势垒整流器件的制造方法 | |
| US20210134989A1 (en) | Semiconductor device and method of manufacturing thereof | |
| CN115207091A (zh) | 一种混合沟槽肖特基的沟槽型超势垒二极管及制备方法 | |
| CN210607276U (zh) | 一种基于肖特基结构的沟槽式功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |