CN115206608A - 柱状电阻元件的脉冲修阻制作方法以及以脉冲修阻方式制作的柱状电阻 - Google Patents
柱状电阻元件的脉冲修阻制作方法以及以脉冲修阻方式制作的柱状电阻 Download PDFInfo
- Publication number
- CN115206608A CN115206608A CN202110375793.5A CN202110375793A CN115206608A CN 115206608 A CN115206608 A CN 115206608A CN 202110375793 A CN202110375793 A CN 202110375793A CN 115206608 A CN115206608 A CN 115206608A
- Authority
- CN
- China
- Prior art keywords
- columnar
- pulse trimming
- resistance
- substrate
- resistance layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009966 trimming Methods 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 33
- 238000010586 diagram Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
本发明提供一种柱状电阻元件的脉冲修阻制作方法以及以脉冲修阻方式制作的柱状电阻，使电阻层具有至少一不连续切割线环绕于柱状基材，形成并联效果，可显著降低电感值。
Description
技术领域
本发明是关于一种柱状电阻，特别有关一种柱状电阻元件的脉冲修阻制作方法以及以脉冲修阻方式制作的柱状电阻。
背景技术
一般圆柱状电阻制造方法，是在氧化铝材质基底表面溅镀薄膜电阻层，再依序进行压帽或镀膜形成端电极、修阻及涂装等制程完成成品，大多数圆柱状电阻的电阻层是以连续地螺旋切割进行电阻修整，如图1所示，但此修整方式容易导致电感增加。
发明内容
为了解决上述课题，本发明提供一种柱状电阻元件的脉冲修阻制作方法以及以脉冲修阻方式制作的柱状电阻，利用脉冲修阻方式降低电感。
本发明提供一种柱状电阻元件的脉冲修阻制作方法，包含：
形成一电阻层于一柱状基材的表面；
于该柱状基材的两端分别形成金属层，并且该两金属层分别与该电阻层连接，该两金属层形成二两电极；以及
将该电阻层以环绕该柱状基材方式进行脉冲修阻，以决定一电阻值。
本发明另提供一种以脉冲修阻方式制作的柱状电阻元件，包含：
一柱状基材；
一电阻层，设置于该柱状基材的表面上，且该电阻层具有至少一不连续切割线环绕于该柱状基材；以及
两金属层，分别设置于该柱状基材的两端，两金属层分别与该电阻层连接形成两电极。
与现有技术相比，本发明的优点如下：
本发明以脉冲修阻方式制作的柱状电阻，使电阻层具有至少一不连续切割线环绕于柱状基材，因此电阻层可呈现并联效果，相较一般以螺旋修阻制作的柱状电阻，可显著降低电感值。
附图说明
以下附图仅旨在于对本发明进行示意性说明和解释，并不限定本发明的范围。其中：
图1为现有以螺旋修阻的电阻元件示意图。
图2为本发明一实施例以脉冲修阻方式制作的柱状电阻示意图。
图3为本发明另一实施例以脉冲修阻方式制作的柱状电阻示意图。
图4为本发明以脉冲修阻方式制作的柱状电阻制作流程图。
图5为本发明以脉冲修阻方式制作的柱状电阻的高频效应试验曲线图。
附图标号说明：
11、电极；
12、电阻层；
13、不连续切割线；
S301、S302、S303、S304、步骤。
具体实施方式
以下将详述本发明的各实施例，并配合附图作为例示，以利读者具有较佳的理解。除了这些详细说明之外，本发明也可广泛地施行于其它的实施例中，任何所述实施例的轻易替代、修改、等效变化都应理解被包含在本发明的范围内，专利范围的界定应以权利要求为准。特别注意的是，附图仅为示意之用，并非代表元件实际的尺寸或数量，有些细节可能未完全绘出，以求附图的简洁。
本发明的柱状电阻以环绕柱状基材方式进行脉冲修阻，于电阻层上形成一圈不连续切割线，此修阻方式可有效降低电感效应。
请参考图2及图3，为本发明以脉冲修阻方式制作的柱状电阻的两个不同实施例的示意图。实施例中的柱状电阻包含柱状基材(图未示)、电阻层12以及两电极11，电阻层12可完全或部分设置于柱状基材的表面上，以及两电极11可以化学镀膜或物理性压帽方式将金属层设置于柱状基材的两端，与电阻层12连接。其中，电阻层12具有至少一不连续切割线13环绕于柱状基材，以调整所需的电阻值，在其他实施例中，电阻层12可具有多个不连续切割线彼此平行且相对应设置，或者彼此平行且交错设置，其中不连续切割线13的每一子切割线间隔为80μm～150μm。
在其他实施例中，本发明以脉冲修阻方式制作的柱状电阻可更包含设置保护层(图未示)于电阻层12上，且露出该两电极11。
请参考图4，为本发明以脉冲修阻方式制作的柱状电阻制作流程图。首先，形成电阻层12于柱状基材的表面，其中电阻层12可完全或部分覆盖于柱状基材的表面；以化学镀膜或物理性压帽方法在柱状基材的两端分别形成作为两电极11的金属层，并与电阻层12电性连接；以及将电阻层12以环绕柱状基材方式进行脉冲修阻，以决定一电阻值；最后可选择地形成保护层覆盖电阻层12及/或两电极11，避免受到环境硫气或水气影响。
图5为本发明以脉冲修阻方式制作的柱状电阻高频效应试验曲线图。在试验中，在固定50欧姆(Ω)的阻值下，给予不同频率的微波进行电压驻波比(VSWR)测量。在高频率微波下，以本发明的电压驻波比的变化量及数值，明显低于以螺旋修阻方式的柱状电阻。
介于两端电极之间的电阻层长度(L)为影响寄生电感的因素之一，而减少寄生电感其中一个方法为“并联”，电感与电阻相同，随并联数量越多，电感与电阻值越小。本发明以脉冲修阻方式制作的柱状电阻，使电阻层具有至少一不连续切割线环绕于柱状基材，因此电阻层可呈现并联效果，相较一般以螺旋修阻制作的柱状电阻，可显著降低电感值。
以上所述仅为本发明示意性的具体实施方式，并非用以限定本发明的范围。任何本领域的普通技术人员，在不脱离本发明的构思和原则的前提下所作出的等同变化与修改，均应属于本发明保护的范围。
Claims (5)
1.一种柱状电阻元件的脉冲修阻制作方法，其特征在于，所述柱状电阻元件的脉冲修阻制作方法包含：
形成一电阻层于一柱状基材的表面；
于该柱状基材的两端分别形成金属层，并且两金属层分别与该电阻层连接，两金属层形成两电极；以及
将该电阻层以环绕该柱状基材方式进行脉冲修阻，以决定一电阻值。
2.一种以脉冲修阻方式制作的柱状电阻元件，其特征在于，所述以脉冲修阻方式制作的柱状电阻元件包含：
一柱状基材；
一电阻层，设置于该柱状基材的表面上，且该电阻层具有至少一不连续切割线环绕于该柱状基材；以及
两金属层，分别设置于该柱状基材的两端，两金属层分别与该电阻层连接形成两电极。
3.根据权利要求2所述的柱状电阻元件，其特征在于，该电阻层具有多个不连续切割线彼此平行且相对应设置。
4.根据权利要求2所述的柱状电阻元件，其特征在于，该电阻层具有多个不连续切割线彼此平行且交错设置。
5.根据权利要求2所述的柱状电阻元件，其特征在于，该不连续切割线的每一子切割线间隔为80μm～150μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110375793.5A CN115206608A (zh) | 2021-04-08 | 2021-04-08 | 柱状电阻元件的脉冲修阻制作方法以及以脉冲修阻方式制作的柱状电阻 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110375793.5A CN115206608A (zh) | 2021-04-08 | 2021-04-08 | 柱状电阻元件的脉冲修阻制作方法以及以脉冲修阻方式制作的柱状电阻 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115206608A true CN115206608A (zh) | 2022-10-18 |
Family
ID=83571585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110375793.5A Pending CN115206608A (zh) | 2021-04-08 | 2021-04-08 | 柱状电阻元件的脉冲修阻制作方法以及以脉冲修阻方式制作的柱状电阻 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115206608A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10321403A (ja) * | 1997-05-20 | 1998-12-04 | Matsushita Electric Ind Co Ltd | 抵抗器の製造方法 |
| CN2508357Y (zh) * | 2001-11-05 | 2002-08-28 | 林自新 | 导电膜固定电阻器的改良结构 |
| CN101819836A (zh) * | 2009-11-30 | 2010-09-01 | 东莞市长凌电子材料有限公司 | 条式电阻 |
| CN102623115A (zh) * | 2011-01-28 | 2012-08-01 | 国巨股份有限公司 | 芯片电阻器及其制造方法 |
| JP2019024037A (ja) * | 2017-07-24 | 2019-02-14 | 國立成功大學Ｎａｔｉｏｎａｌ Ｃｈｅｎｇ Ｋｕｎｇ Ｕｎｉｖｅｒｓｉｔｙ | 高伝導卑金属電極と合金ローオームチップ抵抗の作製方法 |
-
2021
- 2021-04-08 CN CN202110375793.5A patent/CN115206608A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10321403A (ja) * | 1997-05-20 | 1998-12-04 | Matsushita Electric Ind Co Ltd | 抵抗器の製造方法 |
| CN2508357Y (zh) * | 2001-11-05 | 2002-08-28 | 林自新 | 导电膜固定电阻器的改良结构 |
| CN101819836A (zh) * | 2009-11-30 | 2010-09-01 | 东莞市长凌电子材料有限公司 | 条式电阻 |
| CN102623115A (zh) * | 2011-01-28 | 2012-08-01 | 国巨股份有限公司 | 芯片电阻器及其制造方法 |
| JP2019024037A (ja) * | 2017-07-24 | 2019-02-14 | 國立成功大學Ｎａｔｉｏｎａｌ Ｃｈｅｎｇ Ｋｕｎｇ Ｕｎｉｖｅｒｓｉｔｙ | 高伝導卑金属電極と合金ローオームチップ抵抗の作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1168102C (zh) | 电感器 | |
| JP6695136B2 (ja) | 巻線型インダクタ | |
| JP7425084B2 (ja) | 広帯域性能を有するコンパクトな薄膜表面実装可能結合器 | |
| CN100566506C (zh) | 嵌入式电阻元件 | |
| CN114966329A (zh) | 局部放电绝缘缺陷一体化检测传感器 | |
| KR102194727B1 (ko) | 인덕터 | |
| CN115206608A (zh) | 柱状电阻元件的脉冲修阻制作方法以及以脉冲修阻方式制作的柱状电阻 | |
| US9929456B2 (en) | RF termination | |
| JP4618206B2 (ja) | Ｌｃフィルタ | |
| TW202240608A (zh) | 以脈衝修阻方式製作的柱狀電阻及其脈衝修阻製作方法 | |
| US10958232B2 (en) | LC filter | |
| CN110364318A (zh) | 高频电阻器与高频电阻器的制造方法 | |
| JP3898637B2 (ja) | 容量可変コンデンサ回路、容量可変薄膜コンデンサ素子及び高周波部品 | |
| JP3602924B2 (ja) | Ｌｃフィルタ及びその製造方法 | |
| JPH07115002A (ja) | 無線周波数性能を改善する形状を有する抵抗 | |
| CN114583049B (zh) | Mim电容器的制作方法及mim电容器 | |
| JP2006174601A (ja) | サージ吸収回路 | |
| US12094631B2 (en) | Chip inductor and method for manufacturing same | |
| JP2007194473A (ja) | コンデンサ | |
| JP2008117999A (ja) | 電気素子 | |
| JP2005136074A (ja) | コンデンサおよび直列コンデンサならびに可変コンデンサ | |
| CN117195792A (zh) | 无源器件的宽频带等效电路模型、参数提取方法及系统 | |
| TW202232520A (zh) | 高頻薄膜電阻組件及其製造方法 | |
| JP2004179285A (ja) | 静電気対策部品とその製造方法 | |
| JP2023550774A (ja) | コンパクトな薄膜表面実装可能結合器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |