CN110364318A - 高频电阻器与高频电阻器的制造方法 - Google Patents

高频电阻器与高频电阻器的制造方法 Download PDF

Info

Publication number
CN110364318A
CN110364318A CN201810252330.8A CN201810252330A CN110364318A CN 110364318 A CN110364318 A CN 110364318A CN 201810252330 A CN201810252330 A CN 201810252330A CN 110364318 A CN110364318 A CN 110364318A
Authority
CN
China
Prior art keywords
electrode
layer
substrate
resistor
high fdrequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810252330.8A
Other languages
English (en)
Other versions
CN110364318B (zh
Inventor
萧胜利
林广成
李焕文
陈致龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GUOJU CO Ltd
Guoju Electronics (china) Co Ltd
Yageo Corp
Original Assignee
GUOJU CO Ltd
Guoju Electronics (china) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GUOJU CO Ltd, Guoju Electronics (china) Co Ltd filed Critical GUOJU CO Ltd
Priority to CN201810252330.8A priority Critical patent/CN110364318B/zh
Priority to TW107114931A priority patent/TWI662564B/zh
Publication of CN110364318A publication Critical patent/CN110364318A/zh
Application granted granted Critical
Publication of CN110364318B publication Critical patent/CN110364318B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006—Thin film resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

一种高频电阻器与高频电阻器的制造方法。所述高频电阻器包含基材、电阻层、第一电极层、第二电极层、第一介电层以及第二介电层。在所述制造方法中，首先提供基材。接着，形成电阻层于基材上表面上。然后，形成第一电极层和第二电极层。第一电极层的第一电极端部覆盖电阻层的端部，第一电极层的第二电极端部覆盖基材下表面的第一部分。第二电极层的第三电极端部覆盖所述电阻层的另一端部，第二电极层的第四电极端部覆盖基材下表面的第二部分。然后，形成第一介电层和第二介电层于第一电极层和第二电极层之间。本发明的高频电阻器在基材的上表面和下表面上分别形成电阻和电容，充分地利用高频电阻器本身的有效体积，降低制造的成本。

Description

高频电阻器与高频电阻器的制造方法
技术领域
本发明是有关于一种高频电阻器与高频电阻器的制造方法，且特别是有关于一种适用于高频高功率装置的高频电阻器与高频电阻器的制造方法。
背景技术
随着通讯科技的快速发展，智能手机已普遍地使用于人类的生活中。为了进行高频信号的发送与接收，一般的智能手机皆设计有高频电路，其中高频电路所使用的电阻通常称为高频电阻，其可满足高频电路于高频信号操作的要求。例如，中国专利案第CN101923928A号披露一种高频电阻。其包含基板、背电极、面电极、电阻体和第一侧导电极。为了使特征阻抗与预期目标阻抗相匹配，电阻体上具有外切切口，以将电阻体的一部分面积从电阻体中直接切除，如此可减小电阻体的横截面积，使得高频电阻具有较大的调阻范围，有利于高频电阻的特征阻抗与预期目标阻抗相匹配。
然而，目前的高频电阻尚无法满足业界的需求。因此，需要一种新的高频电阻来满足业界的需求。
发明内容
本发明的实施例提出一种高频电阻器与高频电阻器的制造方法。
高频电阻器包含基材、电阻层、第一电极层、第二电极层、第一介电层以及第二介电层。基材具有相对的基材上表面和基材下表面。电阻层设置于基材上表面上，其中电阻层具有相对的第一电阻端部和第二电阻端部。第一电极层具有第一电极端部和第二电极端部。第一电极端部电性连接至第一电阻端部，且覆盖第一电阻端部，第二电极端部覆盖基材下表面的第一表面部分。第二电极层具有第三电极端部和第四电极端部。第三电极端部电性连接至第二电阻端部，且覆盖第二电阻端部，第四电极端部覆盖基材下表面的第二表面部分。第一介电层设置于第一电极端部与第三电极端部之间。第二介电层设置于第二电极端部与第四电极端部之间，以电性隔离第二电极端部与第四电极端部。第二电极端部包含第一电容电极层，第四电极端部包含第二电容电极层，第一电容电极层与第二电容电极层形成电容图案以与第二介电层构成电容。
在一些实施例中，基材还具有相对的第一基材侧面和第二基材侧面，第一基材侧面位于基材上表面的第三表面部分与基材下表面的第一表面部分之间，第二基材侧面位于基材上表面的第四表面部分与基材下表面的第二表面部分之间，第一电极层从第三表面部分沿着第一基材侧面而延伸至第一表面部分，第二电极层从第四表面部分沿着第二基材侧面而延伸至第二表面部分。
在一些实施例中，电阻层具有电阻图案，此电阻图案相关于高频电阻器的阻值。
在一些实施例中，高频电阻器还包含第一导体层以及第二导体层。第一导体层覆盖第一电极层，第二导体层覆盖第二电极层。
在一些实施例中，电阻层的材料为铁镍钼合金。
根据本发明的实施例，在上述高频电阻器的制造方法中，首先提供基材，其具有相对的基材上表面和基材下表面。然后，形成电阻层于基材的基材上表面上。接着，形成第一电极层于基材上。第一电极层的第一电极端部电性连接至电阻层的第一电阻端部且覆盖电阻层的第一电阻端部，第一电极层的第二电极端部覆盖基材下表面的第一表面部分。接着，形成第二电极层于基材上。第二电极层的第三电极端部电性连接至电阻层的第二电阻端部且覆盖第二电阻端部，第二电极层的第四电极端部覆盖基材下表面的第二表面部分。然后，形成第一介电层于第一电极端部与第三电极端部之间。接着，形成第二介电层于第二电极端部与第四电极端部之间，以电性隔离第二电极端部与第四电极端部。
在一些实施例中，上述形成电阻层的步骤包含提供预设电阻值和预设电感值，根据所述预设电阻值和所述预设电感值来形成电阻层，以使电阻层具有电阻图案。
在一些实施例中，上述形成第二介电层的步骤包含提供预设电容值，以及根据预设电容值来形成第二介电层于第二电极端部与第四电极端部之间。
在一些实施例中，上述高频电阻器的制造方法还包含形成第一导体层于第一电极层上，以及形成第二导体层于第二电极层上。第一导体层覆盖第二电极层，而第二导体层覆盖第二电极层。
在一些实施例中，电阻层的材料为铁镍钼合金。
本发明的优点在于，在本发明中，基材的上表面和下表面上分别形成电阻和电容，充分地利用高频电阻器本身的有效体积，降低制造的成本。
附图说明
为了更完整了解实施例及其优点，现参照结合所附附图所做的下列描述，其中：
图1A为根据本发明实施例的高频电阻器的俯视结构示意图。
图1B为沿着图1A的切线CL1A-CL1A'所视的剖面结构示意图。
图1C为根据本发明实施例的高频电阻器的仰视结构示意图。
图1D至图1F为根据本发明实施例的电阻图案结构示意图。
图1G为根据本发明实施例的高频电阻器的等效电路示意图。
图2A和图2B为根据本发明实施例的高频电阻器的制造方法的流程示意图。
图3A(1)至图3F(3)为对应高频电阻器的制造方法各步骤的电阻器结构示意图。
具体实施方式
关于本文中所使用的“第一”、“第二”、…等，并非特别指次序或顺位的意思，其仅为了区别以相同技术用语描述的元件或操作。
请参照图1A至图1C，图1A为根据本发明实施例的高频电阻器100的俯视结构示意图，图1B为沿着图1A的切线CL1A-CL1A'所视的剖面结构示意图，图1C为高频电阻器100的仰视结构示意图。如图1B所示，高频电阻器100包含基材110、电阻层120、第一电极层130、第二电极层140、第一导体层150、第二导体层160、第一介电层170以及第二介电层180。
基材110具有上表面112、下表面114以及位于上表面112与下表面114间的至少一侧表面。在本实施例中，基材110具有侧表面116和118，但本发明的实施例并不受限于此。另外，基材110可由绝缘材料所形成，例如玻璃纤维、氮化铝材料、硅基材料或陶瓷材料，但本发明的实施例并不受限于此。
电阻层120形成于基材110的上表面112上，且具有两相对的第一电阻端部120a和第二电阻端部120b。具体而言，电阻层120覆盖于基材110的上表面112上，其中第一电阻端部120a覆盖上表面112的第三表面部分112a，而第二电阻端部120b覆盖上表面112的第四表面部分112b。上表面112的第三表面部分112a和第四表面部分112b彼此相对且位于上表面112边缘。
另外，电阻层120可具有如图1A、图1D、图1E或图1F所绘示的电阻图案，其中使用者可通过形成不同的电阻图案来调整高频电阻器100的电阻值和电感值。在本实施例中，电阻层120的材料可包含镍铬合金、镍铬铝合金、锰铜合金或镍铜合金，但本发明的实施例并不受限于此。
另外，在本发明的较佳实施例中，电阻层120以铁镍钼合金制成。进一步来说，采用铁镍钼合金的好处在于可以很少的电流路径就可以提升很高的电感，并且可以使自振频率SRF更高、电感较小。因此，对于较高阻值的产品，也可以在高频的信号下持续有电阻特性。
第一电极层130设置于基材110上，且具有相对的第一电极端部130a和第二电极端部130b。具体而言，第一电极层130从基材110的上表面112的第三表面部分112a沿着基材110的侧表面116延伸至基材110的下表面114的第一表面部分114a，其中第一电极层130的第一电极端部130a覆盖电阻层120的第一电阻端部120a，而第一电极层130的第二电极端部130b覆盖基材110的下表面114的第一表面部分114a。在本实施例中，第一电极层130的材料包含银或铜，但本发明的实施例并不受限于此。
第二电极层140设置于基材110上，且具有相对的第三电极端部140a和第四电极端部140b。具体而言，第二电极层140从基材110的上表面112的第四表面部分112b沿着基材110的侧表面118延伸至基材110的下表面114的第二表面部分114b，其中第二电极层140的第三电极端部140a覆盖电阻层120的第二电阻端部120b，而第二电极层140的第四电极端部140b系覆盖基材110的下表面114的第二表面部分114b，其中基材110的下表面114的第一表面部分114a和第二表面部分114b彼此相对且位于下表面114边缘。在本实施例中，第二电极层140的材料包含银或铜，但本发明的实施例并不受限于此。
第一导体层150设置于第一电极层130上，且包覆第一电极层130。具体而言，第一导体层150从第一电极层130的第一电极端部130a延伸至第一电极层130的第二电极端部130b，其中第一导体层150的两个端部分别覆盖第一电极层130的第一电极端部130a以及第二电极端部130b。在本实施例中，第一导体层150包含子导体层152和子导体层154。子导体层150的材料为镍，子导体层154的材料为锡、锌或金，但本发明的实施例并不受限于此。
第二导体层160设置于第二电极层140上，且包覆第二电极层140。具体而言，第二导体层160从第二电极层140的第三电极端部140a延伸至第二电极层140的第四电极端部140b，其中第二导体层160的两个端部分别覆盖第二电极层140的第三电极端部140a以及第四电极端部140b。在本实施例中，第二导体层160包含子导体层162和子导体层164。子导体层162的材料为镍，子导体层164的材料为锡，但本发明的实施例并不受限于此。
第一介电层170设置于第一电极层130的第一电极端部130a与第二电极层140的第三电极端部140a之间。第一介电层170用以保护下方的电阻层120。在本实施例中，第一介电层170的材料为油墨、聚亚酰胺膜或光阻层，例如防焊油墨、聚亚酰胺膜或防焊光阻膜，但本发明的实施例并不受限于此。
第二介电层180设置于第一电极层130的第二电极端部130b与第二电极层140的第四电极端部140b之间。如图1C所示，在本实施例中，第一电极层130的第二电极端部130b以及第二电极层140的第四电极端部140b形成有电容图案，如此第二介电层180、第一电极层130的第二电极端部130b以及第二电极层140的第四电极端部140b可形成电容于基材110的下表面114上。
本发明实施例的高频电阻器100的信号输入端包含第一导体层150和第一电极层130，而信号输出端包含第二导体层160和第二电极层140。当电子信号输入至高频电阻器100时，此电阻信号会通过第一导体层150和第一电极层130进入高频电阻器100，然后从第二导体层160和第二电极层140流出高频电阻器100。然而，在本发明的其他实施例中，信号输入端可包含第二导体层160和第二电极层140，而信号输出端可包含第一导体层150和第一电极层130。当电子信号输入至高频电阻器100时，此电阻信号会通过第二导体层160和第二电极层140进入高频电阻器100，然后从第一导体层150和第一电极层130流出高频电阻器100。
请参照图1G所示，图1G为高频电阻器100的等效电路图，其中电感Lin和电容Cin分别代表信号输入端的等效电感和等效电容；电感Lout和电容Cout分别代表信号输出端的等效电感和等效电容；电容C1代表第二介电层180、第一电极层130的第二电极端部130b以及第二电极层140的第四电极端部140b所形成的电容；电容C2代表电阻器材料本身的寄生电容；电阻R1代表电阻层120的电阻；电感L1则代表电阻层120设计图形后的电感与材料本身的电感。由图1G可知，电阻R1和电感L1的值可通过调整电阻层120的电阻图案来设计，而电容C1的值可通过调整第一电极层130的第二电极端部130b以及第二电极层140的第四电极端部140b的电容图案和/或调整第二介电层180的材料来设计。如此，使用者便能根据实际需求来设计出适用的高频电阻器100。
值得一提的是，第一电极层130的第二电极端部130b以及第二电极层140的第四电极端部140b亦可帮助高频电阻器100散热。例如，调整第一电极层130的第二电极端部130b以及第二电极层140的第四电极端部140b的电容图案，以使其占据基材110的下表面114的大部分面积，即可帮助高频电阻器100散热。
请参照图2A以及图3A(1)至图3F(3)，其中图2A为根据本发明实施例的高频电阻器的制造方法200的流程示意图，图3A(1)至图3F(3)为对应高频电阻器的制造方法200各步骤的电阻器结构示意图。在此高频电阻器的制造方法200中，首先进行步骤210，以提供基材310，如图3A(1)和图3A(2)所示，其中图3A(1)为基材310的俯视图，而图3A(2)为沿着图3A(1)的切线CL3A-CL3A'所视的剖面结构示意图。基材310具有上表面312、下表面314以及位于上表面312与下表面314间的至少一侧表面。在本实施例中，基材310具有侧表面316和318，但本发明的实施例并不受限于此。另外，基材310可由绝缘材料所形成，例如玻璃纤维、氮化铝材料、硅基材料或陶瓷材料，但本发明的实施例并不受限于此。
接着，进行步骤220，以形成电阻层320于基材310的上表面312上，如图3B(1)和图3B(2)所示，其中图3B(1)为电阻层320的俯视图，而图3B(2)为沿着图3B(1)的切线CL3B-CL3B'所视的剖面结构示意图。在本实施例中，电阻层320可以溅镀技术来形成，而其材料包含但不限于镍铬合金、镍铬铝合金、锰铜合金、铁镍钴合金或镍铜合金。在形成电阻层320后，可根据预设电阻值来调整电阻层320，以使其具有电阻图案，如图3B(3)所示。形成电阻图案的步骤可利用激光技术或蚀刻技术来完成，但本发明的实施例并不受限于此。
在本发明的较佳实施例中，电阻层320以铁镍钼合金制成。进一步来说，采用铁镍钼合金的好处在于可以很少的电流路径就可以提升很高的电感，并且可以使自振频率SRF更高、电感较小。因此，对于较高阻值的产品，也可以在高频的信号下持续有电阻特性。
然后，进行步骤230，以形成第一电极层330和第二电极层340于基材310上，如图3C(1)至图3D(3)所示。请参照图2B，图2B为步骤230的流程示意图。在步骤230中，首先进行步骤232，以形成第一电阻电极层332a、第二电阻电极层342a、第一电容电极层332b以及第二电容电极层342b，如图3C(1)至图3C(2)所示，其中图3C(1)为基材310的俯视图，图3C(2)为沿着图3C(1)的切线CL3C-CL3C'所视的剖面结构示意图，图3C(3)为基材310的仰视图。第一电阻电极层332a覆盖电阻层320的第一电阻端部320a，而第二电阻电极层342a覆盖电阻层320的第二电阻端部320b。第一电阻端部320a覆盖基材310的上表面312的第三表面部分312a，而第二电阻端部320b覆盖基材310的上表面312的第四表面部分312b。上表面312的第三表面部分312a和第四表面部分312b彼此相对且位于上表面312边缘。
第一电容电极层332b覆盖基材310的下表面314的第一表面部分314a，而第二电容电极层342b覆盖基材310的下表面314的第二表面部分314b，其中下表面314的第一表面部分314a和第二表面部分314b彼此相对且位于下表面314边缘。第一电容电极层332b和第二电容电极层342b的形成可根据预设电容值来决定，以使第一电容电极层332b和第二电容电极层342b形成有适当的电容图案，如图3C(3)所示。另外，第一电阻电极层332a、第二电阻电极层342a、第一电容电极层332b以及第二电容电极层342b可以电镀技术来形成，而其材料可包含铜或银，但本发明的实施例并不受限于此。
接着，进行步骤234，以形成第一电极连接层334于第一电阻电极层332a和第一电容电极层332b上，以及形成第二电极连接层344于第二电阻电极层342a和第二电容电极层342b上，如图3D(1)至图3D(3)所示，其中图3D(1)为基材310的俯视图，图3D(2)为沿着图3D(1)的切线CL3D-CL3D'所视的剖面结构示意图，图3D(3)为基材310的仰视图。第一电极连接层334的两端分别电性连接至第一电阻电极层332a和第一电容电极层332b，以电性连接第一电阻电极层332a和第一电容电极层332b。具体而言，第一电极连接层334从基材310的上表面312的第三表面部分312a沿着基材310的侧表面316延伸至基材310的下表面314的第一表面部分314a。如此，第一电阻电极层332a、第一电极连接层334以及第一电容电极层332b形成第一电极层330。
第二电极连接层344的两端分别电性连接至第二电阻电极层342a和第二电容电极层342b，以电性连接第二电阻电极层342a和第二电容电极层342b。具体而言，第二电极连接层344从基材310的上表面312的第四表面部分312b沿着基材310的侧表面318延伸至基材310的下表面314的第二表面部分314b。如此，第二电阻电极层342a、第二电极连接层344以及第二电容电极层342b形成第二电极层340。另外，第一电极连接层334和第二电极连接层344可以电镀技术来形成，而其材料可包含铜或银，但本发明的实施例并不受限于此。
请回到图2A，在步骤230结束后，接着进行步骤240，以形成第一导体层350和第二导体层360于第一电极层330和第二电极层340上，如图3E(1)至图3E(3)所示，其中图3E(1)为基材310的俯视图，图3E(2)为沿着图3E(1)的切线CL3E-CL3E'所视的剖面结构示意图，图3E(3)为基材310的仰视图。第一导体层350覆盖第一电极层330，且包含依序堆迭的子导体层352和354。在本实施例中，子导体层352的材料包含镍，子导体层354的材料包含锡、锌或金，且子导体层352和354以电镀技术来依序形成于第一电极层330上，但本发明的实施例并不受限于此。第二导体层360覆盖第二电极层340，且包含依序堆迭的子导体层362和364。在本实施例中，子导体层362的材料包含镍，子导体层364的材料包含锡，且子导体层362和364以电镀技术来依序形成于第二电极层340上，但本发明的实施例并不受限于此。
接着，进行步骤250，以形成第一介电层370和第二介电层380于第一电极层330和第二电极层340之间，如图3F(1)至图3F(3)所示，其中图3F(1)为基材310的俯视图，图3F(2)为沿着图3F(1)的切线CL3F-CL3F'所视的剖面结构示意图，图3F(3)为基材310的仰视图。第一介电层370系形成于第一电极层330的第一电阻电极层332a与第二电极层340的第二电阻电极层342a之间，且覆盖于电阻层320上，以保护电阻层320。在本实施例中，第一介电层370的材料为油墨、聚亚酰胺膜或光阻层，例如防焊油墨、聚亚酰胺膜或防焊光阻层，且以涂布、光阻干膜压合或印刷技术形成于电阻层320上，但本发明的实施例并不受限于此。
第二介电层380形成于第一电极层330的第一电容电极层332b与第二电极层340的第二电容电极层342b之间，并覆盖第一电容电极层332b和第二电容电极层342b。如图3F(3)所示，第一电容电极层332b和第二电容电极层342b形成有电容图案，如此位于第一电容电极层332b和第二电容电极层342b之间的第二介电层380部分即可与第一电容电极层332b和第二电容电极层342b形成电容。在本实施例中，第二介电层380的材料为油墨、聚亚酰胺膜或光阻层，例如防焊油墨、聚亚酰胺膜或防焊光阻层，且以涂布、光阻干膜压合或印刷技术形成于第一电容电极层332b和第二电容电极层342b之间，但本发明的实施例并不受限于此。
值得一提的是，前述调整电阻图案的步骤并不限定于在电镀形成电阻层320后立刻进行。在本发明的其他实施例中，电阻图案调整的步骤亦可于第一电极层330和第二电极层340形成后进行，或者于第一导体层350和第二导体层360形成后进行。
由以上说明可知，本发明实施例的高频电阻器于基材的上表面和下表面分别形成电阻(电感)和电容，并使电阻和电容形成一个并联电路。考虑低阻值低感值(例如小于1nH)的情况，由于高频电阻器具有很高的自谐振频率(Self-resonant frequency；SRF)，因此通过基材下表面的电容在高频下形成并联电路通路，而使得高频电阻器本身继续维持预设的阻抗。考虑高阻值的情况，由于SRF较低，使用者可通过电阻图案的调整来提高电感值，使得高频电阻器在高频下可维持其电阻器的功能。
虽然本发明已以实施例披露如上，然而其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作些许的变化与修饰，故本发明的保护范围当视所附的权利要求书所界定者为准。
【符号说明】
100：高频电阻器
110：基材
112：上表面
112a：第三表面部分
112b：第四表面部分
114：下表面
114a：第一表面部分
114b：第二表面部分
116、118：侧表面
120：电阻层
120a：第一电阻端部
120b：第二电阻端部
130：第一电极层
130a：第一电极端部
130b：第二电极端部
140：第二电极层
140a：第三电极端部
140b：第四电极端部
150：第一导体层
152：子导体层
154：子导体层
160：第二导体层
162：子导体层
164：子导体层
170：第一介电层
180：第二介电层
200：高频电阻器的制造方法
210-250：步骤
232-234：步骤
310：基材
312：上表面
312a：第三表面部分
312b：第四表面部分
314：下表面
314a：第一表面部分
314b：第二表面部分
316、318：侧表面
320：电阻层
320a：第一电阻端部
320b：第二电阻端部
330：第一电极层
332a：第一电阻电极层
332b：第一电容电极层
334：第一电极连接层
340：第二电极层
342a：第二电阻电极层
342b：第二电容电极层
344：第二电极连接层
350：第一导体层
352：子导体层
354：子导体层
360：第二导体层
362：子导体层
364：子导体层
370：第一介电层
380：第二介电层
CL1A-CL1A'：切线
CL3A-CL3A'：切线
CL3B-CL3B'：切线
CL3C-CL3C'：切线
CL3D-CL3D'：切线
CL3E-CL3E'：切线
CL3F-CL3F'：切线
Cin、Cout、C1：电容
Lin、Lout、L1：电感

Claims (10)

1.一种高频电阻器，其特征在于，包含：
基材，具有相对的基材上表面和基材下表面；
电阻层，设置于所述基材上表面上，其中所述电阻层具有相对的第一电阻端部和第二电阻端部；
第一电极层，具有第一电极端部和第二电极端部，其中所述第一电极端部电性连接至所述第一电阻端部且覆盖所述第一电阻端部，所述第二电极端部覆盖所述基材下表面的第一表面部分；
第二电极层，具有第三电极端部和第四电极端部，其中所述第三电极端部电性连接至所述第二电阻端部且覆盖所述第二电阻端部，所述第四电极端部覆盖所述基材下表面的第二表面部分；
第一介电层，设置于所述第一电极端部与所述第三电极端部之间；以及
第二介电层，设置于所述第二电极端部与所述第四电极端部之间，以电性隔离所述第二电极端部与所述第四电极端部；
其中所述第二电极端部包含第一电容电极层，所述第四电极端部包含第二电容电极层，所述第一电容电极层与所述第二电容电极层形成电容图案以与所述第二介电层构成电容。
2.如权利要求1所述的高频电阻器，其特征在于，所述基材还具有相对的第一基材侧面和第二基材侧面，所述第一基材侧面位于所述基材上表面的第三表面部分与所述基材下表面的所述第一表面部分之间，所述第二基材侧面位于所述基材上表面的第四表面部分与所述基材下表面的所述第二表面部分之间，所述第一电极层从所述第三表面部分沿着所述第一基材侧面而延伸至所述第一表面部分，所述第二电极层从所述第四表面部分沿着所述第二基材侧面而延伸至所述第二表面部分。
3.如权利要求1所述的高频电阻器，其特征在于，所述电阻层具有电阻图案，所述电阻图案相关于所述高频电阻器的阻值。
4.如权利要求1所述的高频电阻器，其特征在于，还包含第一导体层以及第二导体层，所述第一导体层覆盖所述第一电极层，所述第二导体层覆盖所述第二电极层。
5.如权利要求1所述的高频电阻器，其特征在于，所述电阻层的材料为铁镍钼合金。
6.一种高频电阻器的制造方法，其特征在于，包含：
提供基材，其中所述基材具有相对的基材上表面和基材下表面；
形成电阻层于所述基材上表面上；
形成第一电极层于所述基材上，其中所述第一电极层的第一电极端部电性连接至所述电阻层的第一电阻端部且覆盖所述第一电阻端部，所述第一电极层的第二电极端部覆盖所述基材下表面的第一表面部分；
形成第二电极层于所述基材上，其中所述第二电极层的第三电极端部电性连接至所述第二电阻端部且覆盖所述第二电阻端部，所述第二电极层的第四电极端部覆盖所述基材下表面的第二表面部分；
形成第一介电层于所述第一电极端部与所述第三电极端部之间；以及
形成第二介电层于所述第二电极端部与所述第四电极端部之间，以电性隔离所述第二电极端部与所述第四电极端部。
7.如权利要求6所述的高频电阻器的制造方法，其特征在于，形成所述电阻层的所述步骤包含：
提供预设电阻值和预设电感值；以及
根据所述预设电阻值和所述预设电感值来形成所述电阻层，以使所述电阻层具有电阻图案。
8.如权利要求6所述的高频电阻器的制造方法，其特征在于，形成所述第二介电层的所述步骤包含：
提供预设电容值；以及
根据所述预设电容值来形成所述第二介电层于所述第二电极端部与所述第四电极端部之间。
9.如权利要求6所述的高频电阻器的制造方法，其特征在于，还包含：
形成第一导体层于所述第一电极层上，其中所述第一导体层覆盖所述第一电极层；以及
形成第二导体层于所述第二电极层上，其中所述第二导体层覆盖所述第二电极层。
10.如权利要求6所述的高频电阻器的制造方法，其特征在于，所述电阻层的材料为铁镍钼合金。
CN201810252330.8A 2018-03-26 2018-03-26 高频电阻器与高频电阻器的制造方法 Active CN110364318B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810252330.8A CN110364318B (zh) 2018-03-26 2018-03-26 高频电阻器与高频电阻器的制造方法
TW107114931A TWI662564B (zh) 2018-03-26 2018-05-02 高頻電阻器與此高頻電阻器之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810252330.8A CN110364318B (zh) 2018-03-26 2018-03-26 高频电阻器与高频电阻器的制造方法

Publications (2)

Publication Number Publication Date
CN110364318A true CN110364318A (zh) 2019-10-22
CN110364318B CN110364318B (zh) 2021-08-17

Family

ID=67764442

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810252330.8A Active CN110364318B (zh) 2018-03-26 2018-03-26 高频电阻器与高频电阻器的制造方法

Country Status (2)

Country Link
CN (1) CN110364318B (zh)
TW (1) TWI662564B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112863796A (zh) * 2021-01-12 2021-05-28 昆山业展电子有限公司 一种贴片电阻电阻体的加工方法
EP4040452A1 (en) * 2021-02-05 2022-08-10 Viking Tech Corporation High frequency thin film resistor assembly and manufacturing method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW586128B (en) * 2002-08-16 2004-05-01 Phoenix Prec Technology Corp Manufacturing process of core circuit for multi-layered circuit board embedded with passive component
KR20060086869A (ko) * 2005-01-27 2006-08-01 엘에스전선 주식회사 복층 구조를 갖는 표면 실장형 서미스터 및 그의 제조방법
CN101937748A (zh) * 2010-07-23 2011-01-05 日月光半导体制造股份有限公司 电阻器模块及其制造方法
CN102136475A (zh) * 2010-01-27 2011-07-27 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
CN102623115A (zh) * 2011-01-28 2012-08-01 国巨股份有限公司 芯片电阻器及其制造方法
CN106981455A (zh) * 2016-01-19 2017-07-25 新唐科技股份有限公司 薄膜电阻器、半导体元件及其制造方法
CN107408433A (zh) * 2015-04-28 2017-11-28 新确有限公司 分流电阻器及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4037073A (en) * 1967-02-11 1977-07-19 Otto Alfred Becker Resistance welding of sheet metal coated with layers
US5339068A (en) * 1992-12-18 1994-08-16 Mitsubishi Materials Corp. Conductive chip-type ceramic element and method of manufacture thereof
US7796401B2 (en) * 2004-09-29 2010-09-14 Foundation For Advancement Of International Science Chip element
CN101369478A (zh) * 2008-06-20 2009-02-18 杨金波 镍或镍基合金电极片式电阻器及其制造方法
MX2017007020A (es) * 2014-12-01 2017-08-14 Jfe Steel Corp Metodo de soldadura por puntos de resistencia.
KR20180033136A (ko) * 2015-06-30 2018-04-02 가부시키가이샤 지에스 유아사 축전 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW586128B (en) * 2002-08-16 2004-05-01 Phoenix Prec Technology Corp Manufacturing process of core circuit for multi-layered circuit board embedded with passive component
KR20060086869A (ko) * 2005-01-27 2006-08-01 엘에스전선 주식회사 복층 구조를 갖는 표면 실장형 서미스터 및 그의 제조방법
CN102136475A (zh) * 2010-01-27 2011-07-27 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
CN101937748A (zh) * 2010-07-23 2011-01-05 日月光半导体制造股份有限公司 电阻器模块及其制造方法
CN102623115A (zh) * 2011-01-28 2012-08-01 国巨股份有限公司 芯片电阻器及其制造方法
CN107408433A (zh) * 2015-04-28 2017-11-28 新确有限公司 分流电阻器及其制造方法
CN106981455A (zh) * 2016-01-19 2017-07-25 新唐科技股份有限公司 薄膜电阻器、半导体元件及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112863796A (zh) * 2021-01-12 2021-05-28 昆山业展电子有限公司 一种贴片电阻电阻体的加工方法
CN112863796B (zh) * 2021-01-12 2022-08-12 昆山业展电子有限公司 一种贴片电阻电阻体的加工方法
EP4040452A1 (en) * 2021-02-05 2022-08-10 Viking Tech Corporation High frequency thin film resistor assembly and manufacturing method thereof

Also Published As

Publication number Publication date
TWI662564B (zh) 2019-06-11
TW201941228A (zh) 2019-10-16
CN110364318B (zh) 2021-08-17

Similar Documents

Publication Publication Date Title
US20150137929A1 (en) Multilayer inductor
US20150287516A1 (en) Multilayer electronic component and manufacturing method thereof
JPH06140283A (ja) 高周波ノイズ除去用チップ型キャパシター
US9257230B2 (en) Multilayer ceramic capacitor and board having the same mounted thereon
KR20160000612A (ko) 칩형 코일 부품 및 그 제조방법
JP2018006778A (ja) 構成可能／制御可能等価直列抵抗を有する埋込みパッケージ基板キャパシタ
US7558049B1 (en) Multilayer capacitor array
CN110364318A (zh) 高频电阻器与高频电阻器的制造方法
JP2001185446A (ja) 積層セラミックコンデンサ
JP4233776B2 (ja) 回路形成基板
JP2001185449A (ja) 積層セラミックコンデンサ
US20160012957A1 (en) Chip coil component
CN107408432A (zh) 芯片电阻器
JP5561615B2 (ja) アンテナ装置
JP2001308538A (ja) インダクタ内蔵多層配線板
CN107210262A (zh) 半导体器件
TW492019B (en) Three-terminal variable inductor
JP2008028464A (ja) Ｌｃフィルタ
US20110191998A1 (en) Precision laser adjustable thin film capacitors
CN105390288A (zh) 可变电容器件及天线装置
JP4183392B2 (ja) 積層型複合デバイス
CN216698356U (zh) 集成无源器件的结构
CN210040189U (zh) 一种阻容一体芯片器件
JP6389998B1 (ja) Ｌｃ共振素子および共振素子アレイ
JP2002299986A (ja) 電子回路ユニット

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant