CN115206384A - 非易失性存储器装置、其操作方法及包括其的存储器系统 - Google Patents

非易失性存储器装置、其操作方法及包括其的存储器系统 Download PDF

Info

Publication number
CN115206384A
CN115206384A CN202210292802.9A CN202210292802A CN115206384A CN 115206384 A CN115206384 A CN 115206384A CN 202210292802 A CN202210292802 A CN 202210292802A CN 115206384 A CN115206384 A CN 115206384A
Authority
CN
China
Prior art keywords
voltage level
memory
select line
level
word lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210292802.9A
Other languages
English (en)
Inventor
黄盛炫
辛在贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN115206384A publication Critical patent/CN115206384A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本申请涉及非易失性存储器装置、其操作方法及包括其的存储器系统。一种存储器系统包括：非易失性存储器装置，其包括多个存储块，每个存储块包括联接到多条字线的多个存储器单元；以及控制器，其被配置为控制非易失性存储器装置以对多个存储块执行读取操作，其中，读取操作包括：向多条字线提供第一电压电平的第一操作、将多条字线放电到第二电压电平的第二操作、向多条字线提供小于第一电压电平的第三电压电平的第三操作、以及将多条字线放电到第四电压电平的第四操作。

Description

非易失性存储器装置、其操作方法及包括其的存储器系统
技术领域
本公开的各种实施方式涉及半导体设计技术，并且具体地，涉及支持读取刷新操作的非易失性存储器装置、非易失性存储器装置的操作方法以及包括非易失性存储器装置的存储器系统。
背景技术
存储器系统是使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)、磷化铟(InP)等的半导体来实施的储存装置。存储器系统被分类为易失性存储器装置和非易失性存储器装置。易失性存储器装置是存储在其中的数据在供电中断时丢失的存储器装置。易失性存储器装置的代表性示例包括静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)等。非易失性存储器装置是即使在供电中断时也保持存储在其中的数据的存储器装置。非易失性存储器装置的代表性示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、相变随机存取存储器(PRAM)、磁RAM(MRAM)、电阻式RAM(RRAM)、铁电式RAM(FRAM)等。闪存主要分为NOR型存储器和NAND型存储器。
近来，计算机环境范式已经转移到无所不在的计算，其使得计算机系统能够随时随地被访问。结果，诸如移动电话、数码相机、笔记本计算机等的便携式电子装置的使用已经增加。这样的便携式电子装置通常使用或包括使用或嵌入至少一个存储器装置(即，数据储存装置)的存储器系统。数据储存装置可以用作便携式电子装置的主储存装置或辅储存装置。
在计算装置中，与硬盘不同，被实现为非易失性半导体存储器装置的数据储存装置的优点在于，它具有优异的稳定性和耐久性，因为它不具有机械驱动部件(例如，机械臂)，并且具有高数据存取速度和低功耗。这样的数据储存装置的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡和固态驱动器(SSD)。
发明内容
本公开的各种实施方式旨在提供能够有效地执行读取刷新操作的非易失性存储器装置、非易失性存储器装置的操作方法以及包括非易失性存储器装置的存储器系统。
本公开中要实现的技术问题不限于上述技术问题，并且本公开所属技术领域的技术人员将通过以下描述清楚地理解其它未提及的技术问题。
根据本发明的实施方式，一种存储器系统可以包括：非易失性存储器装置，其包括多个存储块，每个存储块包括联接到多条字线的多个存储器单元；以及控制器，其被配置为控制非易失性存储器装置以对多个存储块执行读取操作。读取操作可以包括：向多条字线提供第一电压电平的第一操作、将多条字线放电到第二电压电平的第二操作、向多条字线提供小于第一电压电平的第三电压电平的第三操作、以及将多条字线放电到第四电压电平的第四操作。
第二电压电平和第四电压电平中的每一个可以是接地电压电平。
第二电压电平可以与第三电压电平基本相同，并且第四电压电平可以是接地电压电平。
第一电压电平可以是比用于读取操作的多个读取电压电平当中的最高电平高出设定电平的电平。第三电压电平可以是多个读取电压电平中的任何一个。
多个存储块中的每一个还可以包括第一选择线和第二选择线，多条字线被布置在第一选择线和第二选择线之间。读取操作还可以包括：在第一操作或第三操作期间基本上将第一选择线和第二选择线保持为导通电压电平；在第二操作期间基本上将第一选择线和第二选择线保持为导通电压电平和截止电压电平中的一者；以及在第四操作期间基本上将第一选择线和第二选择线保持为截止电压电平。
控制器还可以被配置为基于对多个存储块的访问次数来确定何时开始读取操作。
控制器还可以被配置为基于对存储块的最近访问的定时来选择存储块中的一个作为用于读取操作的目标存储块。
多个存储块可以被划分为第一块组和第二块组，在第一块组和第二块组中的每一个内，存储块共享位线。控制器还可以被配置为：基于对第一块组的访问次数来确定何时开始对第一块组内的存储块的读取操作，并且基于对第二块组的访问次数来确定何时开始对第二块组内的存储块的读取操作。
控制器还可以被配置为基于对第一块组内的存储块的最近访问的定时来选择第一块组内的存储块作为用于读取操作的目标存储块。控制器还可以被配置为基于对第二块组内的存储块的最近访问的定时来选择第二块组内的存储块作为用于读取操作的目标存储块。
根据本发明的实施方式，一种非易失性存储器装置可以包括：多个存储块，每个存储块包括联接到多条字线的多个存储器单元；以及控制电路，其被配置为对多个存储块当中的被选存储块执行读取操作。读取操作可以包括：向多条字线提供第一电压电平的第一操作、将多条字线放电到第二电压电平的第二操作、向多条字线提供小于第一电压电平的第三电压电平的第三操作、以及将多条字线放电到第四电压电平的第四操作。
第二电压电平和第四电压电平可以是接地电压电平。
第二电压电平可以与第三电压电平基本相同，并且第四电压电平可以是接地电压电平。
第一电压电平可以是比用于读取操作的多个读取电压电平当中的最高电平高出设定电平的电平。第三电压电平可以是多个读取电压电平中的任何一个。
多个存储块中的每一个还可以包括第一选择线和第二选择线，多条字线被布置在第一选择线和第二选择线之间。读取操作还可以包括：在第一操作或第三操作期间基本上将第一选择线和第二选择线保持为导通电压电平；在第二操作期间基本上将第一选择线和第二选择线保持为导通电压电平和截止电压电平中的一者；以及在第四操作期间基本上将第一选择线和第二选择线保持为截止电压电平。
根据本发明的实施方式，一种非易失性存储器装置的操作方法，非易失性存储器装置包括多个存储块，每个存储块包括联接到多条字线的多个存储器单元，操作方法可以包括：选择多个存储块中的至少一个作为被选存储块；以及对被选存储块执行读取操作。读取操作可以包括：向多条字线提供第一电压电平的第一操作、在第一操作之后将多条字线放电到第二电压电平的第二操作、在第二操作之后向多条字线提供小于第一电压电平的第三电压电平的第三操作、以及在第三操作之后将多条字线放电到第四电压电平的第四操作。
第二电压电平和第四电压电平中的每一个可以是接地电压电平。
第二电压电平可以与第三电压电平基本相同，并且第四电压电平可以是接地电压电平。
第一电压电平可以是比用于读取操作的多个读取电压电平当中的最高电平高出预定量的电平。第三电压电平可以是多个读取电压电平中的一个。
多个存储块中的每一个还可以包括第一选择线和第二选择线，多条字线被布置在第一选择线和第二选择线之间。读取操作还可以包括：在第一操作或第三操作期间基本上将第一选择线和第二选择线保持为导通电压电平；在第二操作期间基本上将第一选择线和第二选择线保持为导通电压电平和截止电压电平中的一者；以及在第四操作期间基本上将第一选择线和第二选择线保持为截止电压电平。
根据本发明的实施方式，一种非易失性存储器装置的操作方法，该操作方法可以包括：在将联接到存储块的选择线的电平增加到导通电平的同时将联接到存储块的字线的电平增加到第一电平；在将选择线的电平减小到截止电平的同时对字线进行放电；在将选择线的电平增加到导通电平的同时将字线的电平增加到小于第一电平的第二电平；以及在将选择线的电平减小到截止电平的同时对字线的电平进行放电。
根据本技术，在支持读取刷新操作的非易失性存储器装置中，被选择为用于读取刷新操作的目标的存储块中包括的字线能够以两个不同的电压电平连续地驱动，然后被放电。
因此，可以使因为由读取刷新操作引起的负升压而导致的存储器单元之间的干扰的增加最小化。
附图说明
图1是用于描述根据本公开的实施方式的存储器系统的示例的图。
图2是用于描述根据本公开的实施方式的图1所示的存储器装置的示例的图。
图3是用于描述根据本公开的实施方式的图1和图2所示的存储块的示例的图。
图4是用于描述根据本公开的实施方式的由存储器装置执行的读取刷新操作的示例的图。
图5是用于详细描述根据本公开的实施方式的图4所示的读取刷新操作的第一区段操作的图。
图6和图7是用于详细描述根据本公开的实施方式的图4所示的读取刷新操作的第二区段操作的图。
图8是用于描述根据本公开的实施方式的多级单元的阈值电压分布的图。
具体实施方式
下面参照附图更详细地描述本公开的各种示例。然而，本发明的方面和特征可以以不同的方式实施以形成其它实施方式，其它实施方式包括所公开的实施方式中的任何实施方式的变型。因此，本发明不限于本文阐述的实施方式。相反，提供所描述的实施方式以使得本公开是彻底和完整的，并且将本公开完全传达给本发明所属领域的技术人员。贯穿本公开，在本公开的各个附图和示例中，相似的附图标记指代相似的部件。应当注意，对“实施方式”、“另一实施方式”等的引用不一定意味着仅一个实施方式，并且对任何这样的短语的不同引用不一定是指相同的实施方式。
将理解的是，尽管术语“第一”、“第二”、“第三”等可在本文中用于标识各种元件，但是这些元件不受这些术语的限制。这些术语用于将一个元件与否则将具有相同或相似名称的另一元件区分开。因此，在一个实例中的第一元件可以在另一实例中被称为第二元件或第三元件，而不指示元件本身的任何改变。
附图不一定按比例绘制，并且在一些情况下，为了清楚地例示实施方式的特征，可能夸大了比例。当元件被称为连接或联接到另一元件时，应当理解，前者可以直接连接或联接到后者，或者经由其间的一个或更多个中间元件电连接或联接到后者。另外，还将理解的是，当一个元件被称为在两个元件“之间”时，它可以是在这两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。
本文使用的术语仅用于描述特定实施方式的目的，而不意图限制本发明。如本文所用，除非上下文另有明确指示，否则单数形式旨在包括复数形式，反之亦然。类似地，不定冠词“一”和“一个”意味着一个或更多个，除非从语言或上下文中清楚地知道意图的是仅一个。
还将理解的是，当在本说明书中使用时，术语“包括”、“包含”、“包括于”和“包含于”指定所述元件的存在，并且不排除存在或添加一个或更多个其它元件。如本文所用，术语“和/或”包括相关联所列项中的一个或更多个的任何和全部组合。
除非另有定义，否则本文使用的包括技术术语和科学术语在内的所有术语具有与本发明所属领域的普通技术人员鉴于本公开通常理解的相同含义。还将理解的是，诸如在常用字典中定义的那些术语应当被解释为具有与它们在本公开的上下文和相关领域中的含义一致的含义，并且除非在本文中明确地如此定义，否则不以理想化或过于正式的意义进行解释。
在以下描述中，阐述了众多具体细节以便提供对本发明的透彻理解。可以在没有这些具体细节中的一些或全部的情况下实践本发明。在其它情况下，没有详细描述公知的工艺结构和/或工艺，以免不必要地模糊本发明。
还要注意的是，在一些情况下，如对于相关领域的技术人员将显而易见的是，结合一个实施方式描述的特征或元件可以单独使用或与另一实施方式的其它特征或元件组合使用，除非另外特别指出。
下面参照附图详细描述本公开的实施方式，其中相似的附图标记表示相似的元件。
图1是用于描述根据本公开的实施方式的存储器系统的示例的图。
参照图1，数据处理系统100可以包括与存储器系统110接合或可操作地联接的主机102。
主机102可以包括诸如移动电话、MP3播放器、膝上型计算机等的便携式电子装置以及诸如台式计算机、游戏机、电视(TV)、投影仪等的电子装置中的任何一个。
主机102还包括至少一个操作系统(OS)，其可以总体地管理和控制在主机102中执行的功能和操作。OS可以在与存储器系统110接合的主机102和使用存储器系统110的用户之间提供互操作性。OS可以支持与用户的请求相对应的功能和操作。通过示例的方式而非限制，可以根据主机102的移动性将OS分类为通用操作系统和移动操作系统。根据系统需求或用户的环境，通用操作系统可以分为个人操作系统和企业操作系统。包括Windows和Chrome的个人操作系统可以经受用于一般用途的支持服务。但是企业操作系统可以专门用于保护和支持高性能，包括Windows服务器、Linux、Unix等。此外，移动操作系统可以包括Android、iOS、Windows mobile等。移动操作系统可以经受用于移动性的支持服务或功能(例如，省电功能)。主机102可以包括多个操作系统。主机102可以运行与用户的请求对应的与存储器系统110互锁的多个操作系统。主机102可以将对应于用户的请求的多个命令发送到存储器系统110中，由此在存储器系统110内执行与命令对应的操作。
存储器系统110的储存装置可以用易失性存储器装置(例如，动态随机存取存储器(DRAM)和静态RAM(SRAM))和/或诸如只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电式RAM(FRAM)、相变RAM(PRAM)、磁阻式RAM(MRAM)、电阻式RAM(RRAM或ReRAM)和闪存之类的非易失性存储器装置来实现。
存储器系统110可以包括控制器130和存储器装置150。存储器装置150可以存储要由主机102访问的数据。控制器130可以控制将数据存储在存储器装置150中的操作。
包括在存储器系统110中的控制器130和存储器装置150可以集成到单个半导体装置中，该单个半导体装置可以包括在如上文在示例中所讨论的各种类型的存储器系统中的任何一个中。
通过示例的方式而非限制，可以用SSD来实现控制器130和存储器装置150。当存储器系统110用作SSD时，连接到存储器系统110的主机102的操作速度可以比用硬盘实现的主机102的操作速度提高得更多。另外，控制器130和存储器装置150可以集成到一个半导体装置中以形成诸如PC卡(PCMCIA)、紧凑型闪存卡(CF)之类的存储卡，诸如智能媒体卡(SM、SMC)、记忆棒、多媒体卡(MMC、RS-MMC、MCmicro)、SD卡(SD、迷你SD、微型SD、SDHC)之类的存储卡、通用闪存等。
存储器系统110可以被配置为例如以下的一部分：计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、web平板、平板计算机、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航系统、黑匣子、数码相机、数字多媒体广播(DMB)播放器、三维(3D)电视、智能电视、数字音频记录器、数字音频播放器、数字图像记录器、数字图像播放器、数字视频记录器、数字视频播放器、配置数据中心的储存器、能够在无线环境下发送和接收信息的装置、配置家庭网络的各种电子装置之一、配置计算机网络的各种电子装置之一、配置远程信息处理网络的各种电子装置之一、射频识别(RFID)装置或配置计算系统的各种组件之一。
存储器装置150可以是非易失性存储器装置，并且即使在未供电时也可以保持存储在其中的数据。存储器装置150可以通过写入操作存储由主机102提供的数据，并通过读取操作将其中存储的数据提供给主机102。
具体地，存储器装置150可以包括多个存储块MEMORY BLOCK<1:4>。存储块MEMORYBLOCK<1:4>中的每一个(MEMORY BLOCKi，i是1至4中的一个)可以包括多个存储器单元，并且包括第一选择线、第二选择线以及布置在第一选择线和第二选择线之间的多条字线。第一选择线可以是源极选择线，并且第二选择线可以是漏极选择线。对于存储块MEMORYBLOCK<1:4>的每一个(MEMORY BLOCKi)的更详细的配置，参考下面要公开的图3的描述。
由于对包括在存储器装置150中的多个存储块MEMORY BLOCK<1:4>当中的特定存储块的重复访问，可能发生其中与特定存储块相邻的存储块中包括的存储器单元的阈值电压上升的干扰现象。例如，当重复对多个存储块MEMORY BLOCK<1:4>当中的第一存储块MEMORY BLOCK1的访问时，与第一存储块MEMORY BLOCK1相邻的第二存储块至第四存储块MEMORY BLOCK<2:4>中的每一个中包括的存储器单元的阈值电压可能由于干扰现象而上升。
如上所述，当包括在特定存储块中的存储器单元的阈值电压由于干扰现象而上升时，可以对特定存储块执行读取刷新操作以降低存储器单元的阈值电压。也就是说，读取刷新操作是通过在特定存储块的源极路径被导通的状态下以特定电平驱动特定存储块的字线来对沟道进行升压，然后通过在源极路径被关断的状态下对特定存储块的字线进行放电来降低沟道的电位的操作。
可以对多个存储块MEMORY BLOCK<1:4>中的至少一个执行读取刷新操作。因此，控制器130可以控制存储器装置150，使得通过在设定时间点选择存储器装置150中包括的多个存储块MEMORY BLOCK<1:4>当中的满足设定条件的块来执行读取刷新操作。
此时，控制器130可以基于对包括在存储器装置150中的所有多个存储块MEMORYBLOCK<1:4>的访问次数来确定设定时间点。也就是说，控制器130可以基于对所有多个存储块MEMORY BLOCK<1:4>的访问次数来确定“设定时间点”，该“设定时间点”是要执行选择至少一个存储块作为用于读取刷新操作的目标的操作的时间点。例如，控制器130可以将对存储器装置150中包括的所有多个存储块MEMORY BLOCK<1:4>的访问次数超过设定访问次数的时间点确定为“设定时间点”。当响应于对所有多个存储块MEMORY BLOCK<1:4>的访问次数超过设定访问次数而执行读取刷新操作时，控制器130可以初始化对所有多个存储块MEMORY BLOCK<1:4>的访问次数，以便执行后续的读取刷新操作。
此外，控制器130可以将存储器装置150中包括的多个存储块MEMORY BLOCK<1:4>当中的其中存储数据的块分类为储存块(storage block)，并且选择储存块中的至少一个储存块作为满足设定条件的块，该至少一个储存块是基于在最近访问之后经过的时间量而选择的。也就是说，控制器130可以基于其中存储数据的储存块当中的在最近访问之后经过的时间量来确定“设定条件”，该“设定条件”是用于选择至少一个存储块作为用于读取刷新操作的目标的条件。例如，控制器130可以将多个存储块MEMORY BLOCK<1:4>当中的第一存储块至第三存储块MEMORY BLOCK<1:3>分类为储存块，并且选择第一存储块至第三存储块MEMORY BLOCK<1:3>当中的作为最早被访问的存储块的第三存储块MEMORY BLOCK3作为满足“设定条件”的块。
此外，在控制器130的控制下，存储器装置150可以执行以下操作作为读取刷新操作：以第一电压电平驱动被选择为用于读取刷新操作的目标的存储块中包括的多条字线的第一操作、将多条字线放电到第二电压电平的第二操作、以低于第一电压电平的第三电压电平驱动多条字线的第三操作、以及将多条字线放电到第四电压电平的第四操作。
根据实施方式，第二电压电平和第四电压电平中的每一个可以是接地电压(VSS)电平。根据另一实施方式，第二电压电平和第三电压电平可以是基本相同的电平，并且第四电压电平可以是接地电压(VSS)电平。
根据实施方式，第一电压电平可以是比用于对多个存储块MEMORY BLOCK<1:4>的读取刷新操作的多个读取电压电平当中的最高电平高出预定量的电平。此外，第三电压电平可以是多个读取电压电平中的一个。
此外，在控制器130的控制下，存储器装置150可以在执行以第一电压电平或第三电压电平驱动被选择为用于读取刷新操作的目标的存储块中包括的多条字线的第一操作或第三操作的区段中将第一选择线和第二选择线中的每一者基本上保持在导通电压电平。根据实施方式，导通电压电平可以是等于或高于电源电压电平的电平。也就是说，导通电压电平可以是电源电压电平，但也可以是高于电源电压电平的泵送电压电平。
此外，在控制器130的控制下，在已经以第三电压电平驱动多条字线的状态下执行将被选择为用于读取刷新操作的目标的存储块中包括的多条字线放电到第四电压电平的第四操作的区段中，存储器装置150可以基本上将第一选择线和第二选择线中的每一者保持在截止电压电平。根据实施方式，截止电压电平可以是等于或低于接地电压电平的电平。也就是说，截止电压电平可以是接地电压电平，但也可以是低于接地电压电平的负电压电平。
此外，在控制器130的控制下，在已经以第一电压电平驱动多条字线的状态下执行将被选择为用于读取刷新操作的目标的存储块中包括的多条字线放电到第二电压电平的第二操作的区段中，存储器装置150可以基本上将第一选择线和第二选择线中的每一者保持在导通电压电平和截止电压电平中的一个。
作为参考，执行读取刷新操作的目的可以是再次降低阈值电压电平已经由于干扰现象而上升的特定存储块中包括的存储器单元的阈值电压电平。因此，即使对特定存储块执行读取刷新操作，也可以不从特定存储块输出数据。即使输出了数据，数据也可以没有意义。
图2是用于描述根据本公开的实施方式的图1所示的存储器装置的示例的图。
参照图2，根据本公开的实施方式的存储器装置150可以包括其中存储数据的存储器单元阵列151。存储器装置150可以包括外围电路152至155，外围电路152至155被配置为执行用于将数据存储在存储器单元阵列151中的编程操作、用于输出所存储的数据的读取操作、以及用于擦除所存储的数据的擦除操作。存储器装置150可以包括在控制器(图1中的130)的控制下控制外围电路152至155的控制逻辑156。外围电路152至155可以包括行解码器152、页缓冲器153、输入/输出(I/O)缓冲器154和电压发生器155。
存储器单元阵列151可以包括多个存储块MEMORY BLOCK<1:4>。本地线和位线BL1或BL2可以连接到每个存储块MEMORY BLOCKi(i是1至4中的一个)。例如，本地线可以包括至少一条源极选择线SSL、至少一条漏极选择线DSL、以及布置在源极选择线SSL和漏极选择线DSL之间的多条字线WL。本地线可以连接到存储块MEMORY BLOCK<1:4>中的每一个(MEMORYBLOCKi)，并且位线BL1或BL2可以共同连接到存储块MEMORY BLOCK<1:4>中的至少两个。例如，第一位线BL1可以共同连接到第一存储块和第二存储块MEMORY BLOCK<1:2>，第二位线BL2可以共同连接到第三存储块和第四存储块MEMORY BLOCK<3:4>。共享第一位线BL1的第一存储块和第二存储块MEMORY BLOCK<1:2>可以被分类为第一块组1511，并且共享第二位线BL2的第三存储块和第四存储块MEMORY BLOCK<3:4>可以被分类为第二块组1512。也就是说，包括在第一块组1511中的第一存储块和第二存储块MEMORY BLOCK<1:2>可以被认为在物理上彼此相邻。同样地，包括在第二块组1512中的第三存储块和第四存储块MEMORYBLOCK<3:4>可以被认为在物理上彼此相邻。另一方面，包括在第一块组1511中的第一存储块和第二存储块MEMORY BLOCK<1:2>和包括在第二块组1512中的第三存储块和第四存储块MEMORY BLOCK<3:4>可以被认为彼此不相邻。作为参考，包括在存储器装置150中的块组1511和1512中的每一个可以表示平面。此外，在一个块组1511或1512中包括两个存储块的事实仅是示例，并且实际上，可以在其中包括更多数量的存储块。此外，与附图不同，包括在存储器装置150中的所有多个存储块MEMORY BLOCK<1:4>可以公共地连接到一条位线。也就是说，如上文参照图1所述，包括在存储器装置150中的多个存储块MEMORY BLOCK<1:4>中的所有存储块可以在物理上彼此相邻。存储块MEMORY BLOCK<1:4>可以以二维或三维结构实现。例如，在具有二维结构的存储块MEMORY BLOCK<1:4>中，存储器单元可以在平行于基板的方向上层叠。例如，在具有三维结构的存储块MEMORY BLOCK<1:4>中，可以在与基板相交的方向上布置存储器单元。将在下面要公开的图3的描述中描述存储块MEMORY BLOCK<1:4>中的每一个(MEMORY BLOCKi)的更详细的配置。
由于对包括在存储器装置150中的多个存储块MEMORY BLOCK<1:4>当中的特定存储块的重复访问，可能发生其中与特定存储块相邻的存储块中包括的存储器单元的阈值电压上升的干扰现象。
例如，当重复对多个存储块MEMORY BLOCK<1:4>当中的第一块组1511的第一存储块MEMORY BLOCK1的访问时，包括在第一块组1511中且与第一存储块MEMORY BLOCK1相邻的第二存储块MEMORY BLOCK2中包括的存储器单元的阈值电压可能由于干扰现象而上升。此时，由于第三存储块和第四存储块MEMORY BLOCK<3:4>包括在与第一块组1511区分开的第二块组1512中，因此包括在其中的存储器单元的阈值电压可以不上升。
作为另一示例，当重复对多个存储块MEMORY BLOCK<1:4>当中的第二块组1512的第四存储块MEMORY BLOCK4的访问时，包括在第二块组1512中且与第四存储块MEMORYBLOCK4相邻的第三存储块MEMORY BLOCK3中包括的存储器单元的阈值电压可能由于干扰现象而上升。此时，由于第一存储块和第二存储块MEMORY BLOCK<1:2>包括在与第二块组1512区分开的第一块组1511中，因此包括在其中的存储器单元的阈值电压可以不上升。
如上所述，当包括在特定存储块中的存储器单元的阈值电压由于干扰现象而上升时，可以对特定存储块执行读取刷新操作以降低存储器单元的阈值电压。也就是说，读取刷新操作是通过在特定存储块的源极路径被导通的状态下以特定电平驱动特定存储块的字线来对沟道进行升压，然后通过在源极路径被关断的状态下对特定存储块的字线进行放电来降低沟道的电位的操作。
可以对多个存储块MEMORY BLOCK<1:4>中的至少一个执行读取刷新操作。因此，控制器130可以控制存储器装置150，使得通过在设定时间点选择存储器装置150中包括的多个存储块MEMORY BLOCK<1:4>当中的满足设定条件的块来执行读取刷新操作。
参照图1和图2，基于对包括在存储器装置150中的块组1511和1512的第一块组1511中包括的所有存储块MEMORY BLOCK<1:2>的访问次数，控制器130可以确定包括在第一块组1511中的存储块MEMORY BLOCK<1:2>的设定时间点作为第一时间点。此外，基于对包括在存储器装置150中的块组1511和1512中的第二块组1512中包括的所有存储块MEMORYBLOCK<3:4>的访问次数，控制器130可以确定包括在第二块组1512中的存储块MEMORYBLOCK<3:4>的设定时间点作为第二时间点。
也就是说，控制器130可以针对第一块组1511和第二块组1512独立地确定“设定时间点”，该“设定时间点”是要执行选择至少一个存储块作为用于读取刷新操作的目标的操作的时间点。也就是说，基于对包括在第一块组1511中的所有的第一存储块和第二存储块MEMORY BLOCK<1:2>的访问次数，控制器130可以确定包括在第一块组1511中的存储块MEMORY BLOCK<1:2>的设定时间点作为第一时间点。同样地，基于对包括在第二块组1512中的所有的第三存储块和第四存储块MEMORY BLOCK<3:4>的访问次数，控制器130可以确定包括在第二块组1512中的存储块MEMORY BLOCK<3:4>的设定时间点作为第二时间点。
例如，控制器130可以确定对包括在第一块组1511中的所有的第一存储块和第二存储块MEMORY BLOCK<1:2>的访问次数超过第一组访问次数的时间点，作为第一块组1511的“设定时间点”。当响应于对包括在第一块组1511中的所有的第一存储块和第二存储块MEMORY BLOCK<1:2>的访问次数超过第一组访问次数而执行读取刷新操作时，控制器130可以将第一组访问次数的值初始化，以便执行针对第一块组1511的后续读取刷新操作。作为另一示例，控制器130可以确定对包括在第二块组1512中的所有的第三存储块和第四存储块MEMORY BLOCK<3:4>的访问次数超过第二组访问次数的时间点，作为第二块组1512的“设定时间点”。当响应于对包括在第二块组1512中的所有的第三存储块和第四存储块MEMORYBLOCK<3:4>的访问次数超过第二组访问次数而执行读取刷新操作时，控制器130可以将第二组访问次数的值初始化，以便执行针对第二块组1512的后续读取刷新操作。这里，第一组访问次数和第二组访问次数可以基本相同，但是它们也可以彼此不同。
此外，控制器130可以将包括在第一块组1511中的第一存储块和第二存储块MEMORY BLOCK<1:2>之间的其中存储数据的块分类为第一储存块，并且选择第一储存块中的至少一个第一储存块作为满足设定条件的第一目标块，至少一个第一储存块是基于最近访问之后经过的时间量选择的。此外，控制器130可以将包括在第二块组1512中的第三存储块和第四存储块MEMORY BLOCK<3:4>之间的其中存储数据的块分类为第二储存块，并且选择第二存储块中的至少一个第二储存块作为满足设定条件的第二目标块，至少一个第二存储块是基于最近访问之后经过的时间量选择的。
也就是说，控制器130可以针对第一块组1511和第二块组1512独立地确定“设定条件”，该“设定条件”是用于选择至少一个存储块作为用于读取刷新操作的目标的条件。
例如，数据可以存储在包括在第一块组1511中的第一存储块和第二存储块MEMORYBLOCK<1:2>中的每一个中，并且第一存储块和第二存储块MEMORY BLOCK<1:2>二者都可以被分类为第一储存块。作为被分类为第一储存块的第一存储块和第二存储块MEMORY BLOCK<1:2>之间的最早被访问的存储块的第二存储块MEMORY BLOCK2可以被选择为满足设定条件的第一目标块。作为另一示例，数据可以存储在第二块组1512中包括的第三存储块和第四存储块MEMORY BLOCK<3:4>中的每一个中，并且第三存储块和第四存储块MEMORY BLOCK<3:4>二者都可以被分类为第二储存块。作为被分类为第二储存块的第三存储块和第四存储块MEMORY BLOCK<3:4>之间的最早被访问的存储块的第三存储块MEMORY BLOCK3可以被选择为满足设定条件的第二目标块。
返回参照图2，电压发生器155可以连接到行解码器152和控制逻辑156。电压发生器155可以被配置为响应于控制逻辑156的电压控制信号VCON而生成编程操作、读取操作和擦除操作所需的各种电压。由电压发生器155生成的电压可以通过行解码器152被传送到连接到存储器单元阵列151的多条线DSL、WL和SSL。
此外，控制逻辑156可以连接到行解码器152、页缓冲器153、I/O缓冲器154和电压发生器155。控制逻辑156可以响应于通过I/O缓冲器154输入的命令CMD而输出用于生成存储器装置150的操作所需的电压的电压控制信号VCON。控制逻辑156可以响应于通过I/O缓冲器154输入的地址信号ADD而输出行地址信号RADD和列地址信号CADD。
行解码器152可以通过字线WL以及选择线SSL和DSL电连接到存储器单元阵列151。页缓冲器153可以通过位线BL1或BL2电连接到存储器单元阵列151。例如，包括在页缓冲器153中的第一页缓冲器PAGE BUFFER1可以通过第一位线BL1电连接到第一块组1511，即，第一存储块和第二存储块MEMORY BLOCK<1:2>。此外，包括在页缓冲器153中的第二页缓冲器PAGE BUFFER2可以通过第二位线BL2电连接到第二块组1512，即，第三存储块和第四存储块MEMORY BLOCK<3:4>。
行解码器152可以被配置为响应于控制逻辑156的控制而操作。行解码器152可以从控制逻辑156接收行地址信号RADD。行解码器152可以被配置为对接收到的行地址信号RADD进行解码。行解码器152可以响应于解码的行地址信号RADD而选择包括在存储器单元阵列151中的多个存储块MEMORY BLOCK<1:4>中的一个。行解码器152可以将由电压发生器155生成的各种操作电压VOP(例如，用于编程操作、读取操作和擦除操作的电压)传送到被选存储块的字线WL以及选择线SSL和DSL。
在控制逻辑156的控制下，行解码器152和电压发生器155可以执行以下操作作为读取刷新操作：以第一电压电平驱动包括在被选存储块中的多条字线WL的第一操作、将多条字线WL放电到第二电压电平的第二操作、以低于第一电压电平的第三电压电平驱动多条字线WL的第三操作、以及将多条字线WL放电到第四电压电平的第四操作。
根据实施方式，第二电压电平和第四电压电平中的每一个可以是接地电压(VSS)电平。根据另一实施方式，第二电压电平和第三电压电平可以是基本相同的电平，并且第四电压电平可以是接地电压(VSS)电平。
根据实施方式，第一电压电平可以是比用于对多个存储块MEMORY BLOCK<1:4>的读取刷新操作的多个读取电压电平当中的最高电平高出预定量的电平。此外，第三电压电平可以是多个读取电压电平中的一个。
在控制逻辑156的控制下，行解码器152和电压发生器155可以在执行以第一电压电平或第三电压电平驱动包括在被选存储块中的多条字线WL的第一操作或第三操作的区段中将漏极选择线DSL和源极选择线SSL中的每一者基本上保持在导通电压电平。根据实施方式，导通电压电平可以是等于或高于电源电压电平的电平。也就是说，导通电压电平可以是电源电压电平，但也可以是高于电源电压电平的泵送电压电平。
在控制逻辑156的控制下，在已经以第三电压电平驱动多条字线WL的状态下执行使包括在被选存储块中的多条字线WL放电到第四电压电平的第四操作的区段中，行解码器152和电压发生器155可以基本上将漏极选择线DSL和源极选择线SSL中的每一者保持在截止电压电平。根据实施方式，截止电压电平可以是等于或低于接地电压电平的电平。也就是说，截止电压电平可以是接地电压电平，但也可以是低于接地电压电平的负电压电平。
在控制逻辑156的控制下，在已经以第一电压电平驱动多条字线WL的状态下执行使包括在被选存储块中的多条字线WL放电到第二电压电平的第二操作的区段中，行解码器152和电压发生器155可以基本上将漏极选择线DSL和源极选择线SSL中的每一者保持在导通电压电平和截止电压电平中的一个。
页缓冲器153可根据操作模式作为写入驱动器或感测放大器操作。在编程操作期间，页缓冲器153可以将对应于要编程的数据的电压传送到存储器单元阵列151的位线BL1或BL2。在读取操作期间，页缓冲器153可以通过位线BL1或BL2感测存储在被选存储器单元中的数据，并将感测到的数据传送到I/O缓冲器154。例如，包括在页缓冲器153中的第一页缓冲器PAGE BUFFER1可以通过第一位线BL1将与要编程的数据相对应的电压传送到第一块组1511，即，第一存储块和第二存储块MEMORY BLOCK<1:2>，或者通过第一位线BL1感测存储在第一存储块和第二存储块MEMORY BLOCK<1:2>中的数据并将感测到的数据传送到I/O缓冲器154。此外，包括在页缓冲器153中的第二页缓冲器PAGE BUFFER2可以通过第二位线BL2将与要编程的数据相对应的电压传送到第二块组1512，即，第三存储块和第四存储块MEMORY BLOCK<3:4>，或者通过第二位线BL2感测存储在第三存储块和第四存储块MEMORYBLOCK<3:4>中的数据并将感测到的数据传送到I/O缓冲器154。在擦除操作期间，页缓冲器153可以使存储器单元阵列151的位线BL1或BL2浮置。例如，当对包括在第一块组1511中的任何块(即，第一存储块和第二存储块MEMORY BLOCK<1:2>中的一个)执行擦除操作时，包括在页缓冲器153中的第一页缓冲器PAGE BUFFER1可以使第一位线BL1浮置。此外，当对第二块组1512中包括的任何块(即，第三存储块和第四存储块MEMORY BLOCK<3:4>中的一个)执行擦除操作时，包括在页缓冲器153中的第二页缓冲器PAGE BUFFER2可以使第二位线BL2浮置。
I/O缓冲器154可以在编程操作期间将从外部输入的写入数据传送到页缓冲器153。I/O缓冲器154可以在读取操作期间将从页缓冲器153提供的数据输出到外部。I/O缓冲器154可以将从外部输入的地址信号ADD或命令CMD传送到控制逻辑156。
作为参考，执行读取刷新操作的目的可以是再次降低阈值电压电平已经由于干扰现象而上升的特定存储块中包括的存储器单元的阈值电压电平。因此，即使对特定存储块执行读取刷新操作，也可以不将数据存储在与特定存储块相对应的页缓冲器153中。即使数据被存储在页缓冲器153中，也可以不通过I/O缓冲器154输出数据。即使存储在页缓冲器153中的数据通过I/O缓冲器154输出，数据也可以没有意义。
图3是用于描述根据本公开的实施方式的图1和图2所示的存储块的示例的图。
参照图3，图1和图2所示的多个存储块MEMORY BLOCK<1:4>中的每一个(MEMORYBLOCKi)可以包括多个单元串CS11至CS1m和CS21至CS2M。多个单元串CS11至CS1m和CS21至CS2m中的每一个可以沿着+Z方向延伸。多个单元串CS11至CS1m和CS21至CS2M中的每一个可以包括层叠在存储块BLKi下方的基板(未示出)上的至少一个源极选择晶体管SST、至少一个源极侧虚设存储器单元SDC、第一正常存储器单元MC1至第N正常存储器单元MCN、至少一个漏极侧虚设存储器单元DDC和至少一个漏极选择晶体管DST。
每个单元串的源极选择晶体管SST可以连接在公共源极线CSL和源极侧虚设存储器单元SDC之间。布置在基本相同行中的单元串(例如，CS11至CS1m)的源极选择晶体管可以连接到基本相同的源极选择线(例如，SSL1)。布置在第一行中的单元串CS11至CS1m的源极选择晶体管可以连接到第一源极选择线SSL1。布置在第二行中的单元串CS21至CS2M的源极选择晶体管可以连接到第二源极选择线SSL2。
每个单元串的源极侧虚设存储器单元SDC可以串联连接在源极选择晶体管SST和正常存储器单元MC1至MCN之间。具有基本相同高度的源极侧虚设存储器单元可以连接到基本相同的源极侧虚设字线。源极侧虚设存储器单元SDC的栅极可以连接到源极侧虚设字线SPWL。
每个单元串的第一正常存储器单元MC1至第N正常存储器单元MCN可以串联连接在源极侧虚设存储器单元SDC和漏极侧虚设存储器单元DDC之间。第一正常存储器单元MC1至第N正常存储器单元MCN的栅极可以分别连接到第一正常字线WL1至第N正常字线WLN。
每个单元串的漏极侧虚设存储器单元DDC可以串联连接在漏极选择晶体管DST与正常存储器单元MC1至MCN之间。具有基本相同高度的漏极侧虚设存储器单元可以连接到基本相同的源极侧虚设字线。漏极侧虚设存储器单元DDC可以连接到漏极侧虚设字线DPWL。
每个单元串的漏极选择晶体管DST可以连接在对应的位线和漏极侧虚设存储器单元DDC之间。在行方向上布置的单元串的漏极选择晶体管可以连接到在行方向上延伸的漏极选择线。第一行的单元串CS11至CS1m的漏极选择晶体管可以连接到第一漏极选择线DSL1。第二行的单元串CS21至CS2M的漏极选择晶体管可以连接到第二漏极选择线DSL2。
第一正常存储器单元MC1至第N正常存储器单元MCN中的每一个还可以存储1位数据或者存储2位或更多位数据。通常，存储1位数据的存储器单元可以被称为单级单元(SLC)，存储2位数据的存储器单元可以被称为多级单元(MLC)，存储3位数据的存储器单元可以被称为三级单元(TLC)，存储4位数据的存储器单元可以被称为四级单元(QLC)，并且存储5位或更多位数据的存储器单元可以被称为多重级单元。单级单元可以根据阈值电压而具有擦除状态和编程状态，并且多级单元、三级单元、四级单元和多重级单元中的每一个可以根据阈值电压而具有擦除状态和多个编程状态。
在本公开的实施方式中，第一正常存储器单元MC1至第N正常存储器单元MCN中的每一个是存储3位数据的三级单元(TLC)。因此，如图8所示，第一正常存储器单元MC1至第N正常存储器单元MCN中的每一个可以具有擦除状态ERASE和七个编程状态PG1至PG7。
这里，处于擦除状态ERASE的存储器单元的阈值电压电平可以低于第一电压PV1电平，处于第一编程状态PG1的存储器单元的阈值电压电平可以高于第一电压(PV1)电平并且低于第二电压(PV2)电平，处于第二编程状态PG2的存储器单元的阈值电压电平可以高于第二电压(PV2)电平并且低于第三电压(PV3)电平，处于第三编程状态PG3的存储器单元的阈值电压电平可以高于第三电压(PV3)电平并且低于第四电压(PV4)电平，处于第四编程状态PG4的存储器单元的阈值电压电平可以高于第四电压(PV4)电平并且低于第五电压(PV5)电平，处于第五编程状态PG5的存储器单元的阈值电压电平可以高于第五电压(PV5)电平并且低于第六电压(PV6)电平，处于第六编程状态PG6的存储器单元的阈值电压电平可以高于第六电压(PV6)电平并且低于第七电压(PV7)电平，并且处于第七编程状态PG7的存储器单元的阈值电压电平可以高于第七电压(PV7)电平。这里，擦除状态ERASE和第一编程状态PG1至第七编程状态PG7指示具有不同值的数据被存储在存储器单元中的状态。
这里，第一电压PV1至第七电压PV7可以是用作用于区分存储器单元是否处于擦除状态ERASE、第一编程状态PG1、第二编程状态PG2、第三编程状态PG3、第四编程状态PG4、第五编程状态PG5、第六编程状态PG6或第七编程状态PG7的参考的电压。因此，当验证存储器单元是否已被正确编程时，或者当读取存储在存储器单元中的数据时，可以执行使用第一电压PV1至第七电压PV7的感测操作。
图4是用于描述根据本公开的实施方式的由存储器装置执行的读取刷新操作的示例的图。
参照图1至图4，根据本公开的实施方式的读取刷新操作可以被大致分类为第一区段操作第一SECTION和第二区段操作第二SECTION。也就是说，当响应于读取刷新命令READREFRESH CMD而开始对被选存储块的读取刷新操作时，在对被选存储块执行第一区段操作第一SECTION之后，可以对其执行第二区段操作第二SECTION。
第一区段操作第一SECTION可以包括第一操作第一DRV和第二操作第一DSC。第二区段操作第二SECTION可以包括第三操作第二DRV和第四操作第二DSC。
第一操作第一DRV可以包括以第一电压电平V1驱动被选择为用于读取刷新操作的目标的存储块中包括的所有字线ALL WL的操作。此外，第一操作第一DRV可以包括将被选择为用于读取刷新操作的目标的存储块中包括的所有选择线(即，漏极选择线DSL和源极选择线SSL)基本上保持在导通电压电平TON的操作。
第二操作第一DSC可以是将已经通过第一操作第一DRV以第一电压电平V1进行驱动的所有字线ALL WL放电到第二电压电平的操作。此外，第二操作第一DSC可以包括将被选择为用于读取刷新操作的目标的存储块中包括的所有选择线(即，漏极选择线DSL和源极选择线SSL)基本上保持在导通电压电平TON和截止电压电平TOFF中的一个的操作。
这里，当在第二操作第一DSC中将第二电压电平设置为相对低的电平(实线)时，在第二操作第一DSC的区段期间，漏极选择线DSL和源极选择线SSL可以基本上保持在截止电压电平TOFF(实线)。此外，当在第二操作第一DSC中将第二电压电平设置为相对高的电平(虚线)时，在第二操作第一DSC的区段期间，漏极选择线DSL和源极选择线SSL可以基本上保持在导通电压电平TON(虚线)。
第三操作第二DRV可以跟随在第二操作第一DSC之后被执行，并且可以是以第三电压电平V2驱动被选择为用于读取刷新操作的目标的存储块中包括的所有字线ALL WL的操作。此外，第三操作第二DRV可以包括将被选择为用于读取刷新操作的目标的存储块中包括的所有选择线(即，漏极选择线DSL和源极选择线SSL)基本上保持在导通电压电平TON的操作。
第四操作第二DSC可以是将已经通过第三操作第二DRV以第三电压电平V2进行驱动的所有字线ALL WL放电到第四电压电平的操作。此外，第四操作第二DSC可以包括将被选择为用于读取刷新操作的目标的存储块中包括的所有选择线(即，漏极选择线DSL和源极选择线SSL)基本上保持在截止电压电平TOFF的操作。
根据实施方式，第一电压电平V1可以是比用于对被选择为用于读取刷新操作的目标的存储块的读取刷新操作的多个读取电压电平当中的最高电平高出设定电平的电平。例如，一起参照图8，第一电压电平V1可以是比最高电平(即，用于对具有擦除状态ERASE和七个编程状态PG1至PG7的三级单元(TLC)的读取刷新操作的第一电压至第七电压(PV1至PV7)电平当中的第七电压(PV7)电平)高出设定电平的电平。具体地，第一电压电平V1可以是足以在第七编程状态PG7下导通所有存储器单元的电压电平。
根据实施方式，第三电压电平V2可以是用于对被选择为目标的存储块的读取刷新操作的多个读取电压电平中的一个。例如，一起参照图4和图8，第三电压电平V2可以是用于对具有擦除状态ERASE和七个编程状态PG1至PG7的三级单元(TLC)的读取刷新操作的第一电压PV1电平至第七电压PV7电平中的一个。具体地，第三电压电平V2可以是用于区分第四编程状态PG4与第五编程状态PG5的第五电压(PV5)电平。也就是说，第三电压电平V2可以是能够导通与七个编程状态PG1至PG7当中的几乎一半的编程状态相对应的存储器单元并且截止与另一半相对应的存储器单元的电平。
根据实施方式，第二电压电平和第四电压电平可以是如图中的实线所指示的接地电压(VSS)电平。
根据实施方式，如图中的虚线所指示的那样，第二电压电平可以是与第三电压电平V2基本相同的电压电平。
根据实施方式，导通电压电平可以是等于或高于电源电压电平的电平。也就是说，导通电压电平可以是电源电压电平，但也可以是高于电源电压电平的泵送电压电平。
根据实施方式，截止电压电平可以是等于或低于接地电压电平的电平。也就是说，截止电压电平可以是接地电压电平，但也可以是低于接地电压电平的负电压电平。
图5是用于详细描述根据本公开的实施方式的图4所示的读取刷新操作的第一区段操作的图。
参照图1至图5，在根据本公开的实施方式的读取刷新操作的第一区段操作第一SECTION中，可以详细地理解在被选择为用于读取刷新操作的目标的存储块中发生的现象。
首先，作为用于确定被选择为用于读取刷新操作的目标的存储块中包括的多个存储器单元MC1至MCN的数据的第一电压至第七电压(PV1至PV7)电平当中的最高电平的第七电压(PV7)电平高于2V且低于5V。此外，漏极选择晶体管DST的阈值电压电平DSL Vt和源极选择晶体管SST的阈值电压电平SSL Vt等于或小于2V，漏极选择晶体管DST和源极选择晶体管SST被包括在被选择为用于读取刷新操作的目标的存储块中。此外，第一电压电平V1是比第七电压PV7更高的7V。此外，第二电压电平是接地电压(VSS，0V)电平。此外，第七编程状态PG7中的数据被存储在被选择为用于读取刷新操作的目标的存储块中包括的多个存储器单元MC1至MCN当中的最接近漏极选择晶体管DST的存储器单元MCN和最接近源极选择晶体管SST的存储器单元MC1二者中，并且基于第七电压PV7来选择导通/截止。此外，存在于多个存储器单元MC1至MCN与漏极选择晶体管DST/源极选择晶体管SST之间的虚设存储器单元DDC和SDC全部都处于擦除状态E。
在第一区段操作第一SECTION的第一操作第一DRV中，被选择为用于读取刷新操作的目标的存储块中包括的漏极选择线DSL和源极选择线SSL中的每一者处于导通电压电平TON，并且导通电压电平TON可以是高于2V的电平。因此，漏极选择晶体管DST和源极选择晶体管SST可以处于导通状态。
在第一操作第一DRV中，被选择为用于读取刷新操作的目标的存储块中包括的所有字线ALL WL的电平可以从接地电压(VSS)电平上升到作为第一电压电平V1的7V。此时，由于所有字线ALL WL的电平高于第七电压PV7，所以包括在所有字线ALL WL中的所有存储器单元MC1至MCN可以处于导通状态。以此方式，所有字线ALL WL的电平上升，但是漏极选择晶体管DST和源极选择晶体管SST处于导通状态。因此，沟道可以基本上保持接地电压(VSS)电平0V。
在第一区段操作第一SECTION的第二操作第一DSC的状态“A”中，被选择为用于读取刷新操作的目标的存储块中包括的漏极选择线DSL和源极选择线SSL中的每一者处于截止电压电平TOFF，并且截止电压电平TOFF可以是接地电压(VSS)电平0V。因此，在第二操作第一DSC的状态“A”中，漏极选择晶体管DST和源极选择晶体管SST可以处于截止状态。
第二操作第一DSC的状态“A”可以指示紧接在第一操作第一DRV之后开始第二操作第一DSC之后的时间点。因此，在第二操作第一DSC的状态“A”中，被选择为用于读取刷新操作的目标的存储块中包括的所有字线ALL WL的电平可以通过第一操作第一DRV上升到作为第一电压电平V1的7V，然后随着第二操作第一DSC开始而下降到5V。此时，由于所有字线ALLWL的电平高于第七电压PV7，所以包括在所有字线ALL WL中的所有存储器单元MC1至MCN可以处于导通状态。以此方式，由于在所有字线ALL WL的电平从7V下降到5V的区段中漏极选择晶体管DST和源极选择晶体管SST二者都处于截止状态，所以沟道的电压电平可以下降到比接地电压(VSS)电平0V更低的-2V。
在第一区段操作第一SECTION中的跟随在第二操作第一DSC的状态“A”之后的第二操作第一DSC的状态“B”中，被选择为用于读取刷新操作的目标的存储块中包括的漏极选择线DSL和源极选择线SSL中的每一者处于截止电压电平TOFF，并且截止电压电平TOFF可以是接地电压(VSS)电平0V。然而，由于在第二操作第一DSC的状态“A”中沟道的电压电平已经下降到-2V，所以漏极选择晶体管DST和源极选择晶体管SST可以切换到导通状态。
在第二操作第一DSC的状态“A”中已经下降到5V的所有字线ALL WL的电平可以在第二操作第一DSC的状态“B”中进一步下降到2V。以此方式，在第二操作第一DSC的从状态“A”切换到状态“B”的过程中，包括在所有字线ALL WL中的存储器单元MC1至MCN中的一些可以从导通状态切换到截止状态，但是大多数存储器单元可以基本上保持导通状态。尽管所有字线ALL WL的电平从5V下降到2V，但是漏极选择晶体管DST和源极选择晶体管SST二者都处于导通状态。因此，直到第二操作第一DSC的状态“B”，沟道可以持续地保持其电压电平已经在第二操作第一DSC的状态“A”中下降到-2V的状态。
在第一区段操作第一SECTION中的跟随在第二操作第一DSC的状态“B”之后的第二操作第一DSC的状态“C”中，被选择为用于读取刷新操作的目标的存储块中包括的漏极选择线DSL和源极选择线SSL中的每一者处于截止电压电平TOFF，并且截止电压电平TOFF可以是接地电压(VSS)电平0V。此外，由于沟道的电压电平已经在第二操作第一DSC的状态“A”中下降到-2V，所以漏极选择晶体管DST和源极选择晶体管SST二者都可以持续地保持导通状态，如在第二操作第一DSC的状态“B”中那样。
在第二操作第一DSC的状态“B”中已经下降到2V的所有字线ALL WL的电平可以在第二操作第一DSC的状态“C”中进一步下降到接地电压(VSS)电平0V。以此方式，在第二操作第一DSC的从状态“B”切换到状态“C”的过程中，包括在所有字线ALL WL中的存储器单元MC1至MCN中的大多数可以处于截止状态。具体地，基于具有大于2V的值的第七电压PV7而导通或截止的最靠近漏极选择晶体管DST的存储器单元MCN和最靠近源极选择晶体管SST的存储器单元MC1两者都可以处于截止状态。以此方式，由于在所有字线ALL WL的电平从2V下降到接地电压(VSS)电平0V的区段中，最靠近漏极选择晶体管DST的存储器单元MCN和最靠近源极选择晶体管SST的存储器单元MC1可靠地处于截止状态，所以最靠近漏极选择晶体管DST的存储器单元MCN和最靠近源极选择晶体管SST的存储器单元MC1之间的沟道的电压电平可以下降到低于-2V的-4V。
如上所述，存储器单元MC1至MCN的阈值电压可以通过其中沟道的电压电平在第一区段操作第一SECTION的第二操作第一DSC的状态“A”和状态“B”中下降到-2V的操作而适当地下降的点与读取刷新操作的目的相符。然而，存储器单元MC1至MCN的阈值电压可能由于其中沟道的电压电平在第一区段操作第一SECTION的第二操作第一DSC的状态“C”中下降到-4V的操作而过度下降的点可能与读取刷新操作的目的不相符。
因此，根据本公开的实施方式，通过执行第二区段操作第二SECTION，可以在一定程度上补偿由于第一区段操作第一SECTION的第二操作第一DSC的状态“C”而过度下降的存储器单元MC1至MCN的阈值电压。
图6和图7是用于详细描述根据本公开的实施方式的图4所示的读取刷新操作的第二区段操作的图。
首先，图6和图7例示了根据本公开的实施方式的在读取刷新操作的第二区段操作第二SECTION中被选择为用于读取刷新操作的目标的存储块中发生的现象。图6例示了第五编程状态PG5中的数据被存储在被选择为用于读取刷新操作的目标的存储块中包括的多个存储器单元MC1至MCN当中的最靠近漏极选择晶体管DST的存储器单元MCN和最靠近源极选择晶体管SST的存储器单元MC1二者中并且基于第五电压PV5来选择导通/截止的情况。图7例示了第七编程状态PG7中的数据被存储在被选择为用于读取刷新操作的目标的存储块中包括的多个存储器单元MC1至MCN当中的最靠近漏极选择晶体管DST的存储器单元MCN和最靠近源极选择晶体管SST的存储器单元MC1二者中并且基于第七电压PV7来选择导通/截止的情况。
具体地，参照图1至图6，接近用于确定被选择为用于读取刷新操作的目标的存储块中包括的多个存储器单元MC1至MCN的数据的第一电压至第七电压(PV1至PV7)电平当中的中间的第五电压PV5的电平低于或等于2.3V。此外，漏极选择晶体管DST的阈值电压电平DSL Vt和源极选择晶体管SST的阈值电压电平SSL Vt等于或小于2V，漏极选择晶体管SST和源极选择晶体管SST被包括在被选择为用于读取刷新操作的目标的存储块中。此外，第三电压电平V2为2.3V。此外，存在于多个存储器单元MC1至MCN与漏极选择晶体管DST/源极选择晶体管SST之间的虚设存储器单元DDC和SDC都处于擦除状态E。
在第二区段操作第二SECTION的第三操作第二DRV中，被选择为用于读取刷新操作的目标的存储块中包括的漏极选择线DSL和源极选择线SSL中的每一者处于导通电压电平TON，并且导通电压电平TON可以是高于2V的电平。因此，漏极选择晶体管DST和源极选择晶体管SST可以处于导通状态。
在第三操作第二DRV中，被选择为用于读取刷新操作的目标的存储块中包括的所有字线ALL WL的电平可以从接地电压(VSS)电平上升到作为第三电压电平V2的2.3V。以此方式，在第三操作第二DRV中，包括在所有字线ALL WL中的存储器单元MC1至MCN的几乎一半可以处于导通状态。具体地，基于具有低于或等于2.3V的值的第五电压PV5而导通或截止的最靠近漏极选择晶体管DST的存储器单元MCN和最靠近源极选择晶体管SST的存储器单元MC1两者都可以处于导通状态。所有字线ALL WL的电平上升，但是漏极选择晶体管DST和源极选择晶体管SST处于导通状态。因此，沟道可以基本上保持接地电压(VSS)电平0V。
在第二区段操作第二SECTION的第四操作第二DSC中，被选择为用于读取刷新操作的目标的存储块中包括的漏极选择线DSL和源极选择线SSL中的每一者处于截止电压电平TOFF，并且截止电压电平TOFF可以是接地电压(VSS)电平0V。因此，在第四操作第二DSC中，漏极选择晶体管DST和源极选择晶体管SST可以处于截止状态。
在第三操作第二DRV中已经上升到作为第三电压电平V2的2.3V的所有字线ALL WL的电平可以在第四操作第二DSC中下降到接地电压(VSS)电平0V。
以此方式，在其中在第三操作第二DRV之后执行第四操作第二DSC的过程中，包括在所有字线ALL WL中的存储器单元MC1至MCN中的大多数可以处于截止状态。具体地，基于具有低于或等于2.3V的值的第五电压PV5而导通或截止的最靠近漏极选择晶体管DST的存储器单元MCN和最靠近源极选择晶体管SST的存储器单元MC1两者可以在第四操作第二DSC的初始阶段处于截止状态。
以此方式，由于在所有字线ALL WL的电平从2.3V下降到接地电压(VSS)电平0V的第四操作第二DSC中漏极选择晶体管DST和源极选择晶体管SST二者都处于截止状态，所以沟道的电压电平应当下降到比接地电压(VSS)电平0V低的-2V。然而，由于在第四操作第二DSC的初始阶段已经被截止的最靠近漏极选择晶体管DST的存储器单元MCN和最靠近源极选择晶体管SST的存储器单元MC1，最靠近漏极选择晶体管DST的存储器单元MCN和最靠近源极选择晶体管SST的存储器单元MC1之间的沟道的电压电平可以下降到低于-2V的-2.3V。
在图6所示的第二区段操作第二SECTION的第四操作第二DSC中，沟道的电压电平下降到-2.3V，但是该电压降宽度小于在图5所示的第二操作第一DSC的状态“C”中沟道的电压电平下降到-4V的情况。因此，当在图5所示的第二操作第一DSC的状态“C”之后执行图6所示的第二区段操作第二SECTION时，存储器单元MC1至MCN的阈值电压可以适当地下降。也就是说，图5所示的第一区段操作第一SECTION中存储器单元MC1至MCN的阈值电压过度下降的状态可以改变为图6所示的第二区段操作第二SECTION中存储器单元MC1至MCN的阈值电压适当下降的状态。
参照图1至图7，在用于确定被选择为用于读取刷新操作的目标的存储块中包括的多个存储器单元MC1至MCN的数据的第一电压至第七电压(PV1至PV7)电平当中的最高的第七电压PV7的电平高于2.3V。此外，漏极选择晶体管DST的阈值电压电平DSL Vt和源极选择晶体管SST的阈值电压电平SSL Vt等于或小于2V，漏极选择晶体管SST和源极选择晶体管SST被包括在被选择为用于读取刷新操作的目标的存储块中。此外，第三电压电平V2为2.3V。此外，存在于多个存储器单元MC1至MCN与漏极选择晶体管DST/源极选择晶体管SST之间的虚设存储器单元DDC和SDC都处于擦除状态E。
在第二区段操作第二SECTION的第三操作第二DRV中，被选择为用于读取刷新操作的目标的存储块中包括的漏极选择线DSL和源极选择线SSL中的每一者处于导通电压电平TON，并且导通电压电平TON可以是高于2V的电平。因此，漏极选择晶体管DST和源极选择晶体管SST可以处于导通状态。
在第三操作第二DRV中，被选择为用于读取刷新操作的目标的存储块中包括的所有字线ALL WL的电平可以从接地电压(VSS)电平上升到作为第三电压电平V2的2.3V。以此方式，在第三操作第二DRV中，包括在所有字线ALL WL中的存储器单元MC1至MCN的几乎一半可以处于导通状态。具体地，基于具有大于2.3V的值的第七电压PV7而导通或截止的最靠近漏极选择晶体管DST的存储器单元MCN和最靠近源极选择晶体管SST的存储器单元MC1两者都可以处于截止状态。由于漏极选择晶体管DST和源极选择晶体管SST处于导通状态，所以沟道应当基本上保持接地电压(VSS)电平0V。然而，由于最靠近漏极选择晶体管DST的存储器单元MCN和最靠近源极选择晶体管SST的存储器单元MC1二者都处于截止状态，所以响应于从接地电压(VSS)电平0V上升到作为第三电压电平V2的2.3V的所有字线ALL WL的电平，最靠近漏极选择晶体管DST的存储器单元MCN和最靠近源极选择晶体管SST的存储器单元MC1之间的沟道的电压电平可以上升到2.3V。
在第二区段操作第二SECTION的第四操作第二DSC中，被选择为用于读取刷新操作的目标的存储块中包括的漏极选择线DSL和源极选择线SSL中的每一者处于截止电压电平TOFF，并且截止电压电平TOFF可以是接地电压(VSS)电平0V。因此，在第四操作第二DSC中，漏极选择晶体管DST和源极选择晶体管SST可以处于截止状态。
在第三操作第二DRV中已经上升到作为第三电压电平V2的2.3V的所有字线ALL WL的电平可以在第四操作第二DSC中下降到接地电压(VSS)电平0V。
以此方式，在其中在第三操作第二DRV之后执行第四操作第二DSC的过程中，包括在所有字线ALL WL中的存储器单元MC1至MCN中的大多数可以处于截止状态。具体地，基于具有大于2.3V的值的第七电压PV7而导通或截止的最靠近漏极选择晶体管DST的存储器单元MCN和最靠近源极选择晶体管SST的存储器单元MC1两者即使在跟随在第三操作第二DRV之后的第四操作第二DSC中也可以持续地保持截止状态。
以此方式，由于在所有字线ALL WL的电平从2.3V下降到接地电压(VSS)电平0V的第四操作第二DSC中漏极选择晶体管DST和源极选择晶体管SST二者都处于截止状态，所以沟道的电压电平应当下降到比接地电压(VSS)电平0V低的-2V。然而，最靠近漏极选择晶体管DST的存储器单元MCN和最靠近源极选择晶体管SST的存储器单元MC1之间的沟道的电压电平已经在第三操作第二DRV中上升到2.3V。因此，最靠近漏极选择晶体管DST的存储器单元MCN和最靠近源极选择晶体管SST的存储器单元MC1之间的沟道可以具有接地电压(VSS)电平0V。
在图7所示的第二区段操作第二SECTION的第四操作第二DSC中，沟道基本上保持接地电压(VSS)电平0V。因此，当在图5所示的第二操作第一DSC的状态“C”之后执行图6所示的第二区段操作第二SECTION时，存储器单元MC1至MCN的阈值电压可以适当地下降。也就是说，图5所示的第一区段操作第一SECTION中存储器单元MC1至MCN的阈值电压过度下降的状态可以改变为图6所示的第二区段操作第二SECTION中存储器单元MC1至MCN的阈值电压适当下降的状态。
以上描述的本公开不受上述实施方式和附图的限制，并且对于本公开所属的本领域的技术人员应当显而易见的是，在不脱离本公开和所附权利要求的技术精神的情况下，可以做出各种替换、修改和改变。
例如，上述实施方式中所示的逻辑门和晶体管的位置和类型应当根据输入信号的极性而不同地实现。此外，可以组合这些实施方式以形成附加实施方式。
相关申请的交叉引用
本申请要求于2021年4月7日提交的韩国专利申请No.10-2021-0045115的优先权，该申请的全部内容通过引用结合于此。

Claims (19)

1.一种存储器系统，所述存储器系统包括：
非易失性存储器装置，所述非易失性存储器装置包括多个存储块，每个存储块包括联接到多条字线的多个存储器单元；以及
控制器，所述控制器控制所述非易失性存储器装置以对所述多个存储块执行读取操作，
其中，所述读取操作包括：
向所述多条字线提供第一电压电平的第一操作；
将所述多条字线放电到第二电压电平的第二操作；
向所述多条字线提供小于所述第一电压电平的第三电压电平的第三操作；以及
将所述多条字线放电到第四电压电平的第四操作。
2.根据权利要求1所述的存储器系统，其中，所述第二电压电平和所述第四电压电平中的每一个是接地电压电平。
3.根据权利要求1所述的存储器系统，其中，所述第二电压电平与所述第三电压电平相同并且所述第四电压电平是接地电压电平。
4.根据权利要求1所述的存储器系统，
其中，所述第一电压电平是比用于所述读取操作的多个读取电压电平当中的最高电平高出设定电平的电平，并且
其中，所述第三电压电平是所述多个读取电压电平中的任何一个。
5.根据权利要求1所述的存储器系统，
其中，所述多个存储块中的每一个还包括第一选择线和第二选择线，所述多条字线被布置在所述第一选择线和所述第二选择线之间，并且
其中，所述读取操作还包括：
在所述第一操作或所述第三操作期间将所述第一选择线和所述第二选择线保持为导通电压电平；
在所述第二操作期间将所述第一选择线和所述第二选择线保持为所述导通电压电平和截止电压电平中的一者；以及
在所述第四操作期间将所述第一选择线和所述第二选择线保持为所述截止电压电平。
6.根据权利要求1所述的存储器系统，其中，所述控制器还基于对所述多个存储块的访问次数来确定何时开始所述读取操作。
7.根据权利要求6所述的存储器系统，其中，所述控制器还基于对所述存储块的最近访问的定时来选择所述存储块中的一个作为用于所述读取操作的目标存储块。
8.根据权利要求1所述的存储器系统，
其中，所述多个存储块被划分为第一块组和第二块组，在所述第一块组和所述第二块组中的每一个内所述存储块共享位线，并且
其中，所述控制器还：
基于对所述第一块组的访问次数来确定何时开始对所述第一块组内的存储块的所述读取操作，并且
基于对所述第二块组的访问次数来确定何时开始对所述第二块组内的存储块的所述读取操作。
9.根据权利要求8所述的存储器系统，
其中，所述控制器还基于对所述第一块组内的存储块的最近访问的定时来选择所述第一块组内的存储块作为用于所述读取操作的目标存储块，并且
其中，所述控制器还基于对所述第二块组内的存储块的最近访问的定时来选择所述第二块组内的存储块作为用于所述读取操作的目标存储块。
10.一种非易失性存储器装置，所述非易失性存储器装置包括：
多个存储块，每个存储块包括联接到多条字线的多个存储器单元；以及
控制电路，所述控制电路对所述多个存储块当中的被选存储块执行读取操作，
其中，所述读取操作包括：
向所述多条字线提供第一电压电平的第一操作；
将所述多条字线放电到第二电压电平的第二操作；
向所述多条字线提供小于所述第一电压电平的第三电压电平的第三操作；以及
将所述多条字线放电到第四电压电平的第四操作。
11.根据权利要求10所述的非易失性存储器装置，其中，所述第二电压电平和所述第四电压电平中的每一个是接地电压电平。
12.根据权利要求10所述的非易失性存储器装置，其中，所述第二电压电平与所述第三电压电平相同并且所述第四电压电平是接地电压电平。
13.根据权利要求10所述的非易失性存储器装置，
其中，所述第一电压电平是比用于所述读取操作的多个读取电压电平当中的最高电平高出设定电平的电平，并且
其中，所述第三电压电平是所述多个读取电压电平中的一个。
14.根据权利要求10所述的非易失性存储器装置，
其中，所述多个存储块中的每一个还包括第一选择线和第二选择线，所述多条字线被布置在所述第一选择线和所述第二选择线之间，并且
其中，所述读取操作还包括：
在所述第一操作或所述第三操作期间将所述第一选择线和所述第二选择线保持为导通电压电平；
在所述第二操作期间将所述第一选择线和所述第二选择线保持为所述导通电压电平和截止电压电平中的一者；以及
在所述第四操作期间将所述第一选择线和所述第二选择线保持为所述截止电压电平。
15.一种非易失性存储器装置的操作方法，所述非易失性存储器装置包括多个存储块，每个存储块包括联接到多条字线的多个存储器单元，所述操作方法包括以下步骤：
选择所述多个存储块中的至少一个作为被选存储块；以及
对所述被选存储块执行读取操作，
其中，所述读取操作包括：
向所述多条字线提供第一电压电平的第一操作；
在所述第一操作之后将所述多条字线放电到第二电压电平的第二操作；
在所述第二操作之后向所述多条字线提供小于所述第一电压电平的第三电压电平的第三操作；以及
在所述第三操作之后将所述多条字线放电到第四电压电平的第四操作。
16.根据权利要求15所述的操作方法，其中，所述第二电压电平和所述第四电压电平中的每一个是接地电压电平。
17.根据权利要求15所述的操作方法，其中，所述第二电压电平与所述第三电压电平相同并且所述第四电压电平是接地电压电平。
18.根据权利要求15所述的操作方法，
其中，所述第一电压电平是比用于所述读取操作的多个读取电压电平当中的最高电平高出预定量的电平，并且
其中，所述第三电压电平是所述多个读取电压电平中的一个。
19.根据权利要求15所述的操作方法，
其中，所述多个存储块中的每一个还包括第一选择线和第二选择线，所述多条字线被布置在所述第一选择线和所述第二选择线之间，并且
其中，所述读取操作还包括：
在所述第一操作或所述第三操作期间将所述第一选择线和所述第二选择线保持为导通电压电平；
在所述第二操作期间将所述第一选择线和所述第二选择线保持为所述导通电压电平和截止电压电平中的一者；以及
在所述第四操作期间将所述第一选择线和所述第二选择线保持为所述截止电压电平。
CN202210292802.9A 2021-04-07 2022-03-24 非易失性存储器装置、其操作方法及包括其的存储器系统 Pending CN115206384A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0045115 2021-04-07
KR1020210045115A KR20220139020A (ko) 2021-04-07 2021-04-07 비휘발성 메모리 장치와 비휘발성 메모리 장치의 동작방법 및 비휘발성 메모리 장치를 포함하는 메모리 시스템

Publications (1)

Publication Number Publication Date
CN115206384A true CN115206384A (zh) 2022-10-18

Family

ID=83509546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210292802.9A Pending CN115206384A (zh) 2021-04-07 2022-03-24 非易失性存储器装置、其操作方法及包括其的存储器系统

Country Status (3)

Country Link
US (1) US20220328106A1 (zh)
KR (1) KR20220139020A (zh)
CN (1) CN115206384A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11941285B2 (en) * 2021-04-20 2024-03-26 Micron Technology, Inc. Mitigating slow read disturb in a memory sub-system

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10629272B1 (en) * 2019-02-12 2020-04-21 Sandisk Technologies Llc Two-stage ramp up of word line voltages in memory device to suppress read disturb

Also Published As

Publication number Publication date
KR20220139020A (ko) 2022-10-14
US20220328106A1 (en) 2022-10-13

Similar Documents

Publication Publication Date Title
KR102505929B1 (ko) 메모리 장치 및 이의 동작 방법
CN108877854B (zh) 存储装置及其操作方法
US9159432B2 (en) Method of programming a nonvolatile memory device
KR102635466B1 (ko) 메모리 장치 및 그것의 동작 방법
CN106558341B (zh) 半导体存储器件
CN111402944B (zh) 具有改进的编程和擦除操作的存储器装置及其操作方法
CN110729016B (zh) 存储器装置、存储器系统及操作该存储器装置的方法
CN115206384A (zh) 非易失性存储器装置、其操作方法及包括其的存储器系统
CN113129972A (zh) 存储器装置及其操作方法
US11862258B2 (en) Memory device and operating method thereof
US11715526B2 (en) Memory device and operating method thereof
US11462272B2 (en) Memory device and operating method thereof
US11636906B2 (en) Memory device and method of applying operating voltage
KR20200078138A (ko) 반도체 장치, 메모리 시스템 및 그 동작 방법
US11715524B2 (en) Memory device and operating method thereof
US11508439B2 (en) Memory device having a control logic to control program operations and method of operating the same
US11880582B2 (en) Memory device having improved program and erase operations and operating method of the memory device
US20220284970A1 (en) Memory device and operating method thereof
KR20220151375A (ko) 페이지 버퍼를 포함하는 메모리 장치
KR20220165109A (ko) Ispp방식의 프로그램 동작을 수행하는 메모리 장치 및 그 동작방법
CN114792544A (zh) 存储器设备以及操作存储器设备的方法
KR20230045334A (ko) 메모리 장치 및 메모리 장치의 동작방법
CN117316242A (zh) 存储器设备及其操作方法
CN112309469A (zh) 存储器装置及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination