CN115188681A - 一种微纳米金属焊膏脉冲电烧结方法 - Google Patents

一种微纳米金属焊膏脉冲电烧结方法 Download PDF

Info

Publication number
CN115188681A
CN115188681A CN202211098529.2A CN202211098529A CN115188681A CN 115188681 A CN115188681 A CN 115188681A CN 202211098529 A CN202211098529 A CN 202211098529A CN 115188681 A CN115188681 A CN 115188681A
Authority
CN
China
Prior art keywords
sintering
copper
layer
substrate
placing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211098529.2A
Other languages
English (en)
Other versions
CN115188681B (zh
Inventor
陈显平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Pingchuang Semiconductor Research Institute Co ltd
Shenzhen Pingchuang Semiconductor Co ltd
Original Assignee
Chongqing Pingchuang Semiconductor Research Institute Co ltd
Shenzhen Pingchuang Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Pingchuang Semiconductor Research Institute Co ltd, Shenzhen Pingchuang Semiconductor Co ltd filed Critical Chongqing Pingchuang Semiconductor Research Institute Co ltd
Priority to CN202211098529.2A priority Critical patent/CN115188681B/zh
Publication of CN115188681A publication Critical patent/CN115188681A/zh
Application granted granted Critical
Publication of CN115188681B publication Critical patent/CN115188681B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8301—Cleaning the layer connector, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83022—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83948—Thermal treatments, e.g. annealing, controlled cooling

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本申请提供了一种微纳米金属焊膏脉冲电烧结方法。该方法在基板表面先生长一层氮化铜，再生长一层导电金属膜，并印刷焊层，将芯片贴放于焊层上后置于无氧环境中施加辅助压强，将电极置于金属膜层上，输出脉冲电流以完成烧结。该方法兼容现有基板图案，在电烧结后可经过简单热处理直接进行键合工艺，相较于热烧结，该方法可在30s内完成烧结，并且脉冲电流直接作用于焊层加热，对芯片无损伤，能量利用率高。

Description

一种微纳米金属焊膏脉冲电烧结方法
技术领域
本申请涉及脉冲电烧结技术领域，具体涉及一种微纳米金属焊膏脉冲电烧结方法。
背景技术
碳化硅器件结温的提升，推动了工业界对高熔点焊膏的需求。微纳米金属焊膏（微纳米铜，微纳米银等）凭借其优异的热电性能和低温烧结高温服役的特点，正被初步应用在车规级碳化硅模块中。现有微纳米金属焊膏普遍采用高温烧结工艺，其相对回流焊工艺耗时较长，在烧结4*4mm2面积以上的芯片时，还需辅助5-10MPa的压强。脉冲电流烧结工艺显著缩短烧结时间，但目前文献中所提及的脉冲电烧结均采用由上到下的垂直烧结模式。该工艺需要的电流通常在1KA以上，若对芯片流通1kA以上的电流，会对芯片造成正向浪涌，导致器件烧毁。因此目前脉冲烧结大多处于试验阶段，远远未达到商业化程度。
在现有技术中，基于敷铜基板均匀电流辅助烧结纳米银焊膏温度场的方法，结合敷铜基板铜层形状和印刷纳米银焊膏后电极压头可放置区域，异形电极形状为直角L形，内角为四分之一圆弧过渡，烧结前电极预压在DBC基板两端，施加直流脉冲电流均匀流过焊膏，纳米银焊膏烧结温度场均匀分布，芯片受热均匀。该发明成功解决了电流快速烧结纳米银焊膏过程中存在的温度不均匀的问题，通过设计施加电流的异形电极与位置分布，实现纳米银焊膏脉冲电流辅助烧结过程中温度场的均匀分布，烧结纳米银焊膏IGBT芯片/二极管芯片与覆铜陶瓷基板基板的一次性快速烧结连接，获得致密度高达90％以上，大幅提高烧结互连层的机械强度和抗疲劳可靠性，延长使用寿命。现有技术的缺点如下：
（1）现有微纳米银/铜焊膏采用高温烧结工艺，耗时较长，在大面积烧结时需要5MPa以上的辅助压强，容易对芯片结构造成损伤；
（2）现有焊膏烧结工艺受设备影响较大，烧结参数无法完全匹配实际工艺，在实际应用中还需花时间对烧结参数进行适度调整，提升了推广成本；
（3）现有的脉冲烧结工艺电极位于器件的垂直方向，电流从器件上表面方流到基板的背面，该工艺电流达到1KA以上，若应用到实际芯片中，则会造成芯片毁坏；
（4）现有方法中电流经由基板上铜层产生欧姆热，对焊膏进行加热，完成烧结，虽可实现芯片平面的电烧结，但该工艺会造成基板表面铜层氧化，不利于接下来键合工艺的实施；另一方面，该方法需要对基板图案进行特殊化处理，无法与现有器件/模块的基板图案相兼容。
发明内容
为了解决上述技术问题，本申请提出一种微纳米金属焊膏脉冲电烧结方法，本申请所采用的技术方案如下：
一种微纳米金属焊膏脉冲电烧结方法，该方法包括如下步骤：
步骤1、对基板进行清洗，以去除表面氧化物和残留杂质；
步骤2、在基板上通过磁控溅射工艺生长出氮化铜层；
步骤3、在所述氮化铜层的表面覆盖掩膜版，生长一层金属膜层；
步骤4、在经过表面处理的基板上印刷焊膏，以形成试样；
步骤5、将试样放于无氧环境中进行预烧结；
步骤6、将芯片贴放于焊层上后置于无氧环境中施加辅助压强，将电极置于金属膜层上，输出脉冲电流，完成烧结；
步骤7、在无氧环境下，对完成烧结后的器件进行加热，将表面残余氮化铜全部热分解。
进一步的，所述对基板进行清洗，进一步包括：将基板放置于酸性溶液中进行超声清洗5-10min，以去除铜层表面氧化物。
进一步的，所述对铜基板进行清洗，进一步包括：将基板放置于无水乙醇中进行超声清洗2-10min，以去除铜层表面残留杂质，所述残留杂质包括酸性溶液、Cu2+、Cu+。
进一步的，在步骤2中，靶材为铜，溅射氛围为N2，磁控溅射温度为80-150℃。
进一步的，在步骤3中，所述金属膜层的材质为可焊的导电金属，厚度0.05-0.2mm；所述导电金属包括银、铜、金、镍。
进一步的，在步骤4中，所述焊膏的材料包括微纳米金属颗粒、碳基材料、以及有机添加物，所述焊膏的厚度为0.08-0.2mm。
进一步的，所述微纳米金属颗粒包括微纳米银、微纳米铜，质量比为80-85%；
所述碳基材料包括碳纳米管、碳纳米线、片状/粉末状石墨烯，质量比为1-5%；
所述有机添加物包括乙二醇、乙醇、松油醇，质量比为10-19%。
进一步的，在步骤5中，所述预烧结的温度为110-160℃，时长5-10min。
进一步的，在步骤6中，所述辅助压强≤5MPa。
进一步的，在步骤7中，所述加热的温度为300-400℃，时长为2-10min。
通过本申请实施例，可以获得如下技术效果：
（1）本发明所述工艺可以在30S内，完成对器件焊层的烧结，实现芯片和基板互连；本发明工艺步骤简单，无需复杂设计，可兼容现有模块或单管的基板设计；
（2）本发明提出的方法，在烧结后不会造成基板铜层氧化，再经过真空加热处理后，可以继续键合；本发明所述工艺中，电极在基板上铜层表面，电流不经过芯片，通过焊层直接加热对微纳米焊膏完成烧结，实现芯片互连，对芯片无损伤。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1 为脉冲烧结工艺截面结构示意图；
图2 为脉冲烧结工艺俯视结构示意图；
图3为8*8mm2芯片电烧结结构示意图；
图4为2*2mm2芯片电烧结结构示意图；
图5为本发明方法的流程示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的全部其他实施例，都属于本申请保护的范围。
图1 为脉冲烧结工艺截面结构示意图，图2 为脉冲烧结工艺俯视结构示意图。该脉冲烧结的截面从上往下依次是芯片、焊层（80-200um）、金属膜层（银、铜、金等可焊的导电金属，厚度0.05-0.2mm，金属膜层形状不限于矩形、球形、半圆形等基本形状的一种或几种组合，可为单组图形或平行多组图形，每组图形宽度≤2mm，优选1.5mm）、氮化铜层（厚度0.2-2mm）和基板（尺寸参数取决于芯片规格，为市场通用规格，基板的材料包括且不限于纯铜基板、DBC基板、AMB基板等，其中焊层底部与氮化铜层接触，两端位于金属膜层上，电极位于金属膜层上，电流按照正电极—金属膜层—焊层—金属膜层—负电极的路径顺序流通。
Cu3N在300℃下具备热稳定性，当温度超过300℃时Cu3N开始逐步热分解为Cu单质和N2，Cu3N的电阻率范围为1-20Ω.m。而微纳米金属焊膏在预烧结工艺后随着有机物的分解和挥发，焊膏电阻率从1010降低到10-4-10-7Ω.m，若此时正电极输出脉冲电流，电流将会从焊层经过流向负电极，根据欧姆定律，焊层会瞬间升温完成微纳米金属的烧结过程，同时产生的焦耳热会向四周扩散，Cu3N在温度提升到300℃后，分解为氮气和单质铜。在烧结过程中，芯片上方会施加不超过5MPa的辅助压强。压强的参与有助于焊层间的金属颗粒形成肩颈结构，提升焊层结构的致密度，降低焊层的空洞率。
为实现器件的充分烧结，脉冲电流峰值电压≤1KV，峰值电流范围在1-2KA，脉冲波形单周期为ms数量级，共持续0.1-10s。同时在焊层中可掺杂少量碳基材料（CNTs，石墨烯等）提升焊层的电导率，进一步造成焊层与氮化铜层的电阻率数量级差异，保证电流路径按照需求进行。
氮化铜层厚度与电压有正向关系，太薄会导致被电压击穿，造成烧结失败，太厚则会导致氮化铜层热扩散不完全，氮化铜为充分热分解，阻碍了焊层与基板上铜层的连接，因此优选厚度范围为0.2-2mm。另一方面，氮化铜层会保护基板在电烧结时被氧气氧化，阻碍后续键合。在完成烧结后，将器件放置于无氧环境（真空，氮气或混氢），加热至300℃-400℃，时长2-10min，将芯片外区域的氮化铜层热分解，从而直接进行下一步工艺。
金属膜层是为了供电极放置提供空间，其与焊层边缘连接，有效规划了电流的流通路径。金属膜层形状不限于矩形，可以根据需求设计，如为均匀电流分布，可将金属膜层设计为圆弧状。
图5为本发明方法的流程示意图，该微纳米金属焊膏脉冲电烧结方法，包括如下步骤：
步骤1、对基板进行清洗，以去除表面氧化物和残留杂质；
步骤2、在基板上通过磁控溅射工艺生长出氮化铜层；
步骤3、在所述氮化铜层的表面覆盖掩膜版，生长一层金属膜层；
步骤4、在经过表面处理的基板上印刷焊膏，以形成试样；
步骤5、将试样放于无氧环境中进行预烧结；
步骤6、将芯片贴放于焊层上后置于无氧环境中施加辅助压强，将电极置于金属膜层上，输出脉冲电流，完成烧结；
步骤7、在无氧环境下，对完成烧结后的器件进行加热，将表面残余氮化铜全部热分解。
所述对基板进行清洗，进一步包括：将基板放置于酸性溶液中进行超声清洗5-10min，以去除铜层表面氧化物。
所述对铜基板进行清洗，进一步包括：将基板放置于无水乙醇中进行超声清洗2-10min，以去除铜层表面残留杂质，所述残留杂质包括酸性溶液、Cu2+、Cu+。
在步骤2中，靶材为铜，溅射氛围为N2，磁控溅射温度为80-150℃。
在步骤3中，所述金属膜层的材质为可焊的导电金属，厚度0.05-0.2mm；所述导电金属包括银、铜、金、镍。
在步骤4中，所述焊膏的材料包括微纳米金属颗粒、碳基材料、以及有机添加物，所述焊膏的厚度为0.08-0.2mm。
所述微纳米金属颗粒包括微纳米银、微纳米铜，质量比为80-85%；
所述碳基材料包括碳纳米管、碳纳米线、片状/粉末状石墨烯，质量比为1-5%；
所述有机添加物包括乙二醇、乙醇、松油醇，质量比为10-19%。
在步骤5中，所述预烧结的温度为110-160℃，时长5-10min。
在步骤6中，所述辅助压强≤5MPa。
在步骤7中，所述加热的温度为300-400℃，时长为2-10min。
在一种实施方式中，8*8mm2芯片所采用的微纳米金属焊膏脉冲电烧结方法如下：
1、将基板放置于稀盐酸中超声清洗5min去除铜层表面氧化物；
2、将基板放置于无水乙醇中超声清洗5min去除铜层表面酸性溶液、CuCl2、CuCl等残留杂质；
3、通过磁控溅射工艺生长一层氮化铜，厚度0.3mm，靶材为铜，溅射氛围为N2，溅射温度100℃；
4、在氮化铜层表面覆盖掩膜版，生长一层金属膜层，材质为银，厚度0.1mm；
5、金属膜层为四组重复图形，每组图形间隔0.3mm，图形由矩形和半圆组成，矩形居中，矩形长度8mm，宽度2mm，半圆为两端，半圆直径2mm；
6、按照图3所示位置，在经过表面处理的基板上印刷焊膏，焊膏材料主体为纳米铜，粒径50-100nm，质量比为80%，掺杂有碳基材料单壁CNTs，质量比为4%，焊膏其余为有机添加物（乙二醇，乙醇，松油醇等），焊层厚度在0.1mm；
7、将试样放于无氧环境中进行预烧结，预烧结温度140℃，时长5min；
8、将芯片贴放于焊层上，再将器件置于无氧环境中施加辅助压强，压强5MPa，将电极置于金属膜层上，输出1KV/1.2KA脉冲电流6s，完成烧结；
9、对烧结后的器件在无氧环境下加热350℃，时长10min，将表面残余氮化铜全部热分解；
10、烧结后器件焊层孔隙率为3.2%，最大单一孔隙率为0.6%，剪切强度超过28MPa。
在另一种实施方式中，2*2mm2芯片所采用的微纳米金属焊膏脉冲电烧结方法如下：
1、将基板放置于稀硫酸中超声清洗6min去除铜层表面氧化物；
2、将基板放置于无水乙醇中超声清洗5min去除铜层表面酸性溶液、CuSO4、Cu2SO4等残留杂质；
3、通过磁控溅射工艺生长一层氮化铜，厚度0.2mm，靶材为铜，溅射氛围为N2，溅射温度120℃；
4、在氮化铜层表面覆盖掩膜版，生长一层金属膜层，材质为金，厚度0.05mm，宽度0.15mm；
5、按照图4所示位置，在经过表面处理的基板上印刷焊膏，焊膏材料主体为纳米银，粒径200-1000nm，质量比为83%，掺杂有碳基材料石墨烯，质量比为3%，焊膏其余为有机添加物（乙二醇，乙醇，松油醇等），焊层厚度在0.15mm；
6、将试样放于真空中进行预烧结，预烧结温度120℃，时长5min；
7、将芯片贴放于焊层上，再将器件置于氮气中施加辅助压强，压强2MPa，将电极置于金属膜层上，输出800V/1.2KA脉冲电流2s，完成烧结；
8、对烧结后的器件在无氧环境下加热320℃，时长5min，将表面残余氮化铜全部热分解；
9、烧结后器件焊层孔隙率为2.7%，最大单一孔隙率为0.4%，剪切强度超过35MPa。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式作出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (10)

1.一种微纳米金属焊膏脉冲电烧结方法，其特征在于，该方法包括如下步骤：
步骤1、对基板进行清洗，以去除表面氧化物和残留杂质；
步骤2、在基板上通过磁控溅射工艺生长出氮化铜层；
步骤3、在所述氮化铜层的表面覆盖掩膜版，生长一层金属膜层；
步骤4、在经过表面处理的基板上印刷焊膏，以形成试样；
步骤5、将试样放于无氧环境中进行预烧结；
步骤6、将芯片贴放于焊层上后置于无氧环境中施加辅助压强，将电极置于金属膜层上，输出脉冲电流，完成烧结；
步骤7、在无氧环境下，对完成烧结后的器件进行加热，将表面残余氮化铜全部热分解。
2.根据权利要求1所述的方法，其特征在于，所述对基板进行清洗，进一步包括：将基板放置于酸性溶液中进行超声清洗5-10min，以去除铜层表面氧化物。
3.根据权利要求1或2之一所述的方法，其特征在于，所述对基板进行清洗，进一步包括：将基板放置于无水乙醇中进行超声清洗2-10min，以去除铜层表面残留杂质，所述残留杂质包括酸性溶液、Cu2+、Cu+。
4.根据权利要求1所述的方法，其特征在于，在步骤2中，靶材为铜，溅射氛围为N2，磁控溅射温度为80-150℃。
5.根据权利要求1所述的方法，其特征在于，在步骤3中，所述金属膜层的材质为可焊的导电金属，厚度0.05-0.2mm；所述导电金属包括银、铜、金、镍。
6.根据权利要求1所述的方法，其特征在于，在步骤4中，所述焊膏的材料包括微纳米金属颗粒、碳基材料、以及有机添加物，所述焊膏的厚度为0.08-0.2mm。
7.根据权利要求6所述的方法，其特征在于，所述微纳米金属颗粒包括微纳米银、微纳米铜，质量比为80-85%；
所述碳基材料包括碳纳米管、碳纳米线、片状/粉末状石墨烯，质量比为1-5%；
所述有机添加物包括乙二醇、乙醇、松油醇，质量比为10-19%。
8.根据权利要求1所述的方法，其特征在于，在步骤5中，所述预烧结的温度为110-160℃，时长5-10min。
9.根据权利要求1所述的方法，其特征在于，在步骤6中，所述辅助压强≤5MPa。
10.根据权利要求1所述的方法，其特征在于，在步骤7中，所述加热的温度为300-400℃，时长为2-10min。
CN202211098529.2A 2022-09-09 2022-09-09 一种微纳米金属焊膏脉冲电烧结方法 Active CN115188681B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211098529.2A CN115188681B (zh) 2022-09-09 2022-09-09 一种微纳米金属焊膏脉冲电烧结方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211098529.2A CN115188681B (zh) 2022-09-09 2022-09-09 一种微纳米金属焊膏脉冲电烧结方法

Publications (2)

Publication Number Publication Date
CN115188681A true CN115188681A (zh) 2022-10-14
CN115188681B CN115188681B (zh) 2023-01-06

Family

ID=83523626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211098529.2A Active CN115188681B (zh) 2022-09-09 2022-09-09 一种微纳米金属焊膏脉冲电烧结方法

Country Status (1)

Country Link
CN (1) CN115188681B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120001653A1 (en) * 2009-04-30 2012-01-05 Dmitri Borisovich Strukov Dense Nanoscale Logic Circuitry
WO2012046615A1 (ja) * 2010-10-08 2012-04-12 富士フイルム株式会社 積層体の製造方法
JP2014103348A (ja) * 2012-11-22 2014-06-05 Mitsubishi Electric Corp 半導体モジュールおよびその製造方法
CN105336627A (zh) * 2015-10-21 2016-02-17 哈尔滨工业大学 一种脉冲电流低温快速烧结制备高温服役纳米晶接头的方法
CN109411372A (zh) * 2018-09-17 2019-03-01 天津大学 一种基于覆铜陶瓷基板均匀电流辅助烧结纳米银焊膏温度场的方法
WO2019071743A1 (zh) * 2017-10-13 2019-04-18 天津大学 采用低温烧结纳米银的双面互连硅基igbt模块的方法
EP3498397A1 (en) * 2017-12-18 2019-06-19 Rhodia Operations Copper nanowires coated with phosphorous compound and film thereof
US20200170125A1 (en) * 2017-07-18 2020-05-28 Asahi Kasei Kabushiki Kaisha Structure Including Electroconductive Pattern Regions, Method for Producing Same, Stack, Method for Producing Same, and Copper Wiring

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120001653A1 (en) * 2009-04-30 2012-01-05 Dmitri Borisovich Strukov Dense Nanoscale Logic Circuitry
WO2012046615A1 (ja) * 2010-10-08 2012-04-12 富士フイルム株式会社 積層体の製造方法
JP2014103348A (ja) * 2012-11-22 2014-06-05 Mitsubishi Electric Corp 半導体モジュールおよびその製造方法
CN105336627A (zh) * 2015-10-21 2016-02-17 哈尔滨工业大学 一种脉冲电流低温快速烧结制备高温服役纳米晶接头的方法
US20200170125A1 (en) * 2017-07-18 2020-05-28 Asahi Kasei Kabushiki Kaisha Structure Including Electroconductive Pattern Regions, Method for Producing Same, Stack, Method for Producing Same, and Copper Wiring
WO2019071743A1 (zh) * 2017-10-13 2019-04-18 天津大学 采用低温烧结纳米银的双面互连硅基igbt模块的方法
EP3498397A1 (en) * 2017-12-18 2019-06-19 Rhodia Operations Copper nanowires coated with phosphorous compound and film thereof
CN109411372A (zh) * 2018-09-17 2019-03-01 天津大学 一种基于覆铜陶瓷基板均匀电流辅助烧结纳米银焊膏温度场的方法

Also Published As

Publication number Publication date
CN115188681B (zh) 2023-01-06

Similar Documents

Publication Publication Date Title
JP5992396B2 (ja) 太陽電池および太陽電池を製造する方法
TWI505522B (zh) Method for manufacturing thermoelectric conversion module
CN110071050B (zh) 一种芯片互连结构及其制备方法
JP5183294B2 (ja) 焼結されたパワー半導体基板並びにそのための製造方法
WO2008127017A1 (en) A thermoelectric module
WO2012090740A1 (ja) 半導体モジュール用回路基板
CN105702759B (zh) 一种太阳能电池主栅电极结构及其制备方法
WO2006043402A1 (ja) 熱電変換モジュール
CN115188681B (zh) 一种微纳米金属焊膏脉冲电烧结方法
JP5944530B2 (ja) 接合方法およびそれに用いられる接合装置
CN115732450B (zh) 一种新型功率模块高密度封装结构及其制造方法
JP3964123B2 (ja) 太陽電池の製造方法
CN1167141C (zh) 由一维纳米线阵列结构温差电材料制造的微温差电池
EP1729322B1 (en) Plasma processing device
JP2002353475A (ja) 太陽電池素子
CN112712950A (zh) 一种功率电阻器及其制备方法
JP2020126913A (ja) セラミックス部材
JP4643371B2 (ja) 熱電モジュール
JP3563728B2 (ja) ウェハ加熱装置
CN217428443U (zh) 一种银镍复合线路基板
CN212990816U (zh) 一种单边焊接的厚膜贴片电阻器
TWI720664B (zh) 太陽電池及太陽電池的製造方法
JP5105427B2 (ja) 焼成電極の形成方法とそれを利用する光電変換素子の製造方法。
CN117334581A (zh) 一种基于银烧结用局部氧化镀银覆铜基板的制备及应用
JP3847537B2 (ja) ウエハプローバ用チャックトップおよびウエハプローバ用チャックトップに使用されるセラミック基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant