CN115176509A - 根据tdma协议在主设备与至少一个从设备之间进行通信的方法 - Google Patents

根据tdma协议在主设备与至少一个从设备之间进行通信的方法 Download PDF

Info

Publication number
CN115176509A
CN115176509A CN202180017695.2A CN202180017695A CN115176509A CN 115176509 A CN115176509 A CN 115176509A CN 202180017695 A CN202180017695 A CN 202180017695A CN 115176509 A CN115176509 A CN 115176509A
Authority
CN
China
Prior art keywords
amplitude
sine wave
synchronization signal
master
slave device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180017695.2A
Other languages
English (en)
Inventor
帕特里克·托马斯
拉维亚·戈德巴尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Safran SA
Original Assignee
Safran SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Safran SA filed Critical Safran SA
Publication of CN115176509A publication Critical patent/CN115176509A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0652—Synchronisation among time division multiple access [TDMA] nodes, e.g. time triggered protocol [TTP]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/001—Synchronization between nodes
    • H04W56/0015—Synchronization between nodes one node acting as a reference for the others
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0644—External master-clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1676—Time-division multiplex with pulse-position, pulse-interval, or pulse-width modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/24—Radio transmission systems, i.e. using radiation field for communication between two or more posts
    • H04B7/26—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile
    • H04B7/2643—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile using time-division multiple access [TDMA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L2007/047—Speed or phase control by synchronisation signals using special codes as synchronising signal using a sine signal or unmodulated carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

根据TDMA协议在主设备与至少一个从设备之间进行通信的方法，在通信期间，在主设备与从设备之间传输多个帧，每一帧被划分为多个时隙，至少一个时隙包括模拟同步信号(S)，模拟同步信号包括幅度设定部(S1)和优化的同步部(S2)，幅度设定部呈在设定数量的脉冲期间具有恒定振幅的正弦波的形式，优化的同步部呈正弦波的三角状幅度调制的形式，以便确定参考时刻(TOP)。

Description

根据TDMA协议在主设备与至少一个从设备之间进行通信的 方法
技术领域
本发明涉及根据时分多址(TDMA)协议进行通信的主设备与至少一个从设备之间的同步的领域。
背景技术
已知地，主设备与从设备之间根据TDMA协议传输帧。每一帧被划分成用于主设备或设定从设备通信的时隙。主设备包括对数据传输进行计时的主时钟。同样地，每一从设备包括对数据接收进行计时的从时钟。
为了能够在最佳条件下进行数据接收，主设备的时钟与从设备的时钟必须完全同步。实际上，帧的时隙包括由数字信号调制的模拟波形。已知地，时钟通过由数字信号定义的程序时钟参考(PCR)进行数字同步。时钟的同步取决于程序时钟参考PCR的传输。
实际上，从时钟的频率误差(漂移等)是通过比较由程序时钟参考(PCR)提供的时间戳与从设备的时间计数器的值来检测的。在检测之后，可对从时钟的频率进行校正。此种同步方法具有若干缺点。
首先，帧中的数据包的时间戳精确度低，这会影响同步的质量。需要微秒级的精确度。另外，由于必须在每一帧中为由数字信号调制的模拟波提供专用空间，因此基于数字信号相关性的同步解决方案会影响吞吐量。
此外，为了提取主时钟，从设备必须包括提取电路，该提取电路包括必须始终保持运行的数字处理链。换句话说，从能量的角度来看，数字处理链是高功耗的，这对于不具备大容量电池的嵌入式从设备来说是一个缺点。
通过专利EP3444975A1及W02014/0915592A可获知现有技术的方法。
因此，本发明目的在于通过提供一种根据TDMA协议的新通信方法来至少部分消除上述缺点。
发明内容
本发明涉及一种根据TDMA协议在主设备与至少一个从设备之间进行通信的方法，在所述通信期间，在所述主设备与所述从设备之间传输多个帧，每一帧均被划分为多个时隙，至少一个时隙包括由所述主设备传输到所述从设备的模拟同步信号，所述模拟同步信号包括幅度设定部和优化的同步部，所述幅度设定部呈在设定数目的脉冲期间具有恒定振幅的正弦波的形式，所述优化的同步部呈所述正弦波的三角状幅度调制的形式，以便确定参考时刻。
这有利地使得可以通过对幅度设定部进行分析来设定从设备的增益，所述幅度设定部包括若干恒定的振幅脉冲且因此形成参考振幅。此外，三角状幅度调制使得可以通过递增相位及递减相位来对独特的形状进行定义，递增相位及递减相位可通过信号分析轻松地检测到。参考时刻的确定，尤其是在所述两个相位的过渡处被确定，使得能够获得非常高的精确度。因此，主设备的时钟可与从设备的时钟精确地同步。最后，模拟同步信号的各部分由相同的正弦波形成，这控制了形成此种模拟同步信号所需的技术手段。
优选地，所述正弦波的三角状幅度调制包括递增幅度相位和递减幅度相位，所述参考时刻在所述递增幅度相位与所述递减幅度相位的过渡处被确定。
优选地，所述正弦波的三角状幅度调制包括奇数个脉冲，所述参考时刻是在中心的脉冲被确定。
优选地，所述正弦波为纯正弦波。这使得可以非常精确地对所述正弦波的频率进行测量。
根据一个优选的方面，所述正弦波的周期介于0.1微秒与10微秒之间，优选地约为1微秒。这提供了高精确度。
优选地，所述幅度设定部的脉冲数大于16且优选地小于40。此数量的脉冲确保了在设定增益时速度与精确度之间的良好平衡。
优选地，优化的同步部的脉冲数为3个且优选地小于7个，优选地为5个。此数量的脉冲确保了短周期内的最佳检测。
本发明还涉及一种根据TDMA协议在帧中从主设备向至少一个从设备传输数据的传输模块，每一帧被划分成多个时隙，至少一个时隙包括模拟同步信号，所述模拟同步信号包括幅度设定部和优化的同步部，所述幅度设定部呈在设定数目的脉冲期间具有恒定振幅的正弦波的形式，所述优化的同步部呈所述正弦波的三角状幅度调制的形式，以便确定参考时刻，所述传输模块包括主信号生成器、模拟同步信号生成器以及与两个生成器连接的主时钟，所述主时钟控制所述主信号和所述模拟同步信号的生成速率。
优选地，所述模拟同步信号生成器包括脉冲生成件以及用于对所述脉冲进行处理以形成所述模拟同步信号的所述不同部的处理件，所述处理件包括加权加法器电路，以便执行所述优化的同步部的三角状幅度调制。
本发明还涉及一种根据TDMA协议在帧中接收由主设备传输到至少一个从设备的数据的接收模块，每一帧被划分成多个时隙，至少一个时隙包括模拟同步信号，所述模拟同步信号包括幅度设定部和优化的同步部，所述幅度设定部呈在设定数目的脉冲期间具有恒定振幅的正弦波的形式，所述优化的同步部呈所述正弦波的三角状幅度调制的形式，以便确定参考时刻，所述接收模块包括用于提取所述参考时刻的提取系统以及用于根据所述参考时刻设定从时钟的设定系统。
优选地，所述提取系统包括可编程增益放大器和电压比较器，所述电压比较器被配置为精确地确定模拟定时信号的幅度并由此推导出所述可编程增益放大器的设定。
本发明还涉及一种系统，其包括前述用于传输帧的传输模块和前述用于接收帧的接收模块。
附图说明
通过阅读以下仅作为示例给出的描述且参考作为非限制性示例给出的附图，将更好地理解本发明，在附图中，相同的标号用以表示相似的对象。
图1是本发明一个实施例的与多个从属型设备进行通信的主设备的示意图；
图2是通过网络传输的帧的示意图；
图3是图2所示帧的模拟同步信号的示意图；
图4是信号M及S在主设备的传输模块与从设备的接收模块之间传输的示意图；
图5是传输模块的结构示意图；
图6是图5所示传输模块的处理元件的结构示意图；
图7是数字输出及对数字输出进行处理以形成模拟同步信号的幅度设定部以及优化的同步部的示意图；
图8是接收模块的结构示意图；
图9是用于提取图8所示接收模块的参考时刻的提取系统的示意图；
图10是借助于图9所示提取系统的电压比较器确定参考时刻的示意图；
图11是图8所示接收模块的从时钟生成系统的示意图。
应注意，各图详细阐述了本发明以用于实施本发明，当然所述各图可用于在适当的时候更好地定义本发明。
具体实施方式
本发明涉及一种根据时分多址(TDMA)协议在主设备与至少一个从设备之间进行通信的方法。在此示例中，参照图1，其示出了单个主设备D1与n个从设备D2(D2-1、D2-2、D2-n)之间的通信。在下文中，为清楚简明起见，从设备D2将作为一般性参考。在此示例中主要阐述从主设备DA到从设备D2的通信，但也存在自从设备D2向主设备D1的通信。
优选地，主设备D1及从设备D2为电子设备。在此示例中，设备D1，D2用于航空领域，尤其是用作飞行器中的传感器及致动器网。
已知地，根据TDMA协议通过网络传输帧TR1、TR2，每一帧TR1、TR2包括用于从主设备D1传输数据以及用于从设定的从设备D2传输数据的时隙。在此示例中，每一帧TR1、TR2的持续时间约为1ms。
主设备D1包括对帧TR1、TR2中的数据传输进行计时的主时钟HORL1。同样地，每一从设备D2包括对帧TR1、TR2中的数据接收进行计时的从时钟HORL2。
如图2所示，每一帧TR1、TR2包括主信号M和模拟同步信号S，主信号M包括来自主设备D1且由主设备D1传输到从设备D2的数据，模拟同步信号S由主设备D1传输到从设备D2。每一帧TR1、TR2还包括从每一从设备D2向主设备D1传输数据的时隙X1-X20。
在此示例性实施方案中，为了获得精确同步，主设备D1与从设备D2之间的距离不超过30m且最大延迟约150ns。
根据本发明，模拟同步信号S包括幅度设定部S1和优化的同步部S2，幅度设定部S1呈在设定数量的脉冲期间具有恒定振幅的正弦波的形式，优化的同步部S2呈正弦波的三角状幅度调制的形式，以便确定参考时刻TOP。
根据本发明，如图3所示，模拟同步信号S包括将被详细阐述的幅度设定部S1和优化的同步部S2。有利地，此种模拟同步信号S使得可以精确地设定从设备D2的增益，主时钟HORL1与从时钟HORL2可以被同步，并且帧TR1、TR2可以被高精度地打上时间戳。
在此示例中，如图3所示，模拟同步信号S包括第一防护时间G1(如约3微秒)、幅度设定部S1、第二防护时间G2(如约1微秒)、优化的同步部S2及第三防护时间G3。在此示例中，模拟同步信号S的持续时间约为45微秒。
仍参照图3，幅度设定部S1呈正弦波的形式，优选为纯正弦波。所谓纯正弦波的是指正弦波仅由正弦组成。在此示例中，幅度设定部S1的持续时间约为35微秒。
正弦波在设定数量的循环期间具有恒定振幅。在此示例性实施方案中，正弦波的幅度介于-1V与+1V之间，当然也可不同。同样地，正弦波有35个脉冲(也被称为循环)，每一脉冲呈周期为1微秒的正弦形式。因此每一脉冲都是相同的。介于16与40之间的脉冲数量是优选的，因为这确保了用于对从设备D2的增益进行设定的速度与精度之间的良好平衡，这此将在稍后进行阐述。
正弦波的频率取决于主时钟HORL1的频率。在此示例中，正弦波的频率等于主时钟HORL1的频率。
仍参照图3，优化的同步部S2呈正弦波的三角状幅度调制的形式，也就是呈幅度设定部S1的形式，以便确定参考时刻TOP。在此示例中，优化的同步部S2的持续时间约为5微秒。
优化的同步部S2具有与幅度设定部S1相同频率的脉冲(1微秒的周期)。
优化的同步部S2不具有恒定幅度，而是具有可变幅度。通过三角状幅度调制来定义递增相位、递减相位以及递增相位与递减相位过渡处的参考时刻TOP。在接收时，相位之间的转换可被快速精确地检测，这使得可以确定非常精确的参考时刻TOP。以此方式，时钟HORL1、HORL2可被同步，并且帧TR1、TR2的时隙可被精确地打上时间戳。
优选地，优化的同步部S2包括奇数个脉冲，其中中心的脉冲具有最高幅度以确定参考时刻TOP。在此示例中，优化的同步部S2包括五个对称的脉冲I1至I5：脉冲I1、I5为-0.3V/+0.3V的低幅度，脉冲I2、I4为-0.7V/+0.7V的中等幅度，而中心脉冲I3为-1V/+1V的高幅度。每一脉冲I1至I5均具有1微秒的相同周期。当中心脉冲I3的幅度为+1V时，参考时刻TOP被定义。
针对每一帧TR1、TR2，即每1ms确定参考时刻TOP且每一帧TR1、TR2都具有小于1微秒(脉冲周期)的极高精确度。
参考时刻TOP被用来定义周期起点，在该周期起点，每一从设备D2-1至D2-20分别将数据X1-X20传输到主设备D1。借助于本发明，此参考时刻TOP是高度精确已知的。另外，这使得可精确地确定两个参考时刻TOP之间的时间周期，该时间周期约为1ms，以便从中推导出主时钟HORL1的频率并可对从时钟HORL2的频率进行校正。
以下将阐述模拟同步信号S的传输及接收。
参照图4，其示意性地示出了主信号M和模拟同步信号S从主设备D1到从设备D2的传输。为此，主设备D1包括用于传输信号M、S的传输模块ME，而从设备D2包括用于接收信号M、S的接收模块MR。
如前所述，通信是双向的且每一从设备D2包括用于传输数据X1-X20的传输模块(未示出)。同样地，主设备D1也包括用于接收数据X1-X20的接收模块(未示出)。
一般来说，如图5所示，传输模块ME包括主信号M的生成器GEN_M和模拟同步信号S的生成器GEN_S。传输模块ME具有连接到生成器GEN_M、GEN_S的主时钟HORL1，主时钟HORL1控制主信号M和模拟同步信号S的生成速率。传输模块ME还包括低通滤波器F_PB，该低通滤波器F_PB在信号M、S被传输到从设备D2之前对信号M、S进行滤波。
主信号M的生成器GEN_M包括数字信号处理件1及模数转换器2，以形成主信号M。此种生成为现有技术，此处不再赘述。
仍参照图5，模拟同步信号S的生成器GEN_S包括脉冲生成件3及处理件4，该处理件4用于处理所述脉冲以形成模拟同步信号S的不同部S1、S2。
详细来说，如图7所示，脉冲生成件3形成被传输到处理件4的两个数字输出SN0、SN1。数字输出SN0、SN1的频率取决于主时钟HORL1。数字输出SN0、SN1是二进制的并在四个位置上被编码，并由处理件4转换成四个电平的模拟电压，处理件4执行加权加法器电路，尤其是借助于如图6所示的运算放大器41及一组电阻器42、43、44。处理件4使得优化的同步部S2的三角状幅度调制能够借助于低复杂度的数字链来执行。
图6仅示出了脉冲正部分的生成。为了在双极模式下生成脉冲的负部分，优选地提供另外两个数字输出。
有利地，如图7所示，数字输出SN0、SN1的排序使得可以生成全部脉冲，即幅度设定部S1的脉冲和优化的同步部S2的脉冲。
如图7所示，在应用低通滤波器F_PB之后，便可获得包括相同幅度脉冲的幅度设定部S1以及包括递增至参考时刻TOP后递减的脉冲的优化的同步部S2。
有利地，参考时刻TOP直接从主时钟HORL1上数字生成，然后被滤波以仅保持信号的基频。因此，模拟同步信号S与主时钟HORL1密切相关。因此，主时钟HORL1可由从设备D2轻松确定。
传输模块ME的结构复杂度低，这降低了成本并易于采用。
如图8所示，接收模块MR包括用于提取参考时刻TOP的提取系统5以及用于根据所述参考时刻TOP设定从时钟HORL2的设定系统6。
如图9所示，提取系统5包括可编程增益放大器51，可编程增益放大器51被配置为根据模拟同步信号S的幅度设定部S1的幅度来设定其增益参数。换句话说，可编程增益放大器51的功能是将幅度设定部S1的幅度正常化至设定参考值。
仍参照图9，提取系统5还包括电压比较器52、53、54，电压比较器52、53、54被配置为将模拟同步信号S的幅度转换成数字信号Q1、Q2、Q3。当然，比较器可具有不同数量。电压比较器52、53、54被配置为将模拟同步信号S的幅度，尤其是幅度设定部S1与设定电压VTH1+、VTH2+、VTH3+进行比较。如图10所示，设定电压VTH1+、VTH2+、VTH3+为渐增的(触发阈值从0％到最大值100％逐步设定)。有利地获得以2位数字编码的数字信号。因此，接收模块MR能够精确地确定模拟同步信号S的幅度，以设定可编程增益放大器51。有利地，幅度设定部S1中的大量恒定幅度脉冲使得可以快速精确地设定增益。
电压比较器52、53、54还被配置为将优化的同步部S2的幅度与设定电压VTH1+、VTH2+、VTH3+进行比较，以便检测递增幅度相位及递减幅度相位，从而推导出位于所述两个相位过渡处的参考时刻TOP。
有利地，如图10所示，继比较步骤后，优化的同步部S2被转换成多个数字信号Q1、Q2，Q3，这会突出显示参考时刻TOP。有利地，即使数字信号Q1、Q2、Q3中的一个丢失，仍可确定参考时刻TOP。
优选地，数字信号Q1、Q2、Q3以高频，例如基频的4倍至16倍，进行数字采样，以对因正弦形状引起的小宽度变化进行检测。这使得可以对递增幅度相位、递减幅度相位以及位于过渡处的参考时刻TOP进行非常精确的检测。
参照图9，提取系统5还包括数字处理件55，数字处理件55被配置成从数字信号Q1、Q2、Q3中提取参考时刻TOP。每1ms传输的连续参考时刻TOP被传输到图11所示的从时钟HORL2的设定系统6。
该设定系统6本身对于本领域技术人员来说是已知的。在此示例中，设定系统6包括使用参考时刻TOP的序列作为时间参考的伺服控制及频率测量控制器61以及通过模数转换器62连接到伺服控制及频率测量控制器61的压控振荡器“VCO”63。压控振荡器63连接到缓冲器64以形成从时钟HORL2。
在此示例中，设定系统6还包括数字计数器65，数字计数器65用以对1ms时隙内从时钟HORL2的脉冲数进行计数以确定其频率，伺服控制及频率测量控制器61使得能够相对主时钟HORL1对从时钟HORL2进行伺服控制。因此，主时钟HORL1从参考时刻TOP的序列中确定，每1ms标记一次时间，以对从时钟HORL2频率的可能漂移进行校正。
设定系统6独立于提取系统5，此有利地使得可以通过将位于分配给从设备D2的时间片之外的不使用的数字部分置于待机状态来降低总功耗。此外，这还减少了与模拟信号数字化相关的可变及随机延迟。
因此，在接收模拟同步信号S之后，接收模块MR有利地使得能够对幅度(增益)进行设定并使从时钟HORL2与主时钟HORL1同步。
现在参照图4，主设备D1通过其传输模块ME向从设备D2传输信号M、S，从设备D2借助于其接收模块MR对幅度(增益)进行设定并使得从时钟HORL2与主时钟HORL1同步。由于从时钟HORL2被伺服控制到主时钟HORL1，这提高了帧TR1、TR2的数据解调性能。此外，参考时刻TOP给出微秒时间参考，从而使得从设备D2相对于此参考时刻TOP执行数据包X1-X20的精确时间标记。因此，主设备D1可基于其主时钟HORL1在前一参考时刻TOP的状态及从设备D2提供的相对时间标记来重建数据包的精准时间戳。
有利地，即使在高温下，通过常规漂移补偿也能获得高频率精确度(约+/-100ppm)。与传统的石英或表面波元件相比，这尤其有利。
最后，由于本发明的同步是高效的，因此可从每一数字帧TR1、TR2中移除信号M及X1-X20的惯常同步前置码，并可因此增大有用带宽。

Claims (11)

1.一种根据时分多址(TDMA)协议在主设备(D1)与至少一个从设备(D2)之间进行通信的方法，其特征是，在所述通信期间，在所述主设备(D1)与所述从设备(D2)之间传输多个帧(TR1、TR2)，每一帧(TR1、TR2)被划分为多个时隙，至少一个时隙包括由所述主设备(D1)传输至所述从设备(D2)的模拟同步信号(S)，所述模拟同步信号(S)包括：
·幅度设定部(S1)，所述幅度设定部呈在设定数量的脉冲期间具有恒定振幅的正弦波的形式，和
·优化的同步部(S2)，所述优化的同步部呈所述正弦波的三角状幅度调制的形式，以便确定参考时刻(TOP)。
2.如权利要求1所述的通信的方法，其特征是，所述正弦波的三角状幅度调制包括递增幅度相位和递减幅度相位，所述参考时刻(TOP)在所述递增幅度相位与所述递减幅度相位的过渡处被确定。
3.如权利要求1或2所述的通信的方法，其特征是，所述正弦波的三角状幅度调制包括奇数个脉冲，所述参考时刻(TOP)在中心的脉冲被确定。
4.如权利要求1-3中任一项所述的通信的方法，其特征是，所述正弦波为纯正弦波。
5.如权利要求1-4中任一项所述的通信的方法，其特征是，所述正弦波的周期介于0.1微秒与10微秒之间。
6.如权利要求1-5中任一项所述的通信的方法，其特征是，所述幅度设定部(S1)的脉冲数大于16且优选地小于40。
7.一种根据TDMA协议在帧中从主设备(D1)向至少一个从设备(D2)传输数据的传输模块(ME)，其特征是，每一帧(TR1、TR2)被划分为多个时隙，至少一个时隙包括模拟同步信号(S)，所述模拟同步信号(S)包括幅度设定部(S1)和优化的同步部(S2)，所述幅度设定部(S1)呈在设定数量的脉冲期间具有恒定振幅的正弦波的形式，所述优化的同步部呈所述正弦波的三角状幅度调制的形式，以便确定参考时刻(TOP)，所述传输模块(ME)包括主信号(M)的生成器(GEN_M)、所述模拟同步信号(S)的生成器(GEN_S)以及与两个生成器(GEN_M、GEN_S)连接的主时钟(HORL1)，所述主时钟(HORL1)控制所述主信号(M)及所述模拟同步信号(S)的生成速率。
8.如权利要求7所述的传输模块(ME)，其特征是，所述模拟同步信号(S)的生成器(GEN_S)包括脉冲生成件(3)以及用于对所述脉冲进行处理以形成所述模拟同步信号(S)的幅度设定部(S1)和优化的同步部(S2)的处理件(4)，所述处理件(4)包括加权加法器电路，以便执行所述优化的同步部(S2)的三角状幅度调制。
9.一种根据TDMA协议在帧中接收由主设备(D1)传输到至少一个从设备(D2)的数据的接收模块(MR)，其特征是，每一帧(TR1、TR2)被划分成多个时隙，至少一个时隙包括模拟同步信号(S)，所述模拟同步信号(S)包括幅度设定部(S1)和优化的同步部(S2)，所述幅度设定部呈在设定数量的脉冲期间具有恒定振幅的正弦波的形式，所述优化的同步部呈所述正弦波的三角状幅度调制的形式，以便确定参考时刻(TOP)，所述接收模块(MR)包括用于提取所述参考时刻(TOP)的提取系统(5)以及用于从所述参考时刻(TOP)设定从时钟(HORL2)的设定系统(6)。
10.如权利要求9所述的接收模块(MR)，其特征是，所述提取系统(5)包括可编程增益放大器(51)和电压比较器(52、53、54)，所述电压比较器(52、53、54)被配置为精确地确定所述模拟同步信号(S)的幅度并由此推导出所述可编程增益放大器(51)的设定。
11.一种系统，其特征是，包括如权利要求7或8所述的传输模块(ME)和如权利要求9或10所述的接收模块(MR)。
CN202180017695.2A 2020-03-26 2021-03-15 根据tdma协议在主设备与至少一个从设备之间进行通信的方法 Pending CN115176509A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FRFR2002943 2020-03-26
FR2002943A FR3108817B1 (fr) 2020-03-26 2020-03-26 Procédé de communication selon un protocole TDMA entre un dispositif maître et au moins un dispositif esclave
PCT/EP2021/056456 WO2021190963A1 (fr) 2020-03-26 2021-03-15 Procédé de communication selon un protocole tdma entre un dispositif maître et au moins un dispositif esclave

Publications (1)

Publication Number Publication Date
CN115176509A true CN115176509A (zh) 2022-10-11

Family

ID=71111578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180017695.2A Pending CN115176509A (zh) 2020-03-26 2021-03-15 根据tdma协议在主设备与至少一个从设备之间进行通信的方法

Country Status (5)

Country Link
US (1) US20230060643A1 (zh)
EP (1) EP4128909A1 (zh)
CN (1) CN115176509A (zh)
FR (1) FR3108817B1 (zh)
WO (1) WO2021190963A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3143241A1 (fr) 2022-12-09 2024-06-14 Safran Procédé de compensation de retard dans un réseau de transmission de données basé sur le protocole TDMA

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002065707A2 (en) * 2000-12-26 2002-08-22 Bluesocket, Inc. Methods and systems for clock synchronization across wireless networks
US7822161B2 (en) * 2006-09-01 2010-10-26 Korea Electrotechnology Research Institute Impulse radio-based ultra wideband (IR-UWB) system using 1-bit digital sampler and bit decision window
WO2014091592A1 (ja) * 2012-12-13 2014-06-19 富士電機株式会社 信号同期システム、ノード同期システム、信号同期方法、及び、ノード同期方法
FR3054393B1 (fr) * 2016-07-22 2019-08-16 Tap Sound System Pilotage de dispositifs multimedia connectes
CN107040327B (zh) * 2017-06-14 2019-04-02 深圳市华信天线技术有限公司 主从机tdma时隙同步校准方法及装置

Also Published As

Publication number Publication date
FR3108817A1 (fr) 2021-10-01
FR3108817B1 (fr) 2022-03-04
EP4128909A1 (fr) 2023-02-08
WO2021190963A1 (fr) 2021-09-30
US20230060643A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
US7283000B2 (en) Auto-adjusting high accuracy oscillator
CN105549379A (zh) 一种基于高精度时间基准触发的同步测量装置及方法
CN110149562B (zh) 光纤单信道时间频率高精度传递中间节点装置
CN108881718B (zh) 多组tdi cmos成像系统的同步控制方法
US9031182B2 (en) Method and circuit for clock recovery of a data stream description
CN1842070B (zh) 具有多级的定时恢复电路
CN101212213B (zh) 模拟-数字变换装置以及ic芯片
CN115176509A (zh) 根据tdma协议在主设备与至少一个从设备之间进行通信的方法
JPS6194429A (ja) 位相同期回路
CN114868337A (zh) 用于同步两个系统的方法和装置
US4974234A (en) Method of and circuit for the measurement of jitter modulation of zero-related digital signals
JPH01103041A (ja) パルス位置変調信号の語クロツクの導出方法及び回路装置
US8068559B1 (en) Pulse width modulation (PWM) clock and data receiver and method for recovering information from received data signals
JP2000349745A (ja) クロック再生システム及び方法
CN112019215B (zh) 一种脉宽调制单分发式多通道adc同步方法
Rapuano et al. Synchronization of earth stations to satellite-switched sequences
CN106054589B (zh) 一种导航卫星星间链路设备自适应精准时间建立方法
JP3318179B2 (ja) データ受信装置
JP3602487B2 (ja) 周波数シフトキーイング復調器
CN118266231A (zh) 用于同步无线远程数据传输系统的方法及相关设备
JP2010212763A (ja) データ再生装置
JP2011155360A (ja) 同期信号生成装置、同期信号生成方法
JP2671371B2 (ja) 位相比較器
CN115694492A (zh) 一种基于fpga的ad芯片同步校正方法及装置
IL303375A (en) Circuit and method for reducing deviation of time stamps

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination