CN112019215B - 一种脉宽调制单分发式多通道adc同步方法 - Google Patents

一种脉宽调制单分发式多通道adc同步方法 Download PDF

Info

Publication number
CN112019215B
CN112019215B CN202010943861.9A CN202010943861A CN112019215B CN 112019215 B CN112019215 B CN 112019215B CN 202010943861 A CN202010943861 A CN 202010943861A CN 112019215 B CN112019215 B CN 112019215B
Authority
CN
China
Prior art keywords
clock
signal
pulse width
synchronous
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN202010943861.9A
Other languages
English (en)
Other versions
CN112019215A (zh
Inventor
吴琼之
南方
孙林
马志峰
邓小英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Technology BIT
Original Assignee
Beijing Institute of Technology BIT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Technology BIT filed Critical Beijing Institute of Technology BIT
Priority to CN202010943861.9A priority Critical patent/CN112019215B/zh
Publication of CN112019215A publication Critical patent/CN112019215A/zh
Application granted granted Critical
Publication of CN112019215B publication Critical patent/CN112019215B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明涉及一种脉宽调制单分发式多通道ADC同步方法，属于信号采集与处理技术领域。包括：1产生时钟信号A及同步信号A；且同步信号A为周期的或单次的脉冲；2将时钟信号A及同步信号A输入脉宽调制单元；3调整时钟脉冲宽度，使得时钟形成为含有同步信息的脉宽调制信号；4将时钟信号B分发到各时钟同步接收模块；5时钟信号B进入脉宽检测单元检测出时钟脉宽变化，输出脉宽指示信号给脉冲产生单元；脉冲产生单元收到脉宽指示信号后输出同步信号B；6时钟同步接收模块输出的时钟信号B和同步信号B驱动ADC电路，ADC开始采集。该方法信号拓扑结构简单、成本低、校准难度低、可靠性高且扩展能力好。

Description

一种脉宽调制单分发式多通道ADC同步方法
技术领域
本发明涉及一种多通道ADC同步方法，尤其涉及一种脉宽调制单分发式多通道ADC同步方法，属于信号采集与信号处理技术领域。
背景技术
多通道ADC(模数转换器)同步采集是相控阵雷达、MIMO雷达、智能天线等领域的关键技术之一。同步采集是要让多个ADC以相同的节拍和相同的起点时刻同步地采集数据。
我们称供给ADC控制其采样节拍的数字信号为采样时钟，简称时钟。多数ADC会在采样时钟的每个上升沿进行一次采样。我们称标志采样起点的数字信号为同步脉冲。一般同步信号是一个跳变或脉冲信号，其跳变沿与采样时钟沿具有比较固定的前后关系。例如，同步信号前沿略早于时钟沿，则可以定义跳变沿之后的第一个时钟沿就是采样序列的起点。
为了能让多个具有采样时钟输入端和同步信号输入端的ADC电路能够同步工作，就需要一个时钟和同步信号产生和分发电路。由一个时钟振荡器产生采样时钟，同时由一个脉冲产生装置产生同步信号，时钟和同步信号再分别由一驱多的驱动电路分发到各个ADC。这种电路被称作ADC的同步电路。这里，我们称采样时钟和同步信号分别分发到各个ADC的方式为双分发模式。
与多路ADC同步相关的专利文献，其原理核心，基本都采用了上述双分发模式。
现有ADC同步方法采用双分发模式。有的双分发方式为：其在时钟分发路径上加入信号幅度放大电路并在同步信号分发路径上加入可调延迟电路，以期能够更加精确的调整时钟和同步信号到达各个ADC(或DAC)的时刻。
还有的双分发方式为：ADC同步采集系统遵循JESD204B标准，分发到各个ADC的同步信号在标准中被称作SYSREF(系统参考)。
还有文献所述的双分发模式，其特点是：1.每个雷达芯片(可以是ADC)附带有自己独立的锁相环(PLL)电路，可基于分发来的参考时钟自己产生所需的采样频率；2.同步信号由一个主芯片产生，分发到其它芯片；3.同步信号不是数字电平信号而是模拟斜坡信号，以利于各路雷达芯片精确调整延迟量。
当系统规模较大或者多路ADC互相所处距离较远时，同步电路需要用较长的传输介质(电缆或光缆)把时钟信号和同步信号传递到各个ADC采集电路。此时，双分发结构有如下缺陷：
1.结构复杂，成本高。N路ADC需要2N路传输通道。以电缆传输为例，传输时钟和同步信号，需要阻抗精确、抗干扰、电长度可控的高质量电缆。当系统尺度较大时，甚至有“电缆比芯片贵”。
2.系统校准困难。为了能达到理想的同步采集效果，不但需要校准各路时钟的传输延迟，同时还需要校准各路同步信号的延迟，确保同步信号经过长距离传输后仍然对准原先的时钟沿，否则容易出现采样起点“跳周期”问题，导致同步失败。
本发明的目的是致力于解决双分发结构的上述缺陷，提出脉宽调制单分发式多通道ADC同步电路。
发明内容
本发明的目的在于为了解决大尺度多路ADC采集系统中采用传统双分发结构存在的结构复杂、成本高以及校准困难的技术缺陷，提出了一种脉宽调制单分发式多通道ADC同步方法。
为了达到上述目的，采取如下技术方案：
所述脉宽调制单分发式多路ADC同步方法依托的同步系统，包含时钟同步发送模块和时钟同步接收模块，且每个系统包含一个时钟同步发送模块和多个时钟同步接收模块；
其中，时钟同步发送模块位于系统中心，功能是向所有时钟同步接收模块发送时钟同步信号；
时钟同步接收模块与ADC电路一一配套，功能是接收时钟同步信号；所述时钟同步发送模块到每个时钟同步接收模块，只使用一个传输通道完成时钟和同步功能；
时钟同步发送模块中包含脉宽调制单元和信号分发单元；
时钟同步接收模块包含脉宽检测单元和脉冲产生单元；
所述脉宽调制单分发式多路ADC同步系统中各单元的信号连接关系为：
时钟产生单元生成时钟信号A和同步信号A接入脉宽调制单元；脉宽调制单元输出脉宽调制后的时钟，即时钟信号B，连接到信号分发单元；信号分发单元对外输出多路时钟信号B；时钟信号B接入脉宽检测单元和脉冲产生单元，同时直接再输出；脉宽检测单元连接到脉冲产生单元；脉冲产生单元输出同步信号B。
所述多通道ADC同步方法，包括如下步骤：
步骤1：时钟产生单元产生时钟信号A和同步信号A；
其中，同步信号A为周期的或单次的脉冲，取决于具体系统工作方式；
步骤2：时钟信号A以及同步信号A输入脉宽调制单元；
步骤3：脉宽调制单元接收时钟信号A和同步脉信号A，调整同步脉冲对应位置的时钟脉冲宽度，使得时钟形成为含有同步信息的脉宽调制信号；
步骤4：信号分发单元将时钟信号分B发到各个时钟同步接收模块；
步骤5：时钟信号B进入时钟同步接收模块，进入脉宽检测单元和脉冲产生单元，输出驱动ADC采样的同步信号B；
其中，脉宽检测单元检测出时钟脉宽的变化，输出一个脉宽指示信号给脉冲产生单元；脉冲产生单元收到脉宽指示信号后输出一个脉冲，即为同步信号B；
步骤6：时钟同步接收模块输出的时钟信号B和同步信号B驱动ADC电路，ADC开始采集。
有益效果
所述脉宽调制单分发式多路ADC同步方法及依托的系统，与现有的双分发式同步电路相比，具有如下有益效果：
1.信号拓扑结构简单；
2.成本低；
3.系统校准难度低；
4.可靠性高；
5.扩展能力好。
附图说明
图1是本发明一种脉宽调制单分发式多通道ADC同步方法中ADC时钟信号和同步信号的时序关系示例；
图2是传统双分发式多通道ADC同步方法的系统结构图；
图3是本发明脉宽调制单分发式多通道ADC同步方法及实施例的系统结构图；
图4是本发明脉宽调制单分发式多通道ADC同步方法的实施例2中的脉宽调制单元结构框图；
图5是本发明脉宽调制单分发式多通道ADC同步方法的实施例2中的脉宽检测单元结构框图；
图6是本发明脉宽调制单分发式多通道ADC同步方法的实施例2中的脉冲产生单元结构框图；
图7是本发明脉宽调制单分发式多通道ADC同步方法及实施例2中各个关键信号的波形示例图。
具体实施方式
下面结合附图和实施例对本发明一种脉宽调制单分发式多通道ADC同步方法做进一步说明和详细描述。
实施例1
本实施例详细阐述了本发明的每一个有益效果，具体实施时的情况。
所述方法依托的系统具体实施时，具有信号拓扑结构简单的优势；对于普通双分发式同步电路，如果是N路ADC，需要传递2N个信号：即N个时钟和N个同步；而本发明所述方法只需要传递N个信号，系统规模越大，此优势越明显。
所述方法依托的系统，具体实施时：虽然时钟同步脉宽调制和同步恢复带来更多电路，但是当系统物理尺寸很大时，所节约的传输介质成本更多；其中，对于电传输而言，传输介质指驱动器、电缆、均衡器、放大器；对于光传输是光电转换器和光缆；
所述方法依托系统的校准难度低；其中，系统校准是指通过加延迟、加数据处理等各种手段抵消各路ADC采样时刻的偏差。普通双分发式同步电路不但要校准各个时钟到达各个ADC的传输延迟，还需要校准每一对时钟和同步信号之间的传输延迟，以防接收到的同步信号与时钟前后沿关系失配；当电缆较长而时钟频率又较高时，很容易发生失配。本发明所依托系统的时钟和同步融合为单一信号传递，不会发生失配问题，只需要校准N个信号的传输延迟即可，实施难度大大降低。
所述方法依托系统具体实施时，可靠性高。普通双分发式同步电路的同步脉冲经过远距离传递后，如遇干扰产生畸变则导致同步操作失败，这种情况导致采集信号的多通道一致性被破坏。很多系统中，被采样信号是随机的，其正确性以正确的同步为前提，所以此类事故很难被发现。本发明的同步信号采用脉宽调制传输，如果在脉宽检测单元中加入脉宽上限和下限判断，则能具有一定的故障检测能力。
所述方法依托系统具体实施时，扩展能力好。某些采集系统需要的同步信号可能有多个，例如扫描工作的雷达系统，会需要一个脉冲重复同步信号和一个波位同步信号。此时传统的双分发结构将变成三分发甚至多分发，成本和复杂度急剧上升。本发明可以依靠不同的脉宽分不同类型的同步信号，实现多重同步功能，同时几乎不增加系统成本和复杂度。
实施例2
本实施例详细阐述了本发明进一步细化设计了一种脉宽调制单元、脉宽检测单元和脉冲产生单元情况下具体实施时的方法。
所述系统具体实施时包含多个ADC采集电路，每个ADC采集电路需要1路时钟信号和1路同步信号。时钟和同步信号的时序关系如图1所示。ADC在同步信号高电平所对应的时钟上升沿开始工作，并在后续的每个时钟上升沿采集一个数据。
系统要向多个ADC采集电路同时分发时钟和同步信号，如不采用本发明，则整个同步电路的结构如图2所示。从图2中可以看出，系统具有两套分发通道，一套分发时钟信号，另一套分发同步信号。
脉宽调制单分发式多通道ADC同步方法及实施例1系统结构如图3所示。从图3中可以看出，依靠时钟同步发送模块和时钟同步接收模块配合工作，系统只需要一套时钟同步信号分发通道。原始的时钟信号(时钟信号A)和同步信号(同步信号A)在脉宽调制单元内融合为单一的脉宽调制时钟信号，即时钟信号B，并通过信号分发单元分发到各个时钟同步接收模块。时钟同步接收模块内的脉宽检测单元接收时钟信号B，在同步信号的位置给出一个脉宽标志信号。脉宽标志信号送至脉冲产生单元，产生一个覆盖一个时钟上升沿的脉冲，即同步脉冲B。时钟信号B和同步信号B一起输出作为配套ADC采集电路的采样时钟和同步信号。
脉宽调制单分发式多通道ADC同步方法的实施例1中的脉宽调制单元结构如图4所示。实施例1的脉宽调制单元中用到的数字电路组件包括：脉冲扩展器和与门。这些数字电路组件可由数字集成芯片或可编程数字逻辑器件实现。脉冲扩展器使用输入的时钟信号作为工作时钟。同步信号A同时注入脉冲扩展器。脉冲扩展器收到同步脉冲信号后开始产生固定时钟周期数(本实施例中为1个时钟周期)的宽脉冲。宽脉冲与时钟信号一起进入或门。在宽脉冲为高电平期间，或门保持输出为高电平；其余时间内或门的输出随时钟变化。或门的输出是脉宽调制后的时钟，即时钟信号B。
脉宽调制单分发式多通道ADC同步方法的实施例1中的脉宽检测单元结构如图5所示。实施例1的脉宽检测单元中用到的电路组件有：单向积分器、电压比较器。单向积分器可由集成运算放大器、晶体二极管和电阻电容构成。当单向积分器输入高电平时，其输出持续上升，呈现积分效果；当输入低电平时，其输出迅速归零。占空比为1:1的周期时钟信号输入单向积分电路会输出半周锯齿半周零的波形，如图7所示。本实施例中，含有时钟信号B在同步位置处的正脉冲更宽，相应的锯齿波上升时间更长，可升至更高的电压。电压比较器可由集成电压比较器和电阻电容构成。电压比较器输入超过阈值电压时输出为高电平，反之输出为低电平。阈值电压预设为介于高低两种锯齿电压峰值之间，使得电压比较器能在宽时钟脉冲处输出一个窄正脉冲，即脉宽指示信号。
脉宽调制单分发式多通道ADC同步方法的实施例1中的脉冲产生单元结构如图6所示。实施例1的脉冲产生单元由两个触发器构成。触发器1具有一个异步置位端和一个同步复位端。触发器2是一个D触发器。时钟信号B驱动这两个触发器的时钟端口。脉宽指示信号驱动触发器1的异步置位端。触发器1的输出驱动触发器2的输入端(D端)，同时反馈驱动触发器1的同步复位端。触发器2的输出端(Q端)输出同步脉冲。当脉宽指示信号为高时，触发器1立即被置位，至下一个时钟上升沿后又被同步复位，形成覆盖一个时钟上升沿的正脉冲。触发器2将此正脉冲再延迟一个时钟周期，形成同步脉冲输出。
脉宽调制单分发式多通道ADC同步方法和实施例1中的各个关键信号波形如图7所示。系统时钟为一个连续的时钟信号，代表分发到各路ADC之前的采样时钟。同步信号A为一个正脉冲，其前后沿覆盖一个时钟信号A的上升沿，表示系统同步操作的开始时刻。宽脉冲是实施例1的脉冲调制单元内脉冲扩展器的输出。时钟信号B是脉宽调制单元的输出信号，是内嵌了同步宽脉冲的时钟信号。该信号在同步宽脉冲之外都是连续的1:1占空比时钟波形。积分器输出波形是正半周锯齿负半轴归零的波形。在同步宽脉冲处，由于时钟高电平时间较长，对应的积分器输出锯齿波形上升时间更长。此时锯齿波的最高电压超过电压比较器的电压阈值。脉宽指示信号是电压比较器输出的窄脉冲，表示当前检测到一个宽脉冲。触发器1输出的是一个由脉宽指示信号到下一个时钟上升沿之后的单周期脉冲。触发器2的输出是ADC同步信号，即同步信号B，是触发器1输出延迟一个周期后的波形。该脉冲高电平对应的ADC时钟上升沿就是ADC同步操作的时刻。从图7中可以看出，同步信号B比同步信号A延迟了若干个时钟周期(本实施例为3个)，这是一个固定偏差，仍然可以保证各路ADC的同步关系。同时，时钟信号A作为ADC采样时钟，在同步信号之前会有短暂的停顿(即宽脉冲的位置)，这段时间内ADC采样数据会缺失，但此时间段很短，而且位于ADC同步信号之前，其影响可以被忽略。
以上所述为本发明的较佳实施例而已，本发明不应该局限于该实施例和附图所公开的内容。凡是不脱离本发明所公开的精神下完成的等效或修改，都落入本发明保护的范围。

Claims (3)

1.一种脉宽调制单分发式多通道ADC同步方法，其特征在于：依托的脉宽调制单分发式多通道ADC同步系统，包含时钟同步发送模块、时钟同步接收模块和时钟产生单元，且每个系统包含一个时钟同步发送模块和多个时钟同步接收模块；
其中，时钟同步发送模块位于系统中心，功能是向所有时钟同步接收模块发送时钟同步信号；
时钟同步接收模块与ADC电路一一配套，功能是接收时钟同步信号；所述时钟同步发送模块到每个时钟同步接收模块，只使用一个传输通道完成时钟和同步功能；
时钟同步发送模块中包含脉宽调制单元和信号分发单元；
时钟同步接收模块包含脉宽检测单元和脉冲产生单元；
所述脉宽调制单分发式多通道ADC同步系统中各单元的信号连接关系为：
时钟产生单元生成时钟信号A和同步信号A接入脉宽调制单元；脉宽调制单元输出脉宽调制后的时钟，即时钟信号B，连接到信号分发单元；信号分发单元对外输出多路时钟信号B；时钟信号B接入脉宽检测单元和脉冲产生单元，同时直接再输出；脉宽检测单元连接到脉冲产生单元；脉冲产生单元输出同步信号B；
所述多通道ADC同步方法，包括如下步骤：
步骤1：时钟产生单元产生时钟信号A和同步信号A；
步骤2：时钟信号A以及同步信号A输入脉宽调制单元；
步骤3：脉宽调制单元接收时钟信号A和同步脉信号A，调整同步脉冲对应位置的时钟脉冲宽度，使得时钟形成为含有同步信息的脉宽调制信号；
步骤4：信号分发单元将时钟信号B分发到各个时钟同步接收模块；
步骤5：时钟信号B进入时钟同步接收模块，进入脉宽检测单元和脉冲产生单元，输出驱动ADC采样的同步信号B；
步骤6：时钟同步接收模块输出的时钟信号B和同步信号B驱动ADC电路，ADC开始采集。
2.如权利要求1所述的一种脉宽调制单分发式多通道ADC同步方法，其特征在于：步骤1中，同步信号A为周期的或单次的脉冲，取决于具体系统工作方式。
3.如权利要求1所述的一种脉宽调制单分发式多通道ADC同步方法，其特征在于：步骤5中脉宽检测单元检测出时钟脉宽的变化，输出一个脉宽指示信号给脉冲产生单元；脉冲产生单元收到脉宽指示信号后输出一个脉冲，即为同步信号B。
CN202010943861.9A 2020-09-09 2020-09-09 一种脉宽调制单分发式多通道adc同步方法 Expired - Fee Related CN112019215B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010943861.9A CN112019215B (zh) 2020-09-09 2020-09-09 一种脉宽调制单分发式多通道adc同步方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010943861.9A CN112019215B (zh) 2020-09-09 2020-09-09 一种脉宽调制单分发式多通道adc同步方法

Publications (2)

Publication Number Publication Date
CN112019215A CN112019215A (zh) 2020-12-01
CN112019215B true CN112019215B (zh) 2022-10-28

Family

ID=73521727

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010943861.9A Expired - Fee Related CN112019215B (zh) 2020-09-09 2020-09-09 一种脉宽调制单分发式多通道adc同步方法

Country Status (1)

Country Link
CN (1) CN112019215B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118074801B (zh) * 2024-04-25 2024-07-05 珠海电科星拓科技有限公司 Los检测电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005081449A1 (en) * 2004-02-02 2005-09-01 Thomson Licensing S.A. Analog to digital converter clock synchronizer
US7376182B2 (en) * 2004-08-23 2008-05-20 Microchip Technology Incorporated Digital processor with pulse width modulation module having dynamically adjustable phase offset capability, high speed operation and simultaneous update of multiple pulse width modulation duty cycle registers
CN201387609Y (zh) * 2009-04-17 2010-01-20 中国地震局地震研究所 定位和时钟同步式多通道数据采集装置
EP3614811B1 (en) * 2018-08-23 2024-04-17 Tridonic GmbH & Co. KG Led current source with pwm operation and synchronized adc sampling
CN110445573B (zh) * 2019-08-20 2020-09-25 广州粒子微电子有限公司 NB-IoT终端验证平台及其时钟同步方法

Also Published As

Publication number Publication date
CN112019215A (zh) 2020-12-01

Similar Documents

Publication Publication Date Title
EP3217556B1 (en) Synchronization of outputs from multiple digital-to-analog converters
US7920601B2 (en) Vehicular communications system having improved serial communication
JP5174493B2 (ja) 半導体集積回路装置及びアイ開口マージン評価方法
US10547437B2 (en) Synchronization signal transmitting device, method thereof and power electronic apparatus having the device
US8094766B2 (en) Tracker circuit and method for automated test equipment systems
CN112260890B (zh) 数字阵列时延测量方法
US8149973B2 (en) Clock recovery circuit
US11902015B2 (en) Multi-channel signal synchronization system, circuit, and method
CN109597350B (zh) 一种基于fpga的微波开关脉冲调制控制装置
US20050135465A1 (en) Device with improved serial communication
US8169347B2 (en) Parallel-to-serial converter and parallel data output device
CN112019215B (zh) 一种脉宽调制单分发式多通道adc同步方法
US6573761B1 (en) Timebase for sampling an applied signal having a synchronous trigger
CN108449086B (zh) 多通道高速串行总线发送端并行端口同步方法及电路
JPWO2003045003A1 (ja) 位相調整装置及び半導体試験装置
WO2021136745A1 (en) Fast digital isolator
KR100932252B1 (ko) 광수신 장치, 시험 장치, 광수신 방법, 시험 방법, 테스트모듈, 및 반도체 칩
US8750430B2 (en) Data receiver circuit
WO2023193406A1 (zh) 探头、示波器及数字信号测试系统
US20240230719A9 (en) Electrical signal sampling device
US20060161370A1 (en) Pulse stretching architecture for phase alignment for high speed data acquisition
CN112054796B (zh) 一种编码单分发式多通道adc同步方法
US20060088137A1 (en) Multi-frequency clock stretching systems
CN110161916B (zh) 一种多板卡采样同步方法
Stackler et al. A novel method to synchronize high-speed data converters

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20221028