CN115172470A - 带反向放大作用的吸收二极管器件结构及制造方法 - Google Patents
带反向放大作用的吸收二极管器件结构及制造方法 Download PDFInfo
- Publication number
- CN115172470A CN115172470A CN202210697050.4A CN202210697050A CN115172470A CN 115172470 A CN115172470 A CN 115172470A CN 202210697050 A CN202210697050 A CN 202210697050A CN 115172470 A CN115172470 A CN 115172470A
- Authority
- CN
- China
- Prior art keywords
- region
- window
- doped region
- type doped
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010521 absorption reaction Methods 0.000 title claims abstract description 21
- 230000003321 amplification Effects 0.000 title claims abstract description 19
- 238000003199 nucleic acid amplification method Methods 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 230000000694 effects Effects 0.000 claims abstract description 9
- 230000003647 oxidation Effects 0.000 claims description 24
- 238000007254 oxidation reaction Methods 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 23
- 229910000679 solder Inorganic materials 0.000 claims description 22
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 21
- 229910052698 phosphorus Inorganic materials 0.000 claims description 21
- 239000011574 phosphorus Substances 0.000 claims description 21
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 238000009792 diffusion process Methods 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 13
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 12
- 229910052709 silver Inorganic materials 0.000 claims description 12
- 239000004332 silver Substances 0.000 claims description 12
- 239000013078 crystal Substances 0.000 claims description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 239000002131 composite material Substances 0.000 claims description 9
- 238000000227 grinding Methods 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000004806 packaging method and process Methods 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 4
- 229910000878 H alloy Inorganic materials 0.000 claims description 3
- -1 aluminum-nickel-silver structure Chemical group 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 claims description 3
- 230000007797 corrosion Effects 0.000 claims description 3
- 238000007599 discharging Methods 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 2
- 230000003044 adaptive effect Effects 0.000 abstract description 2
- 238000013461 design Methods 0.000 description 15
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000013016 damping Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了带反向放大作用的吸收二极管器件结构及制造方法。带反向放大作用的吸收二极管器件结构，包括重型掺磷衬底，重型掺磷衬底上方设有高阻区，高阻区的中间靠近外部区域开环形槽，环形槽作为形成结终端延伸区的终端区窗口；高阻区还开设有窄环形窗口，终端区窗口的内侧与窄环形窗口相邻设置；窄环形窗口填充有P形填充层；高阻区的正中间开设有P形掺杂区窗口，P形掺杂区窗口形成P型掺杂区；窄环形窗口与P型掺杂区存有间隙；P型掺杂区的内部以及高阻区的边缘开设N形掺杂区窗口，形成有源区N+型掺杂区和终端保护区；还包括短接P型掺杂区与N+型掺杂区的上层金属层，上层金属层覆盖在高阻区的上方。提高了芯片适应能力。
Description
技术领域
本发明涉及半导体器件领域，具体涉及二极管及制造方法。
背景技术
随着消费电子市场的成熟，手机等大屏消费电子普及后，用户对充电的效率要求越来越高，提高充电的效率有效手段是降低功率开关管的击穿电压，充分利用功率管的性能，降低功率管的电压后需要在电路上匹配RCD电路，以对功率管提供保护效果，抑制变压器的漏感产生的尖锋电压。
如何简化RCD电路、提高电路可靠性、降低电路成本是二极管设计中迫切需要的。
发明内容
本发明的目的是为了在不增加成本的基础上，提供一种带反向放大作用的吸收二极管器件结构及制造方法，获得一种高可靠、适应能力强、低成本的保护器件。
本发明的技术方案是：带反向放大作用的吸收二极管器件结构，包括重型掺磷衬底，所述重型掺磷衬底上方设有高阻区，其特征在于，所述高阻区的中间靠近外部区域开环形槽，环形槽作为形成结终端延伸区的终端区窗口；
所述高阻区还开设有窄环形窗口，所述终端区窗口的内侧与所述窄环形窗口相邻设置，所述窄环形窗口的宽度小于终端区窗口的宽度，所述窄环形窗口的宽度在15-25微米；
所述环形槽以及所述窄环形窗口填充有P形填充层；
所述高阻区的正中间开设有P形掺杂区窗口，所述P形掺杂区窗口形成P型掺杂区；
所述窄环形窗口与所述P型掺杂区存有间隙，以所述间隙作为焊料溢料区；
所述P型掺杂区的内部以及高阻区的边缘开设N形掺杂区窗口，所述P型掺杂区的内部的N形掺杂区窗口内形成有源区N+型掺杂区，高阻区的边缘的N形掺杂区窗口内形成终端保护区；
还包括短接P型掺杂区与N+型掺杂区的上层金属层，所述上层金属层覆盖在所述高阻区的上方；
还包括位于高阻区的上方的氧化层，所述氧化层覆盖在所述终端区窗口以及所述窄环形窗口的上方；
还包括覆盖在重型掺磷衬底的下层金属层。
进一步优选的，所述氧化层包括从下至上设置的高氢氧化的氧化层、磷杂质淀积形成的PSG层。
进一步优选的，所述焊料溢料区的综合宽度为45-60微米。
进一步优选地，所述终端区窗口宽度为45-95微米，终端保护区的宽度为80-120微米。
进一步优选的，所述P型掺杂区的结深在10-16微米；
所述有源区N+型掺杂区的宽度为60-130微米，结深在6-8微米。
进一步优选的，所述下层金属层包括从下至上依次设置的钛层、镍层以及银层；
所述上层金属层包括从下至上依次设置的铝层、镍层以及银层。
所述带反向放大作用的吸收二极管器件结构的制造方法，其特点在于，其包括以下步骤：
步骤一、采用电阻率40-60欧姆每厘米的N型硅磁场直拉单晶片，单晶片采用的晶向为<111>，在高温炉管内，以1200℃的温度用液态POCL3源对单晶片进行重掺杂磷，重掺杂要求的表面薄层方块电阻不超过0.5欧姆每方块，重掺完成后，对重掺杂的硅片进行清洗，清洗后在高温炉管内进行高温扩散，扩散温度要求为1286±2℃，扩散的深度在160-240微米之间，形成重型掺磷衬底；
利用磨片机对扩散后的硅片进行磨片，将一面重掺扩散的衬底磨去，漏出40-60欧姆每厘米的高阻区。
步骤二、利用炉管在高阻区表面生长13000±1000埃的氧化层，采用负性光刻胶的工艺形成结终端延伸区的终端区窗口，终端区窗口呈环形结构，将剂量1E13～1.2E14的硼原子注入到终端区窗口内后，再次用炉管低温高氢氧化的方式在终端区窗口内生长1.1±0.1微米的氧化层；
步骤三、在终端区窗口的内环边缘，同样采用负性光刻胶工艺形成窄环形窗口5，窄环形窗口的宽度在15-25微米，保证终端区窗口的窗口与窄环形窗口的窗口是重合的，同时在芯片中间区域形成待掺杂的P型掺杂区窗口，P型掺杂区窗口边缘距离窄环形窗口的距离为36-60微米；P型掺杂区窗口和窄环形窗口之间的区域为焊料溢料区，用于提高封装成品率；
随后对P型掺杂区窗口和窄环形窗口进行干氧氧化，在P型掺杂区窗口和窄环形窗口的上部形成800-1100埃厚度的薄层氧化层，作为注入阻挡层；利用离子注入的工艺向P型掺杂区窗口和窄环形窗口内注入剂量为2E14-5E14的硼杂质；注入后再利用炉管先对硼杂质进行再分布，再分布后的结深在10-16微米，形成位于P型掺杂区窗口内的P型掺杂区以及位于窄环形窗口的P形填充层；
再分布完成后不出炉直接在P型掺杂区窗口和窄环形窗口的上部形成13000±1000埃的氧化层；
步骤四、在P型掺杂区内部和芯片的边缘的划片区域用负性光刻胶的工艺开出N形掺杂区窗口，P型掺杂区内部的N形掺杂区窗口为等间距的，N形掺杂区窗口大小在60-130微米之间，以便控制P型区的电阻宽度，在N形掺杂区窗口内注入方块电阻为5-7欧姆每方块的磷杂质，在P型掺杂区形成有源区N+型掺杂区，芯片的边缘的划片区域形成终端保护区；
随后用高温氧化的方式生长10000±1000埃的氧化层，再升高温度到1180℃进行磷杂质的再扩散，再扩散后的结深在6-8微米，再次通过结深磷杂质结深来控制P型掺杂区的电阻厚度；
步骤五、采用光刻的方式在P型掺杂区内部以及N+型掺杂区形成引线用的接触孔；
采用蒸发工艺在芯片的上部形成铝镍银结构的复合型薄膜；
采用光刻和湿法腐蚀方式去除焊料溢料区部分的多余的复合型薄膜，保留下来的复合型薄膜保证P型掺杂区和N+型掺杂区形成良好的短路，作为二极管的阳极；
步骤六、采用350℃氢气合金的工艺，一方面保证铝硅之间形成良好的欧姆接触，另一方面保证银层不变色；
步骤七、对芯片的背面进行减薄，减薄后对芯片进行硅腐蚀，在背面的新鲜硅面上淀积钛层、镍层以及银层。
进一步优选的，步骤二中，硼原子注入能量是60±20Kev；
低温高氢氧化的方式中，氧化温度为880-930℃，氧化时间为300-600min。
步骤三，硼杂质注入能量是60±20Kev；
干氧氧化的温度为990-1010℃，干氧的恒温时间为16-70min。
步骤四，磷杂质注入能量是60±20Kev；
高温氧化的方式，温度为1080-1120℃，时间为150-300min。
步骤四中，采用1-3L的氮气携带液态的磷源到炉管内，采用940-1050的恒定温度，时间在15-80min的工艺，在N形掺杂区窗口内掺入方块电阻为5-7欧姆每方块的磷杂质。
进一步优选的，所述高阻区厚度为60-95微米。符合产品的击穿要求。
本发明的积极进步效果在于：
1)在芯片上创造的设计了焊料溢料区，焊料溢料区结构的设计，满足了芯片在采用SMA封装过程中，即使有部分焊料溢出阳极之外，也不会对芯片的参数产生影响，提高了芯片适应能力，也在另一方面提高了芯片的极限参数典型值，同时为芯片减少钝化设计提供了支撑，避免了芯片因终端距离偏小而产生的测试打火而需要的增加钝化层。
2)本发明在芯片设计了特殊要求的匹配焊料溢料区结构纵向设计的N+掺杂设计和版图设计，以调节阻尼二极管的寄生效应。
3)选用了三极管的基区(P型掺杂区)和发射区(有源区N+型掺杂区)短路结构设计作为芯片的阳极，利用三极管的寄生效应，来实现RCD电路上减少元器件的目的，提高电路可靠性，降低电路成本。
附图说明
图1为本发明具体实施例1的一种半剖面结构示意图；
图2为本发明具体实施例1尖锋电压图；
图3为传统的尖锋电压图；
图4为本发明焊料溢出情况下的显微镜图。
其中：1为衬底，2为下层金属层，3为高阻区，4为P型掺杂区，5为窄环形窗口，6为环形槽，7为N形掺杂区窗口，8为氧化层，9为上层金属层。
具体实施方式
下面结合附图对本发明做进一步的说明。
参见图1，具体实施例1，带反向放大作用的吸收二极管器件结构，包括重型掺磷衬底1，重型掺磷衬底1上方设有高阻区3。高阻区的电阻率40-60欧姆每厘米。所述高阻区3厚度为60-95微米。
高阻区3的中间靠近外部区域开环形槽6，环形槽6作为形成结终端延伸区的终端区窗口；高阻区3还开设有窄环形窗口5，终端区窗口的内侧与窄环形窗口5相邻设置，窄环形窗口5的宽度小于终端区窗口的宽度。窄环形窗口5的深度大于终端区窗口的深度。窄环形窗口5的宽度在15-25微米；窄环形窗口5填充有P形填充层；高阻区3的正中间开设有P形掺杂区窗口，P形掺杂区窗口形成P型掺杂区4；窄环形窗口5与P型掺杂区4存有间隙，以间隙作为焊料溢料区；P型掺杂区4的内部以及高阻区3的边缘开设N形掺杂区窗口7，P型掺杂区4的内部的N形掺杂区窗口7内形成有源区N+型掺杂区，高阻区3的边缘的N形掺杂区窗口7内形成终端保护区；
还包括短接P型掺杂区4与有源区N+型掺杂区的上层金属层9，上层金属层9覆盖在高阻区3的上方。上层金属层包括从下至上依次设置的铝层、镍层以及银层。上金属层的边缘延伸至终端保护区。
还包括位于高阻区3的上方的氧化层8，氧化层8覆盖在终端区窗口以及窄环形窗口5的上方。氧化层的外侧局部覆盖终端保护区，氧化层的内侧局部覆盖P型掺杂区的外侧。上层金属层的外侧覆盖氧化层的内侧。
还包括覆盖在重型掺磷衬底1的下层金属层2。下层金属层2包括从下至上依次设置的钛层、镍层以及银层；
氧化层包括从下至上设置的高氢氧化的氧化层、磷杂质淀积形成的PSG层。
焊料溢料区的综合宽度为45-60微米。
终端区窗口宽度为45-95微米，终端保护区的宽度为80-120微米。
P型掺杂区4的结深在10-16微米；
有源区N+型掺杂区的宽度为60-130微米，结深在6-8微米。
所述带反向放大作用的吸收二极管器件结构的制造方法，其特点在于，其包括以下步骤：
步骤一、采用电阻率40-60欧姆每厘米的N型硅磁场直拉单晶片，单晶片采用的晶向为<111>，在高温炉管内，以1200℃的温度用液态POCL3源对单晶片进行重掺杂磷，重掺杂要求的表面薄层方块电阻不超过0.5欧姆每方块，重掺完成后，对重掺杂的硅片进行清洗，清洗后在高温炉管内进行高温扩散，扩散温度要求为1286±2℃，扩散的深度在160-240微米之间，形成重型掺磷衬底1；
利用磨片机对扩散后的硅片进行磨片，将一面重掺扩散的衬底1磨去，漏出40-60欧姆每厘米的高阻区3。所述高阻区3厚度为60-95微米。符合产品的击穿要求。
步骤二、利用炉管在高阻区3表面生长13000±1000埃的氧化层，采用负性光刻胶的工艺形成结终端延伸区的终端区窗口，终端区窗口呈环形结构，将注入能量40-80KeV、剂量1E13～1.2E14的硼原子注入到终端区窗口内后，再次用炉管低温高氢氧化的方式，氧化温度为880-930℃，氧化时间为300-600min，在终端区窗口内生长1.1±0.1微米的氧化层；
步骤三、在终端区窗口的内环边缘，同样采用负性光刻胶工艺形成窄环形窗口5，窄环形窗口5的宽度在15-25微米，保证终端区窗口的窗口与窄环形窗口5的窗口是重合的，同时在芯片中间区域形成待掺杂的P型掺杂区窗口，P型掺杂区窗口边缘距离窄环形窗口5的距离为36-60微米；P型掺杂区窗口和窄环形窗口5之间的区域为焊料溢料区，用于提高封装成品率；
随后对P型掺杂区窗口和窄环形窗口5进行干氧氧化，干氧的温度为990-1010℃，干氧的恒温时间为16-70min；
在P型掺杂区窗口和窄环形窗口5的上部形成800-1100埃厚度的薄层氧化层，作为注入阻挡层；利用离子注入的工艺向P型掺杂区窗口和窄环形窗口5内注入能量为40-80KeV、剂量为2E14-5E14的硼杂质；注入后再利用炉管先对硼杂质进行再分布，再分布后的结深在10-16微米，形成位于P型掺杂区窗口内的P型掺杂区4以及位于窄环形窗口5的P形填充层；
再分布完成后不出炉直接在P型掺杂区窗口和窄环形窗口5的上部形成13000±1000埃的氧化层；
步骤四、在P型掺杂区4内部和芯片的边缘的划片区域用负性光刻胶的工艺开出N形掺杂区窗口7，P型掺杂区4内部的N形掺杂区窗口7为等间距的，N形掺杂区窗口7大小在60-130微米之间，以便控制P型区的电阻宽度，在内采用1-3L的氮气携带液态的磷源到炉管内，采用940-1050的恒定温度，时间在15-80min的工艺，在N形掺杂区窗口7内掺入方块电阻为5-7欧姆每方块的磷杂质，在P型掺杂区4形成有源区N+型掺杂区，芯片的边缘的划片区域形成终端保护区；
随后用高温氧化的方式，温度为1080-1120℃，时间为150-300min，生长10000±1000埃的氧化层，再升高温度到1180℃进行磷杂质的再扩散，再扩散后的结深在6-8微米，再次通过结深磷杂质结深来控制P型掺杂区4的电阻厚度；
步骤五、采用光刻的方式在P型掺杂区4内部以及N+型掺杂区形成引线用的接触孔；
采用蒸发工艺在芯片的上部形成铝镍银结构的复合型薄膜；
采用光刻和湿法腐蚀方式去除焊料溢料区部分的多余的复合型薄膜，保留下来的复合型薄膜保证P型掺杂区4和N+型掺杂区形成良好的短路，作为二极管的阳极；
步骤六、采用350℃氢气合金的工艺，一方面保证铝硅之间形成良好的欧姆接触，另一方面保证银层不变色；
步骤七、对芯片的背面进行减薄，减薄后对芯片进行硅腐蚀，在背面的新鲜硅面上淀积钛层、镍层以及银层。
对发明后的成品进行了整机验证，整机应用的时功率管的尖锋电压图，参见图2。功率管上尖锋电压452V，达到了预期。
传统的二极管部件进行了整机验证，整机应用的时功率管的尖锋电压图，参见图3。功率管上尖锋电压730V。
本发明的积极进步效果在于：
1)设计了焊料溢料区，焊料溢料区结构的设计，满足了芯片在采用SMA封装过程中，即使有部分焊料溢出阳极之外，焊料溢出情况见图4，也不会对芯片的参数产生影响，提高了芯片适应能力，也在另一方面提高了芯片的极限参数典型值，同时为芯片减少钝化设计提供了支撑，避免了芯片因终端距离偏小而产生的测试打火而需要的增加钝化层。
2)本发明在芯片设计了特殊要求的匹配焊料溢料区结构纵向设计的N+掺杂设计和版图设计，以调节阻尼二极管的寄生效应。
3)在芯片上创造的选用了三极管的基区和发射区短路结构设计作为芯片的阳极，利用三极管的寄生效应，来实现RCD电路上减少元器件的目的，提高电路可靠性，降低电路成本。
以上仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.带反向放大作用的吸收二极管器件结构，包括重型掺磷衬底，所述重型掺磷衬底上方设有高阻区，其特征在于，所述高阻区的中间靠近外部区域开环形槽，环形槽作为形成结终端延伸区的终端区窗口；
所述高阻区还开设有窄环形窗口，所述终端区窗口的内侧与所述窄环形窗口相邻设置，所述窄环形窗口的宽度小于终端区窗口的宽度，所述窄环形窗口的宽度在15-25微米；
所述环形槽以及所述窄环形窗口填充有P形填充层；
所述高阻区的正中间开设有P形掺杂区窗口，所述P形掺杂区窗口形成P型掺杂区；
所述窄环形窗口与所述P型掺杂区存有间隙，以所述间隙作为焊料溢料区；
所述P型掺杂区的内部以及高阻区的边缘开设N形掺杂区窗口，所述P型掺杂区的内部的N形掺杂区窗口内形成有源区N+型掺杂区，高阻区的边缘的N形掺杂区窗口内形成终端保护区；
还包括短接P型掺杂区与有源区N+型掺杂区的上层金属层，所述上层金属层覆盖在所述高阻区的上方；
还包括位于高阻区的上方的氧化层，所述氧化层覆盖在所述终端区窗口以及所述窄环形窗口的上方；
还包括覆盖在重型掺磷衬底的下层金属层。
2.根据权利要求1所述的带反向放大作用的吸收二极管器件结构，其特征在于：所述焊料溢料区的宽度为45-60微米。
3.根据权利要求1所述的带反向放大作用的吸收二极管器件结构，其特征在于：所述终端区窗口宽度为45-95微米，终端保护区的宽度为80-120微米。
4.根据权利要求1所述的带反向放大作用的吸收二极管器件结构，其特征在于：所述P型掺杂区的结深在10-16微米；
所述有源区N+型掺杂区的宽度为60-130微米，结深在6-8微米。
5.根据权利要求1所述的带反向放大作用的吸收二极管器件结构，其特征在于：所述下层金属层包括从下至上依次设置的钛层、镍层以及银层；
所述上层金属层包括从下至上依次设置的铝层、镍层以及银层。
6.带反向放大作用的吸收二极管器件结构的制造方法，其特点在于，其包括以下步骤：
步骤一、采用电阻率40-60欧姆每厘米的N型硅磁场直拉单晶片，单晶片采用的晶向为<111>，在高温炉管内，以1200℃的温度用液态POCL3源对单晶片进行重掺杂磷，重掺杂要求的表面薄层方块电阻不超过0.5欧姆每方块，重掺完成后，对重掺杂的硅片进行清洗，清洗后在高温炉管内进行高温扩散，扩散温度要求为1286±2℃，扩散的深度在160-240微米之间，形成重型掺磷衬底；
利用磨片机对扩散后的硅片进行磨片，将一面重掺扩散的衬底磨去，漏出40-60欧姆每厘米的高阻区；
步骤二、利用炉管在高阻区表面生长13000±1000埃的氧化层，采用负性光刻胶的工艺形成结终端延伸区的终端区窗口，终端区窗口呈环形结构，将剂量1E13～1.2E14的硼原子注入到终端区窗口内后，再次用炉管低温高氢氧化的方式在终端区窗口内生长1.1±0.1微米的氧化层；
步骤三、在终端区窗口的内环边缘，同样采用负性光刻胶工艺形成窄环形窗口5，窄环形窗口的宽度在15-25微米，保证终端区窗口的窗口与窄环形窗口的窗口是重合的，同时在芯片中间区域形成待掺杂的P型掺杂区窗口，P型掺杂区窗口边缘距离窄环形窗口的距离为36-60微米；P型掺杂区窗口和窄环形窗口之间的区域为焊料溢料区，用于提高封装成品率；
随后对P型掺杂区窗口和窄环形窗口进行干氧氧化，在P型掺杂区窗口和窄环形窗口的上部形成800-1100埃厚度的薄层氧化层，作为注入阻挡层；利用离子注入的工艺向P型掺杂区窗口和窄环形窗口内注入剂量为2E14-5E14的硼杂质；注入后再利用炉管先对硼杂质进行再分布，再分布后的结深在10-16微米，形成位于P型掺杂区窗口内的P型掺杂区以及位于窄环形窗口的P形填充层；
再分布完成后不出炉直接在P型掺杂区窗口和窄环形窗口的上部形成13000±1000埃的氧化层；
步骤四、在P型掺杂区内部和芯片的边缘的划片区域用负性光刻胶的工艺开出N形掺杂区窗口，P型掺杂区内部的N形掺杂区窗口为等间距的，N形掺杂区窗口大小在60-130微米之间，以便控制P型区的电阻宽度，在N形掺杂区窗口内注入方块电阻为5-7欧姆每方块的磷杂质，在P型掺杂区形成有源区N+型掺杂区，芯片的边缘的划片区域形成终端保护区；
随后用高温氧化的方式生长10000±1000埃的氧化层，再升高温度到1180℃进行磷杂质的再扩散，再扩散后的结深在6-8微米，再次通过结深磷杂质结深来控制P型掺杂区的电阻厚度；
步骤五、采用光刻的方式在P型掺杂区内部以及有源区N+型掺杂区形成引线用的接触孔；
采用蒸发工艺在芯片的上部形成铝镍银结构的复合型薄膜；
采用光刻和湿法腐蚀方式去除焊料溢料区部分的多余的复合型薄膜，保留下来的复合型薄膜保证P型掺杂区和N+型掺杂区形成良好的短路，作为二极管的阳极；
步骤六、采用350℃氢气合金的工艺，一方面保证铝硅之间形成良好的欧姆接触，另一方面保证银层不变色；
步骤七、对芯片的背面进行减薄，减薄后对芯片进行硅腐蚀，在背面的新鲜硅面上淀积钛层、镍层以及银层。
7.根据权利要求6所述的带反向放大作用的吸收二极管器件结构的制造方法，其特征在于：步骤二中，硼原子注入能量是60±20Kev；
低温高氢氧化的方式中，氧化温度为880-930℃，氧化时间为300-600min。
8.根据权利要求6所述的带反向放大作用的吸收二极管器件结构的制造方法，其特征在于：步骤三，硼杂质注入能量是60±20Kev；
干氧氧化的温度为990-1010℃，干氧的恒温时间为16-70min。
9.根据权利要求6所述的带反向放大作用的吸收二极管器件结构的制造方法，其特征在于：步骤四，磷杂质注入能量是60±20Kev；
高温氧化的方式，温度为1080-1120℃，时间为150-300min。
10.根据权利要求6所述的带反向放大作用的吸收二极管器件结构的制造方法，其特征在于：步骤四中，采用1-3L的氮气携带液态的磷源到炉管内，采用940-1050的恒定温度，时间在15-80min的工艺，在N形掺杂区窗口内掺入方块电阻为5-7欧姆每方块的磷杂质。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210697050.4A CN115172470B (zh) | 2022-06-20 | 2022-06-20 | 带反向放大作用的吸收二极管器件结构及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210697050.4A CN115172470B (zh) | 2022-06-20 | 2022-06-20 | 带反向放大作用的吸收二极管器件结构及制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115172470A true CN115172470A (zh) | 2022-10-11 |
| CN115172470B CN115172470B (zh) | 2023-09-26 |
Family
ID=83485883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210697050.4A Active CN115172470B (zh) | 2022-06-20 | 2022-06-20 | 带反向放大作用的吸收二极管器件结构及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115172470B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120146090A1 (en) * | 2010-12-14 | 2012-06-14 | Alpha And Omega Semiconductor Incorporated | Self aligned trench mosfet with integrated diode |
| CN204991719U (zh) * | 2015-09-30 | 2016-01-20 | 国网智能电网研究院 | 一种快速恢复二极管 |
| CN106898638A (zh) * | 2017-01-16 | 2017-06-27 | 中国电子科技集团公司第五十五研究所 | 一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法 |
| CN108231866A (zh) * | 2017-12-07 | 2018-06-29 | 中国电子科技集团公司第五十五研究所 | 一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法 |
| CN111415985A (zh) * | 2020-03-06 | 2020-07-14 | 江阴新顺微电子有限公司 | Pnp型低bvebo达林顿三极管器件结构及制造方法 |
| CN113517339A (zh) * | 2021-03-23 | 2021-10-19 | 江苏新顺微电子股份有限公司 | 高温高压的钳位保护的器件结构及制造方法 |
-
2022
- 2022-06-20 CN CN202210697050.4A patent/CN115172470B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120146090A1 (en) * | 2010-12-14 | 2012-06-14 | Alpha And Omega Semiconductor Incorporated | Self aligned trench mosfet with integrated diode |
| CN204991719U (zh) * | 2015-09-30 | 2016-01-20 | 国网智能电网研究院 | 一种快速恢复二极管 |
| CN106898638A (zh) * | 2017-01-16 | 2017-06-27 | 中国电子科技集团公司第五十五研究所 | 一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法 |
| CN108231866A (zh) * | 2017-12-07 | 2018-06-29 | 中国电子科技集团公司第五十五研究所 | 一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法 |
| CN111415985A (zh) * | 2020-03-06 | 2020-07-14 | 江阴新顺微电子有限公司 | Pnp型低bvebo达林顿三极管器件结构及制造方法 |
| CN113517339A (zh) * | 2021-03-23 | 2021-10-19 | 江苏新顺微电子股份有限公司 | 高温高压的钳位保护的器件结构及制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115172470B (zh) | 2023-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6471126B2 (ja) | 改良されたショットキー整流器 | |
| CN108682695B (zh) | 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法 | |
| US20130234201A1 (en) | Field stop structure, reverse conducting igbt semiconductor device and methods for manufacturing the same | |
| US20120007206A1 (en) | Structures and methods for forming schottky diodes on a p-substrate or a bottom anode schottky diode | |
| TWI402985B (zh) | 絕緣閘雙極電晶體與二極體之整合結構及其製作方法 | |
| US8350289B2 (en) | Semiconductor device | |
| US8513764B2 (en) | Schottky diode | |
| CN111244171A (zh) | 一种沟槽rc-igbt器件结构及其制作方法 | |
| US20130087191A1 (en) | Point-contact solar cell structure | |
| CN117153863A (zh) | 半导体功率器件的终端保护结构的制造方法 | |
| CN109390336B (zh) | 一种新型宽禁带功率半导体器件及其制作方法 | |
| CN115172470B (zh) | 带反向放大作用的吸收二极管器件结构及制造方法 | |
| CN115224105A (zh) | 一种快恢复二极管及其制作方法和应用 | |
| CN211789033U (zh) | 一种快恢复二极管器件结构 | |
| CN114334815A (zh) | 整合frd的igbt器件及其制造方法 | |
| CN113594262A (zh) | 一种快恢复二极管结构及其制造方法 | |
| CN118335786B (zh) | Rc-igbt器件及其制作方法 | |
| CN214672624U (zh) | 一种低钳位电压正负浪涌防护二极管 | |
| CN220189657U (zh) | 半导体二极管以及半导体装置 | |
| CN211789025U (zh) | 一种沟槽rc-igbt器件结构 | |
| CN113257674B (zh) | 一种二极管芯片结构及制作方法 | |
| CN211858654U (zh) | 一种高防护等级单向可控硅静电防护器件 | |
| US20230223458A1 (en) | Diode with contact structure including an improved barrier region and related manufacturing process | |
| CN117766390B (zh) | 一种具有自偏置结构的rc-igbt及其制作方法 | |
| CN116454025B (zh) | Mosfet芯片的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |