CN115172445A - 快恢复功率器件的结构、制造方法及电子设备 - Google Patents

快恢复功率器件的结构、制造方法及电子设备 Download PDF

Info

Publication number
CN115172445A
CN115172445A CN202211071239.9A CN202211071239A CN115172445A CN 115172445 A CN115172445 A CN 115172445A CN 202211071239 A CN202211071239 A CN 202211071239A CN 115172445 A CN115172445 A CN 115172445A
Authority
CN
China
Prior art keywords
type
layer
epitaxial layer
fast recovery
type epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211071239.9A
Other languages
English (en)
Other versions
CN115172445B (zh
Inventor
张益鸣
刘杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Xiner Semiconductor Technology Co Ltd
Original Assignee
Shenzhen Xiner Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Xiner Semiconductor Technology Co Ltd filed Critical Shenzhen Xiner Semiconductor Technology Co Ltd
Priority to CN202211071239.9A priority Critical patent/CN115172445B/zh
Publication of CN115172445A publication Critical patent/CN115172445A/zh
Application granted granted Critical
Publication of CN115172445B publication Critical patent/CN115172445B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种快恢复功率器件的结构、制造方法及电子设备，属于半导体技术领域，通过包括P型层、N型外延层、第一柱状沟槽、第一P型区以及第二P型区；P型层位于N型外延层上表面；第一柱状沟槽镂空P型层且位于N型外延层上表面；第一P型区位于第一柱状沟槽的下方；第二P型区设置于第一柱状沟槽的侧面下方且位于P型区的上表面；第二P型区的掺杂浓度大于第一P型区的掺杂浓度第一柱状沟槽的侧面上方与N型外延层连接；故在正向开启电压的同时，降低了反向恢复电流，并提高了快恢复功率器件的反向耐压能力。

Description

快恢复功率器件的结构、制造方法及电子设备
技术领域
本申请属于半导体技术领域，尤其涉及一种快恢复功率器件的结构、制造方法及电子设备。
背景技术
快恢复二极管通常由PIN结构的外延构成，在全局载流子或局部载流子的寿命控制技术的应用下，降低载流子寿命，使二极管具备快速恢复的特性。该类二极管通常同绝缘闸双极性晶体管(Insulated Gate Bipolar Transistor，IGBT)并联使用，快恢复二极管反向恢复过程中产生的峰值电流通常会使IGBT的开通损耗增加，若外延缓冲层控制不好会导致低的软度，影响IGBT的栅极电压。通常使用全局载流子寿命控制的快恢复二极管的正向开启电压越高即阳极注入效率低，反向峰值电流相对小，对IGBT的影响越小，但此时快恢复二极管的损耗增加。
混合PIN/肖特基二极管(Merged PIN/Schottky Diode，MPS)，由于融合肖特基结构和PIN结构，在不提升正向开启电压的情况下，降低了阳极注入效率，具备制造低正向开启电压、低反向峰值电流和高软度快速恢复二极管的条件，但由于肖特基结在没有很好的电场屏蔽下漏电较大，为获得较好的电场屏蔽效应，需制备高浓P结，对肖特基结区进行耗尽，同时提升了阳极注入效率，因此很难制备高压MPS快速恢复二极管。
故相关的快恢复功率器件需要制备高浓P结以对肖特基结区进行耗尽并提升了阳极注入效率，故导致无法在保持低正向开启电压和低反向峰值电流的同时，耐反向高压。
发明内容
本申请的目的在于提供一种快恢复功率器件的结构、制造方法及电子设备，旨在解决相关的快恢复功率器件无法在保持低正向开启电压和低反向峰值电流的同时，耐反向高压的问题。
本申请实施例提供了一种快恢复功率器件的结构，包括：
P型层和N型外延层；所述P型层位于所述N型外延层上表面；
镂空所述P型层且位于所述N型外延层上表面的第一柱状沟槽；
位于所述第一柱状沟槽的下方的第一P型区；
设置于所述第一柱状沟槽的侧面下方且位于所述P型区的上表面的第二P型区；所述第二P型区的掺杂浓度大于所述第一P型区的掺杂浓度；
所述第一柱状沟槽的侧面上方与所述N型外延层连接。
在其中一个实施例中，还包括：
位于所述第一柱状沟槽的下表面且设置于所述第一P型区的上表面的第三P型区。
在其中一个实施例中，所述N型外延层为低掺杂N型外延层，所述第一P型区为低掺杂第一P型区，所述第二P型区为高掺杂第二P型区，所述第三P型区为高掺杂第三P型区，所述P型层为低掺杂P型层。
在其中一个实施例中，所述第一柱状沟槽内填充金属，并在所述P型层的上表面设置第一金属层，在N型外延层的下表面设置第二金属层。
在其中一个实施例中，所述快恢复功率器件包括快恢复二极管和结型场效应管；所述第一P型区和所述第二P型区为所述快恢复二极管的正极，所述第一P型区下方的所述N型外延层为所述快恢复二极管的负极，所述P型层和所述第二P型区为所述结型场效应管的栅极，第一柱状沟槽的侧面上方的N型外延层为所述结型场效应管的漏极，所述第一P型区下方的所述N型外延层为所述结型场效应管的源极；其中，所述结型场效应管的栅极和所述结型场效应管的漏极共接。
本申请实施例还提供一种快恢复功率器件的制造方法，所述制造方法包括：
形成N型外延层；
在所述N型外延层的上表面形成硬掩膜版；
干法刻蚀所述N型外延层以形成第二柱状沟槽，再湿法刻蚀所述N型外延层以形成所述凸型沟槽；
在所述凸型沟槽的下表面离子注入以形成第一P型区；
在所述凸型沟槽的侧面下方离子注入以形成第二P型区；
移除所述硬掩膜版以形成第一柱状沟槽；
在所述第一柱状沟槽的侧表面形成侧壁掩膜；
在所述N型外延层的上表面离子注入以形成P型层。
在其中一个实施例中，所述在所述N型外延层的上表面离子注入以形成P型层具体为：
在所述N型外延层的上表面和所述第一柱状沟槽的下表面离子注入以形成P型层和第三P型区；所述P型层位于所述N型外延层的上表面，所述第三P型区位于所述第一柱状沟槽的下表面且设置于所述第一P型区上表面。
在其中一个实施例中，所述在所述凸型沟槽的侧面下方离子注入以形成第二P型区具体为：
以预设角度进行离子注入，以在所述凸型沟槽的侧面下方形成高掺杂第二P型区；其中，以以下计算公式得到所述预设角度：α=arctan(A/(B+C))；A为所述凸型沟槽的宽度，B为所述硬掩膜版的厚度，C为所述凸型沟槽的深度，α为所述预设角度。
在其中一个实施例中，所述在所述第一柱状沟槽侧表面形成侧壁掩膜具体为：
在所述N型外延层的上表面和所述第一柱状沟槽的上表面形成二氧化硅掩膜层；
移除所述二氧化硅掩膜层的上表面且保留所述第一柱状沟槽的侧表面的所述二氧化硅掩膜层以形成侧壁掩膜。
在其中一个实施例中，所述在所述N型外延层的上表面离子注入以形成P型层之后还包括：
在所述第一柱状沟槽内填充金属，并在所述P型层的上表面形成第一金属层，在N型外延层的下表面形成第二金属层。
在其中一个实施例中，所述在所述N型外延层的上表面形成硬掩膜版包括：
在所述N型外延层的上表面形成第一氮化硅层；
在所述第一氮化硅层的上表面形成二氧化硅层；
在所述二氧化硅层的上表面形成第二氮化硅层；
移除部分所述第一氮化硅层、部分所述二氧化硅层以及部分所述第二氮化硅层，以形成第三柱状沟槽；
在所述第二氮化硅层的上表面和第三柱状沟槽的下表面形成第三氮化硅层；
回蚀所述第三氮化硅层以在第三柱状沟槽的下表面露出所述N型外延层。
本申请实施例还提供一种电子设备，所述电子设备包括上述的快恢复功率器件的结构。
本发明实施例与现有技术相比存在的有益效果是：由于所述第一P型区和所述第二P型区形成所述快恢复二极管的正极，所述第一P型区下方的所述N型外延层形成所述快恢复二极管的负极，所述P型层和所述第二P型区形成所述结型场效应管的栅极，第一柱状沟槽的侧面上方的N型外延层形成所述结型场效应管的漏极，所述第一P型区下方的所述N型外延层形成所述结型场效应管的源极；使得快恢复功率器件包括并联的快恢复二极管和结型场效应，同时可以通过所述结型场效应管的栅极和所述结型场效应管的漏极共接，一方面，高掺杂浓度的第二P型区降低了正向开启电压，低掺杂浓度的第一P型区降低了反向恢复电流，故在正向开启电压的同时，降低了反向恢复电流；另一方面，快恢复功率器件正偏时，结型场效应管中的PN结正偏，沟道变宽，减小了导通电阻，进一步减小了正向开启电压，而快恢复功率器件反偏时，结型场效应管中的PN结反偏，沟道变窄，增大了导通电阻，提高了快恢复功率器件的反向耐压能力。
附图说明
为了更清楚地说明本发明实施例中的技术发明，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一实施例提供的快恢复功率器件的结构的一种结构示意图；
图2为本申请一实施例提供的快恢复功率器件的结构的另一种结构示意图；
图3为本申请实施例提供的快恢复功率器件的制造方法中形成N型外延层的一种示意图；
图4为本申请实施例提供的快恢复功率器件的制造方法中形成硬掩膜版的一种示意图；
图5为本申请实施例提供的快恢复功率器件的制造方法中形成第二柱状沟槽的一种示意图；
图6为本申请实施例提供的快恢复功率器件的制造方法中形成凸型沟槽的一种示意图；
图7为本申请实施例提供的快恢复功率器件的制造方法中形成第一P型区的一种示意图；
图8为本申请实施例提供的快恢复功率器件的制造方法中形成第二P型区的一种示意图；
图9为本申请实施例提供的快恢复功率器件的制造方法中移除硬掩膜版的一种示意图；
图10为本申请实施例提供的快恢复功率器件的制造方法中形成侧壁掩膜的一种示意图；
图11为本申请实施例提供的快恢复功率器件的制造方法中形成P型层的一种示意图。
具体实施方式
为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
图1示出了本发明实施例提供的快恢复功率器件的模块结构，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下：
快恢复功率器件的结构，包括P型层11、N型外延层12、第一柱状沟槽13、第一P型区14以及第二P型区15。
P型层11位于N型外延层12上表面；第一柱状沟槽13镂空P型层11且位于N型外延层12上表面；第一P型区14位于第一柱状沟槽13的下方；第二P型区15设置于第一柱状沟槽13的侧面下方且位于P型区的上表面；第二P型区15的掺杂浓度大于第一P型区14的掺杂浓度第一柱状沟槽13的侧面上方与N型外延层12连接。
作为示例而非限定，位于第一柱状沟槽13的下表面且设置于第一P型区14的上表面的第三P型区16。其中，第三P型区16的掺杂浓度大于第一P型区14的掺杂浓度。
值得强调的是，N型外延层12为低掺杂N型外延层12，第一P型区14为低掺杂第一P型区14，第二P型区15为高掺杂第二P型区15，第三P型区16为高掺杂第三P型区16，P型层11为低掺杂P型层11。
由于高掺杂浓度的第二P型区15降低了正向开启电压，低掺杂浓度的第一P型区14降低了反向恢复电流，故在正向开启电压的同时，降低了反向恢复电流。
具体实施中，快恢复功率器件包括快恢复二极管和结型场效应管；第一P型区14和第二P型区15为快恢复二极管的正极，第一P型区14下方的N型外延层12为快恢复二极管的负极，P型层11和第二P型区15为结型场效应管的栅极，第一柱状沟槽13的侧面上方的N型外延层12为结型场效应管的漏极，第一P型区14下方的N型外延层12为结型场效应管的源极；其中，结型场效应管的栅极和结型场效应管的漏极共接。从而使快恢复功率器件包括并联的快恢复二极管和结型场效应管。
需要说明的是，第一柱状沟槽13内填充金属，并在P型层11的上表面设置第一金属层，在N型外延层12的下表面设置第二金属层。
通过在第一柱状沟槽13内填充金属，并在P型层11的上表面设置第一金属层，以作为快恢复功率器件的正极电极；在外延层的下表面形成金属层，以作为快恢复功率器件的负极电极。
与一种快恢复功率器件实施例相对应，本发明还提供了一种快恢复功率器件的制造方法的一种实施例。
一种快恢复功率器件的制造方法，方法包括步骤401至步骤406。
在步骤401中，如图3所示，形成N型外延层12。
在步骤402中，如图4所示，在N型外延层12的上表面形成硬掩膜版20。
具体实施中，步骤402包括步骤A1至步骤F1。
在步骤A1中，在N型外延层12的上表面形成第一氮化硅层。
可以通过气相沉积或溅射等工艺在N型外延层12的上表面形成第一氮化硅层。第一氮化硅层的厚度可以为0.1μm至0.3μm。
在步骤B1中，在第一氮化硅层的上表面形成二氧化硅层。
可以通过气相沉积或溅射等工艺在第一氮化硅层的上表面形成二氧化硅层。二氧化硅层的厚度可以为1μm至5μm。
在步骤C1中，在二氧化硅层的上表面形成第二氮化硅层。
可以通过气相沉积或溅射等工艺在二氧化硅层的上表面形成第二氮化硅层。第二氮化硅层的厚度可以为0.1μm至0.3μm。
在步骤D1中，移除部分第一氮化硅层、部分二氧化硅层以及部分第二氮化硅层，以形成第三柱状沟槽。
通过干法刻蚀移除部分第一氮化硅层、部分二氧化硅层以及部分第二氮化硅层，以形成第三柱状沟槽。
在步骤E1中，在第二氮化硅层的上表面和第三柱状沟槽的下表面形成第三氮化硅层。
可以通过气相沉积或溅射等工艺在第二氮化硅层的上表面和第三柱状沟槽的下表面形成第三氮化硅层。第三氮化硅层的厚度可以为0.2μm至0.5μm。
在步骤F1中，回蚀第三氮化硅层以在第三柱状沟槽的下表面露出N型外延层12。
无掩膜刻蚀第三氮化硅层以在第三柱状沟槽的下表面露出N型外延层12。
在步骤403中，如图5所示，干法刻蚀N型外延层12以形成第二柱状沟槽80，如图6所示，再湿法刻蚀N型外延层12以形成凸型沟槽30。
通过先干法刻蚀N型外延层12以形成第二柱状沟槽80，再湿法刻蚀N型外延层12以形成凸型沟槽30，使得凸型沟槽30深度较大，而底面积较小。以硬掩膜版20为掩膜干法刻蚀N型外延层12以形成第二柱状沟槽80。第二柱状沟槽80的深度可以为2μm至6μm。
以硬掩膜版20为掩膜湿法刻蚀N型外延层12以形成凸型沟槽30。其中，湿法刻蚀N型外延层120.5μm至2μm。凸型沟槽30使硬掩膜版20部分悬空。
在步骤404中，如图7所示，在凸型沟槽30的下表面离子注入以形成第一P型区14。
步骤404中，离子注入为常规硼离子注入，注入剂量可以为1e12至1e13，能量20Kev至120Kev。
此时，离子注入的方向垂直与凸型沟槽30的下表面。形成的第一P型区14为低掺杂第一P型区14。
步骤404之后，可以经过1050℃至1200℃，100分钟至600分钟退火，步骤404注入的硼离子同N型外延层12，形成PN结，凸型沟槽30底部平面处硼浓度较高，并递减到突变的PN结处，需匹配好硼退火温度及时间，保留1μm至3μm的N型沟道区，即凸型沟槽30的侧壁上方保持N型。
在步骤405中，如图8所示，在凸型沟槽30的侧面下方离子注入以形成第二P型区15。
具体实施中，以预设角度进行离子注入，以在凸型沟槽30的侧面下方形成高掺杂第二P型区15。
其中，以以下计算公式得到预设角度：α=arctan(A/(B+C))；A为凸型沟槽30的宽度，B为所示硬掩膜版20的厚度，C为凸型沟槽30的深度，α为预设角度。
步骤405中，离子注入浓度可以为1e14至9e15，注入能量可以为20 KeV至200KeV，得到侧壁下方被高浓度硼离子加浓的注入区，由于悬空的硬掩膜版20，凸型沟槽30的侧壁上方不受离子注入影响，保持N型。
由于凸型沟槽30深度较大，而底面积较小，从而减小了第一P型区的面积，并增加了第二P型区的面积，且第二P型区的掺杂浓度大于第一P型区的掺杂浓度，故在保留一定的抗浪涌能力的同时，减小了反向恢复电流。
在步骤406中，如图9所示，移除硬掩膜版20以形成第一柱状沟槽13。
在步骤407中，如图10所示，在第一柱状沟槽13的侧表面形成侧壁掩膜40。
具体实施中，步骤407包括步骤A3至步骤B3。
在步骤A3中，在N型外延层12的上表面和第一柱状沟槽13的上表面形成二氧化硅掩膜层。
二氧化硅掩膜层厚度可以为1μm至2μm。
可以通过气相沉积或溅射等工艺在N型外延层12的上表面和第一柱状沟槽13的上表面形成二氧化硅掩膜层。
在步骤B3中，移除二氧化硅掩膜层的上表面且保留第一柱状沟槽13的侧表面的二氧化硅掩膜层以形成侧壁掩膜40。
无掩膜刻蚀掩膜层的上表面且保留第一柱状沟槽13侧表面的二氧化硅掩膜层以形成侧壁掩膜40。
在步骤408中，如图11所示，在N型外延层12的上表面离子注入以形成P型层11。
作为示例而非限定，在N型外延层12的上表面和第一柱状沟槽13的下表面离子注入以形成P型层11和第三P型区16；P型层11位于N型外延层12的上表面，第三P型区16位于第一柱状沟槽13的下表面且设置与第一P型区14上表面。
步骤408中，可以为常规硼离子注入，注入剂量1e12至1e13,能量20 Kev 至120Kev，形成平面注入，由于第一柱状沟槽13的侧壁被二氧化硅保护，经过800℃至1000℃，30分钟至90分钟的低温退火，激活高侧壁及平面注入的硼离子，形成位于N型外延层12的上表面的低掺杂P型层11以及位于第一柱状沟槽13的下表面的高掺杂第三P型区16。
具体实施中，在步骤408之后，还可以包括步骤409。
在步骤409中，在第一柱状沟槽13内填充金属，并在P型层11的上表面形成第一金属层，在N型外延层12的下表面形成第二金属层。
值得注意的是，金属层可以为金或钯。
本发明实施例通过包括P型层、N型外延层、第一柱状沟槽、第一P型区以及第二P型区；P型层位于外延层上表面；第一柱状沟槽镂空P型层且位于N型外延层上表面；第一P型区位于第一柱状沟槽的下方；第二P型区设置于第一柱状沟槽的侧面下方且位于P型区的上表面；第二P型区的掺杂浓度大于第一P型区的掺杂浓度第一柱状沟槽的侧面上方与N型外延层连接；由于所述第一P型区和所述第二P型区形成所述快恢复二极管的正极，所述第一P型区下方的所述N型外延层形成所述快恢复二极管的负极，所述P型层和所述第二P型区形成所述结型场效应管的栅极，第一柱状沟槽的侧面上方的N型外延层形成所述结型场效应管的漏极，所述第一P型区下方的所述N型外延层形成所述结型场效应管的源极；使得快恢复功率器件包括并联的快恢复二极管和结型场效应，同时可以通过所述结型场效应管的栅极和所述结型场效应管的漏极共接，一方面，高掺杂浓度的第二P型区降低了正向开启电压，低掺杂浓度的第一P型区降低了反向恢复电流，故在正向开启电压的同时，降低了反向恢复电流；另一方面，快恢复功率器件正偏时，结型场效应管中的PN结正偏，沟道变宽，减小了导通电阻，进一步减小了正向开启电压，而快恢复功率器件反偏时，结型场效应管中的PN结反偏，沟道变窄，增大了导通电阻，提高了快恢复功率器件的反向耐压能力。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (12)

1.一种快恢复功率器件的结构，其特征在于，包括：
P型层和N型外延层；所述P型层位于所述N型外延层上表面；
镂空所述P型层且位于所述N型外延层上表面的第一柱状沟槽；
位于所述第一柱状沟槽的下方的第一P型区；
设置于所述第一柱状沟槽的侧面下方且位于所述P型区的上表面的第二P型区；所述第二P型区的掺杂浓度大于所述第一P型区的掺杂浓度；
所述第一柱状沟槽的侧面上方与所述N型外延层连接。
2.如权利要求1所述的快恢复功率器件的结构，其特征在于，还包括：
位于所述第一柱状沟槽的下表面且设置于所述第一P型区的上表面的第三P型区。
3.如权利要求2所述的快恢复功率器件的结构，其特征在于，所述N型外延层为低掺杂N型外延层，所述第一P型区为低掺杂第一P型区，所述第二P型区为高掺杂第二P型区，所述第三P型区为高掺杂第三P型区，所述P型层为低掺杂P型层。
4.如权利要求1所述的快恢复功率器件的结构，其特征在于，所述第一柱状沟槽内填充金属，并在所述P型层的上表面设置第一金属层，在N型外延层的下表面设置第二金属层。
5.如权利要求1所述的快恢复功率器件的结构，其特征在于，所述快恢复功率器件包括快恢复二极管和结型场效应管；所述第一P型区和所述第二P型区为所述快恢复二极管的正极，所述第一P型区下方的所述N型外延层为所述快恢复二极管的负极，所述P型层和所述第二P型区为所述结型场效应管的栅极，第一柱状沟槽的侧面上方的N型外延层为所述结型场效应管的漏极，所述第一P型区下方的所述N型外延层为所述结型场效应管的源极；其中，所述结型场效应管的栅极和所述结型场效应管的漏极共接。
6.一种快恢复功率器件的制造方法，其特征在于，所述制造方法包括：
形成N型外延层；
在所述N型外延层的上表面形成硬掩膜版；
干法刻蚀所述N型外延层以形成第二柱状沟槽，再湿法刻蚀所述N型外延层以形成所述凸型沟槽；
在所述凸型沟槽的下表面离子注入以形成第一P型区；
在所述凸型沟槽的侧面下方离子注入以形成第二P型区；
移除所述硬掩膜版以形成第一柱状沟槽；
在所述第一柱状沟槽的侧表面形成侧壁掩膜；
在所述N型外延层的上表面离子注入以形成P型层。
7.根据权利要求6所述的快恢复功率器件的制造方法，其特征在于，所述在所述N型外延层的上表面离子注入以形成P型层具体为：
在所述N型外延层的上表面和所述第一柱状沟槽的下表面离子注入以形成P型层和第三P型区；所述P型层位于所述N型外延层的上表面，所述第三P型区位于所述第一柱状沟槽的下表面且设置于所述第一P型区上表面。
8.根据权利要求6所述的快恢复功率器件的制造方法，其特征在于，所述在所述凸型沟槽的侧面下方离子注入以形成第二P型区具体为：
以预设角度进行离子注入，以在所述凸型沟槽的侧面下方形成高掺杂第二P型区；其中，以以下计算公式得到所述预设角度：α=arctan(A/(B+C))；A为所述凸型沟槽的宽度，B为所述硬掩膜版的厚度，C为所述凸型沟槽的深度，α为所述预设角度。
9.根据权利要求6所述的快恢复功率器件的制造方法，其特征在于，所述在所述第一柱状沟槽侧表面形成侧壁掩膜具体为：
在所述N型外延层的上表面和所述第一柱状沟槽的上表面形成二氧化硅掩膜层；
移除所述二氧化硅掩膜层的上表面且保留所述第一柱状沟槽的侧表面的所述二氧化硅掩膜层以形成侧壁掩膜。
10.根据权利要求6所述的快恢复功率器件的制造方法，其特征在于，所述在所述N型外延层的上表面离子注入以形成P型层之后还包括：
在所述第一柱状沟槽内填充金属，并在所述P型层的上表面形成第一金属层，在N型外延层的下表面形成第二金属层。
11.根据权利要求6所述的快恢复功率器件的制造方法，其特征在于，所述在所述N型外延层的上表面形成硬掩膜版包括：
在所述N型外延层的上表面形成第一氮化硅层；
在所述第一氮化硅层的上表面形成二氧化硅层；
在所述二氧化硅层的上表面形成第二氮化硅层；
移除部分所述第一氮化硅层、部分所述二氧化硅层以及部分所述第二氮化硅层，以形成第三柱状沟槽；
在所述第二氮化硅层的上表面和第三柱状沟槽的下表面形成第三氮化硅层；
回蚀所述第三氮化硅层以在第三柱状沟槽的下表面露出所述N型外延层。
12.一种电子设备，其特征在于，所述电子设备包括如权利要求1至5任意一项所述的快恢复功率器件的结构。
CN202211071239.9A 2022-09-02 2022-09-02 快恢复功率器件的结构、制造方法及电子设备 Active CN115172445B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211071239.9A CN115172445B (zh) 2022-09-02 2022-09-02 快恢复功率器件的结构、制造方法及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211071239.9A CN115172445B (zh) 2022-09-02 2022-09-02 快恢复功率器件的结构、制造方法及电子设备

Publications (2)

Publication Number Publication Date
CN115172445A true CN115172445A (zh) 2022-10-11
CN115172445B CN115172445B (zh) 2022-11-29

Family

ID=83480505

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211071239.9A Active CN115172445B (zh) 2022-09-02 2022-09-02 快恢复功率器件的结构、制造方法及电子设备

Country Status (1)

Country Link
CN (1) CN115172445B (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070252178A1 (en) * 2006-04-26 2007-11-01 Hidekatsu Onose Semiconductor device
CN101361194A (zh) * 2005-12-27 2009-02-04 美商科斯德半导体股份有限公司 用于快速恢复整流器结构的装置及方法
CN101366124A (zh) * 2005-12-27 2009-02-11 美商科斯德半导体股份有限公司 超快恢复二极管
CN101976687A (zh) * 2010-10-21 2011-02-16 电子科技大学 一种低功耗快恢复金属氧化物半导体二极管
US20110089483A1 (en) * 2008-06-30 2011-04-21 Freescale Semiconductor, Inc. Method of forming a power semiconductor device and power semiconductor device
CN102820294A (zh) * 2011-06-03 2012-12-12 飞兆半导体公司 超结mosfet和二极管的集成
CN102969350A (zh) * 2012-12-07 2013-03-13 株洲南车时代电气股份有限公司 一种沟槽栅型igbt芯片
CN103579345A (zh) * 2012-07-30 2014-02-12 万国半导体股份有限公司 高压场平衡金属氧化物场效应晶体管
CN103579343A (zh) * 2012-08-07 2014-02-12 力士科技股份有限公司 一种超结沟槽金属氧化物半导体场效应管及其制造方法
CN109192787A (zh) * 2018-07-19 2019-01-11 东南大学 一种具有两极肖特基控制的凹槽型阳极快恢复二极管及制造方法
US20190067491A1 (en) * 2017-06-22 2019-02-28 Maxpower Semiconductor Inc. Vertical Rectifier with Added Intermediate Region
CN109979936A (zh) * 2017-12-28 2019-07-05 无锡华润上华科技有限公司 一种集成半导体器件和电子装置
US20200044076A1 (en) * 2014-05-23 2020-02-06 Infineon Technologies Ag Semiconductor Device with Diode Region
CN111081759A (zh) * 2019-12-10 2020-04-28 深圳第三代半导体研究院 一种增强型碳化硅mosfet器件及其制造方法
CN114975602A (zh) * 2022-07-29 2022-08-30 深圳芯能半导体技术有限公司 一种高可靠性的igbt芯片及其制作方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101361194A (zh) * 2005-12-27 2009-02-04 美商科斯德半导体股份有限公司 用于快速恢复整流器结构的装置及方法
CN101366124A (zh) * 2005-12-27 2009-02-11 美商科斯德半导体股份有限公司 超快恢复二极管
US20070252178A1 (en) * 2006-04-26 2007-11-01 Hidekatsu Onose Semiconductor device
US20110089483A1 (en) * 2008-06-30 2011-04-21 Freescale Semiconductor, Inc. Method of forming a power semiconductor device and power semiconductor device
CN101976687A (zh) * 2010-10-21 2011-02-16 电子科技大学 一种低功耗快恢复金属氧化物半导体二极管
CN102820294A (zh) * 2011-06-03 2012-12-12 飞兆半导体公司 超结mosfet和二极管的集成
CN103579345A (zh) * 2012-07-30 2014-02-12 万国半导体股份有限公司 高压场平衡金属氧化物场效应晶体管
CN103579343A (zh) * 2012-08-07 2014-02-12 力士科技股份有限公司 一种超结沟槽金属氧化物半导体场效应管及其制造方法
CN102969350A (zh) * 2012-12-07 2013-03-13 株洲南车时代电气股份有限公司 一种沟槽栅型igbt芯片
US20200044076A1 (en) * 2014-05-23 2020-02-06 Infineon Technologies Ag Semiconductor Device with Diode Region
US20190067491A1 (en) * 2017-06-22 2019-02-28 Maxpower Semiconductor Inc. Vertical Rectifier with Added Intermediate Region
CN109979936A (zh) * 2017-12-28 2019-07-05 无锡华润上华科技有限公司 一种集成半导体器件和电子装置
CN109192787A (zh) * 2018-07-19 2019-01-11 东南大学 一种具有两极肖特基控制的凹槽型阳极快恢复二极管及制造方法
CN111081759A (zh) * 2019-12-10 2020-04-28 深圳第三代半导体研究院 一种增强型碳化硅mosfet器件及其制造方法
CN114975602A (zh) * 2022-07-29 2022-08-30 深圳芯能半导体技术有限公司 一种高可靠性的igbt芯片及其制作方法

Also Published As

Publication number Publication date
CN115172445B (zh) 2022-11-29

Similar Documents

Publication Publication Date Title
US11094810B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP5787853B2 (ja) 電力用半導体装置
JP2016197753A (ja) 改良されたショットキー整流器
US9018698B2 (en) Trench-based device with improved trench protection
US9960250B2 (en) Power device and method of manufacturing the same
US20240055484A1 (en) Field stop igbt with grown injection region
US8264036B2 (en) Power semiconductor device with low on-state voltage and method of manufacturing the same
US8860025B2 (en) Semiconductor device and method for manufacturing the semiconductor device
US9929285B2 (en) Super-junction schottky diode
JP2021034726A (ja) 半導体装置および半導体装置の製造方法
CN115132726B (zh) 快恢复功率器件的结构、制造方法及电子设备
JP5310291B2 (ja) 半導体装置およびその製造方法
US10644147B2 (en) Vertical semiconductor device and method of manufacturing vertical semiconductor device
CN114220870A (zh) 全方位肖特基接触的沟槽型半导体器件及其制造方法
JP7403401B2 (ja) 半導体装置
US10651319B2 (en) Wide bandgap semiconductor switching device with wide area Schottky junction, and manufacturing process thereof
CN115295414B (zh) 硅基二极管的制作方法、硅基二极管以及二极管器件
JP2015170654A (ja) 半導体装置
CN115172445B (zh) 快恢复功率器件的结构、制造方法及电子设备
US9236433B2 (en) Semiconductor devices in SiC using vias through N-type substrate for backside contact to P-type layer
US9029250B2 (en) Method for producing semiconductor regions including impurities
CN111009571B (zh) 半导体装置
CN113451397A (zh) 一种rc-igbt器件及其制备方法
JP2024013911A (ja) 半導体装置
CN116230780A (zh) 快恢复二极管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant