CN115148588A - 半导体结构的制造方法、半导体结构、晶体管与存储器 - Google Patents

半导体结构的制造方法、半导体结构、晶体管与存储器 Download PDF

Info

Publication number
CN115148588A
CN115148588A CN202210750812.2A CN202210750812A CN115148588A CN 115148588 A CN115148588 A CN 115148588A CN 202210750812 A CN202210750812 A CN 202210750812A CN 115148588 A CN115148588 A CN 115148588A
Authority
CN
China
Prior art keywords
layer
conductive layer
semiconductor substrate
conductive
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210750812.2A
Other languages
English (en)
Inventor
张标
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210750812.2A priority Critical patent/CN115148588A/zh
Publication of CN115148588A publication Critical patent/CN115148588A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本公开提供一种半导体结构的制造方法、半导体结构、晶体管与存储器，该制造方法包括：提供半导体衬底；在所述半导体衬底上形成第一导电层，所述第一导电层背离所述半导体衬底的表面上形成有氧化层；对所述第一导电层表面的所述氧化层进行置换反应处理，形成导电的置换层。本公开的半导体结构的制造方法，能够降低半导体结构的电阻。

Description

半导体结构的制造方法、半导体结构、晶体管与存储器
技术领域
本公开涉及半导体技术领域，具体而言，涉及一种半导体结构的制造方法、半导体结构、晶体管与存储器。
背景技术
随着半导体技术的发展，存储器器件越来越追求高速度、高集成密度、低功耗等。通常，集成电路存储器由若干存储单元组成，各存储单元中通常包括晶体管，晶体管包括栅极、源极和漏极，栅极与字线连接，源极与位线连接，漏极与电容器的下电极连接。
其中，晶体管的栅极阻值尤为重要，栅极的阻值大小会对晶体管器件的最终性能产生较大的影响，进而影响到存储器整体的性能。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种的半导体结构的制造方法，能够降低电阻。
根据本公开的一个方面，提供了一种半导体结构的制造方法，该半导体结构的制造方法包括：
提供半导体衬底；
在所述半导体衬底上形成第一导电层，所述第一导电层背离所述半导体衬底的表面上形成有氧化层；
对所述第一导电层表面的所述氧化层进行置换反应处理，形成导电的置换层。
在本公开的一种示例性实施例中，所述制造方法还包括：
在所述置换层背离所述半导体衬底的一侧形成第二导电层。
在本公开的一种示例性实施例中，所述第二导电层与所述置换层的材质相同。
在本公开的一种示例性实施例中，所述制造方法还包括：
在所述第二导电层背离所述第一导电层的一侧形成第三导电层；
在所述第三导电层背离所述第二导电层的一侧形成第四导电层。
在本公开的一种示例性实施例中，在所述半导体衬底上采用钛采用形成第一导电层，所述氧化层为氧化钛层。
在本公开的一种示例性实施例中，采用氮气对所述氧化层进行等离子处理，形成氮化钛层。
在本公开的一种示例性实施例中，在所述半导体衬底上形成第一导电层，包括：
在反应腔室中设置第一导电材料靶；
采用惰性气体对所述第一导电材料靶进行轰击，使所述第一导电材料靶上被溅射出来的原子脱离靶面在所述半导体衬底上淀积成第一导电层。
在本公开的一种示例性实施例中，使所述反应腔室中所述半导体衬底背离所述第一导电层的一侧相对形成所述第一导电层一侧处于负压状态，在所述负压状态下对所述第一导电层表面的所述氧化层进行置换反应处理。
在本公开的一种示例性实施例中，所述半导体衬底包括多晶硅，所述第一导电层为金属导电层；所述制造方法还包括：
对所述半导体衬底及所述第一导电层进行退火处理，使所述第一导电层形成金属硅化物层。
根据本公开的另一个方面，提供了一种半导体结构，该半导体结构包括：
半导体衬底；
第一导电层，所述第一导电层背离所述半导体衬底的表面形成有导电的置换层。
在本公开的一种示例性实施例中，所述半导体结构还包括：
第二导电层，设于所述置换层背离所述半导体衬底的表面上，且所述第二导电层与所述置换层的材质相同。
根据本公开的再一个方面，提供了一种晶体管，晶体管包括栅极、源极和漏极，所述栅极包括：
半导体衬底；
第一导电层，所述第一导电层背离所述半导体衬底的表面形成有导电的置换层。
在本公开的一种示例性实施例中，所述栅极还包括：
第二导电层，所述第二导电层设于所述置换层的表面上，且所述第二导电层与所述置换层的材质相同。
在本公开的一种示例性实施例中，所述第一导电层为金属硅化物层。
根据本公开的又一个方面，提供了一种存储器，该存储器包括上述的晶体管。
本公开提供的半导体结构的制造方法，在第一导电层的表面出现氧化后，对第一导电层表面的氧化层进行置换反应处理，将氧化层形成导电的置换层，从而避免了因出现氧化层而增大半导体结构的电阻；例如当该半导体结构作为晶体管的栅极时，氧化层会大大增加栅极的接触阻值，严重时会影响栅极的打开，降低晶体管的性能，通过将氧化层通过置换反应形成为导电层，能够有效降低减少接触电阻，提高器件性能。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开的一种实施例提供的半导体结构的制造方法的流程图；
图2为本公开的一种实施例提供的反应腔室的示意图；
图3-图8为本公开的一种实施例提供的半导体结构的制造方法的工序图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”仅作为标记使用，不是对其对象的数量限制。
本公开的实施例首先提供了一种半导体结构的制造方法，如图1所示，该半导体结构的制造方法包括：
步骤S100、提供半导体衬底；
步骤S200、在半导体衬底上形成第一导电层，第一导电层背离半导体衬底的表面上形成有氧化层；
步骤S300、对第一导电层表面的氧化层进行置换反应处理，形成导电的置换层。
本公开提供的半导体结构的制造方法，在第一导电层的表面出现氧化后，对第一导电层表面的氧化层进行置换反应处理，将氧化层形成导电的置换层，从而避免了因出现氧化层而增大半导体结构的电阻；例如当该半导体结构作为晶体管的栅极时，氧化层会大大增加栅极的接触阻值，严重时会影响栅极的打开，降低晶体管的性能，通过将氧化层通过置换反应形成为导电层，能够有效降低减少接触电阻，提高器件性能。
下面，将对本公开提供的半导体机构的制造方法中的各步骤进行详细地说明。
在步骤S100中，提供半导体衬底。
其中，如图3所示，提供半导体衬底100。半导体衬底100的材料例如可为单晶硅、锗、锗化硅(SiGe)、砷化镓(GaAs)、磷化铟(InP)、碳化硅(SiC)或氮化镓(GaN)等半导体材料衬底或绝缘衬底硅(SOI)等。
其中，半导体衬底100可为形成于晶圆上的膜层。如图2所示，半导体结构的制备过程位于腔体610中，晶圆设置于腔体610内的卡盘620上进行各功能膜层的沉积，腔体610上方设有靶材640和位于靶材上方的磁性件650。
在步骤S200中，在半导体衬底上形成第一导电层，第一导电层210背离半导体衬底的表面上形成有氧化层。
具体地，如图3所述，可通过物理气相沉积法(physical vapor deposition，PVD)、化学气相沉积法(chemical vapor deposition，CVD)、旋涂法(spin coating)或其组合在半导体衬底100上形成第一导电层210。其中，第一导电层210的材料例如可为钛(Ti)、铂(Pt)、钌(Ru)、金(Au)、银(Ag)、钼(Mo)、铝(Al)、钨(W)、铜(Cu)、钕(Nd)、铬(Cr)、钽(Ta)或其合金或上述材料的组合。
其中，可采用磁控溅射技术形成第一导电层210，磁控溅射具体过程为：电子e在电场E的作用下加速飞向晶圆的过程中与氩原子Ar发生碰撞，若电子e具有足够高的能量，则电离出大量的氩离子Ar+和另一个电子e1，电子e1飞向晶圆，氩离子Ar+在DC POWER的作用下被阴极所吸引轰击腔室中的靶材，轰击出大量的靶材原子，呈中性的靶材原子沉积在晶圆上形成第一导电层210。二次电子e1再加速飞向晶圆的过程中受到洛伦磁力的影响，运动方向发生改变，围绕靶面作圆周运动，被朿缚在靠近靶面等离子体区域内，该区域内含有高密度的等离子体。由于该电子的运动路径得到延长，在运动过程中增加了与氩原子Ar的碰撞几率，电离出大量的氩离子Ar+轰击靴材，从而实现了磁控溅射沉积速率高的特点。随着碰撞次数的增加，电子e1的能量逐渐降低，并且摆脱磁力的束缚，远离靶材，最后电子沿磁力线来回运动，能量逐渐消耗殆尽，最终沉积在晶圆上。通过磁场来束缚和延长电子的运动路径，增加工作气体的电离率和电子能量的利用率。
示例的，当第一导电层210的材料为钛时，在同一个机台生长堆叠膜层(stackfilm)，若金属钛薄膜沉积后在机台警报(alarm)时会闲置(idle)在转移腔(transfer)的机械手臂上，由于transfer的真空度相较于腔体低，氧气含量相对较高；如图4所示，钛金属薄膜具体吸氧的特性会在钛薄膜表面形成一层薄薄的氧化层220，在介于后续沉积的导电薄膜之间。可见，在制造过程中，第一导电层210的表面会由于氧化作用形成一层氧化层220，氧化层220会增大第一导电层210的电阻，从而影响第一导电层210的导电性。
此外，若半导体结构后续要进行高温处理，例如进行退火工艺，钛膜表面吸附的氧气在高温下与氧气进一步反应生成钛氧化物，具体反应原理如下：
Figure BDA0003718229280000061
在进行高温处理后，会在第一导电层210的表面进行一步形成氧化层220，在该半导体结构作为栅极时，会大大增加栅极的接触阻值，严重时会影响栅极的打开，进而会影响后续产品的良率。
在步骤S300中，对第一导电层表面的氧化层进行置换反应处理，形成导电的置换层。
具体地，如图5所示，对第一导电层210表面的氧化层220进行置换反应处理，去除氧化层220，形成导电的置换层230，从而降低形成氧化层220对第一导电层210导电性能的影响。
如图2所示，自离化型的腔体610中通过氮气N2产生等离子体，在AcBias负偏压的作用下，吸引N+向晶圆表面轰击，与金属钛薄膜表面的氧化膜(TiO2)发生反应进而去除氧化膜，具体反应原理如下：
Figure BDA0003718229280000071
使用氮气等离子体作为反应气体，生成物仅有氮化钛金属，保证了薄膜的纯度。
其中，在通过N+向晶圆表面轰击，与金属钛薄膜表面的氧化膜(TiO2)发生反应进而去除氧化膜时，等离子处理参数如下：
工艺温度范围(Process Temp range)：100℃～200℃；
处理时间(Process time)：5s～20s；
直流电源(DC Power)：10000W～30000W；
交流偏压(AcBias)：100V～300V；
氮气流量(N2 gas flow)：30sccm～80sccm；
本公开的等离子处理参数并不限于上述公开的范围，本领域技术人员可根据实际情况对处理参数进行调整，本公开对此不做限制。
其中，如图2所示，在自离化类型腔体增加真空系统630，通过真空系统630使腔体610内形成负压，使反应腔室中半导体衬底100背离第一导电层210的一侧相对形成第一导电层210一侧处于负压状态，在负压状态下对第一导电层210表面的氧化层220进行置换反应处理，此外利用负压的牵引力使得Ar+和金属离子(Ti)对晶圆表面进行处理，从而能够加速氮气等离子对晶圆表面进行处理，更加有效地去除晶圆表面的氧化物，以减少晶圆的报废数量。
在本公开的一种实施例中，制造方法还包括：
步骤S400、在置换层背离半导体衬底的一侧形成第二导电层。
具体地，如图6所示，在对第一导电层210表面形成的氧化层220完成置换形成置换层230之后，接触在置换层230背离半导体衬底100的一侧通过可通过物理气相沉积法、化学气相沉积法在形成第二导电层300。
其中，第二导电层300的材料例如可为钛(Ti)、铂(Pt)、钌(Ru)、金(Au)、银(Ag)、钼(Mo)、铝(Al)、钨(W)、铜(Cu)、钕(Nd)、铬(Cr)、钽(Ta)、氮化钛(TiN)、氮化物(WN)或上述材料的组合。
其中，第二导电层300与置换层230的材质相同。当第一导电层210为金属钛膜层，形成的氧化层220为氧化钛，采用氮气进行处理后，形成的置换层230为氮化钛，即第二导电层300的材料为氮化钛。采用与置换层230的材质相同的第二导电层300，在形成第二导电层300时，能够使置换层230与第二导电层300形成材质相同的一体膜层，从而降低第二导电层300与置换层230之间的接触电阻。
当然，第二导电层300的材质也可与置换层230不同，例如第二导电层300的材料为氮化物。第二导电层300的厚度本领域技术人员可根据需要进行设定，本公开对此不做限制。
在本公开的一种实施例中，制造方法还包括：
步骤S500、在第二导电层背离第一导电层的一侧形成第三导电层；
步骤S600、在第三导电层背离第二导电层的一侧形成第四导电层。
具体地，如图7所示，形成第二导电层300之后，通过物理气相沉积法、化学气相沉积法在第二导电层300背离第一导电层210的一侧形成第三导电层400形成第二导电层300，在第三导电层400背离第二导电层300的一侧形成第四导电层500。
其中，第三导电层400的材料例如可为硅化钨(WSix)、钛(Ti)、铂(Pt)、钌(Ru)、金(Au)、银(Ag)、钼(Mo)、铝(Al)、钨(W)、铜(Cu)、钕(Nd)、铬(Cr)、钽(Ta)、氮化钛(TiN)、氮化物(WN)或上述材料的组合。当第三导电层400的材料例如为硅化钨，当半导体结构作为栅极，随着电路集成度的不断提高，器件尺寸进一步缩小，栅极和作为局部连线的多晶硅电阻值将会增加，从而影响器件的工作速度。通过在第二导电层300上再淀积一层硅化钨，利用硅化物耐高温、化学稳定性好以及导电性能好等特点，形成复合栅结构，能有效地降低栅极电阻率。
其中，第四导电层500的材料例如可为钨(W)、钛(Ti)、铂(Pt)、钌(Ru)、金(Au)、银(Ag)、钼(Mo)、铝(Al)、钨(W)、铜(Cu)、钕(Nd)、铬(Cr)、钽(Ta)、氮化钛(TiN)、氮化物(WN)或上述材料的组合。当第四导电层500的材料例如为金属钨，通过在硅化钨上再淀积一层金属钨，利用金属钨熔点高的特性，能够提高应用该栅极器件的热稳定性。
在本公开的一种实施例中，制造方法还包括：
步骤S700、对半导体衬底及第一导电层进行退火处理，使第一导电层形成金属硅化物层。
具体地，如图8所示，在形成第三导电层400与第四导电层500之后，形成了半导体结构，半导体结构中的导体衬底包括多晶硅，第一导电层210为金属导电层，通过对半导体结构进行退火处理，能够使第一导电层210硅化，形成硅化的金属导电层，例如硅化钛(TiSix)。
由于在集成电路的制造工艺中，设备和器件尺寸越来越小，对器件的尺寸及薄膜质量要求越高，采用通常工艺方法已无法达到低电阻导线的要求，但多晶硅薄膜过高的电阻率限制了它的应用。硅化钛具有非常理想的特性，可通过磁控溅射制备钛，后经过退火形成的硅化钛薄膜，以提高集成电路器件的性能。
其中，金属钛薄膜形成于多晶硅衬底上，接着金属钛薄膜在800℃左右的退火温度下快速退火形成硅化钛薄。当在800℃左右的退火温度下快速退火形成的硅化钛薄，硅化钛薄膜的接触电阻值可达到最小，从而进一步降低半导体结构作为栅极的电阻。当然，金属钛薄膜也可在600℃或700℃左右的退火温度下快速退火形成硅化钛薄，本公开对此不做限制。
需要说明的是，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
本公开的实施例提供了一种半导体结构，如图5所示，该半导体结构包括：半导体衬底100和第一导电层210，第一导电层210背离半导体衬底100的表面形成有导电的置换层230。
本公开提供的半导体结构，将第一导电层210的表面氧化层220进行置换反应处理，将氧化层220形成导电的置换层230，从而避免了因出现氧化层220而增大半导体结构的电阻；例如当该半导体结构作为晶体管的栅极时，氧化层220会大大增加栅极的接触阻值，严重时会影响栅极的打开，降低晶体管的性能，通过将氧化层220通过置换反应形成为导电层，能够有效降低减少接触电阻，提高器件性能。
其中，半导体衬底100的材料例如可为多晶硅、锗、锗化硅(SiGe)、砷化镓(GaAs)、磷化铟(InP)、碳化硅(SiC)或氮化镓(GaN)等半导体材料衬底或绝缘衬底硅(SOI)等。
其中，第一导电层210的材料例如可为钛(Ti)、铂(Pt)、钌(Ru)、金(Au)、银(Ag)、钼(Mo)、铝(Al)、钨(W)、铜(Cu)、钕(Nd)、铬(Cr)、钽(Ta)或其合金或上述材料的组合。
示例的，当第一导电层210的材料为钛时，金属钛薄膜的表面由于氧化作用形成一层氧化层220，氧化层220会增大第一导电层210的电阻，从而影响第一导电层210的导电性。此外，若半导体结构后续要进行高温处理，例如进行退火工艺，钛膜表面吸附的氧气在高温下与氧气进一步反应生成钛氧化物；在进行高温处理后，会在第一导电层210的表面进行一步形成氧化层220，在该半导体结构作为栅极时，会大大增加栅极的接触阻值，严重时会影响栅极的打开，进而会影响后续产品的良率。
具体地，将第一导电层210表面的氧化层220进行置换反应处理，去除氧化层220，形成导电的置换层230，从而降低形成氧化层220对第一导电层210导电性能的影响。
具体地，如图6所示，半导体结构还包括第二导电层300，第二导电层300设于置换层230背离半导体衬底100的表面上。
其中，第二导电层300的材料例如可为钛(Ti)、铂(Pt)、钌(Ru)、金(Au)、银(Ag)、钼(Mo)、铝(Al)、钨(W)、铜(Cu)、钕(Nd)、铬(Cr)、钽(Ta)、氮化钛(TiN)、氮化物(WN)或上述材料的组合。
其中，第二导电层300与置换层230的材质相同。采用与置换层230的材质相同的第二导电层300，在形成第二导电层300时，能够使置换层230与第二导电层300形成材质相同的一体膜层，从而降低第二导电层300与置换层230之间的接触电阻。
当然，第二导电层300的材质也可与置换层230不同，例如第二导电层300的材料为氮化物。第二导电层300的厚度本领域技术人员可根据需要进行设定，本公开对此不做限制。
具体地，如图7所示，半导体结构还包括第三导电层400和第四导电层500，第三导电层400位于第二导电层300背离第一导电层210的一侧，第四导电层500位于第三导电层400背离第二导电层300的一侧。
其中，第三导电层400的材料例如可为硅化钨(WSix)、钛(Ti)、铂(Pt)、钌(Ru)、金(Au)、银(Ag)、钼(Mo)、铝(Al)、钨(W)、铜(Cu)、钕(Nd)、铬(Cr)、钽(Ta)、氮化钛(TiN)、氮化物(WN)或上述材料的组合。当第三导电层400的材料例如为硅化钨，当半导体结构作为栅极，随着电路集成度的不断提高，器件尺寸进一步缩小，栅极和作为局部连线的多晶硅电阻值将会增加，从而影响器件的工作速度。通过在第二导电层300上再淀积一层硅化钨，利用硅化物耐高温、化学稳定性好以及导电性能好等特点，形成复合栅结构，能有效地降低栅极电阻率。
其中，第四导电层500的材料例如可为钨(W)、钛(Ti)、铂(Pt)、钌(Ru)、金(Au)、银(Ag)、钼(Mo)、铝(Al)、钨(W)、铜(Cu)、钕(Nd)、铬(Cr)、钽(Ta)、氮化钛(TiN)、氮化物(WN)或上述材料的组合。当第四导电层500的材料例如为金属钨，通过在硅化钨上再淀积一层金属钨，利用金属钨熔点高的特性，能够提高应用该栅极器件的热稳定性。
其中，可对半导体结构进行退火处理，使第一导电层210形成金属硅化物层，例如硅化钛(TiSix)。由于在集成电路的制造工艺中，设备和器件尺寸越来越小，对器件的尺寸及薄膜质量要求越高，采用通常工艺方法已无法达到低电阻导线的要求，但多晶硅薄膜过高的电阻率限制了它的应用。硅化钛具有非常理想的特性，可通过磁控溅射制备钛，后经过退火形成的硅化钛薄膜，以提高集成电路器件的性能。
本公开提供的半导体结构，可由上述的半导体结构的制造方法形成，其具体形成过程及其有益效果参见上述关于制造方法中的详细论述，在此不再赘述。
本公开的实施例还提供了一种晶体管，该晶体管包括栅极、源极和漏极，栅极包括：半导体衬底100和第一导电层210，第一导电层210背离半导体衬底100的表面形成有导电的置换层230。
本公开提供的晶体管，将栅极的第一导电层210的表面氧化层220进行置换反应处理，将氧化层220形成导电的置换层230，从而避免了因出现氧化层220而增大半导体结构的电阻；氧化层220会大大增加栅极的接触阻值，严重时会影响栅极的打开，降低晶体管的性能，通过将氧化层220通过置换反应形成为导电层，能够有效降低减少栅极接触电阻，提高晶体管的性能。
其中，半导体衬底100的材料例如可为多晶硅、锗、锗化硅(SiGe)、砷化镓(GaAs)、磷化铟(InP)、碳化硅(SiC)或氮化镓(GaN)等半导体材料衬底或绝缘衬底硅(SOI)等。
其中，第一导电层210的材料例如可为钛(Ti)、铂(Pt)、钌(Ru)、金(Au)、银(Ag)、钼(Mo)、铝(Al)、钨(W)、铜(Cu)、钕(Nd)、铬(Cr)、钽(Ta)或其合金或上述材料的组合。
示例的，当第一导电层210的材料为钛时，金属钛薄膜的表面由于氧化作用形成一层氧化层220，氧化层220会增大第一导电层210的电阻，从而影响第一导电层210的导电性。此外，栅极后续要进行高温处理，例如进行退火工艺，钛膜表面吸附的氧气在高温下与氧气进一步反应生成钛氧化物；在进行高温处理后，会在第一导电层210的表面进行一步形成氧化层220，会大大增加栅极的接触阻值，严重时会影响栅极的打开，进而会影响后续产品的良率。将第一导电层210表面的氧化层220进行置换反应处理，去除氧化层220，形成导电的置换层230，从而降低形成氧化层220对第一导电层210导电性能的影响。
具体地，如图6所示，栅极还包括第二导电层300，第二导电层300设于置换层230背离半导体衬底100的表面上。
其中，第二导电层300的材料例如可为钛(Ti)、铂(Pt)、钌(Ru)、金(Au)、银(Ag)、钼(Mo)、铝(Al)、钨(W)、铜(Cu)、钕(Nd)、铬(Cr)、钽(Ta)、氮化钛(TiN)、氮化物(WN)或上述材料的组合。
其中，第二导电层300与置换层230的材质相同。采用与置换层230的材质相同的第二导电层300，在形成第二导电层300时，能够使置换层230与第二导电层300形成材质相同的一体膜层，从而降低第二导电层300与置换层230之间的接触电阻。当然，第二导电层300的材质也可与置换层230不同，例如第二导电层300的材料为氮化物。第二导电层300的厚度本领域技术人员可根据需要进行设定，本公开对此不做限制。
具体地，如图7所示，栅极还包括第三导电层400和第四导电层500，第三导电层400位于第二导电层300背离第一导电层210的一侧，第四导电层500位于第三导电层400背离第二导电层300的一侧。
其中，第三导电层400的材料例如可为硅化钨(WSix)、钛(Ti)、铂(Pt)、钌(Ru)、金(Au)、银(Ag)、钼(Mo)、铝(Al)、钨(W)、铜(Cu)、钕(Nd)、铬(Cr)、钽(Ta)、氮化钛(TiN)、氮化物(WN)或上述材料的组合。当第三导电层400的材料例如为硅化钨，随着电路集成度的不断提高，器件尺寸进一步缩小，栅极和作为局部连线的多晶硅电阻值将会增加，从而影响器件的工作速度。通过在第二导电层300上再淀积一层硅化钨，利用硅化物耐高温、化学稳定性好以及导电性能好等特点，形成复合栅结构，能有效地降低栅极电阻率。
其中，第四导电层500的材料例如可为钨(W)、钛(Ti)、铂(Pt)、钌(Ru)、金(Au)、银(Ag)、钼(Mo)、铝(Al)、钨(W)、铜(Cu)、钕(Nd)、铬(Cr)、钽(Ta)、氮化钛(TiN)、氮化物(WN)或上述材料的组合。当第四导电层500的材料例如为金属钨，通过在硅化钨上再淀积一层金属钨，利用金属钨熔点高的特性，能够提高应用该栅极器件的热稳定性。
其中，可对栅极进行退火处理，使第一导电层210形成金属硅化物层，例如硅化钛(TiSix)。由于在集成电路的制造工艺中，设备和器件尺寸越来越小，对器件的尺寸及薄膜质量要求越高，采用通常工艺方法已无法达到低电阻导线的要求，但多晶硅薄膜过高的电阻率限制了它的应用。硅化钛具有非常理想的特性，可通过磁控溅射制备钛，后经过退火形成的硅化钛薄膜，以提高栅极的导电性能，进而提供集成电路器件的性能。
本公开提供的栅极，可由上述的半导体结构的制造方法其具体形成过程及其有益效果参见上述关于制造方法中的详细论述，在此不再赘述。提供的晶体管例如可为金属氧化物半导体场效应晶体(MOSFET)、绝缘栅双极型晶体管(IGBT)等，本公开对此不做限制，凡是包括上述本公开提供的栅极的晶体管，均属于本公开的保护范围。
本公开的实施例还提供了一种存储器，该存储器包括上述的晶体管。该存储器可为动态随机存取存储器(Dynamic Random Access Memory，DRAM)，当然，也可以是只读存储器(Read-Only Memory，ROM)，例如可为铁电随机存取存储器(FeRAM)、可擦和可编程只读存储器(EPROM)和电可擦可编程只读存储器(EEPROM)等非易失半导体存储器，在此不对其类型做特殊限定。该存储器可用于手机、平板电脑或其它终端设备，其有益效果可参考上述集体管实施例中论述的有益效果，在此不再详述。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。

Claims (15)

1.一种半导体结构的制造方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成第一导电层，所述第一导电层背离所述半导体衬底的表面上形成有氧化层；
对所述第一导电层表面的所述氧化层进行置换反应处理，形成导电的置换层。
2.根据权利要求1所述的制造方法，其特征在于，所述制造方法还包括：
在所述置换层背离所述半导体衬底的一侧形成第二导电层。
3.根据权利要求2所述的制造方法，其特征在于，所述第二导电层与所述置换层的材质相同。
4.根据权利要求2所述的制造方法，其特征在于，所述制造方法还包括：
在所述第二导电层背离所述第一导电层的一侧形成第三导电层；
在所述第三导电层背离所述第二导电层的一侧形成第四导电层。
5.根据权利要求1所述的制造方法，其特征在于，在所述半导体衬底上采用钛采用形成第一导电层，所述氧化层为氧化钛层。
6.根据权利要求5所述的制造方法，其特征在于，采用氮气对所述氧化层进行等离子处理，形成氮化钛层。
7.根据权利要求1所述的制造方法，其特征在于，在所述半导体衬底上形成第一导电层，包括：
在反应腔室中设置第一导电材料靶；
采用惰性气体对所述第一导电材料靶进行轰击，使所述第一导电材料靶上被溅射出来的原子脱离靶面在所述半导体衬底上淀积成第一导电层。
8.根据权利要求7所述的制造方法，其特征在于，使所述反应腔室中所述半导体衬底背离所述第一导电层的一侧相对形成所述第一导电层一侧处于负压状态，在所述负压状态下对所述第一导电层表面的所述氧化层进行置换反应处理。
9.根据权利要求1所述的制造方法，其特征在于，所述半导体衬底包括多晶硅，所述第一导电层为金属导电层；所述制造方法还包括：
对所述半导体衬底及所述第一导电层进行退火处理，使所述第一导电层形成金属硅化物层。
10.一种半导体结构，其特征在于，包括：
半导体衬底；
第一导电层，所述第一导电层背离所述半导体衬底的表面形成有导电的置换层。
11.根据权利要求10所述的半导体结构，其特征在于，所述半导体结构还包括：
第二导电层，设于所述置换层背离所述半导体衬底的表面上，且所述第二导电层与所述置换层的材质相同。
12.一种晶体管，包括栅极、源极和漏极，其特征在于，所述栅极包括：
半导体衬底；
第一导电层，所述第一导电层背离所述半导体衬底的表面形成有导电的置换层。
13.根据权利要求12所述的晶体管，其特征在于，所述栅极还包括：
第二导电层，所述第二导电层设于所述置换层的表面上，且所述第二导电层与所述置换层的材质相同。
14.根据权利要求12所述的晶体管，其特征在于，所述第一导电层为金属硅化物层。
15.一种存储器，其特征在于，包括权利要求13或14所述的晶体管。
CN202210750812.2A 2022-06-28 2022-06-28 半导体结构的制造方法、半导体结构、晶体管与存储器 Pending CN115148588A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210750812.2A CN115148588A (zh) 2022-06-28 2022-06-28 半导体结构的制造方法、半导体结构、晶体管与存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210750812.2A CN115148588A (zh) 2022-06-28 2022-06-28 半导体结构的制造方法、半导体结构、晶体管与存储器

Publications (1)

Publication Number Publication Date
CN115148588A true CN115148588A (zh) 2022-10-04

Family

ID=83409975

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210750812.2A Pending CN115148588A (zh) 2022-06-28 2022-06-28 半导体结构的制造方法、半导体结构、晶体管与存储器

Country Status (1)

Country Link
CN (1) CN115148588A (zh)

Similar Documents

Publication Publication Date Title
JP4142753B2 (ja) スパッタターゲット、スパッタ装置、半導体装置およびその製造方法
WO2022151679A1 (zh) 半导体结构的制造方法及两种半导体结构
TWI717554B (zh) 使用pvd釕的方法與裝置
JP2002050756A (ja) 電極構造体の形成方法及び半導体装置の製造方法
US8294220B2 (en) Method for forming silicide contacts
JP5106400B2 (ja) Ｆｅｔデバイスにおいて低欠陥密度のニッケルシリサイドを形成するための方法及び装置
CN115148588A (zh) 半导体结构的制造方法、半导体结构、晶体管与存储器
US20070202695A1 (en) Method for fabricating a semiconductor device
US20030186523A1 (en) Method for forming an improved metal silicide portion in a silicon-containing conductive region in an integrated circuit
US11887854B2 (en) Semiconductor structure manufacturing method and two semiconductor structures
US20210404056A1 (en) Ultra-thin films with transition metal dichalcogenides
JPH11158615A (ja) スパッタリング装置及びそれを使用した半導体装置の製造方法
CN113299598A (zh) 一种半导体结构制造方法
KR101041858B1 (ko) 반도체장치의 단일 측벽 콘택 형성 방법
US6440831B1 (en) Ionized metal plasma deposition process having enhanced via sidewall coverage
WO2002065523A1 (en) Gate electrode silicidation layer
JP2007134705A (ja) 半導体素子及びその製造方法
CN114497177A (zh) 一种迁移率可控的场效应晶体管及其制备方法
KR100334866B1 (ko) 반도체소자의트랜지스터형성방법
EP1490901A1 (en) Method for forming an improved metal silicide contact to a silicon-containing conductive region
KR100905780B1 (ko) 게이트 구조물 및 그의 제조방법
TW202105465A (zh) 基於金屬的氫氣阻障
CN110534428A (zh) 金属层结构的制造方法以及半导体器件及其制造方法
KR20090026595A (ko) 반도체 소자의 제조방법
JPS6196771A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination