CN115132821A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN115132821A
CN115132821A CN202110458050.4A CN202110458050A CN115132821A CN 115132821 A CN115132821 A CN 115132821A CN 202110458050 A CN202110458050 A CN 202110458050A CN 115132821 A CN115132821 A CN 115132821A
Authority
CN
China
Prior art keywords
gate
semiconductor device
metal layer
region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110458050.4A
Other languages
English (en)
Inventor
浦士杰
藤卷浩和
彭德金
戴执中
艾世强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powerchip Technology Corp
Original Assignee
Powerchip Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Technology Corp filed Critical Powerchip Technology Corp
Publication of CN115132821A publication Critical patent/CN115132821A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种半导体装置，包括基底、源极区、漏极区以及栅极结构。源极区与漏极区分别位于基底内。栅极结构位于基底上且位于源极区与漏极区之间。栅极结构包括第一栅极以及至少一第二栅极。第二栅极位于第一栅极与漏极区之间。第一栅极与第二栅极分隔开，且第二栅极与源极区电连接。

Description

半导体装置
技术领域
本发明涉及一种装置，且特别是涉及一种半导体装置。
背景技术
一般而言，在半导体装置中的击穿电压(breakdown voltage,BV)与栅极-漏极电荷(Qgd)之间会具有折衷(trade-off)关系，举例而言，在半导体装置中常会通过缩小通道(channel)长度的设计以降低栅极-漏极电荷，提升切换(switch)速度，然而，在此设计下会导致击穿电压的下降，如此一来，对半导体装置的整体可靠度与性能会产生不良影响。因此，如何改善击穿电压与栅极-漏极电荷之间的折衷问题，以提升半导体装置的整体可靠度与性能实为亟欲解决的重要课题。
发明内容
本发明提供一种半导体装置，可以提升其整体可靠度与性能。
本发明的一种半导体装置，包括基底、源极区、漏极区以及栅极结构。源极区与漏极区分别位于基底内。栅极结构位于基底上且位于源极区与漏极区之间。栅极结构包括第一栅极以及至少一第二栅极。第二栅极位于第一栅极与漏极区之间。第一栅极与第二栅极分隔开，且第二栅极与源极区电连接。
在本发明的一实施例中，上述的第一栅极的材料与第二栅极的材料相同。
在本发明的一实施例中，上述的第一栅极的功能不同于第二栅极的功能。
在本发明的一实施例中，上述的半导体装置还包括位于第二栅极上的第一金属层。第一金属层相对于第二栅极朝漏极区偏移第一距离，且第二栅极通过第一金属层与源极区电连接。
在本发明的一实施例中，上述的第一金属层的尺寸大于第二栅极。
在本发明的一实施例中，上述的半导体装置还包括位于第一金属层上的第二金属层。第二金属层相对于第一金属层朝漏极区偏移第二距离，且第二栅极通过第一金属层以及第二金属层与源极区电连接。
在本发明的一实施例中，上述的半导体装置包括横向扩散金属氧化物半导体场效晶体管。
在本发明的一实施例中，上述的半导体装置还包括位于基底上且位于源极区与所述漏极区之间的绝缘层。第二栅极位于绝缘层的顶面上。
在本发明的一实施例中，上述的第一栅极与漏极区之间具有漂移区域，且第二栅极与漂移区域通过绝缘层分隔开。
在本发明的一实施例中，上述的半导体装置还包括位于所述基底内且位于所述源极区与所述漏极区之间的隔离结构。第二栅极位于隔离结构的顶面上。
基于上述，本发明的半导体装置的栅极结构通过分隔开第一栅极与第二栅极且第二栅极与源极区电连接的设计，可以调整装置内的电场分布达到修补作用，因此可以改善击穿电压与栅极-漏极电荷之间的折衷问题，进而可以提升半导体装置的整体可靠度与性能。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1A、图2、图3、图4、图5、图6是本发明一些实施例的半导体装置的部分剖面示意图；
图1B是图1A的半导体装置的电荷与电压关系图。
符号说明
100、200、300、400、500、600:半导体装置
110:基底
111、112、115、116:掺杂区域
113:源极区
114:漏极区
120、420:栅极结构
122、422:第一栅极
122a、422a:栅介电层
124、424:第二栅极
124w、240w:宽度
126、426:间隙壁
130:绝缘层
130t:顶面
240、540:第一金属层
242、352、542、652:导电连接件
350、650:第二金属层
d1、d11:第一距离
d2、d21:第二距离
P1、P2、P3、P4、P5、P6:电连接路径
具体实施方式
本文所使用的方向用语(例如，上、下、右、左、前、后、顶部、底部)仅作为参看所绘附图使用且不意欲暗示绝对定向。
参照本实施例的附图以更全面地阐述本发明。然而，本发明也可以各种不同的形式体现，而不应限于本文中所述的实施例。附图中的层或区域的厚度、尺寸或大小会为了清楚起见而放大。相同或相似的参考号码表示相同或相似的元件，以下段落将不再一一赘述。
图1A、图2、图3、图4、图5、图6是依据本发明一些实施例的半导体装置的部分剖面示意图。图1B是图1A的半导体装置的电流与电压关系图。应说明的是，附图中仅绘示出半导体装置的部分剖面示意图，其他未绘示的区域可以视实际设计上的需求而定。
请参考图1A与图1B，本实施例的半导体装置100包括基底110以及位于基底110内的多个掺杂区。举例而言，基底110可以是P型基底，对基底110进行部分掺杂会形成N-型轻掺杂区域111，对N-型轻掺杂区域111进行部分掺杂从而形成的P+型高掺杂区域112，对P+型高掺杂区域112进行部分掺杂从而形成的N+型高掺杂区域(即源极区113)，对N-型轻掺杂区域111进行部分掺杂从而形成的N+型高掺杂区域(即漏极区114)，对P+型高掺杂区域112进行部分掺杂从而形成的P+型高掺杂区域115以及对该N-型轻掺杂区域111进行部分掺杂从而形成的N型掺杂区域116，而N型掺杂区域116围绕漏极区114，其中该N-型轻掺杂区域111可以作为N型阱(N-well)，P+型高掺杂区域112可以作为P型基区(p-Body)。应说明的是，本发明不限制于上述基底110内掺杂区的布局方式，基底110内可以是实际设计上的需求进行掺杂区的布局，只要基底110内至少具有源极区113与漏极区114都属于本发明的保护范围。
在一些实施例中，P+型高掺杂区域115可紧靠源极区113，即P+型高掺杂区域115与源极区113之间无任何空隙，两者相连接，此时，施加于P+型高掺杂区域115上的电压与施加于源极区113上的源极电压一致。然而，本发明不限于此，在未绘示的实施例中，P+型高掺杂区域115与源极区113之间也可存于一定的间隔，此时，施加于该P+型高掺杂区域115上的电压可与施加于源极区113的源极电压不一致。
在本实施例中，半导体装置100还包括栅极结构120，其中栅极结构120位于基底110上且位于源极区113与漏极区114之间。进一步而言，栅极结构120可以包括第一栅极122以及至少一第二栅极124(图1中示意地绘示出一个)，其中第二栅极124位于第一栅极122与漏极区114之间，换句话说，第二栅极124较第一栅极122靠近漏极区114，反过来说，第一栅极122较第二栅极124靠近源极区113。
此外，第一栅极122与第二栅极124可以分隔开，换句话说，第一栅极122与第二栅极124之间可以具有一距离，且第二栅极124与源极区113电连接，如图1A中的电连接路径P1。据此，本实施例的半导体装置100的栅极结构120通过分隔开第一栅极122与第二栅极124且第二栅极124与源极区113电连接的设计，可以调整装置内的电场分布达到修补作用，因此可以改善击穿电压与栅极-漏极电荷之间的折衷问题，进而可以提升半导体装置的整体可靠度与性能。进一步而言，在前述设计下会避免电场过度集中在角落处或栅极-漏极电荷聚集在同一环境下，如此一来，可以导致较高的击穿电压及较低的栅极-漏极电荷，换句话说，在上述设计下可以在击穿电压维持在较高水平的同时降低栅极-漏极电荷，因此可以改善击穿电压与栅极-漏极电荷之间的折衷问题，进而可以提升半导体装置100的整体可靠度与性能。举例而言，如图1B所示，半导体装置100相较于现有半导体装置而言可以明显地降低栅极-漏极电荷。在此，现有半导体装置例如未设计有第二栅极的半导体装置。
此外，如下方表1所示，根据半导体装置100与现有半导体装置的性能参数可知，一方面半导体装置100可以维持在较高的击穿电压，另一方面半导体装置100可以降低约1/3的栅极-漏极电荷，因此本实施例的半导体装置100可以改善击穿电压与栅极-漏极电荷之间的折衷问题，进而可以提升半导体装置100的整体可靠度与性能。在此，实施例1至实施例4的操作条件分别为对应给定半导体装置100的第二栅极124的电压为0伏特(V)、5伏特、10伏特、20伏特，而比较例1为现有半导体装置(不包括第二栅极)。
表1
Figure BDA0003041294020000051
在一些实施例中，可以通过切断栅极的方式来形成分隔开的第一栅极122与第二栅极124，换句话说，第一栅极122与第二栅极124可以是于同一道制作工艺所形成，因此第一栅极122的材料与第二栅极124的材料可以实质上相同，如都为多晶硅，但本发明不限于此。
在一些实施例中，第一栅极122的功能可以不同于第二栅极124的功能，举例而言，第一栅极122通过栅介电层122a与基底110分隔开且与源极区113与漏极区114可以构成晶体管达到产生电场的功能，而第二栅极124可以与源极区113电连接达到调整电场分布的功能。
在一些实施例中，半导体装置100可以包括横向扩散金属氧化物半导体场效晶体管(Laterally Diffused Metal Oxide Semiconductor,LDMOS)，其中半导体装置100中可以包括高压元件、低压元件或其组合，但本发明不限于此。
在一些实施例中，第二栅极124可以是块状结构，且可以为多个第二栅极124，但本发明不限于此，第二栅极124的数量可以视实际设计上的需求调整。
在一些实施例中，第二栅极124于基底110上的正投影可以位于第一栅极122于基底110上的正投影与漏极区114之间，换句话说，第一栅极122与第二栅极124可以由源极区113朝漏极区114的方向依序排列，但本发明不限于此。
在一些实施例中，栅极结构120可以还包括覆盖第一栅极122的侧壁以及第二栅极124的侧壁的间隙壁126。进一步而言，间隙壁126可以是单层结构(如图1A所示)，且间隙壁126的材料例如是氮化硅，但本发明不限于此，在未绘示的实施例中，间隙壁126可以是多层结构，且间隙壁126的材料例如是氧化硅、氮化硅或其组合，但本发明不限于此。
在本实施例中，半导体装置100可以还包括配置于基底110上且位于源极区113与漏极区114之间的绝缘层130，其中第二栅极124位于绝缘层130的顶面130t上，换句话说，第二栅极124与基底110之间被绝缘层130分隔开，第二栅极124不与基底110直接接触，而绝缘层130与基底110直接接触，但本发明不限于此。在此，绝缘层130可以是任何适宜的氧化物。
在一些实施例中，第一栅极122与漏极区114之间可以具有漂移区域(driftregion)，且第二栅极124与漂移区域通过绝缘层130分隔开。另一方面，第一栅极122可以由基底110的顶面沿着绝缘层130向上延伸并形成于绝缘层130的顶面130t上，因此，第一栅极122还可以作为朝向源极区113延伸的一电场板(field plate)，但本发明不限于此。
在一些实施例中，第一栅极122相对于基底110的高度与第二栅极124相对于基底110的高度可以相同，但本发明不限于此，在另一些实施例中，第一栅极122相对于基底110的高度与第二栅极124相对于基底110的高度可以不同。
在一些实施例中，第二栅极124的尺寸可以小于绝缘层130的尺寸，换句话说，第二栅极124于基底110上的正投影面积小于绝缘层130于基底110上的正投影面积，但本发明不限于此。
在一些实施例中，第二栅极124可以与绝缘层130直接接触，换句话说，第二栅极124可以是直接形成于绝缘层130上，但本发明不限于此。
在一些实施例中，以剖面观之，绝缘层130可以具有梯形轮廓，但本发明不限于此，绝缘层130可以依实际设计上的需求而有不同的剖面轮廓。
在此必须说明的是，以下实施例沿用上述实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明，关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
请参考图2，半导体装置200与图1A中的半导体装置100相似，不同之处在于：半导体装置200还包括位于第二栅极124上的第一金属层240。进一步而言，第一金属层240相对于第二栅极124朝漏极区114偏移第一距离d1，且第二栅极124通过第一金属层240与源极区113电连接，如图2中的电连接路径P2，因此通过第二栅极124与第一金属层240搭配的设计可以进一步提升调整电场分布的能力具有更佳的修补作用，但本发明不限于此。
在一些实施例中，第一金属层240相对于第二栅极124进行水平偏移，使部分第一金属层240凸出于第二栅极124的边缘124e以靠近漏极区114，换句话说，第一金属层240于基底110上的正投影仅部分重叠于第二栅极124于基底110上的正投影，但本发明不限于此。
在一些实施例中，第一金属层240的尺寸大于第二栅极124的尺寸，其中第一金属层240的尺寸例如是第一金属层240的宽度240w，而第二栅极124的尺寸例如是第二栅极124的宽度124w，但本发明不限于此。
在一些实施例中，第一金属层240与第二栅极124没有直接接触，举例而言，第一金属层240与第二栅极124之间可以通过导电连接件242进行垂直电连接，其中导电连接件242例如是接触窗(contact)，但本发明不限于此。
请参考图3，半导体装置300与图2中的半导体装置200相似，不同之处在于：半导体装置300还包括位于第一金属层240上的第二金属层350。进一步而言，第二金属层350相对于第一金属层240朝漏极区114偏移第二距离d2，且第二栅极124通过第一金属层240以及第二金属层350与源极区113电连接，如图3中的电连接路径P3，因此通过第二栅极124、第一金属层240与第二金属层350搭配的设计可以进一步提升调整电场分布的能力具有更佳的修补作用，但本发明不限于此。
在一些实施例中，第二金属层350相对于第一金属层240进行水平偏移，使部分第二金属层350凸出于第一金属层240的边缘124e以靠近漏极区114，换句话说，第二金属层350与第一金属层240可以呈现阶梯状，但本发明不限于此。
在一些实施例中，第二距离d2大于第一距离d1，但本发明不限于此，第二距离d2与第一距离d1可以依照实际设计上的需求而定。
在一些实施例中，第二金属层350相对于第二栅极124朝漏极区114偏移的距离为第一距离d1与第二距离d2的总和，但本发明不限于此。
在一些实施例中，第二金属层350与第一金属层240没有直接接触，举例而言，第二金属层350与第一金属层240之间可以通过导电连接件352进行垂直电连接，其中导电连接件352例如是接触窗，但本发明不限于此。
请参考图4，半导体装置400与图1中的半导体装置100相似，不同之处在于：半导体装置400的栅极结构420可以配置在不同于绝缘层130的绝缘结构上，且半导体装置400的栅极结构420的类型不同于半导体装置100的栅极结构120。进一步而言，在本实施例中，基底110内可以还包括位于源极区113与漏极区114之间的隔离结构430，且栅极结构420的部分第一栅极422与第二栅极424位于隔离结构430的顶面430t上，因此由于第二栅极424与源极区113电连接，如图4中的电连接路径P4可以调整电场分布的能力具有修补作用，进而可以提升半导体装置400的整体可靠度与性能。但本发明不限于此。在此，隔离结构430可以是浅沟槽隔离结构(STI)或其他适宜的隔离结构。
在一些实施例中，第一栅极422没有向上延伸的结构，第一栅极422通过栅介电层422a与基底110分隔开，而栅介电层422a可以与隔离结构430直接接触。另一方面，第二栅极424没有被抬升一高度，换句话说，第二栅极424与隔离结构430直接接触，亦即没有绝缘层隔开第二栅极424与漂移区域，但本发明不限于此。
在一些实施例中，栅极结构420可以还包括覆盖第一栅极422的侧壁以及第二栅极424的侧壁的间隙壁426。进一步而言，间隙壁426可以是单层结构(如图1A所示)，且间隙壁426的材料例如是氮化硅，但本发明不限于此，在未绘示的实施例中，间隙壁426可以是多层结构，且间隙壁426的材料例如是氧化硅、氮化硅或其组合，但本发明不限于此。
请参考图5，半导体装置500与图4中的半导体装置400相似，不同之处在于：半导体装置500还包括位于第二栅极424上的第一金属层540。进一步而言，第一金属层540相对于第二栅极424朝漏极区114偏移第一距离d11，且第二栅极424通过第一金属层540与源极区113电连接，如图5中的电连接路径P5，因此通过第二栅极424与第一金属层540搭配的设计可以进一步提升调整电场分布的能力具有更佳的修补作用，但本发明不限于此。
在一些实施例中，第一金属层540相对于第二栅极424进行水平偏移，使部分第一金属层540凸出于第二栅极424的边缘424e以靠近漏极区114，换句话说，第一金属层540于基底110上的正投影仅部分重叠于第二栅极424于基底110上的正投影，但本发明不限于此。
在一些实施例中，第一金属层540与第二栅极424没有直接接触，举例而言，第一金属层540与第二栅极424之间可以通过导电连接件542进行垂直电连接，其中导电连接件542例如是接触窗，但本发明不限于此。
请参考图6，半导体装置600与图5中的半导体装置500相似，不同之处在于：半导体装置600还包括位于第一金属层540上的第二金属层650。进一步而言，第二金属层650相对于第一金属层540朝漏极区114偏移第二距离d21，且第二栅极424通过第一金属层540以及第二金属层650与源极区113电连接，如图6中的电连接路径P6，因此通过第二栅极424、第一金属层540与第二金属层650搭配的设计可以进一步提升调整电场分布的能力具有更佳的修补作用，但本发明不限于此。
在一些实施例中，第二金属层650相对于第一金属层540进行水平偏移，使部分第二金属层650凸出于第一金属层540的边缘524e以靠近漏极区114，换句话说，第二金属层650与第一金属层540可以呈现阶梯状，但本发明不限于此。
在一些实施例中，第二距离d21大于第一距离d11，但本发明不限于此，第二距离d21与第一距离d11可以依照实际设计上的需求而定。
在一些实施例中，第二金属层650相对于第二栅极424朝漏极区114偏移的距离为第一距离d11与第二距离d21的总和，但本发明不限于此。
在一些实施例中，第二金属层650与第一金属层540没有直接接触，举例而言，第二金属层650与第一金属层540之间可以通过导电连接件652进行垂直电连接，其中导电连接件652例如是接触窗，但本发明不限于此。
应说明的是，本发明不限制金属层的数量，且金属层的配置为可选的，只要半导体装置中设置有第二栅极都属于本发明的保护范围。
综上所述，本发明的半导体装置的栅极结构通过分隔开第一栅极与第二栅极且第二栅极与源极区电连接的设计，可以调整装置内的电场分布达到修补作用，因此可以改善击穿电压与栅极-漏极电荷之间的折衷问题，进而可以提升半导体装置的整体可靠度与性能。进一步而言，在前述设计下会避免电场过度集中在角落处或栅极-漏极电荷聚集在同一环境下，如此一来，可以导致较高的击穿电压及较低的栅极-漏极电荷，换句话说，在上述设计下可以在击穿电压维持在较高水平的同时降低栅极-漏极电荷，因此可以改善击穿电压与栅极-漏极电荷之间的折衷问题，进而可以提升半导体装置的整体可靠度与性能。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (10)

1.一种半导体装置，其特征在于，包括：
基底；
源极区与漏极区，分别位于所述基底内；以及
栅极结构，位于所述基底上且位于所述源极区与所述漏极区之间，其中所述栅极结构包括：
第一栅极；以及
至少一第二栅极，位于所述第一栅极与所述漏极区之间，其中所述第一栅极与所述至少一第二栅极分隔开，且所述至少一第二栅极与所述源极区电连接。
2.如权利要求1所述的半导体装置，其中所述第一栅极的材料与所述至少一第二栅极的材料相同。
3.如权利要求1所述的半导体装置，其中所述第一栅极的功能不同于所述至少一第二栅极的功能。
4.如权利要求1所述的半导体装置，还包括第一金属层，位于所述至少一第二栅极上，其中所述第一金属层相对于所述至少一第二栅极朝所述漏极区偏移第一距离，且所述至少一第二栅极通过所述第一金属层与所述源极区电连接。
5.如权利要求4所述的半导体装置，其中所述第一金属层的尺寸大于所述至少一第二栅极。
6.如权利要求4所述的半导体装置，还包括第二金属层，位于所述第一金属层上，其中所述第二金属层相对于所述第一金属层朝所述漏极区偏移第二距离，且所述至少一第二栅极通过所述第一金属层以及所述第二金属层与所述源极区电连接。
7.如权利要求1所述的半导体装置，其中半导体装置包括横向扩散金属氧化物半导体场效晶体管。
8.如权利要求1至权利要求7中任一所述的半导体装置，更包括绝缘层，所述绝缘层位于所述基底上且位于所述源极区与所述漏极区之间，其中所述至少一第二栅极位于所述绝缘层的顶面上。
9.如权利要求8所述的半导体装置，其中所述第一栅极与所述漏极区之间具有漂移区域，且所述至少一第二栅极与所述漂移区域通过所述绝缘层分隔开。
10.如权利要求1至权利要求7中任一所述的半导体装置，还包括隔离结构，所述隔离结构位于所述基底内且位于所述源极区与所述漏极区之间，其中所述至少一第二栅极位于所述隔离结构的顶面上。
CN202110458050.4A 2021-03-25 2021-04-27 半导体装置 Pending CN115132821A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110110894 2021-03-25
TW110110894A TWI762253B (zh) 2021-03-25 2021-03-25 半導體裝置

Publications (1)

Publication Number Publication Date
CN115132821A true CN115132821A (zh) 2022-09-30

Family

ID=82199020

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110458050.4A Pending CN115132821A (zh) 2021-03-25 2021-04-27 半导体装置

Country Status (2)

Country Link
CN (1) CN115132821A (zh)
TW (1) TWI762253B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8664718B2 (en) * 2011-11-30 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Power MOSFETs and methods for forming the same
US9698260B1 (en) * 2015-12-31 2017-07-04 Globalfoundries Singapore Pte. Ltd. High voltage device with low Rdson
US10205024B2 (en) * 2016-02-05 2019-02-12 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having field plate and associated fabricating method
US10593773B2 (en) * 2017-09-29 2020-03-17 Texas Instruments Incorporated LDMOS with high-k drain STI dielectric
TWI719430B (zh) * 2018-03-21 2021-02-21 台灣積體電路製造股份有限公司 積體晶片及其形成方法

Also Published As

Publication number Publication date
TWI762253B (zh) 2022-04-21
TW202239002A (zh) 2022-10-01

Similar Documents

Publication Publication Date Title
US9852993B2 (en) Lateral high voltage integrated devices having trench insulation field plates and metal field plates
US8310001B2 (en) MOSFET switch with embedded electrostatic charge
US8704304B1 (en) Semiconductor structure
US9799764B2 (en) Lateral power integrated devices having low on-resistance
US8921936B2 (en) Ultra high voltage MOS transistor device
US9853146B2 (en) Lateral double diffused MOS transistors
KR102458310B1 (ko) 집적회로 소자
CN110323279B (zh) 半导体装置
KR20180068178A (ko) 반도체 소자 및 그 제조 방법
CN108258046B (zh) 半导体元件
TW201719890A (zh) 具有改良的導通電阻値和改良的崩潰電壓的高電壓積體電路
JP7327672B2 (ja) 半導体装置
US20200251590A1 (en) Semiconductor structure and fabrication method thereof
JP7158317B2 (ja) 半導体装置
KR20170080966A (ko) 낮은 온 저항을 갖는 수평형 전력용 집적 소자
US10008573B1 (en) High-voltage metal-oxide-semiconductor transistor device
CN115132821A (zh) 半导体装置
JP7314827B2 (ja) 半導体装置
CN116207149A (zh) 半导体器件及其制作方法
EP3671858A1 (en) Ldmos using buried rail as extra gate
CN107579109B (zh) 半导体器件及其制造方法
US20220376110A1 (en) Power Device and Manufacturing Method Thereof
US20240170548A1 (en) Semiconductor device and method of manufacturing the same
US20230155025A1 (en) Semiconductor device
CN112889158B (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination