CN115132777A - 半导体结构及其形成方法、存储器 - Google Patents
半导体结构及其形成方法、存储器 Download PDFInfo
- Publication number
- CN115132777A CN115132777A CN202211050884.2A CN202211050884A CN115132777A CN 115132777 A CN115132777 A CN 115132777A CN 202211050884 A CN202211050884 A CN 202211050884A CN 115132777 A CN115132777 A CN 115132777A
- Authority
- CN
- China
- Prior art keywords
- bit line
- main body
- contact plug
- line structure
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 85
- 238000000034 method Methods 0.000 title claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 238000005452 bending Methods 0.000 claims description 65
- 238000005530 etching Methods 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 19
- 239000000463 material Substances 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 2
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- -1 for example Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 description 1
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical compound [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本公开实施例涉及半导体技术领域，目前由于高密度的位线结构在形成过程中容易坍塌，因此，本公开实施例提供一种半导体结构及其形成方法、存储器，其中，半导体结构包括：基底；位于基底上、且沿第一方向间隔排列的多对位线结构；其中，每对位线结构包括相互绝缘的第一位线结构和第二位线结构，第一位线结构包括沿第二方向延伸的第一主体部和与第一主体部的第一端连接的第一弯折部，第二位线结构包括沿第二方向延伸的第二主体部和与第二主体部的第二端连接的第二弯折部，第一端与第二端分别位于第二方向的两侧，第二方向与第一方向相互交叉。由于本公开实施例中的位线结构包括弯折部，因此，可以防止位线结构坍塌。
Description
技术领域
本公开涉及半导体技术领域，涉及但不限于一种半导体结构及其形成方法、存储器。
背景技术
磁性随机存储器（Magnetoresistive Random Access Memory，MRAM）包括阵列排布的多个磁隧道结（Magnetic Tunnel Junction，MTJ），其中，位于同一行的多个MTJ结构连接同一个位线结构，如此，为实现制备高密度的MRAM，则需要高密度的位线布局。然而，高密度的位线结构在形成后经历其他工艺过程时容易发生坍塌；在后续引出时，也可能会存在与大尺寸金属焊盘不匹配的现象，如此，在后续制程中容易导致相邻的两根位线互联在一起。
发明内容
有鉴于此，本公开实施例提供一种半导体结构及其形成方法、存储器。
第一方面，本公开实施例提供一种半导体结构，所述结构包括：
基底；
位于所述基底上、且沿第一方向间隔排列的多对位线结构；
其中，每对所述位线结构包括相互绝缘的第一位线结构和第二位线结构，所述第一位线结构包括沿第二方向延伸的第一主体部和与所述第一主体部的第一端连接的第一弯折部，所述第二位线结构包括沿所述第二方向延伸的第二主体部和与所述第二主体部的第二端连接的第二弯折部，所述第一弯折部向所述第二主体部弯折，所述第二弯折部向所述第一主体部弯折，所述第一端与所述第二端分别位于所述第二方向的两侧，所述第二方向与所述第一方向相互交叉。
在一些实施例中，在每对所述位线结构中，所述第一位线结构和所述第二位线结构呈中心对称。
在一些实施例中，在所述第一方向上相邻的两对所述位线结构呈中心对称或者轴对称。
在一些实施例中，所述半导体结构还包括：与所述多对位线结构对应的多对接触插塞；
其中，每对所述接触插塞包括第一接触插塞和第二接触插塞，所述第一接触插塞与所述第一弯折部连接，所述第二接触插塞与所述第二弯折部连接。
在一些实施例中，在每对所述接触插塞中，所述第一接触插塞和所述第二接触插塞的中心连线平行于所述第二方向。
在一些实施例中，所述半导体结构还包括：与所述多对接触插塞对应的多对接触垫；
其中，每对所述接触垫包括第一接触垫和第二接触垫，所述第一接触垫与所述第一接触插塞连接，所述第二接触垫与所述第二接触插塞连接。
在一些实施例中，所述半导体结构还包括：沿所述第一方向和所述第二方向阵列排布的多个晶体管；
所述第一主体部与沿所述第二方向排列的一行所述晶体管连接，所述第二主体部与沿所述第二方向排列的另一行所述晶体管连接。
在一些实施例中，所述第一主体部和所述第二主体部均呈直线形或者波浪形；所述第一弯折部和所述第二弯折部均呈弧形。
第二方面，本公开实施例提供一种半导体结构的形成方法，所述方法包括：
提供基底；
在所述基底上形成沿第一方向间隔排列的多个环形初始位线结构；
图案化所述多个环形初始位线结构，形成多对位线结构；
其中，每对所述位线结构至少包括相互绝缘的第一位线结构和第二位线结构，所述第一位线结构包括沿第二方向延伸的第一主体部和与所述第一主体部的第一端连接的第一弯折部，所述第二位线结构包括沿所述第二方向延伸的第二主体部和与所述第二主体部的第二端连接的第二弯折部，所述第一弯折部向所述第二主体部弯折，所述第二弯折部向所述第一主体部弯折，所述第一端与所述第二端分别位于所述第二方向的两侧，所述第二方向与所述第一方向相互交叉。
在一些实施例中，所述环形初始位线结构包括所述第一主体部、所述第一弯折部、所述第二主体部、所述第二弯折部、连接所述第一主体部和所述第二弯折部的第一连接部、连接所述第二主体部和所述第一弯折部的第二连接部；
所述图案化所述多个环形初始位线结构，形成所述多对位线结构，包括：
在所述多个环形初始位线结构的表面形成第一掩膜层；其中，所述第一掩膜层包括与每个所述环形初始位线结构对应的一对子图案，每对所述子图案包括第一子图案和第二子图案，所述第一子图案暴露所述第一连接部，所述第二子图案暴露所述第二连接部；
通过所述第一掩膜层刻蚀所述环形初始位线结构，去除所述第一连接部和所述第二连接部，形成所述位线结构。
在一些实施例中，所述第一子图案和所述第二子图案呈中心对称。
在一些实施例中，在所述基底上形成沿所述第一方向间隔排列的所述多个环形初始位线结构，包括：
在所述基底上形成初始位线层；
在所述初始位线层的表面形成由沿所述第一方向间隔排列的多个环形子掩膜层构成的第二掩膜层；所述第二掩膜层暴露出位于所述多个环形子掩膜层沿第三方向投影区域外的所述初始位线层；所述第三方向为所述基底的厚度方向；
通过所述第二掩膜层，刻蚀去除暴露出的所述初始位线层，形成所述多个环形初始位线结构。
在一些实施例中，在形成所述多对位线结构之后，所述方法还包括：
形成与所述多对位线结构对应的多对接触插塞；其中，每对所述接触插塞包括第一接触插塞和第二接触插塞。
在一些实施例中，所述第一接触插塞和所述第二接触插塞通过以下步骤形成，包括：
在所述多对位线结构的表面形成第一介质层；
刻蚀所述第一介质层，形成沿所述第一方向和所述第二方向排列的多个第一开口；所述第一开口分别暴露所述第一弯折部和所述第二弯折部；
在沿所述第二方向上相邻两个所述第一开口中分别形成与所述第一弯折部连接的第一接触插塞、以及与所述第二弯折部连接的第二接触插塞。
在一些实施例中，形成所述第一接触插塞和所述第二接触插塞之后，所述方法还包括：
在所述第一介质层、所述第一接触插塞和所述第二接触插塞上形成第二介质层；
在所述第二介质层中形成沿所述第一方向和所述第二方向排列的第二开口；所述第二开口分别暴露所述第一接触插塞和所述第二接触插塞；
在沿所述第二方向上相邻两个所述第二开口中分别形成与所述第一接触插塞连接的第一接触垫、以及与所述第二接触插塞连接的第二接触垫。
在一些实施例中，在形成所述环形初始位线结构之前，所述方法还包括：
形成沿所述第一方向和所述第二方向阵列排布的多个晶体管；
其中，所述第一主体部与沿所述第二方向排列的一行所述晶体管连接，所述第二主体部与沿所述第二方向排列的另一行所述晶体管连接。
第三方面，本公开实施例提供一种存储器，包括上述任一实施例提供的半导体结构。
本公开实施例提供的半导体结构及其形成方法、存储器，其中，半导体结构包括：位于基底上、且沿第一方向间隔排列的多对位线结构，每对位线结构包括相互绝缘的第一位线结构和第二位线结构，第一位线结构包括沿第二方向延伸的第一主体部和与第一主体部的第一端连接的第一弯折部，第二位线结构包括沿第二方向延伸的第二主体部和与第二主体部的第二端连接的第二弯折部；由于每个位线结构都包括弯折部，因此，一方面，可以防止或减少位线结构经历形成后的其他工艺过程时发生坍塌的问题；另一方面，还可以通过弯折部与大尺寸的金属焊盘连接，实现位线结构的引出，如此，在形成高密度的位线布局时不会造成相邻的位线结构的互联短路。
附图说明
在附图（其不一定是按比例绘制的）中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
图1为本公开实施例提供的半导体结构的一种结构示意图；
图2为本公开实施例提供的第一弯折部或者第二弯折部的结构示意图；
图3为本公开实施例提供的另一种半导体结构的结构示意图一；
图4为本公开实施例提供的另一种半导体结构的结构示意图二；
图5为本公开实施例提供的另一种半导体结构的结构示意图三；
图6为本公开实施例提供的半导体结构的形成方法的流程示意图；
图7a为本公开实施例提供的半导体结构的形成过程中的示意图一；
图7b为本公开实施例提供的半导体结构的形成过程中的示意图二；
图7c为本公开实施例提供的半导体结构的形成过程中的示意图三；
图7d为本公开实施例提供的半导体结构的形成过程中的示意图四；
图7e为本公开实施例提供的半导体结构的形成过程中的示意图五；
图7f为本公开实施例提供的半导体结构的形成过程中的示意图六；
图7g为本公开实施例提供的半导体结构的形成过程中的示意图七；
图7h为本公开实施例提供的半导体结构的形成过程中的示意图八；
图7i为本公开实施例提供的半导体结构的形成过程中的示意图九；
图7j为本公开实施例提供的半导体结构的形成过程中的示意图十。
具体实施方式
下面将参照附图更详细地描述本公开公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量的细节以便提供对本公开更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本公开可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本公开发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其他元件或层时，其可以直接地在其他元件或层上、与之相邻、连接或耦合到其他元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其他元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本公开必然存在第一元件、部件、区、层或部分。
在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其他的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
在介绍本公开实施例之前，先定义一下以下实施例可能用到的描述立体结构的三个方向，以笛卡尔坐标系为例，三个方向可以包括X轴、Y轴和Z轴方向。基底可以包括处于正面的顶表面以及处于与正面相对的背面的底表面；在忽略顶表面和底表面的平整度的情况下，定义与基底顶表面和底表面相交（例如垂直）的方向为第三方向。在基底的顶表面和底表面（即基底所在的平面）方向上，定义两彼此相交（例如彼此垂直）的方向，例如可以定义位线结构排列的方向为第一方向，可以定义第一主体部延伸的方向为第二方向，基于第一方向和第二方向可以确定基底的平面方向。本公开实施例中，第一方向、第二方向和第三方向可以两两相互垂直，在其他实施例中，第一方向、第二方向和第三方向也可以不垂直。本公开实施例中，定义第一方向为X轴方向，定义第二方向为Y轴方向，定义第三方向为Z轴方向。
本公开实施例提供一种半导体结构，图1为本公开实施例提供的半导体结构的一种结构示意图，如图1所示，半导体结构100包括：基底（未示出）；位于基底上、且沿X轴方向间隔排列的多对位线结构20（图1中仅示出两对位线结构20）。
本公开实施例中，每对位线结构20包括相互绝缘的第一位线结构201和第二位线结构202，第一位线结构201包括沿Y轴方向延伸的第一主体部2011和与第一主体部2011的第一端a连接的第一弯折部2012，第二位线结构202包括沿Y轴方向延伸的第二主体部2021和与第二主体部2021的第二端b连接的第二弯折部2022，第一弯折部2012向第二主体部2021弯折，第二弯折部2022向第一主体部2011弯折，第一端a与第二端b分别位于Y轴方向的两侧。
本公开实施例中，基底至少包括半导体衬底，半导体衬底可以是硅衬底，半导体衬底也可以包括其他半导体元素，例如：锗（Ge），或包括半导体化合物，例如：碳化硅（SiC）、砷化镓（GaAs）、磷化镓（GaP）、磷化铟（InP）、砷化铟（InAs）或锑化铟（InSb），或包括其他半导体合金，例如：硅锗（SiGe）、磷化砷镓（GaAsP）、砷化铟铝（AlInAs）、砷化镓铝（AlGaAs）、砷化铟镓（GaInAs）、磷化铟镓（GaInP）、和/或磷砷化铟镓（GaInAsP）或其组合。
本公开实施例中，基底还可以包括晶体管、MTJ结构、字线结构等功能结构。
本公开实施例中，位线结构20的材料可以包括：钨（W）、钴（Co）、铜（Cu）、铝（Al）、氮化钛（TiN）、含钛金属层、多晶硅或其任何组合。
图2为本公开实施例提供的第一弯折部或者第二弯折部的结构示意图，如图2所示，第一弯折部或者第二弯折部沿Z轴方向投影的形状可以是半椭圆形e、半圆形f、伞柄形g、U形h或者折线形i等，本公开的实施例对此不作具体限制。
在一些实施例中，请继续参见图1，在X轴方向上相邻的两对位线结构20呈中心对称（即结构相同）。
在一些实施例中，在X轴方向上相邻的两对位线结构20还可以呈轴对称。
在其他实施例中，在X轴方向上相邻两对位线结构20还可以不呈中心对称和轴对称。图3为本公开实施例提供的另一种半导体结构的结构示意图，如图3所示，沿X轴方向相邻的第一对位线结构20a中的第一弯折部2012和第二弯折部2022均为U形，第二对位线结构20b中的第一弯折部2012和第二弯折部2022均为半圆形。
本公开实施例中，多个位线结构20可以沿X轴方向平齐排布，即每一条位线结构20的两端互相对齐。在其他实施例中，位线结构20还可以沿X轴方向交错排布。
在一些实施例中，请继续参见图1，每对位线结构20中，第一位线结构201和第二位线结构202呈中心对称。例如，第一位线结构201和第二位线结构202以位线结构20的中心点呈中心对称。
在其他实施例中，第一位线结构201和第二位线结构202还可以不呈中心对称，例如，第一位线结构201的第一弯折部2012可以为半圆形f，第二位线结构202的第二弯折部2022可以为U形h。
本公开实施例中，第一主体部2011和第二主体部2021在X轴方向的投影至少部分交叠。
本公开实施例中，第一位线结构201和第二位线结构202之间通过绝缘材料相互隔离，绝缘材料可以包括氧化硅层、氮化硅层或氮氧化硅层中一种或多种。
本公开实施例提供的半导体结构包括多对位线结构，每对位线结构包括第一位线结构和第二位线结构，第一位线结构包括沿第二方向延伸的第一主体部和与第一主体部的第一端连接的第一弯折部，第二位线结构包括沿第二方向延伸的第二主体部和与第二主体部的第二端连接的第二弯折部，由于每个位线结构都包括弯折部，一方面，可以通过弯折部与大尺寸的金属焊盘连接，实现位线结构的引出，如此，在形成高密度的位线布局时不会造成相邻的位线结构的互联短路；另一方面，弯折部可以使得位线结构更加稳固，防止或减少位线结构经历形成后的其他工艺过程时发生坍塌的问题，有利于后续其他结构的形成。
图4和图5为本公开实施例提供的另一种半导体结构的结构示意图，如图4和图5所示，半导体结构100包括：基底（未示出）；位于基底上、且沿X轴方向间隔排列的多对位线结构20（图4中仅示出两对位线结构、图5中仅示出一对位线结构）。
本公开实施例中，每对位线结构20包括相互绝缘的第一位线结构201和第二位线结构202，第一位线结构201包括沿Y轴方向延伸的第一主体部2011和与第一主体部2011的第一端a连接的第一弯折部2012，第二位线结构202包括沿Y轴方向延伸的第二主体部2021和与第二主体部2021的第二端b连接的第二弯折部2022，第一弯折部2012向第二主体部2021弯折，第二弯折部2022向第一主体部2011弯折，第一端a与第二端b分别位于Y轴方向的两侧。
在一些实施例中，第一弯折部2012和第二弯折部2022沿Z轴方向投影的形状可以是部分半椭圆形、半圆形、伞柄形、U形或者折线形。
在一些实施例中，请继续参考图4和图5，在X轴方向上相邻的两对位线结构20呈中心对称（即结构相同）。
在其他实施例中，在X轴方向上相邻的两对位线结构20还可以呈轴对称。
在一些实施例中，请继续参考图4和图5，在每对位线结构20中，第一位线结构201和第二位线结构202呈中心对称。
本公开实施例中，第一位线结构201和第二位线结构202之间通过绝缘材料相互隔离，绝缘材料可以包括氧化硅层、氮化硅层或氮氧化硅层中一种或多种。
本公开实施例中，请继续参考图4和图5，半导体结构100还包括：与多对位线结构20对应的多对接触插塞；其中，每对接触插塞包括第一接触插塞301和第二接触插塞302，第一接触插塞301与第一弯折部2012连接，第二接触插塞302与第二弯折部2022连接。
本公开实施例中，请继续参考图4和图5，在每对接触插塞中，第一接触插塞301和第二接触插塞302的中心连线平行于Y轴方向。
在其他实施例中，第一接触插塞301和第二接触插塞302的中心连线还可以与Y轴方向呈一夹角。例如，第一接触插塞301可以位于第一弯折部2012靠近第一主体部2011一端；第二接触插塞302可以位于第二弯折部2022靠近第二主体部2021的一端。
在一些实施例中，请继续参考图4和图5，半导体结构100还包括：与多对接触插塞对应的多对接触垫；其中，每对接触垫包括第一接触垫401和第二接触垫402，第一接触垫401与第一接触插塞301连接，第二接触垫402与第二接触插塞302连接。
在一些实施例中，半导体结构100还包括：位于第一接触插塞301和第一接触垫401之间的第一金属层，位于第二接触插塞302和第二接触垫402之间的第二金属层。
在一些实施例中，接触插塞的材料和接触垫的材料可以是任意一种导电材料，接触插塞的材料和接触垫的材料可以相同，也可以不同。
在一些实施例中，请继续参考图4和图5，半导体结构100还包括：沿第一方向和第二方向阵列排布的多个晶体管50；其中，第一主体部2011与沿Y轴方向排列的一行晶体管50连接，第二主体部2012与沿Y轴方向排列的另一行晶体管50连接。
在一些实施例中，晶体管50包括源极、漏极和栅极，其中，晶体管50的源极或者漏极与第一位线结构201的第一主体部2011或者第二位线结构202的第二主体部2021连接。
需要说明的是，在本公开的实施例中，晶体管50可以与第一位线结构201的第一主体部2011或者第二位线结构202的第二主体部2021直接连接，也可以经由例如磁隧道结等与第一位线结构201的第一主体部2011或者第二位线结构202的第二主体部2021间接连接。
在一些实施例中，第一主体部2011和第二主体部2012均呈直线形；在其他实施例中，第一主体部2011和第二主体部2012还可以均呈波浪形。
本公开实施例提供的半导体结构包括多对位线结构，每对位线结构包括第一位线结构和第二位线结构，第一位线结构包括沿第二方向延伸的第一主体部和与第一主体部的第一端连接的第一弯折部，第二位线结构包括沿第二方向延伸的第二主体部和与第二主体部的第二端连接的第二弯折部，由于每个位线结构都包括弯折部，一方面，可以通过弯折部与大尺寸的金属焊盘连接，实现位线结构的引出，如此，在形成高密度的位线布局时不会造成相邻的位线结构的互联短路；另一方面，弯折部可以使得位线结构更加稳固，防止或减少位线结构经历形成后的其他工艺过程时发生坍塌的问题，有利于后续其他结构的形成。
除此之外，本公开实施例还提供一种半导体结构的形成方法，图6为本公开实施例提供的半导体结构的形成方法的流程示意图，如图6所示，半导体结构的形成方法包括以下步骤：
步骤S601，提供基底。
在一些实施例中，基底至少包括半导体衬底和位于半导体衬底上的其他功能结构，例如，晶体管或者字线结构。半导体衬底可以是硅衬底，半导体衬底也可以包括其他半导体元素，例如：锗，或包括半导体化合物，例如：碳化硅。
步骤S602、在基底上形成沿第一方向间隔排列的多个环形初始位线结构。
在一些实施例中，环形初始位线结构包括第一主体部、第一弯折部、第二主体部、第二弯折部、连接第一主体部和第二弯折部的第一连接部、连接第二主体部和第一弯折部的第二连接部。
在本公开的实施例中，对“环形”的具体形状不做限制，例如可以是跑道型的环形，也可以是矩形状的环形等。
步骤S603、图案化多个环形初始位线结构，形成多对位线结构。
本公开实施例中，每对位线结构至少包括相互绝缘的第一位线结构和第二位线结构，第一位线结构包括沿第二方向延伸的第一主体部和与第一主体部的第一端连接的第一弯折部，第二位线结构包括沿第二方向延伸的第二主体部和与第二主体部的第二端连接的第二弯折部，第一弯折部向第二主体部弯折，第二弯折部向第一主体部弯折，第一端与第二端分别位于第二方向的两侧。
本公开实施例提供的半导体结构的形成方法，由于形成的半导体结构包括多对位线结构，每对位线结构包括相互绝缘的第一位线结构和第二位线结构，第一位线结构包括沿第二方向延伸的第一主体部和与第一主体部的第一端连接的第一弯折部，第二位线结构包括沿第二方向延伸的第二主体部和与第二主体部的第二端连接的第二弯折部；由于每个位线结构都包括弯折部，因此，可以通过弯折部与大尺寸的金属焊盘连接，实现位线结构的引出，如此，在形成高密度的位线布局时不会造成相邻的位线结构的互联短路。
另外，弯折部可以使得位线结构更加稳固，防止或减少位线结构经历形成后的其他工艺过程时发生坍塌的问题，有利于后续其他结构的形成。
图7a至图7j为本公开实施例提供的半导体结构的形成过程示意图，下面，以半导体结构为磁性随机存储器为例，结合图7a至图7j说明本公开实施例中半导体结构的形成过程。其中，图7a至图7j分别以三维视图、剖视图以及俯视图等视角示出了半导体结构形成过程中的各结构示意图。
首先，可以参考图7a至图7d，执行步骤S601和步骤S602。
如图7a所示，基底10包括半导体衬底101、位于半导体衬底101上的沿X轴方向和Y轴方向阵列排布的多个晶体管50、与每一晶体管50的栅极连接的字线结构102、以及与每一晶体管50连接的存储单元103（例如为磁隧道结）。
在一些实施例中，环形初始位线结构可以通过以下步骤形成：在基底上形成初始位线层；在初始位线层的表面形成由沿第一方向间隔排列的多个环形子掩膜层构成的第二掩膜层；第二掩膜层暴露出位于多个环形子掩膜层沿第三方向投影区域外的初始位线层；第三方向为基底的厚度方向；通过第二掩膜层，刻蚀去除暴露出的初始位线层，形成多个环形初始位线结构。
如图7b所示，在基底（图7b中未示出）上形成初始位线层21，在初始位线层21的表面形成由沿Z轴方向间隔排列的多个环形子掩膜层60构成的第二掩膜层；第二掩膜层暴露出位于多个环形子掩膜层60沿Z轴方向投影区域外的初始位线层21；通过第二掩膜层，刻蚀去除暴露出的初始位线层21，形成如图7c和图7d所示的多个环形初始位线结构22。
本公开实施例中，可以通过以下任意一种合适的沉积工艺形成初始位线层21，例如化学气相沉积工艺（Chemical Vapor Deposition，CVD）、物理气相沉积（Physical VaporDeposition，PVD）工艺、原子层沉积（Atomic Layer Deposition，ALD）工艺、旋涂工艺、涂敷工艺或者炉管工艺。
本公开实施例中，环形子掩膜层60沿X轴方向排布，且每一条环形子掩膜层60的两端互相对齐。在其他实施例中，环形子掩膜层60还可以沿X轴方向交错排布。
本公开实施例中，环形子掩膜层60的图案为环形跑道形，即环形子掩膜层60沿Y轴方向上的图案j为直线形；在其他实施例中，环形子掩膜层60沿Y轴方向上的图案j还可以为波浪形。
请继续参见图7c和图7d，环形初始位线结构22包括第一主体部2011、第一弯折部2012、第二主体部2021、第二弯折部2022、连接第一主体部2011和第二弯折部2022的第一连接部2013、连接第二主体部2021和第一弯折部2012的第二连接部2023。
其中，第一主体部2011与沿Y轴方向排列的一行晶体管连接，第二主体部2021与沿Y轴方向排列的另一行晶体管连接。
本公开实施例中，在形成环形初始位线结构之后，半导体结构的形成方法还包括：去除第二掩膜层。
本公开实施例中，在去除第二掩膜层之后，半导体结构的形成方法还包括：形成位于初始位线层21之间的第一绝缘层（未示出）。
接下来，可以参考图7e~图7h，执行步骤S103。
本公开实施例中，位线结构可以通过以下步骤形成：在多个环形初始位线结构的表面形成第一掩膜层；其中，第一掩膜层包括与每个环形初始位线结构对应的一对子图案，一对子图案包括第一子图案和第二子图案，第一子图案暴露第一连接部，第二子图案暴露第二连接部；通过第一掩膜层刻蚀环形初始位线结构，去除第一连接部和第二连接部，形成位线结构。
如图7e所示，在多个环形初始位线结构的表面形成第一掩膜层61；其中，第一掩膜层61包括与每个环形初始位线结构对应的一对子图案，每对子图案包括第一子图案c和第二子图案d，第一子图案c暴露第一连接部2013，第二子图案d暴露第二连接部2023。
在一些实施例中，第一子图案c和第二子图案d呈中心对称。
在一些实施例中，第一子图案c和第二子图案d大小相等。
在其他实施例中，第一子图案c和第二子图案d大小也可以不相等，例如，第一子图案c沿Y轴方向的长度大于第二子图案d沿Y轴方向的长度，或者，第一子图案c沿Y轴方向的长度小于第二子图案d沿Y轴方向的长度。
本公开实施例中，去除第一子图案c和第二子图案d暴露出的第一连接部2013和第二连接部2023，形成如图7f和图7g所示的位线结构20。位线结构20包括第一位线结构201和第二位线结构202。
本公开实施例中，形成位线结构20之后，半导体的形成方法还包括，去除第一掩膜层61。
在一些实施例中，在去除第一掩膜层之后，半导体结构的形成方法还包括：形成位于第一位线结构201和第二位线结构202之间的第二绝缘层（未示出）。
在一些实施例中，在形成第二绝缘层之后，半导体结构的形成方法还包括：形成与多对位线结构对应的多对接触插塞；其中，每对接触插塞包括第一接触插塞301和第二接触插塞302（如图7h和图7j所示）。
在一些实施例中，第一接触插塞301和第二接触插塞302可以通过以下步骤形成：
步骤一、在多对位线结构20的表面形成第一介质层（未示出）；其中，第一介质层覆盖位线结构20的侧壁及顶部，以及位线结构之间的间隙，第一介质层的材料可以是氧化硅、氮化硅或氮氧化硅中一种或多种。
步骤二、刻蚀第一介质层，形成沿X轴方向和Y方向排列的多个第一开口；第一开口分别暴露部分第一弯折部2012和第二弯折部2022。
步骤三、在沿第二方向上相邻两个第一开口中填充接触插塞材料，形成与第一弯折部2012连接的第一接触插塞301、以及与第二弯折部2022连接的第二接触插塞302。本公开实施例中，接触插塞材料可以是任意一种导电材料，例如可以是铜、铝、钨或者多晶硅材料。
在一些实施例中，在形成第一接触插塞301和第二接触插塞302之后，半导体结构的形成方法还包括：形成与多对接触插塞对应的多对接触垫。每对接触垫包括第一接触垫401和第二接触垫402（如图7i和图7j所示）。
在一些实施例中，第一接触垫401和第二接触垫402可以通过以下步骤形成：
步骤一、在第一介质层（未示出）、第一接触插塞301和第二接触插塞302上形成第二介质层；第二介质层（未示出）覆盖第一介质层、第一接触插塞301和第二接触插塞302的表面，第二介质层的材料可以是氧化硅、氮化硅或氮氧化硅中一种或多种。
步骤二、刻蚀第二介质层，形成沿第一方向和第二方向排列的第二开口；第二开口分别暴露第一接触插塞301和第二接触插塞302。
步骤三、在沿第二方向上相邻两个第二开口中填充接触垫材料，分别形成与第一接触插塞301连接的第一接触垫401、以及与第二接触插塞302连接的第二接触垫402。本公开实施例中，接触垫材料可以是任意一种导电材料，例如可以是钨。
本公开实施例中，接触插塞材料和接触垫材料可以相同，也可以不同。
在其他实施例中，还可以在第二介质层中形成连接第一接触插塞301和第一接触垫401的第一金属层，连接第二接触插塞302和第二接触垫402的第二金属层。
本公开实施例提供的半导体结构的形成方法形成的半导体结构与上述实施例提供的半导体结构类似，对于本公开实施例未详尽披露的技术特征，请参照上述实施例进行理解，这里，不再赘述。
除此之外，本公开实施例还提供一种存储器，包括：基板；位于基板上的基底、以及位于基底上、且沿第一方向间隔排列的多对位线结构；其中，每对位线结构包括相互绝缘的第一位线结构和第二位线结构，第一位线结构包括沿第二方向延伸的第一主体部和与第一主体部的第一端连接的第一弯折部，第二位线结构包括沿第二方向延伸的第二主体部和与第二主体部的第二端连接的第二弯折部，第一弯折部向第二主体部弯折，第二弯折部向第一主体部弯折，第一端与第二端分别位于第二方向的两侧。
在一些实施例中，在每对位线结构中，第一位线结构和第二位线结构呈中心对称。
在一些实施例中，在第一方向上相邻的两对位线结构呈中心对称或者轴对称。
在一些实施例中，存储器还包括：与多对位线结构对应的多对接触插塞；其中，每对接触插塞包括第一接触插塞和第二接触插塞，第一接触插塞与第一弯折部连接，第二接触插塞与第二弯折部连接。
在一些实施例中，在每对接触插塞中，第一接触插塞和第二接触插塞的中心连线平行于第二方向。
在一些实施例中，存储器还包括：与多对接触插塞对应的多对接触垫；其中，每对接触垫包括第一接触垫和第二接触垫，第一接触垫与第一接触插塞连接，第二接触垫与第二接触插塞连接。
在一些实施例中，存储器还包括：沿第一方向和第二方向阵列排布的多个晶体管；第一主体部与沿第二方向排列的一行晶体管连接，第二主体部与沿第二方向排列的另一行晶体管连接。
在一些实施例中，第一主体部和第二主体部均呈直线形或者波浪形。
本公开实施例中的存储器可以包括MRAM、动态随机存取存储器（Dynamic RandomAccess Memory，DRAM）、静态随机存取存储器（Static Random Access Memory，SRAM）或者铁电随机存取存储器（Ferroelectric Random Access Memory，FRAM）。
本公开实施例提供的存储器包括多个位线结构，且本公开实施例中的位线结构与上述实施例中半导体结构中的位线结构类似，对于本公开实施例未详尽披露的技术特征，请参照上述实施例进行理解，这里不再赘述。
本公开实施例提供的存储器包括多对位线结构，每对位线结构包括相互绝缘的第一位线结构和第二位线结构，第一位线结构包括沿第二方向延伸的第一主体部和与第一主体部的第一端连接的第一弯折部，第二位线结构包括沿第二方向延伸的第二主体部和与第二主体部的第二端连接的第二弯折部；由于每个位线结构都包括弯折部，因此，可以通过弯折部与大尺寸的金属焊盘连接，实现位线结构的引出，如此，在形成高密度的位线布局时不会造成相邻的位线结构的互联短路，可以提供一种具有高存储密度的存储器。
在本公开所提供的几个实施例中，应该理解到，所揭露的结构和方法，可以通过非目标的方式实现。以上所描述的结构实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合。
本公开所提供的几个方法或结构实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或结构实施例。
以上，仅为本公开的一些实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。
Claims (17)
1.一种半导体结构，其特征在于，包括：
基底；
位于所述基底上、且沿第一方向间隔排列的多对位线结构；
其中，每对所述位线结构包括相互绝缘的第一位线结构和第二位线结构，所述第一位线结构包括沿第二方向延伸的第一主体部和与所述第一主体部的第一端连接的第一弯折部，所述第二位线结构包括沿所述第二方向延伸的第二主体部和与所述第二主体部的第二端连接的第二弯折部，所述第一弯折部向所述第二主体部弯折，所述第二弯折部向所述第一主体部弯折，所述第一端与所述第二端分别位于所述第二方向的两侧，所述第二方向与所述第一方向相互交叉。
2.根据权利要求1所述的半导体结构，其特征在于，在每对所述位线结构中，所述第一位线结构和所述第二位线结构呈中心对称。
3.根据权利要求1或2所述的半导体结构，其特征在于，在所述第一方向上相邻的两对所述位线结构呈中心对称或者轴对称。
4.根据权利要求3所述的半导体结构，其特征在于，所述半导体结构还包括：与所述多对位线结构对应的多对接触插塞；
其中，每对所述接触插塞包括第一接触插塞和第二接触插塞，所述第一接触插塞与所述第一弯折部连接，所述第二接触插塞与所述第二弯折部连接。
5.根据权利要求4所述的半导体结构，其特征在于，在每对所述接触插塞中，所述第一接触插塞和所述第二接触插塞的中心连线平行于所述第二方向。
6.根据权利要求5所述的半导体结构，其特征在于，所述半导体结构还包括：与所述多对接触插塞对应的多对接触垫；
其中，每对所述接触垫包括第一接触垫和第二接触垫，所述第一接触垫与所述第一接触插塞连接，所述第二接触垫与所述第二接触插塞连接。
7.根据权利要求6所述的半导体结构，其特征在于，所述半导体结构还包括：沿所述第一方向和所述第二方向阵列排布的多个晶体管；
所述第一主体部与沿所述第二方向排列的一行所述晶体管连接，所述第二主体部与沿所述第二方向排列的另一行所述晶体管连接。
8.根据权利要求7所述的半导体结构，其特征在于，所述第一主体部和所述第二主体部均呈直线形或者波浪形；所述第一弯折部和所述第二弯折部均呈弧形。
9.一种半导体结构的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成沿第一方向间隔排列的多个环形初始位线结构；
图案化所述多个环形初始位线结构，形成多对位线结构；
其中，每对所述位线结构至少包括相互绝缘的第一位线结构和第二位线结构，所述第一位线结构包括沿第二方向延伸的第一主体部和与所述第一主体部的第一端连接的第一弯折部，所述第二位线结构包括沿所述第二方向延伸的第二主体部和与所述第二主体部的第二端连接的第二弯折部，所述第一弯折部向所述第二主体部弯折，所述第二弯折部向所述第一主体部弯折，所述第一端与所述第二端分别位于所述第二方向的两侧，所述第二方向与所述第一方向相互交叉。
10.根据权利要求9所述的方法，其特征在于，所述环形初始位线结构包括所述第一主体部、所述第一弯折部、所述第二主体部、所述第二弯折部、连接所述第一主体部和所述第二弯折部的第一连接部、连接所述第二主体部和所述第一弯折部的第二连接部；
所述图案化所述多个环形初始位线结构，形成所述多对位线结构，包括：
在所述多个环形初始位线结构的表面形成第一掩膜层；其中，所述第一掩膜层包括与每个所述环形初始位线结构对应的一对子图案，每对所述子图案包括第一子图案和第二子图案，所述第一子图案暴露所述第一连接部，所述第二子图案暴露所述第二连接部；
通过所述第一掩膜层刻蚀所述环形初始位线结构，去除所述第一连接部和所述第二连接部，形成所述位线结构。
11.根据权利要求10所述的方法，其特征在于，所述第一子图案和所述第二子图案呈中心对称。
12.根据权利要求11所述的方法，其特征在于，在所述基底上形成沿所述第一方向间隔排列的所述多个环形初始位线结构，包括：
在所述基底上形成初始位线层；
在所述初始位线层的表面形成由沿所述第一方向间隔排列的多个环形子掩膜层构成的第二掩膜层；所述第二掩膜层暴露出位于所述多个环形子掩膜层沿第三方向投影区域外的所述初始位线层；所述第三方向为所述基底的厚度方向；
通过所述第二掩膜层，刻蚀去除暴露出的所述初始位线层，形成所述多个环形初始位线结构。
13.根据权利要求12所述的方法，其特征在于，在形成所述多对位线结构之后，所述方法还包括：
形成与所述多对位线结构对应的多对接触插塞；其中，每对所述接触插塞包括第一接触插塞和第二接触插塞。
14.根据权利要求13所述的方法，其特征在于，所述第一接触插塞和所述第二接触插塞通过以下步骤形成，包括：
在所述多对位线结构的表面形成第一介质层；
刻蚀所述第一介质层，形成沿所述第一方向和所述第二方向排列的多个第一开口；所述第一开口分别暴露所述第一弯折部和所述第二弯折部；
在沿所述第二方向上相邻两个所述第一开口中分别形成与所述第一弯折部连接的第一接触插塞、以及与所述第二弯折部连接的第二接触插塞。
15.根据权利要求14所述的方法，其特征在于，形成所述第一接触插塞和所述第二接触插塞之后，所述方法还包括：
在所述第一介质层、所述第一接触插塞和所述第二接触插塞上形成第二介质层；
在所述第二介质层中形成沿所述第一方向和所述第二方向排列的第二开口；所述第二开口分别暴露所述第一接触插塞和所述第二接触插塞；
在沿所述第二方向上相邻两个所述第二开口中分别形成与所述第一接触插塞连接的第一接触垫、以及与所述第二接触插塞连接的第二接触垫。
16.根据权利要求11至15任一项所述的方法，其特征在于，在形成所述环形初始位线结构之前，所述方法还包括：
形成沿所述第一方向和所述第二方向阵列排布的多个晶体管；
其中，所述第一主体部与沿所述第二方向排列的一行所述晶体管连接，所述第二主体部与沿所述第二方向排列的另一行所述晶体管连接。
17.一种存储器，其特征在于，包括如权利要求1至8任一项所述的半导体结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211050884.2A CN115132777B (zh) | 2022-08-31 | 2022-08-31 | 半导体结构及其形成方法、存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211050884.2A CN115132777B (zh) | 2022-08-31 | 2022-08-31 | 半导体结构及其形成方法、存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115132777A true CN115132777A (zh) | 2022-09-30 |
| CN115132777B CN115132777B (zh) | 2022-11-25 |
Family
ID=83387228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211050884.2A Active CN115132777B (zh) | 2022-08-31 | 2022-08-31 | 半导体结构及其形成方法、存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115132777B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001273759A (ja) * | 2000-03-27 | 2001-10-05 | Sharp Corp | 磁気メモリセルと磁気メモリ装置 |
| US10157653B1 (en) * | 2017-06-19 | 2018-12-18 | Sandisk Technologies Llc | Vertical selector for three-dimensional memory with planar memory cells |
| CN110660420A (zh) * | 2018-06-28 | 2020-01-07 | 中电海康集团有限公司 | Mram存储单元 |
| US20210083001A1 (en) * | 2019-09-18 | 2021-03-18 | Kioxia Corporation | Magnetic memory device |
| CN113451270A (zh) * | 2020-03-25 | 2021-09-28 | 长鑫存储技术有限公司 | 位线结构和半导体存储器 |
| CN113937058A (zh) * | 2020-07-14 | 2022-01-14 | 长鑫存储技术有限公司 | 半导体结构的形成方法及半导体结构 |
| WO2022028175A1 (zh) * | 2020-08-05 | 2022-02-10 | 长鑫存储技术有限公司 | 一种存储器的形成方法和存储器 |
| CN114420641A (zh) * | 2020-10-28 | 2022-04-29 | 长鑫存储技术有限公司 | 半导体结构的形成方法以及半导体结构 |
| US20220190236A1 (en) * | 2020-12-15 | 2022-06-16 | Changxin Memory Technologies, Inc. | Semiconductor structure, memory cell and memory array |
| WO2022142266A1 (zh) * | 2021-01-04 | 2022-07-07 | 长鑫存储技术有限公司 | 半导体结构的制造方法及半导体结构 |
-
2022
- 2022-08-31 CN CN202211050884.2A patent/CN115132777B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001273759A (ja) * | 2000-03-27 | 2001-10-05 | Sharp Corp | 磁気メモリセルと磁気メモリ装置 |
| US10157653B1 (en) * | 2017-06-19 | 2018-12-18 | Sandisk Technologies Llc | Vertical selector for three-dimensional memory with planar memory cells |
| CN110660420A (zh) * | 2018-06-28 | 2020-01-07 | 中电海康集团有限公司 | Mram存储单元 |
| US20210083001A1 (en) * | 2019-09-18 | 2021-03-18 | Kioxia Corporation | Magnetic memory device |
| CN113451270A (zh) * | 2020-03-25 | 2021-09-28 | 长鑫存储技术有限公司 | 位线结构和半导体存储器 |
| CN113937058A (zh) * | 2020-07-14 | 2022-01-14 | 长鑫存储技术有限公司 | 半导体结构的形成方法及半导体结构 |
| WO2022028175A1 (zh) * | 2020-08-05 | 2022-02-10 | 长鑫存储技术有限公司 | 一种存储器的形成方法和存储器 |
| CN114420641A (zh) * | 2020-10-28 | 2022-04-29 | 长鑫存储技术有限公司 | 半导体结构的形成方法以及半导体结构 |
| US20220190236A1 (en) * | 2020-12-15 | 2022-06-16 | Changxin Memory Technologies, Inc. | Semiconductor structure, memory cell and memory array |
| WO2022142266A1 (zh) * | 2021-01-04 | 2022-07-07 | 长鑫存储技术有限公司 | 半导体结构的制造方法及半导体结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115132777B (zh) | 2022-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11049769B2 (en) | Self-aligned interconnection for integrated circuits | |
| US10157928B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| KR101861899B1 (ko) | 수직방향 디바이스를 갖춘 ２ 포트 ｓｒａｍ 셀 구조 | |
| CN102479918B (zh) | 形成磁性隧道结结构和形成磁性随机存取存储器的方法 | |
| KR100746021B1 (ko) | 감소된 비트 라인 저항을 가진 자기 임의 접근 메모리어레이들 및 이를 제조하는 방법 | |
| US8164119B2 (en) | Semiconductor device including conductive lines with fine line width and method of fabricating the same | |
| US20200243534A1 (en) | Dram array, semiconductor layout structure therefor and fabrication method | |
| TW202242695A (zh) | 積體電路結構、設計其佈局的方法及用於單元佈局設計的庫 | |
| TWI746303B (zh) | 字元線布局及其形成方法 | |
| TW201742190A (zh) | 佈局方法以及半導體結構 | |
| CN115132777B (zh) | 半导体结构及其形成方法、存储器 | |
| CN113675184A (zh) | 包括标准单元的集成电路及其制造方法 | |
| SG177927A1 (en) | Integrated circuit structure with electrical strap | |
| US9245946B2 (en) | Semiconductor device and method of fabricating the same | |
| WO2023040157A1 (zh) | 半导体结构及其形成方法 | |
| WO2024098672A1 (zh) | 半导体结构及其制造方法 | |
| WO2023142227A1 (zh) | 半导体结构及其制造方法 | |
| CN110770896B (zh) | 半导体器件及其制造方法 | |
| WO2024066235A1 (zh) | 半导体结构及其制备方法 | |
| US20230008779A1 (en) | Two-dimensional (2d) metal structure | |
| CN114765156A (zh) | 字线布局及其形成方法 | |
| KR101076813B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN114927542A (zh) | 磁性装置结构 | |
| KR20220000397A (ko) | 3d 로직 및 메모리에 대한 자기 정렬 접촉부들 | |
| CN118829213A (zh) | 包括只读存储单元的集成电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 230601 no.388 Xingye Avenue, Airport Industrial Park, Hefei Economic and Technological Development Zone, Anhui Province Patentee after: Changxin Technology Group Co.,Ltd. Address before: 230601 no.388 Xingye Avenue, Airport Industrial Park, Hefei Economic and Technological Development Zone, Anhui Province Patentee before: INNOTRON MEMORY CO.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |