CN115132670A - 一种集成封装方法、柔性层叠基板及柔性电路结构 - Google Patents

一种集成封装方法、柔性层叠基板及柔性电路结构 Download PDF

Info

Publication number
CN115132670A
CN115132670A CN202110313095.2A CN202110313095A CN115132670A CN 115132670 A CN115132670 A CN 115132670A CN 202110313095 A CN202110313095 A CN 202110313095A CN 115132670 A CN115132670 A CN 115132670A
Authority
CN
China
Prior art keywords
flexible
substrate
layer
packaging method
integrated packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110313095.2A
Other languages
English (en)
Inventor
刘洋洋
魏瑀
王波
滕乙超
刘东亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Heqing Flexible Electronic Technology Co ltd
Original Assignee
Zhejiang Heqing Flexible Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Heqing Flexible Electronic Technology Co ltd filed Critical Zhejiang Heqing Flexible Electronic Technology Co ltd
Priority to CN202110313095.2A priority Critical patent/CN115132670A/zh
Publication of CN115132670A publication Critical patent/CN115132670A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种集成封装方法，包括：准备多个柔性基板，每个所述柔性基板上均包括埋置芯片、焊盘及电路；将所述多个柔性基板层叠结合为一体，其中每层所述柔性基板具有位置对应的焊盘；制作金属化孔以电连接每层所述柔性基板的所述位置对应的焊盘，得到柔性层叠基板。本发明还公开了柔性层叠基板及柔性电路结构。本发明通过在柔性基板内埋置柔性芯片并多层基板层叠结合，再打孔互连，相比现有的倒装焊接或引线键合工艺，不但有效降低封装后单颗模组的高度，还降低了加工难度。

Description

一种集成封装方法、柔性层叠基板及柔性电路结构
技术领域
本发明属于封装技术领域，具体涉及一种集成封装方法、柔性层叠基板及柔性电路结构。
背景技术
随着电子产品的更新换代，柔性线路板(FPC)凭借其独特的优势迎合了电子产品轻、薄、短、小的发展趋势，在电子信息产业领域扮演了重要的基石角色。柔性线路板又称之为软性线路板、挠性线路板，具有配线密度高、重量轻、厚度薄、弯折性好、配线空间限制较少等优点，完全符合电子产品的发展趋势，是满足电子产品小型化的有效解决方法。FPC可以自由弯曲、卷绕、折叠，并能承受数百万次的动态弯曲而不损坏导线，可依照空间布局要求任意组装，并在三维空间任意移动和伸缩，从而达到元件器装配和导线连接一体化的效果。
然而现有的包括芯片的柔性封装结构，要么加工复杂难度大，要么封装高度较高，至少其中之一不能解决。比如中国发明专利CN103681458B，采用的是柔性封装后再进行减薄，会有厚度不均和由于应力作用芯片破裂的问题，加工风险高，难度大，且增加热压键合的工艺。又比如中国发明专利CN111128977A，采用的是金属柱状连接体的互连方式，对金属柱状的大小、金属柱状的高度、基板开口的大小、锡膏的用量等多个因素有极高的要求，在实际操作中，可能会出现金属柱状的断裂、基板开口过小无法与金属框架装配、锡膏过量或虚焊等诸多不良，不具备批量生产的可行性，且采用该发明转来完成的模组，其集成度不高，且封装完成后单颗模组的高度较高。
发明内容
针对现有技术中所存在的不足，本发明提供了一种集成封装方法、柔性层叠基板及柔性电路结构。
第一方面，一种集成封装方法，包括：
准备多个柔性基板，每个所述柔性基板上均包括埋置芯片、焊盘及电路；
将所述多个柔性基板层叠结合为一体，其中每层所述柔性基板具有位置对应的焊盘；
制作金属化孔以电连接每层所述柔性基板的所述位置对应的焊盘，得到柔性层叠基板。
一种实施例中，所述将所述多个柔性基板层叠结合为一体，包括：
在需要进行层叠的柔性基板上制作胶膜；
通过压合将所述多个柔性基板由胶膜粘接在一起。
一种实施例中，所述制作金属化孔以电连接每层所述柔性基板的所述位置对应的焊盘，包括：
制作连通孔以连通每层所述柔性基板的焊盘；
对所述连通孔进行金属化处理，使所述多层柔性基板之间互连。
一种实施例中，在表层的柔性基板上贴装表面安装元器件，所述表面安装元器件包括无源器件。
一种实施例中，所述表面安装元器件还包括贴装芯片；
所述在表层的柔性基板上贴装表面安装元器件之后，还包括：
将所述贴装芯片与所述表层的柔性基板的焊盘通过键合线互连。
一种实施例中，在所述柔性层叠基板表面制作柔性保护层。
一种实施例中，将所述柔性层叠基板切割成型并弯折堆叠成三维堆叠结构；
在所述三维堆叠结构外围制作包封结构。
第二方面，柔性层叠基板，由前述一种集成封装方法得到。
一种实施例中，所述柔性基板的厚度不大于100μm。
第三方面，柔性电路结构，是由前述的柔性层叠基板通过切割成型并弯折堆叠而成的三维堆叠结构。
一种实施例中，在所述三维堆叠结构外围还设有包封结构。
一种实施例中，所述柔性电路结构包括由PCB走线连接的多个电路模块，所述多个电路模块根据所占面积的大小依序堆叠。
相比于现有技术，本发明具有如下有益效果：
通过在柔性基板内埋置柔性芯片并多层基板层叠结合，再由金属化孔建立层间电连接，不但有效降低封装后柔性电路结构的高度，实现超小尺寸的集成封装，还降低了加工难度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一种集成封装方法步骤1的结构示意图；
图2为本发明一种集成封装方法步骤2中贴胶后的结构示意图；
图3为本发明一种集成封装方法步骤2中压合后的结构示意图；
图4为本发明一种集成封装方法步骤3的结构示意图；
图5为本发明一种集成封装方法步骤4的结构示意图；
图6为本发明一种集成封装方法步骤5中贴装后的结构示意图；
图7为本发明一种集成封装方法步骤5中打线后的结构示意图；
图8为本发明一种集成封装方法步骤6的结构示意图及柔性层叠基板的结构示意图；
图9为本发明一种集成封装方法步骤7中切割成型后的结构示意图；
图10为本发明一种集成封装方法步骤7中弯折堆叠后的结构示意图；
图11为本发明一种集成封装方法的流程示意图。
其中，1、柔性基板；11、焊盘；12、埋置芯片；13、互连线；14、第一柔性介质层；15、第二柔性介质层；16、连通孔；161、电镀金属层；17、无源器件；18、贴装芯片；19、柔性保护层；10、键合线；2、粘接层；3、柔性电路结构；31、PCB走线；32、电路模块。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
第一方面，一种集成封装方法，如图11所示，包括：
步骤1：准备多个柔性基板1，每个所述柔性基板1上均包括电路、焊盘11、预先埋入所述柔性基板1的埋置芯片12以及互连线13，如图1所示。
其中，所述柔性基板可预先通过CIP(chip in polymer，聚合物埋置芯片)技术将芯片埋入第一柔性介质层14并制作对应的焊盘，在第二介质层15上制作可用于连接焊盘和芯片的互连线13。多个柔性基板1上具有位置能够对应的焊盘11以便于后续对齐压合。所述柔性基板1上已制作有相应的电路。所述埋置芯片12采用具有柔性的超薄芯片，一般来说厚度不大于50μm。
步骤2：将所述多个柔性基板1层叠并通过贴胶压合成为一体，其中的每层所述柔性基板1具有位置对应的焊盘11。
其中，可在需要层叠的柔性基板1上制作用于层间粘合的胶膜，如图2所示；并通过压合将多个柔性基板1由胶膜粘接在一起，如图3所示。其中各层柔性基板1具有位置对应的焊盘11以便后续连通。所述压合可采用真空压机来实施。所述胶膜成为粘接层2。
步骤3：制作连通孔16以连通每层所述柔性基板1的焊盘11，如图4所示。
其中，所述制作连通孔16可采用机械钻孔或镭射钻孔等方式进行开孔，开孔的区域为各层柔性基板1的焊盘11处。
步骤4：对所述连通孔16进行金属化处理，使所述多层柔性基板1之间互连，得到柔性层叠基板，如图5所示。
其中，所述连通孔16可通过电镀方式金属化，得到电镀金属层161，并在各层柔性基板1的焊盘11间形成电连接。
步骤5：可在表层的柔性基板1上贴装表面安装元器件，所述表面安装元器件包括无源器件17，如图6所示。
其中，所述表层的柔性基板1上表面安装元器件至少包括无源器件17，还可包括未埋入柔性基板的贴装芯片18。所述贴装可采用SMT(Surface Mounted Technology，表面贴装技术)。所述无源器件可贴装在与所述焊盘11连接的互连线13上。本步骤为可选实施步骤，若没有需要贴装的表面安装元器件则可跳过。
步骤6：在所述柔性层叠基板表面制作柔性保护层19，如图8所示。
其中，所述制作柔性保护层19可采用在所述柔性层叠基板表面涂覆一层柔性材料，所述柔性材料可以是硅胶等。本步骤作为可选实施步骤，所述柔性保护层19可保护柔性层叠基板上的表面安装元器件。
步骤7：将所述柔性层叠基板切割成型，并弯折堆叠成三维堆叠结构，如图9-10所示。
其中，所述柔性层叠基板可切割成通过PCB走线31连接的由若干个电路模块32组成的柔性电路结构3，如图9所示；所述PCB走线31的部分可用于弯折，所述柔性电路结构3中的各个所述电路模块32通过弯折实现立体堆叠，如图10所示。所述电路模块32可以是直线连接，也可以是交叉连接，可根据电路模块32所占面积的大小依序堆叠，形成三维堆叠结构。
步骤8：在所述三维堆叠结构外围制作包封结构。
其中，所述制作包封结构可以是在三维堆叠结构的外围涂覆一层柔性材料或硬性材料，比如硅橡胶、环氧树脂等。
一种实施例中，所述步骤5中，所述表面安装元器件还可包括贴装芯片18，如图6、7所示。还包括步骤5.1：将所述贴装芯片18与所述表层的柔性基板1的焊盘11通过键合线10互连。
其中，所述贴装芯片18是指并非埋入柔性基板1而是采用贴装方式安装在柔性基板1上的芯片。例如：将所述贴装芯片18贴附在第一柔性介质层14上，如图6所示；再将所述贴装芯片18与焊盘11打线连接，如图7所示。
所述第一方面的一种集成封装方法，将柔性线路板制作工艺及芯片集成电路制作工艺相结合，把芯片埋在柔性基板内形成超薄芯片封装基板，然后将两个或者多个柔性基板压合在一起，通过制作金属化孔使各层柔性基板之间进行互连，再将柔性基板进行折叠，从而形成超薄芯片的三维堆叠系统级柔性封装产品。
本方法将CIP(Chip in Polymer)工艺与超薄芯片相结合，可使单张柔性基板的厚度小于100μm，从而不但大大减小了封装后的柔性电路结构的高度，还降低了加工难度。
第二方面，柔性层叠基板，如图8所示，包括层叠连接的多层柔性基板1，所述柔性基板1包括埋置芯片12、焊盘11及电路；还包括金属化孔，所述金属化孔连通每层所述柔性基板1的焊盘11。
其中，所述金属化孔是指具有电镀金属层161的连通孔16结构。所述柔性层叠基板通过将芯片埋入柔性基板、将多层柔性基板层叠、由金属化孔建立层间电连接等技术手段，可实现超小尺寸的集成封装，大大减小封装后的柔性电路结构的高度，加工也较为容易，无需引入特殊工艺。
一种实施例中，所述多层柔性基板1之间通过粘接层2连接。
其中，所述柔性层叠基板包括柔性基板1和粘接层2。所述粘接层2可以是胶膜。具体来说，可在需要层叠的柔性基板1上制作用于层间粘合的胶膜，并通过压合将多个柔性基板1由胶膜粘接在一起形成多层的柔性层叠基板。
一种实施例中，表层的柔性基板1上贴装有表面安装元器件，所述表面安装元器件包括无源器件17。
其中，所述表层的柔性基板1上表面安装元器件至少包括无源器件17，还可包括未埋入柔性基板的芯片。所述贴装可采用SMT(Surface Mounted Technology，表面贴装技术)。
一种实施例中，所述表面安装元器件还包括贴装芯片18，所述贴装芯片18与所述表层的柔性基板1的焊盘11通过键合线10互连。
其中，所述贴装芯片18是指并非埋入柔性基板而是采用贴装方式安装在柔性基板1上的芯片。所述贴装芯片18与焊盘11打线连接。
一种实施例中，所述表层的柔性基板1上还设有用于包覆所述表面安装元器件的柔性保护层19。
其中，所述柔性保护层19，可采用在表层的柔性基板1表面涂覆一层柔性材料来制作，所述柔性材料可以是硅胶等。所述柔性保护层19可对表面安装元器件起到保护作用。
第三方面，柔性电路结构，可由第二方面任一种柔性层叠基板通过切割成型得到。
其中，所述柔性层叠基板可切割成通过PCB走线31连接的由若干个电路模块32组成的柔性电路结构，如图9所示。所述柔性电路结构根据具体情况可以选择弯折堆叠，也可以不选择。
一种实施例中，所述柔性电路结构是通过弯折堆叠而成的三维堆叠结构。
其中，所述PCB走线31的部分可弯折，所述柔性电路结构中的各个所述电路模块32通过弯折实现立体堆叠。所述电路模块32可以是直线连接，也可以是交叉连接；所述电路模块32可根据所占面积的大小依序堆叠，形成三维堆叠结构；举例来说，如图10所示，所述三维堆叠结构中的多个电路模块32从底层到表层其面积逐渐减小。
一种实施例中，在所述三维堆叠结构外围还设有包封结构。
其中，所述制作包封结构可以是在三维堆叠结构的外围涂覆一层柔性材料或硬性材料，比如硅橡胶、环氧树脂等。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明的保护范围应以所附权利要求为准。

Claims (12)

1.一种集成封装方法，其特征在于，包括：
准备多个柔性基板，每个所述柔性基板上均包括埋置芯片、焊盘及电路；
将所述多个柔性基板层叠结合为一体，其中每层所述柔性基板具有位置对应的焊盘；
制作金属化孔以电连接每层所述柔性基板的所述位置对应的焊盘，得到柔性层叠基板。
2.根据权利要求1所述的一种集成封装方法，其特征在于：
所述将所述多个柔性基板层叠结合为一体，包括：
在需要进行层叠的柔性基板上制作胶膜；
通过压合将所述多个柔性基板由胶膜粘接在一起。
3.根据权利要求1所述的一种集成封装方法，其特征在于：
所述制作金属化孔以电连接每层所述柔性基板的所述位置对应的焊盘，包括：
制作连通孔以连通每层所述柔性基板的焊盘；
对所述连通孔进行金属化处理，使所述多层柔性基板之间互连。
4.根据权利要求1所述的一种集成封装方法，其特征在于：
在表层的柔性基板上贴装表面安装元器件，所述表面安装元器件包括无源器件。
5.根据权利要求4所述的一种集成封装方法，其特征在于：
所述表面安装元器件还包括贴装芯片；
所述在表层的柔性基板上贴装表面安装元器件之后，还包括：
将所述贴装芯片与所述表层的柔性基板的焊盘通过键合线互连。
6.根据权利要求4所述的一种集成封装方法，其特征在于，还包括：
在所述柔性层叠基板表面制作柔性保护层。
7.根据权利要求1-6任一项所述的一种集成封装方法，其特征在于，还包括：
将所述柔性层叠基板切割成型并弯折堆叠成三维堆叠结构；
在所述三维堆叠结构外围制作包封结构。
8.柔性层叠基板，其特征在于：由权利要求1-6中任一项所述的一种集成封装方法得到。
9.根据权利要求8所述的柔性层叠基板，其特征在于：
所述柔性基板的厚度不大于100μm。
10.柔性电路结构，其特征在于，是由权利要求8-9中任一项所述的柔性层叠基板通过切割成型并弯折堆叠而成的三维堆叠结构。
11.根据权利要求10所述的柔性电路结构，其特征在于：
在所述三维堆叠结构外围还设有包封结构。
12.根据权利要求10所述的柔性电路结构，其特征在于：
所述柔性电路结构包括由PCB走线连接的多个电路模块，所述多个电路模块根据所占面积的大小依序堆叠。
CN202110313095.2A 2021-03-24 2021-03-24 一种集成封装方法、柔性层叠基板及柔性电路结构 Pending CN115132670A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110313095.2A CN115132670A (zh) 2021-03-24 2021-03-24 一种集成封装方法、柔性层叠基板及柔性电路结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110313095.2A CN115132670A (zh) 2021-03-24 2021-03-24 一种集成封装方法、柔性层叠基板及柔性电路结构

Publications (1)

Publication Number Publication Date
CN115132670A true CN115132670A (zh) 2022-09-30

Family

ID=83375077

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110313095.2A Pending CN115132670A (zh) 2021-03-24 2021-03-24 一种集成封装方法、柔性层叠基板及柔性电路结构

Country Status (1)

Country Link
CN (1) CN115132670A (zh)

Similar Documents

Publication Publication Date Title
JP3744383B2 (ja) 複合配線基板及びその製造方法
CN104284511B (zh) 印刷布线板
JP4766050B2 (ja) 電子回路装置の製造方法
JPH07307574A (ja) 多層金属プリント基板とモールドモジュール
EP3340754A1 (en) Embedding component in component carrier by component fixation structure
CN103493610A (zh) 刚性柔性基板及其制造方法
KR100647090B1 (ko) 다수의 반도체 칩을 포함하는 반도체 소자
CN100472780C (zh) 电子零部件及其制造方法
CN111200907B (zh) 无撕膜内埋式电路板及其制作方法
US8418356B2 (en) Method of manufacturing an embedded printed circuit board
CN115132670A (zh) 一种集成封装方法、柔性层叠基板及柔性电路结构
WO2023093314A8 (zh) 板级架构、封装模组、电子设备及板级架构的制作方法
KR100963201B1 (ko) 칩 내장형 기판 및 그의 제조 방법
CN111933623A (zh) 一种基于基板侧面焊盘的封装互连结构及方法
CN112020222A (zh) 内埋电路板及其制作方法
JP2003031954A (ja) 電子部品内蔵型多層基板とその製造方法
WO2010095210A1 (ja) 部品内蔵モジュールの製造方法
CN101740410B (zh) 芯片封装结构的制程
CN113692143B (zh) 具有内埋元件的线路板的制作方法
JPH02164096A (ja) 多層電子回路基板とその製造方法
KR102199413B1 (ko) 임베디드 인쇄회로기판 및 그 제조 방법
JP2009158641A (ja) 部品内蔵モジュールの製造方法
CN118102582A (zh) 封装结构、封装基板及其制作方法
KR100818077B1 (ko) 정렬 핀을 사용하여 비지에이 적층 패키지를 제조하는 방법
CN118215204A (zh) 一种压合埋置式pcb封装结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination