CN115101667A - 一种相变存储单元及相变存储器 - Google Patents

一种相变存储单元及相变存储器 Download PDF

Info

Publication number
CN115101667A
CN115101667A CN202210585095.2A CN202210585095A CN115101667A CN 115101667 A CN115101667 A CN 115101667A CN 202210585095 A CN202210585095 A CN 202210585095A CN 115101667 A CN115101667 A CN 115101667A
Authority
CN
China
Prior art keywords
phase change
hafnium
material layer
electrode
change material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210585095.2A
Other languages
English (en)
Inventor
李响
郭艳蓉
陈鑫
马平
童浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202210585095.2A priority Critical patent/CN115101667A/zh
Publication of CN115101667A publication Critical patent/CN115101667A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/10—Phase change RAM [PCRAM, PRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本申请提供一种相变存储单元及相变存储器。该相变存储单元包括第一电极、第二电极和相变材料层，其中，相变材料层位于第一电极与第二电极之间，相变材料层包括掺杂铪(Hf)金属和/或铪化合物的母体相变材料，母体相变材料为包含锗(Ge)、锑(Sb)、碲(Te)、铋(Bi)中至少一种元素的材料。铪金属和/或铪化合物可以作为晶化过程中的晶核，加速相变材料层的晶化过程，从而提升SET操作速度；而且，掺杂铪金属和/或铪化合物可以填充母体相变材料处于晶态时的空位，减少相变材料层在相变前后的体积变化，从而降低空洞的产生，提升循环性能。

Description

一种相变存储单元及相变存储器
技术领域
本申请涉及存储技术领域，尤其涉及一种相变存储单元及相变存储器。
背景技术
随着移动互联网、云计算、大数据、深度学习以及物联网等各项技术的广泛应用，市场对超高密度、超大容量的数据存储的需求快速增长。其中，相变存储器(phase changememory，PCM)作为应用前景最被看好的非易失存储技术之一，已经在多种存储结构方向得到应用，例如，在二维存储器结构方向，二维相变存储器已经在嵌入式应用中得到使用，又例如，在三维存储器结构方向，三维相变存储器作为存储级内存(storage class memory)已应用在数据中心等场景中。
相变存储器具有低功耗、高密度、尺寸小等优点，其通过电脉冲的方式使相变材料在晶态和非晶态之间转变时所表现出来的导电性差异实现读写数据。目前在相变存储器中，相变材料以GexSbyTe1-x-y体系材料为主，由于GexSbyTe1-x-y体系材料本身在非晶态时的成核中心不稳定，导致晶化过程的成核步骤慢，使得SET操作速度慢，而且，由于GexSbyTe1-x-y体系材料在晶态和非晶态时的密度差异较大，导致循环操作过程中材料体积反复变化，容易导致孔洞的产生，因此循环性能差。
发明内容
本申请提供一种相变存储单元及相变存储器，用以提高相变存储器的SET操作速度，并提升相变存储器的循环性能。
第一方面，本申请提供了一种相变存储单元，该相变存储单元包括第一电极、第二电极和相变材料层，其中，相变材料层位于所述第一电极与所述第二电极之间，所述相变材料层包括掺杂铪(Hf)金属和/或铪化合物的母体相变材料，所述母体相变材料为包含锗(Ge)、锑(Sb)、碲(Te)、铋(Bi)中至少一种元素的材料。
本申请提供的相变存储单元中，相变材料层包括掺杂铪金属和/或铪化合物的母体相变材料，一方面，铪金属和/或铪化合物可以作为晶化过程中的晶核，加速相变材料层的晶化过程，从而提升SET操作速度；另一方面，掺杂铪金属和/或铪化合物可以填充母体相变材料处于晶态时的空位，减少相变材料层在相变前后的体积变化，从而降低空洞的产生，提升循环性能。
在本申请一种可能的实现方式中，所述铪金属和/或铪化合物在所述相变材料层中所占的原子百分比为0.1％～40％。该实现方式中，铪金属和/或铪化合物在相变材料层中所占的原子百分比为0.1％～40％，可以提高相变材料层的晶化速度，并提升循环性能。
以下提供几种上述铪金属和/或铪化合物在所述相变材料层中所占的原子百分比的示例：
示例一，所述铪金属和/或铪化合物在所述相变材料层中所占的原子百分比为1.5％～6.5％。
示例二，所述铪金属和/或铪化合物在所述相变材料层中所占的原子百分比为10％～19.5％。
示例三，所述铪金属和/或铪化合物在所述相变材料层中所占的原子百分比为25％～35％。
上述三种示例都可以提高相变材料层的晶化速度，并提升循环性能，其中，晶化速度从低到高依次为：示例三、示例二、示例一，循环次数从低到高依次为：示例一、示例二、示例三。一般而言，晶化速度越高，相变材料层的性能越好，循环次数越高，相变材料层的性能也越好，所以这三种示例的相变材料层的性能各有优劣。
在本申请一种可能的实现方式中，母体相变材料包括以下任一种材料：GexSbyTe1-x-y、GexBiyTe1-x-y，其中，所述x与所述y之和的取值范围为0-100％。
在本申请一种可能的实现方式中，所述铪化合物包括以下至少一种：铪金属氧化物，铪金属硼化物，铪金属碳化物，铪金属氮系化合物，铪金属硫系化合物，铪金属卤素化合物，铪金属与其它金属形成的二元或多元化合物。
在本申请一种可能的实现方式中，所述相变存储单元还可以包括选通材料层，所述选通材料层位于所述第一电极与所述第二电极之间，本申请对于选通材料层的具体设置位置不作限制。选通材料层可以在小电压下呈现高阻态从而抑制漏电流，在较大的电压下呈现低阻态从而提供足够的电流进行读和写操作。
在本申请一种可能的实现方式中，所述相变存储单元还可以包括位于所述第一电极与所述第二电极之间的以下至少一层：绝缘层、加热层、粘附层、缓冲层。
具体设置绝缘层时，绝缘层可以包裹相变材料层裸露的表面，绝缘层不导电，则电流集中从相变材料层经过，可以提升电流密度和电流的加热效率，本申请对于绝缘层的具体设置位置不作限制。
具体设置加热层时，加热层可以设置于第一电极与第二电极之间的任意两层之间，例如，加热层设置于第一电极与相变材料层之间，又例如，加热层设置于相变材料层与第二电极之间，本申请对于加热层的具体设置位置不作限制。加热层可以提高整个单元的电阻，从而提高单位电流下发热效率。
具体设置粘附层时，粘附层可以设置于第一电极与第二电极之间的任意两层之间，本申请对于粘附层的具体设置位置不作限制。粘附层可以提高与粘附层相邻的两层之间的粘附效果。
具体设置缓冲层时，缓冲层可以置于第一电极与第二电极之间的任意两层之间，本申请对于缓冲层的具体设置位置不作限制。缓冲层可以减缓在反复擦写(或reset/set)操作下，相变存储单元中的相邻两层材料互相扩散，从而可以提高可靠性。
在本申请一种可能的实现方式中，所述相变材料层采用化学气相沉积法、物理气相沉积、或原子层沉积制备得到。
第二方面，本申请提供了另一种相变存储单元，该相变存储单元包括第一电极、第二电极和相变材料层，所述相变材料层位于所述第一电极与所述第二电极之间，该相变材料层包括层叠的至少一个含铪材料层和至少一个硫系化合物材料层，该含铪材料层包括以下至少一种材料：铪(Hf)金属、铪化合物、掺杂铪金属和/或铪化合物的母体相变材料，该母体相变材料为包含锗(Ge)、锑(Sb)、碲(Te)、铋(Bi)中至少一种元素的材料。
本申请提供的相变存储单元中，相变材料层包括层叠的至少一个含铪材料层和至少一个硫系化合物材料层，一方面，含铪材料层中包括的掺杂铪金属和/或铪化合物可以作为晶化过程中的晶核，加速晶化过程，从而提升SET操作速度；另一方面，相变材料层包括层叠的至少两层结构使得相变存储单元的热导率发生变化，两层材料层的界面会阻碍热传导，因此可以提升加热效率，降低RESET操作功耗，从而降低空洞产生的概率，提升循环性能。而且，硫系化合物材料层还有利于抑制含铪材料层中元素偏析导致的上下电极之间导通而发生低阻失效，从而可以提升相变存储单元的循环性能，同时有利于降低阻值漂移。
在本申请一种可能的实现方式中，硫系化合物材料层包括以下至少一种材料：锗(Ge)、锑(Sb)、钛(Ti)、钽(Ta)、钪(Sc)、铋(Bi)、硅(Si)、碳(C)、铂(Pt)、铟(In)中的至少一种元素与碲(Te)元素的碲化合物；掺杂铪金属和/或铪化合物的碲化合物。
在本申请一种可能的实现方式中，母体相变材料包括以下任一种材料：GexSbyTe1-x-y、GexBiyTe1-x-y、SbxTey，其中，所述x与所述y之和的取值范围为0-100％。
在本申请一种可能的实现方式中，所述相变材料层包括的所述含铪材料层和所述硫系化合物材料层交替排布。通过该方式，如果一个含铪材料层中发生元素偏析问题而造成该含铪材料层导通，该含铪材料层析出的单质可以与该含铪材料层相邻的硫系化合物材料层中的材料结合，从而可以与有效抑制整个相变材料层导通而发生低阻失效，从而可以提升相变存储单元的循环性能，同时有利于降低阻值漂移。
在本申请一种可能的实现方式中，所述相变材料层包括层叠设置的至少三个材料层，所述至少三个材料层中包括至少一个含铪材料层和至少一个硫系化合物材料层，且至少三个材料层中包括的所述含铪材料层与所述硫系化合物材料层交替排布。通过该方式，可以增加相变材料层中的界面数量，进一步降低热导，因此可以提升加热效率，降低RESET操作功耗，从而可以降低空洞产生的概率，进一步提升循环性能。
在本申请一种可能的实现方式中，所述相变存储单元还包括位于所述第一电极和所述第二电极之间的选通材料层。本申请对于选通材料层的具体设置位置不作限制。选通材料层可以在小电压下呈现高阻态从而可以抑制漏电流，在较大的电压下呈现低阻态从而可以提供足够的电流进行读和写操作。
在本申请一种可能的实现方式中，所述相变存储单元还包括位于所述第一电极与所述第二电极之间的以下至少一层：绝缘层、电极层、加热层、粘附层、缓冲层。
具体设置绝缘层时，绝缘层可以包裹相变材料层裸露的表面，绝缘层不导电，则电流集中从相变材料层经过，可以提升电流密度和电流的加热效率，本申请对于绝缘层的具体设置位置不作限制。
具体设置电极层时，电极层可以设置于第一电极与第二电极之间的任意两层之间，本申请对于电极层的具体设置位置不作限制。
具体设置加热层时，加热层可以设置于第一电极与第二电极之间的任意两层之间，例如，加热层设置于第一电极与相变材料层之间，又例如，加热层设置于相变材料层与第二电极之间，本申请对于加热层的具体设置位置不作限制。加热层可以提高整个单元的电阻，从而提高单位电流下发热效率。
具体设置粘附层时，粘附层可以设置于第一电极与第二电极之间的任意两层之间，本申请对于粘附层的具体设置位置不作限制。粘附层可以提高与粘附层相邻的两层之间的粘附效果。
具体设置缓冲层时，缓冲层可以置于第一电极与第二电极之间的任意两层之间，本申请对于缓冲层的具体设置位置不作限制。缓冲层可以减缓在反复擦写(或reset/set)操作下，相变存储单元中的相邻两层材料互相扩散，从而可以提高可靠性。
在本申请一种可能的实现方式中，所述相变材料层采用化学气相沉积法、物理气相沉积法、或原子层沉积法制备得到。
第三方面，本申请提供了一种相变存储器，包括控制器和存储介质，其中，存储介质包括上述第一方面及第一方面各种可能的实现方式中的相变存储单元组成的阵列，或者，上述第二方面及第二方面各种可能的实现方式中的相变存储单元组成的阵列。
附图说明
图1A为本申请实施例中相变存储单元的一种结构示意图；
图1B为本申请实施例中相变存储单元的另一种结构示意图；
图2为本申请实施例提供的包括一层材料层的相变材料层13的垂直截面示意图；
图3为本申请实施例提供的包括两层材料层的相变材料层13的一种垂直截面示意图；
图4为本申请实施例提供的包括两层材料层的相变材料层13的另一种垂直截面示意图；
图5为本申请实施例提供的包括两层材料层的相变材料层13的另一种垂直截面示意图；
图6为本申请实施例提供的包括两层材料层的相变材料层13的另一种垂直截面示意图；
图7为本申请实施例提供的包括至少三层材料层的相变材料层13的一种垂直截面示意图；
图8为本申请实施例提供的包括至少三层材料层的相变材料层13的另一种垂直截面示意图；
图9为本申请实施例提供的包括至少三层材料层的相变材料层13的另一种垂直截面示意图；
图10为本申请实施例提供的包括至少三层材料层的相变材料层13的另一种垂直截面示意图；
图11为本申请实施例中相变存储单元的另一种结构示意图；
图12为本申请实施例中相变存储单元的另一种结构示意图；
图13为本申请实施例中相变存储单元的另一种结构示意图；
图14为本申请实施例中相变存储器的一种结构示意图；
图15为本申请实施例中相变存储器的另一种结构示意图。
图标说明：
1-相变存储单元；
11-第一电极；
12-第二电极；
13-相变材料层；
131-含铪材料层；
132-硫系化合物材料层；
14-选通材料层；
15-绝缘层；
16-加热层；
17-第一电极层；
18-第二电极层；
19-第三电极层；
2-第一电极线；
3-第二电极线。
具体实施方式
以下实施例中所使用的术语只是为了描述特定实施例的目的，而并非旨在作为对本申请的限制。如在本申请的说明书和所附权利要求书中所使用的那样，单数表达形式“一个”、“一种”、“所述”、“上述”、“该”和“这一”旨在也包括例如“一个或多个”这种表达形式，除非其上下文中明确地有相反指示。
在本说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。
为了方便理解本申请实施例提供的相变存储单元及相变存储器，下面介绍一下其应用场景。本申请提供的相变存储器可用于手机、平板电脑、笔记本电脑、可穿戴设备、车载设备等电子设备中的数据存储。相变存储器是一种基于硫系相变材料的非易失存储器，在热作用下能够在不同电阻状态下转换，利用相变存储器在高阻态(reset态)与低阻态(set态)之间10～10000倍电阻值的差异实现数据0和1的存储，set操作为从高阻态到低阻态的操，reset操作为从低阻态到高阻态的操作。
目前的相变存储器中的相变材料以GexSbyTe1-x-y体系材料为主，由于GexSbyTe1-x-y体系材料本身在非晶态时的成核中心不稳定，导致晶化过程的成核步骤慢，使得SET操作速度慢，而且，由于GexSbyTe1-x-y体系材料在晶态和非晶态时的密度差异较大，导致循环操作过程中材料体积反复变化，容易导致孔洞的产生，因此循环性能差。为了解决上述问题，本申请提供了一种相变存储单元及相变存储器，下面结合附图来说明本申请技术方案中的相变存储单元及相变存储器。
图1A为本申请实施例提供的相变存储单元的一种结构示意图。如图1A所示，本申请实施例中的相变存储单元1包括第一电极11、第二电极12和相变材料层13。其中，相变材料层13位于第一电极11与第二电极12之间。
需要说明的是，本申请实施例涉及的第一电极11和第二电极12可以如图1A所示的上下结构，即在垂直方向上，第一电极11在第二电极12的上方，应理解，在其它一些实施例中，在垂直方向上，第一电极11也可以在第二电极12的下方，本申请实施例对此不做限制。在其它一些实施例中，第一电极11和第二电极12可以如图1B所示的左右结构，即在水平方向上，第一电极11在第二电极12的左方，应理解，在其它一些实施例中，在水平方向上，第一电极11也可以在第二电极12的右方，本申请实施例对此不做限制。同样的，以下图11、图13和图13中的第一电极11和第二电极12可以为垂直方向上的上下结构或垂直方向上的左右结构，后文不再赘述。
为便于描述，以下实施例中以第一电极11和第二电极12为在垂直方向上的上下结构进行示意，后文不再赘述。
上述相变材料层13具有第一电阻状态和第二电阻状态，相变材料层13在第一电阻状态下的阻值，与相变材料层13在第二电阻状态下的阻值不同，从而可以通过控制和读取当前相变存储单元1的阻值来进行读写操作。应理解，相变材料层13可能不止具有两种电阻状态，可以具有多种电阻状态，本申请对相变材料层13具有的电阻状态数量不构成限制。
本申请实施例中，相变材料层13可以有多种可能的实施方式，下面分别进行说明。
可能的实施方式一，相变材料层13包括一层材料层。
图2为本申请实施例提供的包括一层材料层的相变材料层13的垂直截面示意图。如图2所示，相变材料层13包括一层材料层130，该一层材料层130包括掺杂铪(Hf)金属和/或铪化合物的母体相变材料130，母体相变材料为包含锗(Ge)、锑(Sb)、碲(Te)、铋(Bi)中至少一种元素的材料。其中，铪金属和/或铪化合物的局域晶态结构与基体材料的局域晶态结构一致。在该实施方式一中，相变材料层13包括掺杂铪金属和/或铪化合物的母体相变材料，一方面，铪金属和/或铪化合物可以作为晶化过程中的晶核，加速相变材料层13的晶化过程，从而提升SET操作速度；另一方面，掺杂铪金属和/或铪化合物可以填充母体相变材料处于晶态时的空位，减少相变材料层13在相变前后的体积变化，从而降低空洞的产生，提升循环性能。
本申请实施例中，铪金属和/或铪化合物在相变材料层13中所占的原子百分比为0.1％～40％。铪金属和/或铪化合物的原子百分比如此设置，可以提高相变材料层的晶化速度，并提升循环性能。
以下提供几种上述铪金属和/或铪化合物在所述相变材料层中所占的原子百分比的示例：
示例一，铪金属和/或铪化合物在相变材料层13中所占的原子百分比为1.5％～6.5％。
示例二，铪金属和/或铪化合物在相变材料层13中所占的原子百分比为10％～19.5％。
示例三，铪金属和/或铪化合物在相变材料层13中所占的原子百分比为25％～35％。
上述三种示例都可以提高相变材料层13的晶化速度，并提升循环性能，其中，晶化速度从低到高依次为：示例三、示例二、示例一，循环次数从低到高依次为：示例一、示例二、示例三。一般而言，晶化速度越高，相变材料层的性能越好，循环次数越高，相变材料层的性能也越好，所以这三种示例的相变材料层的性能各有优劣。
在本申请的一种实施例中，上述母体相变材料的具体材质不作限制，母体相变材料可以包括以下任一种材料：GexSbyTe1-x-y、GexBiyTe1-x-y、SbxTey、BixTey、GexTey，Sb，其中，x与y之和的取值范围为0-100％。母体相变材料还可以包括GexSbyBizTe1-x-y-z，其中，x、y、z之和的取值范围为0-100％。
作为示例性说明，母体相变材料例如为GexSbyTe1-x-y、GexBiyTe1-x-y中的任一种材料，其中，所述x与所述y之和的取值范围为0-100％。
在本申请的一种实施例中，上述铪化合物的具体材质不做限制，上述铪化合物可以包括以下至少一种：铪金属氧化物(例如HfO2)，铪金属硼化物(例如HfB)，铪金属碳化物(例如HfC)，铪金属氮系化合物(例如HfN)，铪金属硫系化合物(例如HfS、HfSe、HfTe等)，铪金属卤素化合物(例如HfF、HfCl、HfBr等)，铪金属与其它金属形成的二元或多元化合物(例如HfTa、HfW、HfTi、HfSc等)。
在本申请的一种实施例中，相变材料层13可以采用沉积方法制备得到，例如，沉积方法可以为化学气相沉积法(chemical vapor deposition，CVD)、物理气相沉积法(physical vapor deposition，PVD)、或原子层沉积法(atomic layer deposition，ALD)。
作为示例性说明，以物理气相沉积方法为例，可以使用两个或多个靶材，一个靶材为含Hf材料，一个为母体相变材料，也可以为一个合金靶材，合金靶材同时包括含Hf材料以及母体材料，在沉积过程中，还可以加入N2、O2等形成氮化物或氧化物。
可能的实施方式二，相变材料层13包括多层材料层。
图3至图10为本申请实施例提供的包括多层材料层的相变材料层13的垂直截面示意图。
如图3至图10所示，相变材料层13包括层叠的至少一个含铪材料层131和至少一个硫系化合物材料层132，该含铪材料层131包括以下至少一种材料：铪(Hf)金属、铪化合物、掺杂铪金属和/或铪化合物的母体相变材料，该母体相变材料为包含锗(Ge)、锑(Sb)、碲(Te)、铋(Bi)中至少一种元素的材料。在该实施方式二中，相变材料层13包括层叠的至少一个含铪材料层131和至少一个硫系化合物材料层132，一方面，含铪材料层131中包括的掺杂铪金属和/或铪化合物可以作为晶化过程中的晶核，加速晶化过程，从而提升SET操作速度；另一方面，相变材料层13包括层叠的至少两层结构使得相变存储单元的热导率发生变化，两层材料层的界面会阻碍热传导，因此可以提升加热效率，降低RESET操作功耗，从而降低空洞产生的概率，提升循环性能。而且，硫系化合物材料层132还有利于抑制含铪材料层131中元素偏析导致的上下电极之间导通而发生低阻失效，从而可以提升相变存储单元的循环性能，同时有利于降低阻值漂移。
在本申请的一种实施例中，硫系化合物材料层132可以包括以下至少一种材料：锗(Ge)、锑(Sb)、钛(Ti)、钽(Ta)、钪(Sc)、铋(Bi)、硅(Si)、碳(C)、铂(Pt)、铟(In)中的至少一种元素与碲(Te)元素的碲化合物；掺杂铪金属和/或铪化合物的碲化合物。
作为示例性市说明，硫系化合物材料层132可以为GexTe1-x，SbxTe1-x，GexTe1-x，TixTe1-x，TaxTe1-x，ScxTe1-x，BixTe1-x，GexSb1-x，InxTe1-x，SixTe1-x，CxTe1-x，PtxTe1-x，GexSbyTe1-x-y，GexBiyTe1-x-y，TaxSbyTe1-x-y,TixSbyTe1-x-y，ScxSbyTe1-x-y，也可以为含Hf的硫系化合物，如HfxTe1-x,HfxSbyTe1-x-y,HfGexSbyTe1-x-y,或者与上述实施方式一的掺杂铪(Hf)金属和/或铪化合物的母体相变材料中铪原子的浓度(也可以理解为铪原子在掺杂有铪(Hf)金属和/或铪化合物的母体相变材料中所占的原子百分比)不同的含Hf材料。其中，x与y之和的取值范围为0-100％。
在本申请的一种实施例中，上述母体相变材料的具体材质不作限制，母体相变材料可以包括以下任一种材料：GexSbyTe1-x-y、GexBiyTe1-x-y、SbxTey、BixTe1、GexTey，Sb，其中，x与y之和的取值范围为0-100％。母体相变材料还可以包括GexSbyBizTe1-x-y-z，其中，x、y、z之和的取值范围为0-100％。
作为示例性说明，母体相变材料例如为GexSbyTe1-x-y、GexBiyTe1-x-y中的任一种材料。
在本申请的一种实施例中，上述铪化合物的具体材质不做限制，上述铪化合物可以包括以下至少一种：铪金属氧化物(例如HfO2)，铪金属硼化物(例如HfB)，铪金属碳化物(例如HfC)，铪金属氮系化合物(例如HfN)，铪金属硫系化合物(例如HfS、HfSe、HfTe等)，铪金属卤素化合物(例如HfF、HfCl、HfBr等)，铪金属与其它金属形成的二元或多元化合物(例如HfTa、HfW、HfTi、HfSc等)。
在一个示例中，含铪材料层131和硫系化合物材料层132的材料搭配例如可以为以下任一种：HfGexSbyTe1-x-y/SbxTe1-x；HfGexSbyTe1-x-y/GexSbyTe1-x-y；HfGexSbyTe1-x-y/GexTe1-x；HfGexSbyTe1-x-y(浓度A)/HfGexSbyTe1-x-y(浓度B)，其中，浓度A与浓度B不同；HfO2/HfGexSbyTe1-x-y；HfxTe1-x/HfGexSbyTe1-x-y等。
在本申请的一种实施例中，相变材料层13包括的含铪材料层131和硫系化合物材料层132交替排布。通过该方式，如果一个含铪材料层131中发生元素偏析问题而造成该含铪材料层131导通，该含铪材料层131析出的单质可以与该含铪材料层131相邻的硫系化合物材料层132中的材料结合，从而可以与有效抑制整个相变材料层13导通而发生低阻失效，从而可以提升相变存储单元的循环性能，同时有利于降低阻值漂移。
继续参照图3至图6所示，相变材料层13包括一层含铪材料层131和一层硫系化合物材料层132，如图3所示，硫系化合物材料层132可以位于含铪材料层131下方，可以理解为在相变存储单元中硫系化合物材料层132位于含铪材料层131远离第一电极11的一侧。如图4所示，硫系化合物材料层132也可以位于含铪材料层131上方，可以理解为在相变存储单元中硫系化合物材料层132位于含铪材料层131远离第二电极12的一侧。如图5所示，硫系化合物材料层132也可以位于含铪材料层131下方、硫系化合物材料层132且包裹含铪材料层131的侧壁和底部。如图6所示，硫系化合物材料层132也可以位于含铪材料层131上方、且含铪材料层131包裹硫系化合物材料层132的侧壁和底部。
在本申请的一种实施例中，相变材料层13包括层叠设置的至少三个材料层，至少三个材料层中包括至少一个含铪材料层131和至少一个硫系化合物材料层132，且至少三个材料层中包括的含铪材料层131与硫系化合物材料层132交替排布。通过该方式，可以增加相变材料层13中的界面数量，进一步降低热导，因此可以提升加热效率，降低RESET操作功耗，从而可以降低空洞产生的概率，进一步提升循环性能。
继续参照图7至图10所示，相变材料层13包括三层及三层以上的材料层，以含铪材料层131和硫系化合物材料层132的双层材料层为基本单元，重复n次，n为大于或等于1的整数。如图7所示，相变材料层13的最上层和最下层均为硫系化合物材料层132。如图8所示，相变材料层13的最上层和最下层均为含铪材料层131。如图9所示，相变材料层13的最上层为含铪材料层131，最下层为硫系化合物材料层132。如图10所示，相变材料层13的最上层为硫系化合物材料层132，最下层为含铪材料层131。
在本申请的一种实施例中，相变材料层13包括的至少一个含铪材料层131和至少一个硫系化合物材料层132可以采用沉积方法制备得到，例如，沉积方法可以为化学气相沉积法、物理气相沉积法、或原子层沉积法。
基于上述实施方式一和上述实施方式二，在本申请的一种实施例中，相变存储单元还可以包括位于第一电极11与第二电极12之间的以下至少一层：绝缘层、加热层、粘附层、缓冲层、电极层。
具体设置绝缘层时，绝缘层可以包裹相变材料层13裸露的表面，绝缘层不导电，则电流集中从相变材料层13经过，可以提升电流密度和电流的加热效率，本申请对于绝缘层的具体设置位置不作限制。绝缘层的材料例如可以为二氧化硅(SiO2)、氮化硅(SiN)或者氮化钛(TiN)中至少一种，也可以为其它可以起到隔绝电流的材料，本申请对于绝缘层的具体材料不作限制。
具体设置加热层时，加热层可以设置于第一电极11与第二电极12之间的任意两层之间，例如，加热层设置于第一电极11与相变材料层13之间，又例如，加热层设置于相变材料层13与第二电极12之间，本申请对于加热层的具体设置位置不作限制。加热层可以提高整个单元的电阻，从而提高单位电流下发热效率。
具体设置粘附层时，粘附层可以设置于第一电极11与第二电极12之间的任意两层之间，本申请对于粘附层的具体设置位置不作限制。粘附层可以提高与粘附层相邻的两层之间的粘附效果。
具体设置缓冲层时，缓冲层可以置于第一电极11与第二电极12之间的任意两层之间，本申请对于缓冲层的具体设置位置不作限制。缓冲层可以减缓在反复擦写(或reset/set)操作下，相变存储单元中的相邻两层材料互相扩散，从而可以提高可靠性。
具体设置电极层时，电极层可以设置于第一电极11与第二电极12之间的任意两层之间，本申请对于电极层的具体设置位置不作限制。
作为示例性说明，加热层、粘附层、缓冲层的材质例如可以为氧化物、硼化合物、碳化合物、氮系化物、硫系化合物、卤素化合物等，本申请对于加热层、粘附层、缓冲层这几种材料层的具体材料不作限制，只要可以实现这几种材料层相应的功能即可。
基于上述任一实施例，相变存储单元还可以包括选通材料层，选通材料层位于第一电极11与第二电极12之间，本申请对于选通材料层的具体设置位置不作限制。选通材料层可以在小电压下呈现高阻态从而抑制漏电流，在较大的电压下呈现低阻态从而提供足够的电流进行读和写操作。
其中，选通材料层可以包括单层材料层，也可以包括多层材料层。在一个示例中，选通材料层包括单层材料层，具体实施中选通材料层可以包括掺杂铪金属和/或铪化合物的基体材料，该基体材料例如可以为GexAsySe(Te)1-x-y，其中，x与y之和等于1。铪化合物可以参见前述相变材料层13中的铪化合物的相关介绍，此处不再赘述。在另一个示例中，选通材料层可以包括多层材料层，具体实施中选通材料层可以包括至少一个含铪材料层和至少一个硫系化合物材料层，选通材料层可以包括多层材料层的具体实现方式可以参见上述相变材料层包括多层材料层的相关描述，此处不再赘述。
图11为本申请实施例中相变存储单元的另一种结构示意图，图11中示出的相变存储单元1为T型相变存储单元，如图11所示，相变存储单元1包括第一电极11、第二电极12、以及位于第一电极11与第二电极12之间的相变材料层13。相变存储单元1还可以包括位于相变材料层13与第二电极12之间的加热层16，该加热层16的侧壁还包裹了绝缘层15。加热层16需要满足导电的需求，还需要可以提高整个相变存储单元的电阻的效果。相变材料层13位于一个截面较小尺寸的加热层16和包裹该加热层16侧壁的绝缘层15之上，相变材料层13通过导电的加热层与其下方的第二电极12相连，又与相变材料层13上方的第一电极11相连，第一电极11和第二电极12在不同水平方向上延伸，将存储阵列中的不同相变存储单元连接起来。
图12为本申请实施例中相变存储单元的另一种结构示意图，图12中示出的相变存储单元1为限制型相变存储单元，如图12所示，相变存储单元1包括第一电极11、第二电极12、以及位于第一电极11与第二电极12之间的相变材料层13，相变材料层13截面尺寸较小，直接与上方的第一电极11以及下方的第二电极12相连。相变存储单元1还可以包括位于相变材料层13与第二电极12之间的绝缘层15，该绝缘层15包裹了相变材料层13的侧壁。
图13为本申请实施例中相变存储单元的另一种结构示意图，图13中示出的相变存储单元1为三维相变存储单元，如图13所示，相变存储单元1包括第一电极11、第二电极12、以及位于第一电极11与第二电极12之间的相变材料层13，相变材料层13还可以包括位于第一电极11与第二电极12之间的选通材料层14，相变材料层13和选通材料层14的截面尺寸较小，第一电极11与第二电极12之间依次包括第一电极层17、相变材料层13、第二电极层18、选通材料层14、第三电极层19，相变材料层13可以通过第一电极层17与第一电极11相连、选通材料层14可以通过第二电极层18与相变材料层13相连，通过第二电极层18与第二电极12相连。相变存储单元1还可以包括位于相变材料层13与第二电极12之间的绝缘层15，该绝缘层15包裹了相变材料层13、选通材料层14、以及电极层的侧壁。第一电极11和第二电极12在不同水平方向上延伸，将存储阵列中的不同相变存储单元连接起来，形成一个阵列排布在一层上，这样的阵列在垂直方向上进一步堆叠形成了交叉堆叠的三维相变存储器。
基于相同的发明构思，本申请还提供了一种相变存储器。图14为本申请实施例中相变存储器的一种结构示意图，如图14所示，相变存储器100包括控制器110和存储介质120，其中，存储介质120包括上述任一实施例中的相变存储单元1组成的阵列。
基于相同的发明构思，本申请还提供了一种相变存储器。
图15为本申请实施例中相变存储器的另一种结构示意图。图15所示，该相变存储器还可以包括行解码器(row decoder)、列解码器(column decoder)、灵敏放大器(senseamplifier)、驱动电路(driver circuitry)、数据缓冲器(data buffer)和数字控制器(digital controller)。多个相变存储单元1的第一电极12连接成第一电极线2，多个相变存储单元1的第二电极13连接成第二电极线3，上述第一电极线2的延伸方向和第二电极线3的延伸方向相交。具体的，上述第一电极线2和第二电极线3交叉处具有唯一确定的一个相变存储单元1。相变存储器的行解码器与所有的第一电极线2电连接，列解码器、灵敏放大器和驱动电路与所有的第二电极线3电连接。而上述行解码器、列解码器、灵敏放大器和驱动电路又分别与数字控制器和数据缓冲器电连接。第一电极线2和第二电极线3中的一个为字线(word line，WL)，另一个为位线(bit line，BL)，可以使得一条字线连接一个行的相变存储单元1，在选中的字线上施加和其他字线不同的电平值，从而选择某一行的相变存储单元1进行读和写等操作。一条位线连接一个列的相变存储单元1，向列解码器选中的列传递写相变存储单元1操作的电信号，或者沿着选中的列，向列解码器传递读取单元操作得到的电信号。具体可以使第一电极线2为字线，第二电极线3为位线；或者，可以使第一电极线2为位线，第二电极线3为字线，本申请不做限制。
下面以第一电极线2为字线，第二电极线3为位线为例，来说明本申请技术方案中相变存储器的工作过程。相变存储器的行解码器与所有的第一电极线2电连接，列解码器、灵敏放大器和驱动电路与所有的第二电极线3电连接。而上述行解码器、列解码器、灵敏放大器和驱动电路又分别与数字控制器和数据缓冲器电连接。由于位于第一电极线2和第二电极线3交叉处具有唯一确定的一个相变存储单元1，该相变存储单元1具有不同的电阻状态，则可以实现三维相变存储器的读写操作。在进行读取操作时：数字控制器控制行解码器将与设定相变存储单元1连接的第一电极线2的电压调制到读模式(比如电压为0V)，控制列解码器将与该设定相变存储单元1连接的第二电极线3的电压调制到读模式(比如电压为1V)。然后通过与第二电极线3连接的灵敏放大器对该设定相变存储单元1的电流进行测量，以判断该相变存储单元1的相变材料层13的电阻状态，从而获取存储数据的状态。在进行写入操作时：数字控制器控制行解码器将与设定相变存储单元1连接的第一电极线2的电压调制到写模式(比如电压为2V)，控制列解码器将与该设定相变存储单元1连接的第二电极线3的电压调制到写模式(比如电压为0V)，然后通过与第二电极线3连接的驱动电路发出写的脉冲电流或者脉冲电压，传递到上述设定相变存储单元1，改变相变存储单元1的电阻状态，以实现写操作。此外，从灵敏放大器中读取出的数据以及将写入到相变存储器中的数据都存储在数据缓冲器中。
具体的实施例中，请参考图15，上述相变存储器可以为二维相变存储器。具体的实施例中，上述二维相变存储器中的相变存储单元1可以阵列排布，例如可以排布呈n行和m列，其中m和n分别为大于1的正整数。
以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (11)

1.一种相变材料，其特征在于，所述相变材料包括含铪材料，所述含铪材料由含铪或者含铪的化合物掺杂至母体材料形成，所述母体材料包括碲与锗、锑、铋中至少一个元素组成的能够发生相变的化合物。
2.如权利要求1所述的相变材料，其特征在于，所述相变材料还包括硫系化合物材料，所述硫系化合物材料位于所述含铪材料的上方或者下方。
3.如权利要求2所述的相变材料，其特征在于，所述相变材料包括多个叠加在一起的相变材料单元，每个相变材料单元包括一层所述含铪材料及一层所述硫系化合物材料。
4.如权利要求1-3任意一项所述的相变材料，其特征在于，所述含铪材料中，所述铪和/或铪化合物所占的原子百分比为0.1％～40％。
5.如权利要求1至5任意一项所述的相变材料，其特征在于，所述含铪材料中，所述铪和/或铪化合物所占的原子百分比为1.5％～6.5％，或者10％～19.5％，或者25％～35％。
6.如权利要求1至5任一项所述的相变材料，其特征在于，所述母体材料包括以下任一种材料：GexSbyTe1-x-y、GexBiyTe1-x-y，其中，所述x与所述y之和的取值范围为大于0小于100％。
7.如权利要求1至6任一项所述的相变存储单元，其特征在于，所述铪化合物包括以下至少一种：铪金属氧化物、铪金属硼化物、铪金属碳化物、铪金属氮系化合物、铪金属硫系化合物、铪金属卤素化合物、铪金属与其它金属形成的二元或多元化合物。
8.一种存储芯片，其特征在于，所述存储芯片包括多个存储单元，每个存储单元包括权利要求1至7任意一项所述的相变材料。
9.如权利要求8所述的存储芯片，其特征在于，所述每个存储单元还包括，选通材料，所述选通材料掺杂有铪或者铪化合物。
10.一种相变存储器，其特征在于，包括控制器和至少一个如权利要求8或9所述的存储芯片，所述控制器用于存储数据至所述至少一个存储芯片，或者从所述至少一个存储芯片读取数据。
11.一种电子设备，其特征在于，所述电子设备包括处理器和如权利要求10所述的相变存储器，所述处理器用于存储数据至所述相变存储器，或者从所述相变存储器读取数据。
CN202210585095.2A 2021-09-13 2021-09-13 一种相变存储单元及相变存储器 Pending CN115101667A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210585095.2A CN115101667A (zh) 2021-09-13 2021-09-13 一种相变存储单元及相变存储器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210585095.2A CN115101667A (zh) 2021-09-13 2021-09-13 一种相变存储单元及相变存储器
CN202111068031.7 2021-09-13

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202111068031.7 Division 2021-09-13 2021-09-13

Publications (1)

Publication Number Publication Date
CN115101667A true CN115101667A (zh) 2022-09-23

Family

ID=83322381

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210585095.2A Pending CN115101667A (zh) 2021-09-13 2021-09-13 一种相变存储单元及相变存储器
CN202210863735.1A Pending CN115811933A (zh) 2021-09-13 2022-07-21 一种相变存储单元及相变存储器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202210863735.1A Pending CN115811933A (zh) 2021-09-13 2022-07-21 一种相变存储单元及相变存储器

Country Status (4)

Country Link
EP (1) EP4391016A1 (zh)
KR (1) KR20240055832A (zh)
CN (2) CN115101667A (zh)
WO (1) WO2023036307A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024113442A1 (zh) * 2022-11-28 2024-06-06 深圳大学 一种阈值开关材料、阈值开关器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022349A (zh) * 2011-09-26 2013-04-03 爱思开海力士有限公司 相变随机存取存储器及其制造方法
CN110036479A (zh) * 2016-12-27 2019-07-19 英特尔公司 存储单元的选择器和储存材料的掺杂
US20200091242A1 (en) * 2018-09-19 2020-03-19 International Business Machines Corporation Phase change memory with improved recovery from element segregation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100807230B1 (ko) * 2006-09-27 2008-02-28 삼성전자주식회사 상변화 물질층 및 이를 포함하는 상변화 메모리 장치
KR102530067B1 (ko) * 2016-07-28 2023-05-08 삼성전자주식회사 가변 저항 메모리 소자 및 그 제조 방법
CN110335942A (zh) * 2019-07-08 2019-10-15 中国科学院上海微系统与信息技术研究所 一种相变存储器及其制作方法
CN111320145A (zh) * 2020-02-24 2020-06-23 中国科学院上海微系统与信息技术研究所 一种相变材料、相变存储器单元及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022349A (zh) * 2011-09-26 2013-04-03 爱思开海力士有限公司 相变随机存取存储器及其制造方法
CN110036479A (zh) * 2016-12-27 2019-07-19 英特尔公司 存储单元的选择器和储存材料的掺杂
US20200091242A1 (en) * 2018-09-19 2020-03-19 International Business Machines Corporation Phase change memory with improved recovery from element segregation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024113442A1 (zh) * 2022-11-28 2024-06-06 深圳大学 一种阈值开关材料、阈值开关器件及其制备方法

Also Published As

Publication number Publication date
WO2023036307A1 (zh) 2023-03-16
CN115811933A (zh) 2023-03-17
KR20240055832A (ko) 2024-04-29
EP4391016A1 (en) 2024-06-26

Similar Documents

Publication Publication Date Title
US11925036B2 (en) Three-dimensional memory array
EP3561877B1 (en) Three dimensional memory array architecture
KR101728934B1 (ko) 저 전류 구조를 가진 판독/기입 소자의 3d 어레이를 가진 비휘발성 메모리 및 이의 방법
JP5722874B2 (ja) 垂直ビット線および片側ワード線アーキテクチャを有する再プログラミング可能な不揮発性メモリ素子の３次元アレイ
EP2965361B1 (en) 3d non-volatile memory having low-current cells and fabrication thereof
US9276202B2 (en) Phase-change storage unit containing TiSiN material layer and method for preparing the same
TW201209827A (en) Non-volatile memory having 3D array of read/write elements with vertical bit lines and laterally aligned active elements and methods thereof
US20140175356A1 (en) Resistive Random Access Memory Access Cells Having Thermally Isolating Structures
US8982604B2 (en) Resistive memory device and memory apparatus and data processing system having the same
TW201230041A (en) Non-volatile memory having 3D array of read/write elements and read/write circuits and method thereof
TWI335663B (en) Electrically rewritable non-volatile memory element
CN102855929B (zh) 存储元件、制造存储元件的方法以及存储装置
KR102119306B1 (ko) 저항 스위칭 소자 및 이를 이용한 상변화 메모리 소자
TW201924020A (zh) 三維記憶體陣列
TW201921651A (zh) 三維記憶體陣列
CN110943102A (zh) 一种高密度的相变存储器三维集成电路结构
CN111029362B (zh) 一种高密度的相变存储器三维集成电路结构的制备方法
KR20190071227A (ko) 전자 장치 및 그 제조 방법
CN115811933A (zh) 一种相变存储单元及相变存储器
US11616098B2 (en) Three-dimensional memory arrays, and methods of forming the same
JP5940924B2 (ja) 低電力で動作する半導体記憶装置
JP2012182233A (ja) 不揮発性記憶装置
CN112968126B (zh) 三维相变存储器及其制备方法
US11716861B2 (en) Electrically formed memory array using single element materials
US20230363297A1 (en) Technologies for semiconductor devices including amorphous silicon

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination