CN112968126B - 三维相变存储器及其制备方法 - Google Patents

三维相变存储器及其制备方法 Download PDF

Info

Publication number
CN112968126B
CN112968126B CN202110198006.4A CN202110198006A CN112968126B CN 112968126 B CN112968126 B CN 112968126B CN 202110198006 A CN202110198006 A CN 202110198006A CN 112968126 B CN112968126 B CN 112968126B
Authority
CN
China
Prior art keywords
layer
phase change
change memory
conductive line
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110198006.4A
Other languages
English (en)
Other versions
CN112968126A (zh
Inventor
刘峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Original Assignee
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze River Advanced Storage Industry Innovation Center Co Ltd filed Critical Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority to CN202110198006.4A priority Critical patent/CN112968126B/zh
Publication of CN112968126A publication Critical patent/CN112968126A/zh
Application granted granted Critical
Publication of CN112968126B publication Critical patent/CN112968126B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8613—Heating or cooling means other than resistive heating electrodes, e.g. heater in parallel

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明实施例公开了一种三维相变存储器及其制备方法，所述三维相变存储器包括：沿第一方向延伸的第一导电线，沿第二方向延伸的第二导电线，以及垂直设置于所述第一导电线和所述第二导电线之间的相变存储单元；所述相变存储单元包括沿第三方向叠置的选通元件以及相变存储层，其中，所述第一方向、所述第二方向以及所述第三方向相互垂直；所述选通元件包括第一选通层和第二选通层，所述第一选通层位于所述相变存储层与所述第一导电线之间，所述第二选通层位于所述相变存储层与所述第二导电线之间。

Description

三维相变存储器及其制备方法
技术领域
本发明涉及存储器技术领域，尤其涉及一种三维相变存储器及其制备方法。
背景技术
存储器(Memory)是现代信息技术中用于保存信息的记忆设备。随着各类电子设备对集成度和数据存储密度的需求的不断提高，普通的二维存储器件越来越难以满足要求，在这种情况下，三维(3D)存储器应运而生。
3D存储器包括存储阵列以及用于控制往返于存储阵列的信号的外围器件。例如，相变存储器(Phase Change Memory，PCM)可以基于以电热方式对相变材料所做的加热和淬火来驱动相变材料在非晶相和晶相之间进行转换，进而利用非晶相与晶相在电阻率上的差异实现0和1的存储功能。随着存储密度的逐渐增大，如何优化和解决存储单元热串扰的问题成为本领域的重要研究方向。
发明内容
有鉴于此，本发明实施例为解决背景技术中存在的至少一个问题而提供一种三维相变存储器及其制备方法。
为达到上述目的，本发明的技术方案是这样实现的：
本发明实施例提供了一种三维相变存储器，包括：
沿第一方向延伸的第一导电线，沿第二方向延伸的第二导电线，以及垂直设置于所述第一导电线和所述第二导电线之间的相变存储单元；所述相变存储单元包括沿第三方向叠置的选通元件以及相变存储层，其中，
所述第一方向、所述第二方向以及所述第三方向相互垂直；所述选通元件包括第一选通层和第二选通层，所述第一选通层位于所述相变存储层与所述第一导电线之间，所述第二选通层位于所述相变存储层与所述第二导电线之间。
上述方案中，所述第一选通层传递的热流量与所述第二选通层传递的热流量的比值为0.85-1.15。
上述方案中，所述第一选通层沿第三方向的厚度与所述第二选通层沿第三方向的厚度相等，所述第一选通层的热导率系数与所述第二选通层的热导率系数相等；或者，
所述第一选通层沿第三方向的厚度大于所述第二选通层沿第三方向的厚度，所述第一选通层的热导率系数大于所述第二选通层的热导率系数；或者，
所述第一选通层沿第三方向的厚度小于所述第二选通层沿第三方向的厚度，所述第一选通层的热导率系数小于所述第二选通层的热导率系数。
上述方案中，所述第一导电线和所述第二导电线沿第三方向的厚度相等。
上述方案中，所述相变存储单元具体包括：
沿第三方向依次堆叠的第一选通层、第一电极、第二电极、相变存储层、第三电极、第四电极和第二选通层；其中，所述第一电极与所述第四电极的材料包括含碳材料；所述第二电极与所述第三电极的材料包括金属材料。
本发明实施例还提供了一种三维相变存储器的制备方法，包括：
形成第一导电线材料层，所述第一导电线材料层用于形成沿第一方向延伸的第一导电线；
在所述第一导电线材料层上形成相变存储单元材料叠层，所述相变存储单元材料叠层用于形成相变存储单元，所述相变存储单元包括沿第三方向叠置的选通元件和相变存储层；
形成位于所述相变存储单元上的沿第二方向延伸的第二导电线；其中，
所述第一方向、所述第二方向以及所述第三方向相互垂直；所述选通元件包括第一选通层和第二选通层，所述第一选通层位于所述相变存储层与所述第一导电线之间，所述第二选通层位于所述相变存储层与所述第二导电线之间。
上述方案中，所述第一选通层在单位时间内沿朝向所述第一导电线的方向上传递的热量与所述第二选通层在单位时间内朝向所述第二导电线的方向上传递的热量的比值为0.85-1.15。
上述方案中，所述第一选通层沿第三方向的厚度与所述第二选通层沿第三方向的厚度相等，所述第一选通层的热导率系数与所述第二选通层的热导率系数相等；或者，
所述第一选通层沿第三方向的厚度大于所述第二选通层沿第三方向的厚度，所述第一选通层的热导率系数大于所述第二选通层的热导率系数；或者，
所述第一选通层沿第三方向的厚度小于所述第二选通层沿第三方向的厚度，所述第一选通层的热导率系数小于所述第二选通层的热导率系数。
上述方案中，所述第一导电线和所述第二导电线沿三方向的厚度相等。
上述方案中，所述相变存储单元具体包括沿第三方向依次堆叠的第一选通层、第一电极、第二电极、相变存储层、第三电极、第四电极和第二选通层；其中，所述第一电极与所述第四电极的材料包括含碳材料；所述第二电极与所述第三电极的材料包括金属材料。
本发明实施例在相变存储层的顶部和底部两侧均设置选通层，相变存储层底部和顶部两侧的材料环境更加对称，使得相变存储层朝向顶部和朝向底部的热扩散更加均匀。如此，能够降低热串扰对三维相变存储器存储程序的影响。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
图1a为示例性三维相变存储器的结构示意图；图1b为90nm结构三维相变存储器的热串扰示意图；图1c为45nm结构三维相变存储器的热串扰示意图；
图1d为图1a的三维相变存储器中的相变存储单元的结构放大示意图；
图2为本发明实施例提供的三维相变存储器的结构示意图；
图3a至图3c为本发明不同实施例提供的三维相变存储器中相变存储单元的结构示意图；
图4为本发明实施例提供的三维相变存储器的制备方法的流程示意图；
图5a至图5e为本发明实施例提供的三维相变存储器在不同工艺过程中的细节剖视图；
图6为相关技术中三维相变存储器的TEM图像。
具体实施方式
下面将参照附图更详细地描述本发明公开的示例性实施方式。虽然附图中显示了本发明的示例性实施方式，然而应当理解，可以以各种形式实现本发明，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本发明，并且能够将本发明公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本发明必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
在下文的描述中使用的，术语“三维存储器”是指具有如下存储单元的半导体器件：所述存储单元垂直布置在横向取向的衬底上，以使得所述存储单元的数量在垂直方向上相对于衬底提高。如本文使用的，术语“垂直/垂直地”表示标称地垂直于衬底的横向表面。
如图1a所示，相关技术中，三维相变存储器主要为三维交叉点(3D XPoint)架构，该架构下存储单元110位于彼此垂直相交的位线(BL)111和字线(WL)112的交叉点处。在三维交叉点架构中，相邻存储单元之间的距离与字线(WL)和位线(BL)的线宽直接相关。随着存储器密度逐渐提升，存储单元的排布越来越密集，相邻存储单元的间距越来越小，这导致存储单元相互之间的热串扰加剧。附图1b-1c是三维相变存储器热串扰现象示意图，当三维交叉点存储器从90nm结构(参见附图1b)缩小至45nm结构(参见附图1c)时，相邻存储单元已经非常接近各自的热核心区域，热串扰带来的存储不稳定严重影响三维存储器的应用。
图1d示出了图1a三维相变存储器中的相变存储单元的结构放大示意图。可以看到，相变存储单元包括从下往上依次堆叠的下电极101、选通层102、中间电极103、相变存储层104和上电极105。如图1d所示，由于仅在相变存储层104的底部一侧设置有选通层102，相变存储层104顶部和底部的材料环境不同，导致相变存储层朝向位线111和字线112扩散的热量是不相同的。进一步的，由于位线111和字线112分别沿第一方向和第二方向延伸，上述问题还会导致整个三维相变存储器沿第一方向和第二方向上的热分布不均匀，严重影响存储器的读/写准确性。本发明实施例提供一种三维相变存储器200，如图2所示，包括：
沿第一方向延伸的第一导电线211，沿第二方向延伸的第二导电线212，以及垂直设置于所述第一导电线和所述第二导电线之间的相变存储单元210；所述相变存储单元210包括沿第三方向叠置的选通元件222以及相变存储层221，其中，
所述第一方向、所述第二方向以及所述第三方向相互垂直；所述选通元件222包括第一选通层222-1和第二选通层222-2，所述第一选通层222-1位于所述相变存储层221与所述第一导电线211之间，所述第二选通层222-2位于所述相变存储层221与所述第二导电线212之间。
在实际操作中，所述第一导电线和第二导电线分别作为字线和位线使用。例如，当所述第一导电线为字线时，所述第二导电线为位线，当所述第一导电线为位线时，所述第二导电线为字线。所述第一导电线和第二导电线可以由图案化工艺之后形成的20nm/20nm等幅线宽(line/space，L/S)导电线构成。相变存储层的材料可以为硫族化合物，例如可以为锗-锑-碲(Ge-Sb-Te，GST)材料或铟-锑-碲(In-Sb-Te，IST)材料等等，具体的，例如，相变存储层的材料可以为Ge2Sb2Te5、Ge1Sb4Te7、In2Sb2Te5或In1Sb2Te4等等。
相较于只在相变存储层的顶部或底部一侧设置选通层的技术方案，本发明实施例在相变存储层的顶部和底部两侧均设置选通层。相变存储层底部和顶部两侧的材料环境更加对称，使得相变存储层朝向顶部和朝向底部的热扩散更加均匀。
图6为相关技术中三维相变存储器的TEM图像。如图6所示，在一些相关技术中，三维相变存储结构中的字线和位线的厚度不同，如图6所示，字线112的厚度大于位线111的厚度。然而，三维相变存储器工作时，相变存储层产生的热量更易朝向具有更大厚度的字线112处传递，也即字线112上得到的热量大于位线111上得到的热量。加之位线111沿第一方向延伸，而字线112沿第二方向延伸，进而会导致三维相变存储器沿第一方向的热扩散与沿第二方向的热扩散不均匀，这将进一步扰乱三维相变存储器的存储程序，影响读/写操作的准确性。
为进一步解决上述问题，在一些实施例中，所述第一导电线211和所述第二导电线212沿第三方向的厚度相等。
在实际操作中，所述第一导电线211和所述第二导电线212的厚度例如可以为20-50nm，示例性的，例如37nm。所述第一导电线和所述第二导电线的材料可以包括导电材料，所述导电材料包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或其任何组合。一些具体实施例中，所述第一导电线和所述第二导电线的材料为钨。
第一导电线与第二导电线的厚度影响相变存储层朝向第一导电线和第二导电线扩散的热量，一侧的导电线越厚，朝向该导电线扩散的热流量越大。例如，当第一导电线的厚度大于第二导电线的厚度时，朝向第一导电线扩散的热流量将大于朝向第一导电线扩散的热流量。在上述实施例中，通过将第一导电线与第二导电线的厚度设置为相同，进一步提升了三维相变存储器的热流量均匀性。
除第一导电线和第二导电线的厚度会对相变存储层朝向第一导电线和第二导电线热扩散的热量大小产生影响之外，第一选通层与第二选通层的热传导能力同样会影响相变存储层朝向第一导电线和第二导电线扩散的热量大小。
在一些实施例中，所述第一选通层222-1传递的热流量与所述第二选通层222-2传递的热流量的比值为0.85-1.15；示例性的，例如第一选通层222-1传递的热流量与所述第二选通层222-2传递的热流量的比值为1。所述热流量为单位时间通过第一选通层或第二选通层传递的热量。上述实施例通过控制第一选通层与第二选通层传递的热流量比例，进一步提升三维相变存储器的热流量均匀性。
在一些实施例中，本发明还提供了通过控制相变存储单元中的第一选通层和第二选通层的厚度、热导率、截面积、电导率等参数来调控相变存储层朝顶部和底部传递的热流量比例以实现提高热分布均匀性的手段。
例如，在一实施例中，如图3a三维相变存储器的结构示意图所示，所述第一选通层222-1沿第三方向的厚度大于所述第二选通层222-2沿第三方向的厚度，所述第一选通层222-1的热导率系数大于所述第二选通层222-2的热导率系数。
在实际操作中，所述第一选通层的厚度可以为30-60nm，所述第二选通层的厚度可以为15-30nm。所述第一选通层的材料包括但不限于Ge-Se、Si-Te、C-Te、B-Te、Ge-Te、Al-Te、Ge-Sb-Te、Ge-Sb、Bi-Te、As-Te、Sn-Te、Ge-Te-Pb或Ge-Se-Te中的一种或多种，所述第二选通层的材料包括但不限于C或N掺杂的Ge-Se、Si-Te、C-Te、B-Te、Ge-Te、Al-Te、Ge-Sb-Te、Ge-Sb、Bi-Te、As-Te、Sn-Te、Ge-Te-Pb或Ge-Se-Te中的一种或多种材料。其中，通过调节C或N含量可以调控顶部第一选通层的热导率系数的大小。在实际操作中，所述第一选通层与所述第二选通层的横截面可以重合。
在一实施例中，图3b所示，所述第一选通层222-1沿第三方向的厚度小于所述第二选通层222-2沿第三方向的厚度，所述第一选通层222-1的热导率系数小于所述第二选通层222-2的热导率系数。
在实际操作中，所述第二选通层的厚度可以为30-60nm，所述第一选通层的厚度可以为15-30nm。所述第二选通层的材料包括但不限于Ge-Se、Si-Te、C-Te、B-Te、Ge-Te、Al-Te、Ge-Sb-Te、Ge-Sb、Bi-Te、As-Te、Sn-Te、Ge-Te-Pb或Ge-Se-Te中的一种或多种，所述第一选通层的材料包括但不限于C或N掺杂的Ge-Se、Si-Te、C-Te、B-Te、Ge-Te、Al-Te、Ge-Sb-Te、Ge-Sb、Bi-Te、As-Te、Sn-Te、Ge-Te-Pb或Ge-Se-Te中的一种或多种材料。其中，通过调节C或N含量可以调控顶部第一选通层的热导率系数的大小。在实际操作中，所述第一选通层与所述第二选通层的横截面可以重合。
在一实施例中，如图3c所示，所述第一选通层222-1沿第三方向的厚度与所述第二选通层222-2沿第三方向的厚度相等，所述第一选通层222-1的热导率系数与所述第二选通层222-2的热导率系数相等。
在实际操作中，所述第二选通层的厚度与所述第一选通层的厚度例如可以为15-60nm，示例性的，例如为20nm。所述第二选通层和所述第一选通层的材料可以为Ge-Se、Si-Te、C-Te、B-Te、Ge-Te、Al-Te、Ge-Sb-Te、Ge-Sb、Bi-Te、As-Te、Sn-Te、Ge-Te-Pb或Ge-Se-Te中的一种或多种。在一些具体实施例中，所述第二选通层与所述第一选通层的材料相同。在实际操作中，所述第一选通层与所述第二选通层的横截面可以重合。
在一些实施例中，如图2所示，相变存储单元210具体包括：
沿第三方向依次堆叠的第一选通层222-1、第一电极231、第二电极232、相变存储层221、第三电极233、第四电极234和第二选通层222-2；其中，
所述第一电极231与所述第四电极234的材料包括含碳材料；
所述第二电极232与所述第三电极233的材料包括金属材料。
在实际操作中，所述金属材料包括但不限于钨，所述含碳材料包括但不限于无定形碳、碳纳米管或石墨烯等等，示例性的，在一些具体实施例中，所述第一电极和第四电极的材料为无定形碳。在一些实施例中，所述第二电极和所述第三电极的材料为钨。在一些实施例中，所述第一电极与所述第四电极的厚度为10-60nm，示例性的，例如10nm、15nm等，所述第二电极与所述第三电极的厚度为2-40nm，示例性的，例如5nm、8nm等。在一些实施例中，所述第一电极与所述第四电极的厚度可以相同。在一些实施例中，所述第二电极与所述第三电极的厚度可以相同。通过上述双层电极的设置，一方面，含碳材料的第一电极与第四电极具有低热导率，能够将热量尽量封锁在相变存储层附近，降低热扩散以及相应带来的热串扰，另一方面，包括金属材料的第二电极和第三电极的设置，能够阻挡第一电极与第四电极中的杂质扩散进入相变存储层引起器件性能的恶化。
在一些实施例中，如图2所示，相变存储的单元210还包括位于第一导电线211与第一选通层222-1之间的第五电极235和位于第二导电线212与第二选通层222-2之间的第六电极236。所述第五电极与所述第六电极的材料包括含碳材料，所述含碳材料包括但不限于无定型碳、碳纳米管或石墨烯等。在一些实施例中，所述第五电极与所述第六电极的厚度可以为10-60nm，示例性的，例如10nm、15nm等。在一些实施例中，所述第五电极与所述第六电极的厚度可以相同。所述第五电极与所述第六电极分别与所述第一导电线与所述第二导电线连接，用于根据第一导电线和第二导电线上的信号分别对第一选通层和第二选通层施加电压，驱动相变存储单元完成数据存储或擦除。
本发明实施例还提供了一种三维相变存储器的制备方法，图4为本发明实施例提供的三维相变存储器的制备方法的流程示意图。如图4所示，所述方法包括：
步骤401、形成第一导电线材料层，所述第一导电线材料层用于形成沿第一方向延伸的第一导电线；
步骤402、在所述第一导电线材料层上形成相变存储单元材料叠层，所述相变存储单元材料叠层用于形成相变存储单元，所述相变存储单元包括沿第三方向叠置的选通元件和相变存储层；
步骤403、形成位于所述相变存储单元上的沿第二方向延伸的第二导电线；其中，所述第一方向、所述第二方向以及所述第三方向相互垂直；所述选通元件包括第一选通层和第二选通层，所述第一选通层位于所述相变存储层与所述第一导电线之间，所述第二选通层位于所述相变存储层与所述第二导电线之间。
下面，结合图5a至5e中三维相变存储器在制备过程中的结构示意图，对本发明实施例提供的三维相变存储器及其制备方法再作进一步详细的说明。
所述方法开始于步骤401，如图5a所示，形成第一导电线材料层211’，所述第一导电线材料层211’用于形成沿第一方向延伸的第一导电线211。
在实际工艺中，参见附图5a，可以首先提供衬底201，衬底位于工艺执行面的下方，从而为工艺的进行提供支撑作用。这里，所述衬底可以为半导体衬底，并且可以包括至少一个单质半导体材料(例如为硅(Si)衬底、锗(Ge)衬底)、至少一个III-V化合物半导体材料、至少一个II-VI化合物半导体材料、至少一个有机半导体材料或者在本领域已知的其他半导体材料。
而后在所述衬底201上形成第一导电线材料层211’。所述第一导电线材料层211’的材料可以包括导电材料，所述导电材料包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或其任何组合。
接下来，执行步骤402，参见附图5b-5c，在所述第一导电线材料层211’上形成相变存储单元材料叠层210’，所述相变存储单元材料叠层210’用于形成相变存储单元，所述相变存储单元包括沿第三方向叠置的选通元件和相变存储层。
在实际工艺中，首先在第一导电线材料层211’上形成相变存储单元材料叠层210’。在一些实施例中，相变存储单元材料叠层210’包括沿第三方向堆叠的第一选通材料层222-1’、相变存储材料层221’和第二选通材料层222-2’。
在一些具体实施例中，所述相变存储单元材料叠层210’具体包括沿第三方向堆叠的第五电极材料层235’、第一选通材料层222-1’、第一电极材料层231’、第二电极材料层232’、相变存储材料层221’、第三电极材料层233’、第四电极材料层234’、第二选通材料层222-2’和第六电极材料层236’。其中第五电极材料层235’、第一选通材料层222-1’、第一电极材料层231’、第二电极材料层232’、相变存储材料层221’、第三电极材料层233’、第四电极材料层234’、第二选通材料层222-2’和第六电极材料层236’分别用于形成第五电极235、第一选通层222-1、第一电极231、第二电极232、相变存储层221、第三电极233、第四电极234、第二选通层222-2和第六电极236。
所述相变存储材料层的材料包括基于硫属元素化物的合金(硫属元素化物玻璃)，例如GST(Ge-Sb-Te)合金，或者包括任何其他适当的相变材料。所述第五电极材料层、第六电极材料层、第一电极材料层和第四电极材料层包括但不限于含碳材料。所述第二电极材料层和所述第三电极材料层包括但不限于金属材料。
在实际操作中，所述金属材料包括但不限于钨，所述含碳材料包括但不限于无定形碳、碳纳米管或石墨烯等等，示例性的，在一些具体实施例中，所述第一电极材料层、第四电极材料层、第五电极材料层和第六电极材料层的材料为无定形碳。在一些实施例中，所述第二电极材料层和所述第三电极材料层的材料为钨。在一些实施例中，所述第一电极材料层与所述第四电极材料层的材料可以相同。在一些实施例中，所述第五电极材料层与所述第六电极材料层的材料可以相同。在一些实施例中，所述第二电极材料层与所述第三电极材料层的材料可以相同。
所述第一电极材料层与所述第四电极材料层的厚度可以为10-60nm，示例性的，例如10nm、15nm等，所述第二电极材料层与所述第三电极材料层的厚度可以为2-40nm，示例性的，例如5nm、8nm等，所述第五电极材料层与所述第六电极材料层的厚度可以为10-60nm，示例性的，例如10nm、15nm等。在一些实施例中，所述第一电极材料层与所述第四电极材料层的厚度可以相同。在一些实施例中，所述第二电极材料层与所述第三电极材料层的厚度可以相同。在一些实施例中，所述第五电极材料层与所述第六电极材料层的厚度可以相同。
通过上述电极材料层的设置，一方面，含碳材料的第一电极与第四电极具有低热导率，能够将热量尽量封锁在相变存储层附近，降低热扩散以及相应带来的热串扰，另一方面，包括金属材料的第二电极和第三电极的设置，能够阻挡第一电极与第四电极中的杂质扩散进入相变存储层引起器件性能恶化。所述第五电极与所述第六电极分别与所述第一导电线与所述第二导电线连接，用于根据第一导电线和第二导电线上的信号分别对第一选通层和第二选通层施加电压，驱动相变存储单元完成数据存储或擦除。
接着，沿第一方向刻蚀所述相变存储单元材料叠层210’和所述第一导电线材料层211’，所述第一导电线材料层211’成为沿第一方向延伸的第一导电线211，所述相变存储单元材料叠层210’成为相变存储单元结构体210”。
接下来，如图5d-5e所示，执行步骤403，形成位于所述相变存储单元210上的沿第二方向延伸的第二导电线212；其中，所述第一方向、所述第二方向以及所述第三方向相互垂直；所述选通元件222包括第一选通层222-1和第二选通层222-2，所述第一选通层222-1位于所述相变存储层221与所述第一导电线211之间，所述第二选通层222-2位于所述相变存储层221与所述第二导电线212之间。
具体的，首先，如图5d所示，在所述相变存储单元结构体210”上形成第二导电线材料层212’。
所述第二导电线材料层212’的材料可以包括导电材料，所述导电材料包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或其任何组合。
接着，沿第二方向刻蚀所述第二导电线材料层212’和所述相变存储单元结构体210”，所述第二导电线材料层212’成为沿第二方向延伸的第二导电线212，所述相变存储单元结构体210”成为相变存储单元210。具体的，所述第五电极材料层235’、第一选通材料层222-1’、第一电极材料层231’、第二电极材料层232’、相变存储材料层221’、第三电极材料层233’、第四电极材料层234’、第二选通材料层222-2’和第六电极材料层236’成为第五电极235、第一选通层222-1、第一电极231、第二电极232、相变存储层221、第三电极233、第四电极234、第二选通层222-2和第六电极236。其中，第一选通层222-1位于所述相变存储层221与所述第一导电线211之间，所述第二选通层222-2位于所述相变存储层221与所述第二导电线212之间。
在实际操作中，在形成第二导电材料层212’之前，还可以采用填充材料填充所述相变存储单元结构体210”之间的空隙。
在一些实施例中，所述第一导电线211和所述第二导电线212沿第三方向的厚度相等。通过将第一导电线与第二导电线的厚度设置为相同，能够进一步提升三维相变存储器的热流量均匀性。
第一选通层与第二选通层的热传导能力同样会影响相变存储层朝向第一导电线和第二导电线扩散的热量大小。
在一些实施例中，所述第一选通层222-1传递的热流量与所述第二选通层222-2传递的热流量的比值为0.85-1.15；示例性的，例如第一选通层222-1传递的热流量与所述第二选通层222-2传递的热流量的比值为1。上述实施例通过控制第一选通层与第二选通层传递的热流量比例，进一步提升三维相变存储器的热流量均匀性。
在一些实施例中，本发明还提供了通过控制第一选通层和第二选通层的厚度、热导率、截面积、电导率等参数来调控相变存储层朝顶部和底部传递的热流量保持上述比例以实现提高热分布均匀性的手段。
例如，在一实施例中，所述第一选通层222-1沿第三方向的厚度大于所述第二选通层222-2沿第三方向的厚度，所述第一选通层222-1的热导率系数大于所述第二选通层222-2的热导率系数。
在实际操作中，所述第一选通层的厚度可以为30-60nm，所述第二选通层的厚度可以为15-30nm。所述第一选通层的材料包括但不限于Ge-Se、Si-Te、C-Te、B-Te、Ge-Te、Al-Te、Ge-Sb-Te、Ge-Sb、Bi-Te、As-Te、Sn-Te、Ge-Te-Pb或Ge-Se-Te中的一种或多种，所述第二选通层的材料包括但不限于C或N掺杂的Ge-Se、Si-Te、C-Te、B-Te、Ge-Te、Al-Te、Ge-Sb-Te、Ge-Sb、Bi-Te、As-Te、Sn-Te、Ge-Te-Pb或Ge-Se-Te中的一种或多种材料。其中，通过调节C或N含量可以调控顶部第一选通层的热导率系数的大小。在实际操作中，所述第一选通层与所述第二选通层的横截面可以重合。
在一实施例中，所述第一选通层222-1沿第三方向的厚度小于所述第二选通层222-2沿第三方向的厚度，所述第一选通层222-1的热导率系数小于所述第二选通层222-2的热导率系数。
在实际操作中，所述第二选通层的厚度可以为30-60nm，所述第一选通层的厚度可以为15-30nm。所述第二选通层的材料包括但不限于Ge-Se、Si-Te、C-Te、B-Te、Ge-Te、Al-Te、Ge-Sb-Te、Ge-Sb、Bi-Te、As-Te、Sn-Te、Ge-Te-Pb或Ge-Se-Te中的一种或多种，所述第一选通层的材料包括但不限于C或N掺杂的Ge-Se、Si-Te、C-Te、B-Te、Ge-Te、Al-Te、Ge-Sb-Te、Ge-Sb、Bi-Te、As-Te、Sn-Te、Ge-Te-Pb或Ge-Se-Te中的一种或多种材料。其中，通过调节C或N含量可以调控顶部第一选通层的热导率系数的大小。在实际操作中，所述第一选通层与所述第二选通层的横截面可以重合。
在一实施例中，所述第一选通层222-1沿第三方向的厚度与所述第二选通层222-2沿第三方向的厚度相等，所述第一选通层222-1的热导率系数与所述第二选通层222-2的热导率系数相等。
在实际操作中，所述第二选通层的厚度与所述第一选通层的厚度例如可以为15-60nm，示例性的，例如为20nm。所述第二选通层和所述第一选通层的材料可以为Ge-Se、Si-Te、C-Te、B-Te、Ge-Te、Al-Te、Ge-Sb-Te、Ge-Sb、Bi-Te、As-Te、Sn-Te、Ge-Te-Pb或Ge-Se-Te中的一种或多种。在一些具体实施例中，所述第二选通层与所述第一选通层的材料相同。在实际操作中，所述第一选通层与所述第二选通层的横截面可以重合。
需要说明的是，本发明提供的三维相变存储器实施例与三维相变存储器的制备方法实施例属于同一构思；各实施例所记载的技术方案中各技术特征之间，在不冲突的情况下，可以任意组合。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种三维相变存储器，其特征在于，包括：
沿第一方向延伸的第一导电线，沿第二方向延伸的第二导电线，以及垂直设置于所述第一导电线和所述第二导电线之间的相变存储单元；所述相变存储单元包括沿第三方向叠置的选通元件以及相变存储层，其中，
所述第一方向、所述第二方向以及所述第三方向相互垂直；所述选通元件包括第一选通层和第二选通层，所述第一选通层位于所述相变存储层与所述第一导电线之间，所述第二选通层位于所述相变存储层与所述第二导电线之间，其中，
所述第一导电线和所述第二导电线沿第三方向的厚度相等，
所述第一选通层沿第三方向的厚度与所述第二选通层沿第三方向的厚度相等，所述第一选通层的热导率系数与所述第二选通层的热导率系数相等；或者，
所述第一选通层沿第三方向的厚度大于所述第二选通层沿第三方向的厚度，所述第一选通层的热导率系数大于所述第二选通层的热导率系数；或者，
所述第一选通层沿第三方向的厚度小于所述第二选通层沿第三方向的厚度，所述第一选通层的热导率系数小于所述第二选通层的热导率系数。
2.根据权利要求1所述的三维相变存储器，其特征在于：
所述第一选通层传递的热流量与所述第二选通层传递的热流量的比值为0.85-1.15。
3.根据权利要求1所述的三维相变存储器，其特征在于，所述相变存储单元具体包括：
沿第三方向依次堆叠的第一选通层、第一电极、第二电极、相变存储层、第三电极、第四电极和第二选通层；其中，
所述第一电极与所述第四电极的材料包括含碳材料；
所述第二电极与所述第三电极的材料包括金属材料。
4.一种三维相变存储器的制备方法，其特征在于，包括：
形成第一导电线材料层，所述第一导电线材料层用于形成沿第一方向延伸的第一导电线；
在所述第一导电线材料层上形成相变存储单元材料叠层，所述相变存储单元材料叠层用于形成相变存储单元，所述相变存储单元包括沿第三方向叠置的选通元件和相变存储层；
形成位于所述相变存储单元上的沿第二方向延伸的第二导电线；其中，
所述第一方向、所述第二方向以及所述第三方向相互垂直；所述选通元件包括第一选通层和第二选通层，所述第一选通层位于所述相变存储层与所述第一导电线之间，所述第二选通层位于所述相变存储层与所述第二导电线之间，其中，
所述第一导电线和所述第二导电线沿第三方向的厚度相等，
所述第一选通层沿第三方向的厚度与所述第二选通层沿第三方向的厚度相等，所述第一选通层的热导率系数与所述第二选通层的热导率系数相等；或者，
所述第一选通层沿第三方向的厚度大于所述第二选通层沿第三方向的厚度，所述第一选通层的热导率系数大于所述第二选通层的热导率系数；或者，
所述第一选通层沿第三方向的厚度小于所述第二选通层沿第三方向的厚度，所述第一选通层的热导率系数小于所述第二选通层的热导率系数。
5.根据权利要求4所述的三维相变存储器的制备方法，其特征在于：
所述第一选通层在单位时间内沿朝向所述第一导电线的方向上传递的热量与所述第二选通层在单位时间内朝向所述第二导电线的方向上传递的热量的比值为0.85-1.15。
6.根据权利要求4所述的三维相变存储器的制备方法，其特征在于，沿第三方向依次堆叠的第一选通层、第一电极、第二电极、相变存储层、第三电极、第四电极和第二选通层；其中，
所述第一电极与所述第四电极的材料包括含碳材料；
所述第二电极与所述第三电极的材料包括金属材料。
CN202110198006.4A 2021-02-22 2021-02-22 三维相变存储器及其制备方法 Active CN112968126B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110198006.4A CN112968126B (zh) 2021-02-22 2021-02-22 三维相变存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110198006.4A CN112968126B (zh) 2021-02-22 2021-02-22 三维相变存储器及其制备方法

Publications (2)

Publication Number Publication Date
CN112968126A CN112968126A (zh) 2021-06-15
CN112968126B true CN112968126B (zh) 2022-01-25

Family

ID=76285542

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110198006.4A Active CN112968126B (zh) 2021-02-22 2021-02-22 三维相变存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN112968126B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153777B2 (en) * 2013-06-03 2015-10-06 Micron Technology, Inc. Thermally optimized phase change memory cells and methods of fabricating the same
US20160005965A1 (en) * 2014-07-01 2016-01-07 Micron Technology, Inc. Memory cells having a first selecting chalcogenide material and a second selecting chalcogenide material and methods therof
KR102578481B1 (ko) * 2016-03-15 2023-09-14 삼성전자주식회사 반도체 메모리 소자 및 이의 제조방법
CN112117298B (zh) * 2020-11-18 2021-03-23 长江先进存储产业创新中心有限责任公司 三维相变存储器及其制备方法

Also Published As

Publication number Publication date
CN112968126A (zh) 2021-06-15

Similar Documents

Publication Publication Date Title
CN110914907B (zh) 三维相变存储器件
CN110914994B (zh) 用于形成三维相变存储器件的方法
CN111739904B (zh) 三维相变存储器的制备方法及三维相变存储器
US8284596B2 (en) Integrated circuit including an array of diodes coupled to a layer of resistance changing material
US8030637B2 (en) Memory element using reversible switching between SP2 and SP3 hybridized carbon
US7682866B2 (en) Non-planarized, self-aligned, non-volatile phase-change memory array and method of formation
CN112041997B (zh) 用于3D X-Point存储器的具有减小的编程电流和热串扰的新单元结构
CN112567525B (zh) 垂直3d pcm存储单元和编程读取方案
KR20160056376A (ko) 금속 산화막을 형성하는 방법 및 이를 포함하는 자기 메모리 장치
TW201117367A (en) Semiconductor memory device and manufacturing method thereof
TW200913152A (en) Phase change memory array and fabrications thereof
CN113629099B (zh) 相变存储器及其制造方法
US20080303015A1 (en) Memory having shared storage material
CN112951992B (zh) 三维相变存储器及其制备方法
CN112968126B (zh) 三维相变存储器及其制备方法
CN112951993B (zh) 一种三维相变存储器及其制备方法
Czubatyj et al. Current reduction in ovonic memory devices
CN112951990B (zh) 三维相变存储器及其制备方法
CN112655093B (zh) 具有衬垫限制单元结构的三维存储器及其制造方法
CN112655092B (zh) 用于3d x点存储器的具有减小的编程电流和热串扰的衬垫电极单元结构和制造方法
WO2022032489A1 (en) A new replacement bit line and word line scheme for 3d phase change memory to improve program and increase array size
CN112585758A (zh) 用于3d pcm的改进的选择器热可靠性的新颖间隙填充和单元结构
CN112585759B (zh) 一种三维交叉点存储单元结构和制造方法
CN112655094B (zh) 用于3d x点存储器的凹陷衬垫限制单元结构和制造方法
US11581485B2 (en) Semiconductor memory device and method for manufacturing semiconductor memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant