CN115036309A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN115036309A
CN115036309A CN202210204910.6A CN202210204910A CN115036309A CN 115036309 A CN115036309 A CN 115036309A CN 202210204910 A CN202210204910 A CN 202210204910A CN 115036309 A CN115036309 A CN 115036309A
Authority
CN
China
Prior art keywords
finger
gate
source
width
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210204910.6A
Other languages
English (en)
Inventor
松本拓也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2021172416A external-priority patent/JP2022135898A/ja
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Publication of CN115036309A publication Critical patent/CN115036309A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供可小型化的半导体装置，具备：基板；第一源极指，设置于基板上；第一栅极指，在宽度方向上相邻地沿着第一源极指而设置于基板上；第一漏极指，与第一源极指隔着第一栅极指；第二源极指，相对于第一源极指设置于延伸方向的基板上，在延伸方向上延伸；第二栅极指，在宽度方向上相邻地沿着第二源极指而设置于从第一栅极指起位于延伸方向的基板的区域上；第二漏极指，与第二源极指隔着第二栅极指；第一栅极布线，与第一栅极指的第一端连接不与第二栅极指连接，在宽度方向上延伸，第一部位处的第一栅极布线在延伸方向的宽度比第二部位处的宽度小，第一部位的第二栅极指侧端位于比第二部位的第二栅极指侧端靠第一栅极指侧处。

Description

半导体装置
技术领域
本公开涉及半导体装置，例如涉及具有场效晶体管的半导体装置。
背景技术
已知在具有源极、栅极及漏极的场效晶体管(FET：Field Effect Transistor)中将具有源极指、栅极指及漏极指的单位FET在指的延伸方向上配置多个的技术(例如专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2002-299351号公报
发明内容
发明所要解决的课题
在专利文献1中，通过将单位FET在指的延伸方向上配置多个，能够缩短单位FET中的栅极指。但是，若将在延伸方向上相邻的单位FET的栅极指与相同的栅极布线连接，则有时高频特性劣化。在将相邻的单位FET的一方的栅极指与栅极布线连接且不将另一方的栅极指与栅极布线连接的情况下，无法缩小相邻的单位FET的间隔。因而，半导体装置会大型化。
本公开鉴于上述课题，目的在于提供能够实现小型化的半导体装置。
用于解决课题的手段
本公开的一实施方式是一种半导体装置，具备：基板；第一源极指，设置于所述基板上；第一栅极指，在所述第一源极指的宽度方向上相邻地沿着所述第一源极指而设置于所述基板上；第一漏极指，设置于所述基板上，与所述第一源极指隔着所述第一栅极指；第二源极指，设置于从所述第一源极指起位于所述第一源极指延伸的延伸方向的所述基板的区域上，在所述延伸方向上延伸；第二栅极指，在所述第二源极指的所述宽度方向上相邻地沿着所述第二源极指而设置于从所述第一栅极指起位于所述延伸方向的所述基板的区域上；第二漏极指，设置于所述基板上，与所述第二源极指隔着所述第二栅极指；及第一栅极布线，设置于所述基板上，与所述第一栅极指的第一端连接，不与所述第二栅极指连接，并且在所述宽度方向上延伸，所述第一栅极指与所述第一栅极布线连接的第一部位处的所述第一栅极布线在所述延伸方向上的宽度比位于所述第一源极指与所述第二源极指之间的第二部位处的所述第一栅极布线在所述延伸方向上的宽度小，所述延伸方向上的所述第一部位的所述第二栅极指侧端位于比所述延伸方向上的所述第二部位的所述第二栅极指侧端靠所述第一栅极指侧处。
发明效果
根据本公开，能够提供能够实现小型化的半导体装置。
附图说明
图1是实施例1的半导体装置的俯视图。
图2是图1的A-A剖视图。
图3是图1的B-B剖视图。
图4是图1的C-C剖视图。
图5是图1的D-D剖视图。
图6是示出实施例1的半导体装置中的活性区域、欧姆金属层及栅极金属层的俯视图。
图7是实施例1的半导体装置的俯视放大图。
图8是比较例1的半导体装置的俯视放大图。
图9是实施例1的变形例1的半导体装置的俯视放大图。
图10是实施例1的变形例2的半导体装置的俯视放大图。
图11是示出实施例2的半导体装置中的活性区域、欧姆金属层及栅极金属层的俯视图。
具体实施方式
[本公开的实施方式的说明]
首先列举本公开的实施方式的内容来说明。
[本公开的实施方式的详情]
首先列举本公开的实施方式的内容来说明。
(1)本公开的一实施方式是一种半导体装置，具备：基板；第一源极指，设置于所述基板上；第一栅极指，在所述第一源极指的宽度方向上相邻地沿着所述第一源极指而设置于所述基板上；第一漏极指，设置于所述基板上，与所述第一源极指隔着所述第一栅极指；第二源极指，设置于从所述第一源极指起位于所述第一源极指延伸的延伸方向的所述基板的区域上，在所述延伸方向上延伸；第二栅极指，在所述第二源极指的所述宽度方向上相邻地沿着所述第二源极指而设置于从所述第一栅极指起位于所述延伸方向的所述基板的区域上；第二漏极指，设置于所述基板上，与所述第二源极指隔着所述第二栅极指；及第一栅极布线，设置于所述基板上，与所述第一栅极指的第一端连接，不与所述第二栅极指连接，并且在所述宽度方向上延伸，所述第一栅极指与所述第一栅极布线连接的第一部位处的所述第一栅极布线在所述延伸方向上的宽度比位于所述第一源极指与所述第二源极指之间的第二部位处的所述第一栅极布线在所述延伸方向上的宽度小，所述延伸方向上的所述第一部位的所述第二栅极指侧端位于比所述延伸方向上的所述第二部位的所述第二栅极指侧端靠所述第一栅极指侧处。由此，能够提供能够实现小型化的半导体装置。
(2)优选的是，从所述宽度方向观察，所述第二栅极指的一部分和所述第一栅极布线的一部分重叠。
(3)优选的是，所述第一栅极布线随着从所述第一部位去往所述第二部位而所述延伸方向的宽度逐渐变大。
(4)优选的是，具备：栅极母线，设置于所述基板上，与所述第二栅极指连接；及第二栅极布线，连接所述第一栅极布线和所述栅极母线，在所述延伸方向上延伸。
(5)优选的是，所述第二栅极布线和所述第二栅极指隔着所述第二源极指。
(6)优选的是，所述第二源极指的宽度比所述第一源极指的宽度小，所述第二栅极布线的所述宽度方向的宽度处于所述第一源极指的宽度内。
(7)优选的是，具备贯通所述基板且将所述第一源极指和设置于所述基板下的金属层连接的过孔。
(8)优选的是，具备连接所述第一源极指和所述第二源极指且与所述第一栅极布线非接触地交叉的源极布线。
(9)优选的是，所述基板具备所述基板内的半导体层被活性化且互相分离的第一活性区域及第二活性区域和设置于所述第一活性区域与所述第二活性区域之间且所述半导体层被不活性化的不活性区域，所述第一源极指、所述第一栅极指及所述第一漏极指设置于所述第一活性区域上，所述第二源极指、所述第二栅极指及第二漏极指设置于所述第二活性区域上，所述第一栅极布线设置于所述不活性区域上。
(10)优选的是，具备：第三栅极指，在所述第一源极指的宽度方向上相邻地沿着所述第一源极指而设置于所述基板上，与所述第一栅极指隔着所述第一源极指；第三漏极指，设置于所述基板上，与所述第一源极指隔着所述第三栅极指；第三源极指，设置于所述基板上，具有比所述第一源极指的宽度小的宽度，所述宽度方向的宽度处于所述第一源极指的宽度内，相对于所述第一源极指而设置于与所述第二源极指相同的一侧，在所述延伸方向上延伸；第四栅极指，在所述第三源极指的所述宽度方向上相邻地沿着所述第三源极指而设置于从所述第三栅极指起位于所述延伸方向的所述基板的区域上；第四漏极指，设置于所述基板上，与所述第三源极指隔着所述第四栅极指；及第三栅极布线，设置于所述基板上，与所述第三栅极指的第一端连接，不与所述第四栅极指连接，并且在所述宽度方向上延伸，所述第三栅极指与所述第三栅极布线连接的第三部位处的所述第三栅极布线在所述延伸方向上的宽度比位于所述第一源极指与所述第三源极指之间的第四部位处的所述第三栅极布线在所述延伸方向上的宽度小，所述延伸方向上的所述第三部位的所述第四栅极指侧端位于比所述延伸方向上的所述第四部位的所述第四栅极指侧端靠所述第三栅极指侧处。
以下，一边参照附图一边说明本公开的实施方式的半导体装置的具体例。需要说明的是，本公开不限定于这些例示，由权利要求书表示，意在包含与权利要求书均等的含义及范围内的所有变更。
[实施例1]
图1是实施例1的半导体装置的俯视图。图2～图5分别是图1的A-A剖视图～D-D剖视图。将基板10的上表面的法线方向设为Z方向，将各指的延伸方向设为Y方向，将各指的宽度方向设为X方向。
如图1～图5所示，基板10具备基板10a和设置于基板10a上的半导体层10b。半导体层10b通过离子注入等而被不活性化的区域是不活性区域11a，未被不活性化的区域是活性区域11。在基板10上设置有源极指12a～12c、栅极指14a～14d、漏极指16a、16b、栅极布线18a、18b1及18b2、栅极母线22及漏极母线24。
源极指12a～12c、漏极指16a及16b具有设置于活性区域11上的欧姆金属层40和设置于欧姆金属层40的低电阻层50。欧姆金属层40与半导体层10b欧姆接触。低电阻层50与欧姆金属层40相比电阻率低且厚。在源极指12a～12c、漏极指16a及16b中，欧姆金属层40的X方向及Y方向上的宽度可以比低电阻层50的X方向及Y方向上的宽度大，也可以与其相同。源极布线19b连接源极指12a和12b，源极布线19c连接源极指12a和12c。源极布线19b及19c设置于不活性区域11a上，具有低电阻层50，不具有欧姆金属层40。漏极指16a及16b中的不活性区域11a上的部分具有低电阻层50，不具有欧姆金属层40。
栅极指14a～14d具有设置于活性区域11上的栅极金属层45，不具有低电阻层50。栅极布线18b1具有设置于不活性区域11a上的栅极金属层45，不具有低电阻层50。栅极布线18a具有设置于半导体层10b上的栅极金属层45和低电阻层50。低电阻层50与栅极金属层45相比电阻率低且厚。
源极指12a在Y方向上延伸，具有X方向上的宽度W2a和Y方向上的长度L2a。源极指12b及12c从源极指12a的X方向上的两端向Y方向延伸。源极指12b及12c各自具有X方向上的宽度W2b和Y方向上的长度L2b。在源极指12a及12b的+X方向设置有在Y方向上延伸的漏极指16a。在源极指12a及12c的-X方向设置有在Y方向上延伸的漏极指16b。漏极指16a及16b各自具有X方向的宽度W6。栅极指14a及14b设置于源极指12a及12b与漏极指16a之间，栅极指14c及14d设置于源极指12a及12c与漏极指16b之间。栅极指14a～14d在Y方向上延伸，X方向上的宽度相当于栅极长度Lg。
在源极指12b与12c之间设置有在Y方向上延伸且具有X方向的宽度W8a的栅极布线18a。在栅极指14a及14c与14b及14d之间设置有栅极布线18b1及18b2。栅极布线18b1及18b2具有Y方向的宽度W8b且在X方向上延伸，将栅极指14a及14c的-Y方向的端部和栅极布线18a的+Y方向的端部分别连接。栅极布线18b1及18b2和源极布线19b及19c隔着绝缘膜26而交叉，互相未被电连接。栅极指14b、14d及栅极布线18a的-Y方向的端部连接于栅极母线22。漏极指16a及16b的+Y方向的端部连接于漏极母线24。源极指12a经由贯通基板10的过孔20而连接于设置于基板10下的金属层28。以覆盖源极指12a～12c、栅极指14a～14d、漏极指16a、16b、栅极布线18a、18b1及18b2的方式设置有绝缘膜26。
FET区域30a和30b在Y方向上配置。在FET区域30a中，包含源极指12a的活性区域11在X方向上延伸。源极指12a、栅极指14a及漏极指16a形成单位FET32a，源极指12a、栅极指14c及漏极指16b形成单位FET32c。单位FET32a及32c的栅极宽度Wga相当于包含源极指12a的活性区域11的Y方向的长度。单位FET32a及32c的源极电位从金属层28经由过孔20而向源极指12a供给。栅极电位(及栅极信号)从栅极母线22经由栅极布线18a、18b1及18b2而向栅极指14a及14c供给。漏极电位从漏极母线24向漏极指16a及16b供给。单位FET32a及32c在X方向上交替地排列。
在FET区域30b中，除去栅极布线18a而设置有活性区域11。源极指12b、栅极指14b及漏极指16a形成单位FET32b，源极指12c、栅极指14d及漏极指16b形成单位FET32d。单位FET32b及32d的栅极宽度Wgb相当于包含源极指12b及12c的活性区域11内的Y方向的长度。单位FET32b及32d的源极电位从金属层28经由过孔20及源极指12a而向源极指12b及12c供给。栅极电位(及栅极信号)从栅极母线22向栅极指14b及14d供给。漏极电位从漏极母线24向漏极指16a及16b供给。单位FET32b及32d在X方向上交替地排列。在增大半导体装置的整体的栅极宽度的情况下，单位FET32a～FET32d在X方向上配置多个。
图6是示出实施例1的半导体装置中的活性区域11b、11c1、11c2、欧姆金属层40及栅极金属层45的俯视图。如图6所示，在基板10的FET区域30a设置有活性区域11b，在FET区域30b设置有活性区域11c1及11c2。在活性区域11b上通过欧姆金属层40而设置有源极指12a、漏极指16a1及16b1，通过栅极金属层45而设置有栅极指14a及14c。在活性区域11c1上通过欧姆金属层40而形成有源极指12b及漏极指16a2，通过栅极金属层45而形成有栅极指14b。在活性区域11c2上通过欧姆金属层40而形成有源极指12c及漏极指16b2，通过栅极金属层45而形成有栅极指14d。漏极指16a1和16a2由低电阻层50连接而形成图1的漏极指16a。漏极指16b1和16b2由低电阻层50连接而形成图1的漏极指16b。
在单位FET32a中，栅极指14a(第一栅极指)在源极指12a(第一源极指)的X方向(宽度方向)上相邻设置。漏极指16a1(第一漏极指)与源极指12a隔着栅极指14a。在单位FET32b中，源极指12b(第二源极指)设置于源极指12a的-Y方向。栅极指14b(第二栅极指)在源极指12b的X方向上相邻地设置于栅极指14a的-Y方向。漏极指16a2(第二漏极指)与源极指12b隔着栅极指14b。栅极布线18b1(第一栅极布线)与栅极指14a的第一端(-Y侧端)连接，不与栅极指14b连接，在X方向上延伸。
在单位FET32c中，栅极指14c(第三栅极指)与栅极指14a隔着源极指12a。漏极指16b1(第三漏极指)与源极指12a隔着栅极指14c。在单位FET32d中，源极指12c(第三源极指)相对于源极指12a设置于与源极指12b相同的一侧。栅极指14d(第四栅极指)在源极指12c的X方向上相邻地设置于栅极指14c的-Y方向。漏极指16b2(第四漏极指)与源极指12c隔着栅极指14d。栅极布线18b2(第三栅极布线)与栅极指14c的第一端(-Y侧端)连接，不与栅极指14d连接，在X方向上延伸。
在活性区域11b与11c1之间的不活性区域11a上设置有栅极布线18b1。在活性区域11b与11c2之间的不活性区域11a上设置有栅极布线18b2。在活性区域11c1与11c2之间的不活性区域11a上设置有栅极布线18a。栅极指14b、14c及栅极布线18a的第一端(-Y侧端)连接于栅极母线22。栅极布线18b1连接栅极指14a和栅极布线18a。栅极布线18b2连接栅极指14c和栅极布线18a。栅极指14b及14d的第二端(+Y侧端)未连接于栅极布线18b1及18b2。
在半导体装置例如是氮化物半导体装置的情况下，基板10a例如是SiC基板、硅基板、GaN基板或蓝宝石基板。半导体层10b例如包含GaN层、AlGaN层和/或InGaN层等氮化物半导体层。在半导体装置例如是GaAs系半导体装置的情况下，基板10a例如是GaAs基板。半导体层10b例如包含GaAs层、AlGaAs层和/或InGaAs层等砷化物半导体层。欧姆金属层40是金属膜，例如是从基板10侧起的紧贴膜(例如钛膜)及铝膜。栅极金属层45是金属膜，例如是从基板10侧起的紧贴膜(例如镍膜)及金膜。低电阻层50是金属层，例如是势垒层(例如钛钨膜)及金膜。源极指12a～12c、漏极指16a及16b也可以不具备低电阻层50。栅极布线18a也可以不具备栅极金属层45。栅极母线22可以具有栅极金属层45和低电阻层50，也可以具有低电阻层50且不具有栅极金属层45。漏极母线24可以具有欧姆金属层40和低电阻层50，也可以具有低电阻层50且不具有欧姆金属层40。过孔20及金属层28例如是从基板10侧起的紧贴层及金层。绝缘膜26例如是氮化硅膜。
源极指12a的X方向上的宽度W2a例如是50μm～100μm，Y方向上的长度L2a例如是100μm～400μm。源极指12b及12c的X方向上的宽度W2b例如是5μm～20μm，Y方向上的长度L2b例如是110μm～410μm。栅极指14a～14d的X方向上的栅极长度Lg例如是0.25μm～2μm。漏极指16a及16b的X方向上的宽度W6例如是5μm～100μm。栅极布线18a的宽度W8a例如是5μm～20μm。栅极布线18b1及18b2的宽度W8b例如是5μm～20μm。单位FET32a及32c的栅极宽度Wga例如是100μm～400μm，单位FET32b及32d的栅极宽度Wgb例如是100μm～400μm。过孔20的宽度W20例如是10μm～60μm。
图7是实施例1的半导体装置的俯视放大图。如图7所示，栅极指14a与栅极布线18b1连接的第一部位处的栅极布线18b1的Y方向的宽度W8c比源极指12a与12b之间的第二部位处的栅极布线18b1的Y方向的宽度W8d小。栅极布线18b1的Y方向上的宽度随着去往-X方向而直线性地变大。栅极指14b从活性区域11c1突出的距离是L4a，栅极指14b与栅极布线18b1的Y方向上的距离是L8a，栅极指14b与栅极布线18b1的最短距离是L8b。宽度W8c例如是1μm～5μm，宽度W8d例如是5μm～20μm。距离L4a例如是1μm～10μm，距离L8a及L8b例如是5μm～20μm。
图8是比较例1的半导体装置的俯视放大图。如图8所示，在比较例1中，栅极布线18b1的平面形状是矩形。栅极布线18b1的宽度是W8b，栅极指14b从活性区域11c1突出的距离是L4a，栅极指14b与栅极布线18b1的Y方向上的距离是L8c。
在图1及图6中，若高频信号向栅极母线22输入，则高频信号从栅极母线22向栅极指14b及14d供给。另外，高频信号从栅极母线22经由栅极布线18a、18b1及18b2而分别向栅极指14a及14c供给。在栅极布线18b1及18b2和栅极指14b及14d被连接的情况下，从栅极布线18b1及18b2向栅极指14b及14d分别供给高频信号。由此，在从栅极母线22向栅极指14b及14d供给的高频信号和从栅极布线18b1及18b2向栅极指14b及14d供给的高频信号中相位不同。因而，产生损失的增大等，高频特性会劣化。
在实施例1中，栅极布线18b1及18b2和栅极指14b及14d未被连接。由此，不从栅极布线18b1及18b2向栅极指14b及14d分别供给高频信号。由此，能够抑制高频特性的劣化。另外，栅极指14b及14d的第一端(-Y侧端)连接于栅极母线22，第二端(+Y侧端)从栅极布线18b1及18b2离开。由此，在从栅极母线22向栅极指14b及14d供给的栅极信号和从栅极布线18a、18b1及18b2向栅极指14a及14c供给的栅极信号中产生相位差。但是，对于栅极指14a～14d，从相同的-Y方向供给栅极信号，从漏极指16a及16b向+Y方向输出信号。由此，能够抑制由相位差引起的损失。由此，能够使高频特性提高。
栅极指14b从活性区域11c1突出了距离L4a。若栅极布线18b1和栅极指14b接近，则在栅极布线18b1中传输的高频信号向栅极指14b泄漏，因此高频特性劣化。为了抑制该情况，栅极布线18b1与栅极指14b之间离开了距离L8c。栅极布线18b1和活性区域11c1离开距离L4a+L8c。由此，基板10会大型化。
根据实施例1，如图7那样，栅极指14a与栅极布线18b1连接的第一部位处的栅极布线18b1在Y方向上的宽度W8c比位于源极指12a与12b之间的第二部位处的栅极布线18b1在Y方向上的宽度W8d小。Y方向上的第一部位的栅极指14b侧(-Y侧)端Y1位于比Y方向上的第二部位的栅极指14b侧(-Y侧)端Y2靠栅极指14a侧(+Y侧)处。由此，即使将栅极布线18b1与栅极指14b的距离L8a及L8b确保为与比较例1的距离L8c相同的程度，也能够使活性区域11c1接近栅极布线18b1。由此，能够减小基板10的面积，能够将半导体装置小型化。另外，在比较例1和实施例1中使基板10的面积相同的情况下，在实施例1中，与比较例1相比，能够增大活性区域11c1的Y方向上的宽度Wgb。由此，能够增大输出。从小型化的观点来看，宽度W8c优选为宽度W8d的2/3以下，更优选为1/2以下。从栅极布线18b1的低电阻化的观点来看，宽度W8c优选为宽度W8d的1/10以上。
在比较例1中，也可考虑减小宽度W8b。但是，若减小宽度W8b，则栅极布线18b1的电阻变高，高频特性劣化。在实施例1中，由于能够增大栅极布线18b1的宽度W8d，所以能够降低栅极布线18b1的电阻，能够抑制高频特性的劣化。
另外，从X方向观察，栅极指14b的一部分和栅极布线18b1的一部分重叠。即，栅极指14b的+Y侧的端位于Y1与Y2之间。由此，能够使活性区域11c1更接近栅极布线18b1。由此，能够将半导体装置更小型化。
如图1及图6那样，在栅极母线22上连接栅极指14b及14d。栅极布线18a(第二栅极布线)将栅极布线18b1及18b2和栅极母线22连接。在该情况下，若栅极指14b与栅极布线18b1连接，则高频特性劣化。于是，若将栅极指14b和栅极布线18b1分离，则如比较例1那样，半导体装置大型化。由此，优选如图7那样使栅极布线18b1的宽度W8c比宽度W8d小。
如图1及图6那样，栅极布线18a和栅极指14b隔着源极指12b。由此，在俯视下，栅极布线18a和源极指12b在俯视下不重叠。因而，能够抑制栅极·源极电容，能够提高高频特性。
有时将源极指12a的X方向上的宽度W2a设计得宽。例如，通过利用过孔20向源极指12a供给源极电位，能够减小源极电感。但是，源极指12a的宽度W2a变宽。另一方面，源极指12b及12c用于在Y方向上供给源极电位的宽度W2b也可以不如宽度W2a宽。于是，如图1那样，源极指12b的宽度W2b比源极指12a的宽度W2a小，栅极布线18a的X方向的宽度W8a处于源极指12a的宽度W2a内。即，若从Y方向观察，则栅极布线18a、源极指12b及12c与源极指12a重叠，不与源极指12a以外的区域重叠。由此，即使设置栅极布线18a，也能够抑制半导体装置的X方向的宽度。由此，能够将半导体装置小型化。
过孔20贯通基板10，将源极指12a和设置于基板10下的金属层28连接。若这样将过孔20与源极指12a直接连接，则源极指12a的宽度W2a变宽。因而，能够将栅极布线18a设置于源极指12b与12c之间。
源极布线19b连接源极指12a和12b，与栅极布线18b1非接触地交叉。由此，源极指12a和12b被电连接，且能够从栅极布线18b1向栅极指14a供给高频信号。
设置有基板10内的半导体层10b被活性化且互相分离的活性区域11b(第一活性区域)及活性区域11c1(第二活性区域)和设置于活性区域11b与11c1之间且半导体层10b被不活性化的不活性区域11a。源极指12a、栅极指14a及漏极指16a1设置于活性区域11b上。源极指12b、栅极指14b及漏极指16a2设置于活性区域11c1上。栅极布线18b1设置于不活性区域11a上。由此，能够降低由栅极布线18b1引起的栅极·源极电容，能够提高高频特性。
如图6那样，在FET32c及32d中也是，栅极指14c与栅极布线18b2连接的第三部位处的栅极布线18b2在Y方向上的宽度比位于源极指12a与源极指12c之间的第四部位处的栅极布线18b2在Y方向上的宽度小。Y方向上的第三部位的栅极指14d侧(-Y侧)端位于比Y方向上的第四部位的栅极指14d侧(-Y侧)端靠栅极指14c侧(+Y侧)处。由此，能够将半导体装置小型化。
[实施例1的变形例1]
图9是实施例1的变形例1的半导体装置的俯视放大图。如图9所示，栅极布线18b1中的+X侧的部分的Y方向上的宽度W8c恒定，-X侧的部分的Y方向上的宽度W8c恒定。栅极指14b与栅极布线18b1的X方向的距离是L8d。关于栅极布线18b2也是同样的。其他的结构与实施例1相同，省略说明。在实施例1的变形例1中也是，通过将距离L8d设为与距离L8a相同的程度，能够抑制从栅极布线18b1向栅极指14b的高频信号的泄漏。并且，能够将半导体装置小型化。
[实施例1的变形例2]
图10是实施例1的变形例2的半导体装置的俯视放大图。如图10所示，随着从栅极指14a与栅极布线18b1连接的第一部位去往-X方向而栅极布线18b1的宽度曲线性地变大。栅极布线18b1的-Y侧的边是以栅极指14b的+Y侧的端为中心的大致圆形的外周。由此，栅极指14b与栅极布线18b1的最短距离L8b与距离L8a和L8d大致相同。关于栅极布线18b2也是同样的。其他的结构与实施例1相同，省略说明。
如实施例1及其变形例1那样，栅极布线18b1随着从第一部位去往第二部位而Y方向的宽度逐渐变大。由此，能够增大栅极布线18b1的面积，能够抑制栅极电阻。如实施例1的变形例2那样，将栅极布线18b1的-Y侧的边设为以栅极指14b的+Y侧端为中心的大致圆形的外周。由此，能够使栅极布线18b1的面积更大，能够更抑制栅极电阻。
[实施例2]
图11是示出实施例2的半导体装置中的活性区域、欧姆金属层及栅极金属层的俯视图。如图11所示，在实施例2中，活性区域11c1和11c2(参照图6)成为一体而设置有活性区域11c。源极指12b和12c(参照图6)成为一体而设置有源极指12bc。源极指12bc的X方向上的宽度与源极指12a的X方向上的宽度大致相同。活性区域11c在X方向上呈带状地延伸。栅极布线18a由低电阻层50形成，隔着绝缘膜26而设置于源极指12bc的上方。其他的结构与实施例1相同，省略说明。
也可以如实施例2那样，在俯视下，栅极布线18a与源极指12bc重叠。在实施例2中，栅极·源极电容变大。由此，优选如实施例1那样，在俯视下，栅极布线18a不与源极指12b及12c重叠。
在实施例1、2及其变形例中，说明了在X方向上4个单位FET排列的例子，但X方向上的单位FET的个数也可以是1个，还可以是2个、3个或5个以上。也可以将在X方向上排列的4个单位FET设为1组，在X方向上排列有多个组。虽然说明了在1个源极指12a设置有1个过孔20的例子，但也可以在1个源极指12a设置有多个过孔20。
应该认为，本次公开的实施方式在所有方面都是例示而非限制性的内容。本公开的范围不是由上述的含义表示，而是由权利要求书表示，意在包含与权利要求书均等的含义及范围内的所有变更。
附图标记说明
10、10a 基板
10b 半导体层
11、11c2 活性区域
11a 不活性区域
11b 活性区域(第一活性区域)
11c1 活性区域(第二活性区域)
12a～12c 源极指(第一～第三源极指)
12bc 源极指
14a～14d 栅极指(第一～第四栅极指)
16a、16b 漏极指
16a1、16a2、16b1、16b2 漏极指(第一～第四漏极指)
18a 栅极布线(第二栅极布线)
18b1 栅极布线(第一栅极布线)
18b2 栅极布线(第三栅极布线)
19b 源极布线(第一源极布线)
19c 源极布线(第二源极布线)
20 过孔
22 栅极母线
24 漏极母线
26 绝缘膜
28 金属层
30a～30b FET区域
32a～32d 单位FET
40 欧姆金属层
45 栅极金属层
50 低电阻层。

Claims (10)

1.一种半导体装置，具备：
基板；
第一源极指，设置于所述基板上；
第一栅极指，在所述第一源极指的宽度方向上相邻地沿着所述第一源极指而设置于所述基板上；
第一漏极指，设置于所述基板上，与所述第一源极指隔着所述第一栅极指；
第二源极指，设置于从所述第一源极指起位于所述第一源极指延伸的延伸方向的所述基板的区域上，在所述延伸方向上延伸；
第二栅极指，在所述第二源极指的所述宽度方向上相邻地沿着所述第二源极指而设置于从所述第一栅极指起位于所述延伸方向的所述基板的区域上；
第二漏极指，设置于所述基板上，与所述第二源极指隔着所述第二栅极指；及
第一栅极布线，设置于所述基板上，与所述第一栅极指的第一端连接，不与所述第二栅极指连接，并且在所述宽度方向上延伸，
所述第一栅极指与所述第一栅极布线连接的第一部位处的所述第一栅极布线在所述延伸方向上的宽度比位于所述第一源极指与所述第二源极指之间的第二部位处的所述第一栅极布线在所述延伸方向上的宽度小，
所述延伸方向上的所述第一部位的所述第二栅极指侧端位于比所述延伸方向上的所述第二部位的所述第二栅极指侧端靠所述第一栅极指侧处。
2.根据权利要求1所述的半导体装置，
从所述宽度方向观察，所述第二栅极指的一部分和所述第一栅极布线的一部分重叠。
3.根据权利要求1或2所述的半导体装置，
所述第一栅极布线随着从所述第一部位去往所述第二部位而所述延伸方向的宽度逐渐变大。
4.根据权利要求1～3中任一项所述的半导体装置，具备：
栅极母线，设置于所述基板上，与所述第二栅极指连接；及
第二栅极布线，连接所述第一栅极布线和所述栅极母线，在所述延伸方向上延伸。
5.根据权利要求4所述的半导体装置，
所述第二栅极布线和所述第二栅极指隔着所述第二源极指。
6.根据权利要求5所述的半导体装置，
所述第二源极指的宽度比所述第一源极指的宽度小，
所述第二栅极布线的所述宽度方向的宽度处于所述第一源极指的宽度内。
7.根据权利要求6所述的半导体装置，
具备贯通所述基板且将所述第一源极指和设置于所述基板下的金属层连接的过孔。
8.根据权利要求1～7中任一项所述的半导体装置，
具备连接所述第一源极指和所述第二源极指且与所述第一栅极布线非接触地交叉的源极布线。
9.根据权利要求1～8中任一项所述的半导体装置，
所述基板具备所述基板内的半导体层被活性化且互相分离的第一活性区域及第二活性区域和设置于所述第一活性区域与所述第二活性区域之间且所述半导体层被不活性化的不活性区域，
所述第一源极指、所述第一栅极指及所述第一漏极指设置于所述第一活性区域上，
所述第二源极指、所述第二栅极指及第二漏极指设置于所述第二活性区域上，
所述第一栅极布线设置于所述不活性区域上。
10.根据权利要求8或9所述的半导体装置，具备：
第三栅极指，在所述第一源极指的宽度方向上相邻地沿着所述第一源极指而设置于所述基板上，与所述第一栅极指隔着所述第一源极指；
第三漏极指，设置于所述基板上，与所述第一源极指隔着所述第三栅极指；
第三源极指，设置于所述基板上，具有比所述第一源极指的宽度小的宽度，所述宽度方向的宽度处于所述第一源极指的宽度内，相对于所述第一源极指而设置于与所述第二源极指相同的一侧，在所述延伸方向上延伸；
第四栅极指，在所述第三源极指的所述宽度方向上相邻地沿着所述第三源极指而设置于从所述第三栅极指起位于所述延伸方向的所述基板的区域上；
第四漏极指，设置于所述基板上，与所述第三源极指隔着所述第四栅极指；及
第三栅极布线，设置于所述基板上，与所述第三栅极指的第一端连接，不与所述第四栅极指连接，并且在所述宽度方向上延伸，
所述第三栅极指与所述第三栅极布线连接的第三部位处的所述第三栅极布线在所述延伸方向上的宽度比位于所述第一源极指与所述第三源极指之间的第四部位处的所述第三栅极布线在所述延伸方向上的宽度小，
所述延伸方向上的所述第三部位的所述第四栅极指侧端位于比所述延伸方向上的所述第四部位的所述第四栅极指侧端靠所述第三栅极指侧处。
CN202210204910.6A 2021-03-05 2022-03-02 半导体装置 Pending CN115036309A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2021034898 2021-03-05
JP2021-034898 2021-03-05
JP2021-172416 2021-10-21
JP2021172416A JP2022135898A (ja) 2021-03-05 2021-10-21 半導体装置

Publications (1)

Publication Number Publication Date
CN115036309A true CN115036309A (zh) 2022-09-09

Family

ID=80624960

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210204910.6A Pending CN115036309A (zh) 2021-03-05 2022-03-02 半导体装置

Country Status (4)

Country Link
US (1) US20220285272A1 (zh)
EP (1) EP4053911A1 (zh)
CN (1) CN115036309A (zh)
TW (1) TW202249209A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3712111B2 (ja) 2001-03-30 2005-11-02 ユーディナデバイス株式会社 電力増幅用半導体装置
JP2012023212A (ja) * 2010-07-14 2012-02-02 Sumitomo Electric Ind Ltd 半導体装置
US11929408B2 (en) * 2020-05-14 2024-03-12 Macom Technology Solutions Holdings, Inc. Layout techniques and optimization for power transistors

Also Published As

Publication number Publication date
US20220285272A1 (en) 2022-09-08
TW202249209A (zh) 2022-12-16
EP4053911A1 (en) 2022-09-07

Similar Documents

Publication Publication Date Title
JP7474782B2 (ja) 内側供給フィンガを有する高出力トランジスタ
US8097906B2 (en) Semiconductor device having finger electrodes
US6900482B2 (en) Semiconductor device having divided active regions with comb-teeth electrodes thereon
US11355597B2 (en) Transistor with source field plates and non-overlapping gate runner layers
JP6338832B2 (ja) 半導体装置
US8530996B2 (en) Buck regulator structure comprising high-side and low-side voltage HEMT transistors
JP2012023212A (ja) 半導体装置
US8461667B2 (en) Semiconductor device
KR20150033553A (ko) 반도체 장치
US20230268343A1 (en) Semiconductor device
CN115036309A (zh) 半导体装置
US20130075925A1 (en) Semiconductor device
JP2022135898A (ja) 半導体装置
CN116420217A (zh) 晶体管
KR102718855B1 (ko) 내부-급전 핑거들을 갖는 고전력 트랜지스터
EP4160676A1 (en) Semiconductor device
JP7434750B2 (ja) 半導体装置
CN118511285A (zh) 半导体装置
US11804527B2 (en) Transistor with center fed gate
JP2017201722A (ja) 半導体装置
CN115036308A (zh) 半导体装置及其制造方法
JP2004335778A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination