CN115036276A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN115036276A
CN115036276A CN202110927795.0A CN202110927795A CN115036276A CN 115036276 A CN115036276 A CN 115036276A CN 202110927795 A CN202110927795 A CN 202110927795A CN 115036276 A CN115036276 A CN 115036276A
Authority
CN
China
Prior art keywords
semiconductor element
semiconductor
semiconductor device
sealing material
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110927795.0A
Other languages
English (en)
Inventor
河崎一茂
三浦正幸
向田秀子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN115036276A publication Critical patent/CN115036276A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

实施方式的半导体装置具有：布线基板，其具有第一面，并在与第一面相反的一侧具有第二面；第一半导体元件，其在布线基板的第一面上；第二半导体元件，其在布线基板的第一面上；以及第一密封材料，其至少密封第二半导体元件，在第一半导体元件与第二半导体元件之间的第一密封材料上形成有狭缝，在将第一半导体元件上的第一密封材料的厚度设为t1、第二半导体元件上的第一密封材料的厚度设为t2时，t1和t2满足0≤t1＜t2的关系。

Description

半导体装置
相关申请
本申请以由2021年03月09日提交的在先的第2021-36816号日本专利申请产生的优先权之权益为基础，且请求其权益，其全部内容通过引用而包含于本申请。
技术领域
本发明的实施方式涉及半导体装置。
背景技术
在包含半导体芯片的半导体装置中，有时半导体芯片会因发热而变为高温。当温度升高时，有时会降低半导体芯片的动作速度来保护半导体芯片。
发明内容
本发明的实施方式提供稳定性提高的半导体装置。
实施方式的半导体装置具有：布线基板，其具有第一面，并在与第一面相反的一侧具有第二面；第一半导体元件，其在布线基板的第一面上；第二半导体元件，其在布线基板的第一面上；以及第一密封材料，其至少密封第二半导体元件，在第一半导体元件与第二半导体之间的第一密封材料中形成有狭缝，在将第一半导体元件上的第一密封材料的厚度设为t1、第二半导体元件上的第一密封材料的厚度设为t2时，t1和t2满足0≤t1＜t2的关系。
根据上述构成，能够提供稳定性提高的半导体装置。
附图说明
图1是第一实施方式所涉及的半导体装置的剖面概念图。
图2是第一实施方式所涉及的半导体装置的剖面概念图。
图3是第一实施方式所涉及的半导体装置的剖面概念图。
图4是第一实施方式所涉及的半导体装置的剖面概念图。
图5是第一实施方式所涉及的半导体装置的剖面概念图。
图6是第一实施方式所涉及的半导体装置的剖面概念图。
图7是第一实施方式所涉及的半导体装置的剖面概念图。
图8是第一实施方式所涉及的半导体装置的剖面概念图。
图9是第一实施方式所涉及的半导体装置的剖面概念图。
图10是第一实施方式所涉及的半导体装置的剖面概念图。
图11是第一实施方式所涉及的半导体装置的剖面概念图。
图12是第一实施方式所涉及的存储器系统的框图。
图13是第二实施方式所涉及的装置的剖面概念图。
图14是第三实施方式所涉及的半导体封装件的剖面概念图。
具体实施方式
以下，参照附图对多个实施方式进行说明。
在本说明书中，对几个要素赋予多个表现方式的例子。另外，这些表现方式的例子只是例示，并不否定上述要素以其他表现方式来表现的情况。另外，对于没有赋予多个表现方式的要素，也是可以用其他表现方式来表现。
另外，附图是示意性的，厚度与平面尺寸的关系、各层的厚度的比例等有时与现实的不同。另外，有时附图相互间也会包含彼此的尺寸关系、比例不同的部分。另外，在附图中省略了一部分符号。
(第一实施方式)图1和图2示出半导体装置100的剖面概念图。图1是沿着图2的B-B’线切断半导体装置100而得的剖面概念图。图2是沿着图1的A-A’线切断半导体装置100而得的剖面概念图。更具体而言，半导体装置100是搭载了NAND闪速存储芯片等半导体元件的半导体装置。搭载在半导体装置上的半导体元件可以是NAND闪速存储器、DRAM等存储芯片、CPU等控制器芯片等任何半导体元件。半导体装置100优选为具有半导体存储芯片的半导体存储装置。
图1的半导体装置100是存储装置的一例。半导体装置100包括布线基板40、第一半导体元件10、第二半导体元件20、第三半导体元件30和第一密封材料50。在图1等中，采用包含第三半导体元件30，并使第一半导体元件10处于第二半导体元件20和第三半导体元件30之间的构成，但也可以采用省略第三半导体元件30的构成。
布线基板40是第一半导体元件10、第二半导体元件20和第三半导体元件30的支承基板。更具体而言，布线基板40是多层布线基板。布线基板40具有第一面和与其相反的一侧的第二面。在布线基板40的第一面侧设置有第一半导体元件10、第二半导体元件20以及第三半导体元件30。在布线基板40的第二面侧设置有大致柱状、半球状的电极41。在布线基板40的第一面设置有与第一半导体元件10、第二半导体元件20及第三半导体元件30电连接的未图示的电极(焊盘)。这里，X方向(第一方向)以及Y方向(第二方向)是在布线基板40的第一面内相互正交的方向。Z方向(第三方向)是与X方向和Y方向正交的方向。将从布线基板40的第二面往第一面的方向设为上方向，将其相反方向设为下方向。
第一半导体元件10设置在布线基板40的第一面上。第一半导体元件10是在Z方向上高度高于第二半导体元件20和第三半导体元件30的半导体元件。第三半导体元件30、第一半导体元件10和第二半导体元件20沿X方向并列配置。第一半导体元件10是相比于第二半导体元件20和第三半导体元件30而言功耗大、发热量大的半导体元件。第一半导体元件10例如是控制第二半导体元件20、第三半导体元件30的控制器芯片。第一半导体元件10例如通过倒装芯片连接而与布线基板40连接在一起。设置在第一半导体元件10的面向第一面的面上的电极与设置在布线基板40的第一面上的电极电连接。第一半导体元件10可以是裸芯片。或者，第一半导体元件10也可以是用第二密封材料密封的半导体封装件。第二密封材料是模制树脂，包含绝缘性的树脂和填料。另外，第一半导体元件10也可以是位于第二半导体元件20和第三半导体元件30与外部设备的中间的接口芯片。
第二半导体元件20设置在布线基板40的第一面上。第二半导体元件20例如包括进行数据的读、写、擦除的、一个以上的半导体存储芯片。在第二半导体元件20中，作为裸芯片的半导体存储芯片隔着粘接层沿Z方向层叠。这些半导体存储芯片用第一密封材料50密封。作为半导体存储芯片，可以使用非易失性存储芯片或易失性存储芯片。作为非易失性存储芯片，可以使用NAND存储芯片、相变存储芯片、电阻变化存储芯片、铁电存储芯片、磁存储芯片等。作为易失性存储芯片，可以使用DRAM(Dynamic Random Access Memory)等。由第一半导体元件10控制半导体存储芯片的数据的读、写、擦除。
在半导体装置100中，层叠有半导体存储芯片21A和半导体存储芯片21B。多个半导体存储芯片21A、21B是除了个体差异之外具有相同电路的相同构造的半导体芯片，例如沿着Z方向层叠。多个半导体存储芯片21A、21B也可以在X方向以及/或Y方向上错开并沿着Z方向层叠。半导体存储芯片21A、21B经由接合线23A、23B与布线基板40电连接。在图1中，半导体存储芯片21A与21B之间没有连接在一起，但是作为另一种布线方式，也可以通过未图示的接合线将半导体存储芯片21A与21B之间电连接，并进一步通过接合线将最下层的半导体存储芯片21A与布线基板40连接在一起。
在半导体存储芯片21A与布线基板40之间设置有晶片粘接膜(DAF)等粘接层22A，在布线基板40上固定半导体存储芯片21A。另外，在半导体存储芯片21A与半导体存储芯片21B之间设置有晶片粘接膜22B等粘接层，在半导体存储芯片21A上固定有半导体存储芯片21B。
第三半导体元件30设置在布线基板40的第一面上。第三半导体元件30例如包括进行数据的读、写、擦除的、一个以上的半导体存储芯片。在第三半导体元件30中，作为裸芯片的半导体存储芯片隔着粘接层沿Z方向层叠。这些半导体存储芯片用第一密封材料50密封。作为半导体存储芯片，可以使用非易失性存储芯片或易失性存储芯片。作为非易失性存储芯片，可以使用NAND存储芯片、相变存储芯片、电阻变化存储芯片、铁电存储芯片、磁存储芯片等。作为易失性存储芯片，可以使用DRAM(Dynamic Random Access Memory)等。由第一半导体元件10控制半导体存储芯片的数据的读、写、擦除。
在半导体装置100中，层叠有半导体存储芯片31A和半导体存储芯片31B。多个半导体存储芯片31A、31B是除了个体差异之外具有相同电路的相同构造的半导体芯片，例如沿着Z方向层叠。多个半导体存储芯片31A、31B也可以在X方向以及/或Y方向上错开并沿着Z方向层叠。半导体存储芯片31A、31B经由接合线33A、33B与布线基板40电连接。在图1中，半导体存储芯片31A与31B之间没有连接在一起，但是作为另一布线方式，也可以通过未图示的接合线将半导体存储芯片31A与31B之间电连接，并进一步通过接合线将最下层的半导体存储芯片31A与布线基板40连接在一起。
在半导体存储芯片31A与布线基板40之间设置有晶片粘接膜等粘接层32A，在布线基板40上固定有半导体存储芯片31A。另外，在半导体存储芯片31A与半导体存储芯片31B之间设置有晶片粘接膜32B等粘接层，在半导体存储芯片31A上固定半导体存储芯片31B。
第二半导体元件20和第三半导体元件30也可以是以第一半导体元件10为中心对称地配置的、除了个体差异之外具有相同的电路和布线的半导体。第二半导体元件20和第三半导体元件30可以包含除了个体差异之外具有相同电路的相同构造的半导体存储芯片。第二半导体元件20内的布线和第三半导体元件30内的布线也可以实质上相同。第二半导体元件20和布线基板40之间的布线，也可以与第三半导体元件30和布线基板40之间的布线实质上相同。
第一密封材料50覆盖第二半导体元件20。第一密封材料50是模制树脂，含有绝缘性的树脂和填料。在第三半导体元件30被包含在半导体装置100中的情况下，第一密封材料50覆盖第三半导体元件30。第一密封材料50的上表面和第一半导体元件10的上表面形成大致同一面。在形成第一密封材料50后，通过对第一密封材料50进行研磨、磨削而得到同一面。
在第一半导体元件10与第二半导体元件20之间、以及第一半导体元件10与第三半导体元件30之间的第一密封材料50上设置有狭缝51A、51B。狭缝51A、51B沿Y方向延伸。狭缝51A、51B从第一密封材料50的与布线基板40侧相反的一侧的面往布线基板40侧设置。狭缝51A、51B通过刀片切割、激光加工而形成。另外，通过在形成第一密封材料50时使用的铸模中采用形成狭缝51A、51B的形状等进行加工而形成。
随着半导体装置100的高性能化，半导体装置100内的元件密度升高，因此，半导体装置100的发热对半导体装置100的动作的影响容易显著化。在没有狭缝51A、51B的情况下，第一半导体元件10发出的热经由第一密封材料50传递到第二半导体元件20和第三半导体元件30，第二半导体元件20和第三半导体元件30的温度上升。若第二半导体元件20和第三半导体元件30的温度上升，则可能导致第二半导体元件20及第三半导体元件30的动作速度降低、故障。但是，通过狭缝51A、51B，阻碍了第一半导体元件10发出的热经由第一密封材料50传递到周边。传递到第二半导体元件20和第三半导体元件30的热量减少，能够缓和第二半导体元件20和第三半导体元件30的温度上升。
在图2的剖面概念图中，示出了Y方向上的第一半导体元件10的长度L1、第二半导体元件20的长度(第三半导体元件30的长度)L2、狭缝51A、51B的长度L3和半导体装置100的长度(第一密封材料50的长度)L4。从通过狭缝51A、51B达成降低第一半导体元件10和第二半导体元件20(第三半导体元件30)之间的热传导的观点出发，优选满足L1＜L3和L2＜L3，更优选满足1.1×L1＜L3、1.1×L2＜L3，如果狭缝51A、51B的长度L3比第一半导体元件10的长度L1和第二半导体元件20(第三半导体元件30)的长度L2短，则通过狭缝51A、51B达成的降低热传导的效果就会变少。狭缝51A、51B的长度L3越长，半导体装置100的机械强度越容易降低，但狭缝51A、51B的长度L3只要在半导体装置100的长度L4以下即可。另外，Y方向上的第一半导体元件10的长度L1、第二半导体元件20的长度(第三半导体元件30的长度)L2优选满足L1＜L2。从更有效地实现通过狭缝51A、51B达成的热传导的降低的观点出发，更优选除了L1＜L3和L2＜L3之外，还满足L1＜L2。
在此，参照图3至图11，针对狭缝进行进一步说明。
图3是半导体装置101的剖面概念图。半导体装置101具有包围第一半导体元件10的狭缝51C。在狭缝51C的外侧配置有第二半导体元件20和第三半导体元件30。第三半导体元件30、第一半导体元件10和第二半导体元件20沿X方向并列。在半导体装置101中，由于第一半导体元件10被狭缝51C包围，因此第一半导体元件10发出的热难以从Y方向向第二半导体元件20、第三半导体元件30传递。
图4和图5是半导体装置102的剖面概念图。图4是沿着图5的D-D’线切断半导体装置102而得的剖面概念图。图5是沿着图4的C-C'线切断半导体装置102而得的剖面概念图。在半导体装置102中，半导体存储芯片21A、21B通过贯通半导体存储芯片21A、21B的硅贯通孔(TSV)24连接在一起，因此省略了接合线23。半导体存储芯片31A、31B也通过硅贯通孔34连接在一起。硅贯通孔24、34与布线基板40电连接。在包围第一半导体元件10的狭缝51D的内侧不存在第一密封材料50。因此，能够使狭缝51D的沿X方向及Y方向的宽度比狭缝51C大。因此，与使用狭缝51C的情况相比，第一半导体元件10产生的热难以传递到第二半导体元件20、第三半导体元件30。
图6和图7是半导体装置103的剖面概念图。图6是沿着图7的F-F’线切断半导体装置103而得的剖面概念图。图7是沿着图6的E-E’线切断半导体装置103而得的剖面概念图。另外，半导体装置103的狭缝51E、51F的Y方向的长度L3与半导体装置103的Y方向的长度L4相同。半导体装置103的Y方向的侧面开口为狭缝51E、51F的形状。半导体装置103在第一半导体元件10的上表面设置有第一密封材料50。
图6示出了第一半导体元件10上的第一密封材料50的厚度t1和第二半导体元件20上的第一密封材料50的厚度(第三半导体元件30上的第一密封材料50的厚度)t2。第一半导体元件10的高度高于第二半导体元件20，第二半导体元件20由第一密封材料50密封，因此优选满足t1＜t2。另外，也有不在第一半导体元件10上设置第一密封材料50的方式。所以，t1为0以上。因此，t1、t2优选满足0≤t1＜t2的关系。另外，从抑制半导体装置103的高度同时保护第二半导体元件20的观点出发，优选t1和t2满足t1＜0.5×t2。通过改变在形成第一密封材料50时使用的铸模的形状、或者调整对第一密封材料50的上表面侧进行研磨而去除的厚度，能够改变第一半导体元件10上的第一密封材料50的厚度。
另外，由于在第二半导体元件20的侧面设置有第一密封材料50，因此狭缝51E的宽度w1比第一半导体元件10与第二半导体元件20之间的距离窄。如果狭缝51E的宽度w1加宽，则降低热传导的效果会提高，但半导体装置103的机械强度会降低。另外，若狭缝51E的宽度w1缩窄，则狭缝51E的加工会变得困难，另外，通过狭缝51E达成的热传导的降低效果会变小。按照设计，适当地选择狭缝51E的宽度w1。对于狭缝51F也同样。
图8是半导体装置104的剖面概念图。半导体装置104在狭缝51G、51H中埋入有热传导率比第一密封材料50低的构件52。优选构件52的热传导率比第一密封材料50低。具体而言，构件52的热传导率[W/(m·K)]优选为第一密封材料50的热传导率的1/2～1/5。更优选为1/5～1/10，进一步优选为1/10以下。作为构件，例如可以使用酚醛树脂。为了防止不期望的电导通，构件52优选为绝缘体。构件52可以从狭缝51G、51H的上表面埋入到下表面为止，也可以埋入在狭缝51G、51H的至少一部分中。通过在狭缝51G、51H中埋入构件52，能够提高半导体装置104的机械强度。
图9是半导体装置105的剖面概念图。在半导体装置105中，狭缝51L、51M的底部位于布线基板40的第一面。狭缝51L、51M的XY方向的形状与图2中的狭缝51A、52B相同。在将第一半导体元件10的高度(Z方向的长度)设为H时，狭缝51L、51M的底部的位置优选与布线基板40的第一面相距0.5×H以下，更优选为相距0.2×H以下。
半导体装置105的第一密封材料50的上表面比第一半导体元件10的上表面更靠近布线基板40侧。因此，第一半导体元件10的上侧的侧面的一部分从第一密封材料50露出。在使用铸模成形第一密封材料50时，在半导体装置105与铸模之间设置薄膜。第一半导体元件10的上部局部性地陷入薄膜，在该陷入的部分不形成第一密封材料50。该陷入的部分就是第一半导体元件10从第一密封材料50露出的部分。若使用薄膜成形第一密封材料50，则第一密封材料50的表面容易成为凹凸形状。在第一密封材料50上设置吸收凹凸的热界面材料(TIM)之类的、热传导率比第一密封材料50高的材料，并进一步设置散热板。因此，无论是第一密封材料50的表面存在凹凸还是平坦的面都可以。
图10是半导体装置106的剖面概念图。在半导体装置106中，狭缝在Y方向上分离。半导体装置106也可以构成为使图2的狭缝51A分离成狭缝51N和狭缝51P。也可以构成为使图2的狭缝51B分离为狭缝51Q和狭缝51R。通过使狭缝分离，容易从第一半导体元件10向第二半导体元件20、第三半导体元件30传热，但由于在狭缝51分离的部分残留有第一密封材料50，所以机械强度提高。在半导体装置106中，也可以将图2的狭缝51A、51B分离成三个以上。或者，也可以使图3的狭缝51C的沿X方向延伸的部分分离。如此地，分离狭缝的方式不限于图示的方式。在狭缝如图10的剖面概念图所示那样分离的情况下，狭缝51N的Y方向的长度与狭缝51P的Y方向的长度之和为狭缝51A的长度L3。
图11是半导体装置107的剖面图。图11是沿着图2的G-G’线切断半导体装置107而得的剖面概念图。在图11中，除了狭缝51B(点划线)之外，还示出了从G-G’的面观察到的第一半导体元件10((实线)、第二半导体元件20((虚线)和第一密封材料50(虚线)。在图11中，狭缝51B的形状为半圆形。狭缝51B的形状可以举出矩形、半圆形等圆形的一部分形状、布线基板40侧的角为圆角的矩形等。半圆形等圆形的一部分形状或布线基板40侧的角为圆角的矩形根据刀片的形状而形成。
图11示出了第一半导体元件10的面积S1、第二半导体元件20的面积S2和狭缝51B的面积S3。第一半导体元件10的面积S1是第一半导体元件10朝向第二半导体元件20侧的面的面积。第二半导体元件20的面积S2是第二半导体元件20朝向第一半导体元件10侧的面的面积。狭缝51B的面积S3是朝向第一半导体元件10侧的面的面积。在狭缝51B包围第一半导体元件10的情况下，狭缝51B的面积S3也是朝向第一半导体元件10侧的面的面积(如果是第一半导体元件10为长方体的情况，则是狭缝51B朝向第一半导体元件10的4个面的面积之和)。从通过狭缝51B达成热传导的抑制的观点出发，S1、S2、S3优选满足0.5×S1＜S3和0.5×S2＜S3，更优选满足0.8×S1＜S3和0.8×S2＜S3，进一步优选满足S1＜S3和S2＜S3。关于狭缝51A也同样。
例如，也可以在半导体装置100中使狭缝51A保持原样，并使用狭缝51F代替狭缝51B等。这样一来，在半导体装置100～107中，各狭缝可以任意组合。
图12示出了存储器系统108的框图。图12的存储器系统108包括半导体装置100和主机60。主机60包括CPU、主机接口等。主机60与第一半导体元件10连接，根据来自主机60的指示，第一半导体元件10对第二半导体元件20或第三半导体元件30的半导体存储芯片21、31进行读、写、擦除。即使使半导体装置100高速动作等而第一半导体元件10的温度上升，由于实施方式的半导体装置100具有狭缝51A、51B，所以也能够抑制第二半导体元件20和第三半导体元件30的温度上升，能够使半导体装置100稳定地高速动作。使用半导体装置101～107代替半导体装置100也能够得到同样的效果。
(第二实施方式)图13示出装置200的剖面概念图。半导体装置100优选为具有半导体存储芯片的半导体存储装置。装置200包括多个半导体装置100、热界面材料71、传热板72以及安装基板73。用于装置200的半导体装置100的数量可以是一个，也可以是多个。
半导体装置100安装在安装基板73上。在装置200是固态驱动器(SSD)的情况下，也可以还在安装基板73上载置例如主机接口、SSD控制器、DRAM高速缓存等未图示的有源元件或无源元件。安装基板73例如是多层基板。
热界面材料71可以举出选自由含有有机树脂的热传导率高的粘接剂、润滑脂、导热硅垫、液体金属等构成的组中的1种以上。热界面材料71少量进入狭缝51A、51B。
传热板72是装置200的框体的金属、散热器、壳体或散热板等热传导率高的构件。传热板经由热界面材料71与半导体装置100热连接，能够将由半导体装置100产生的热高效地向外部散热。由于在半导体装置100中设置有使第一半导体元件10发出的热难以传递到第二半导体元件20及第三半导体元件30的狭缝51A、51B，所以在装置200动作时，能够抑制第二半导体元件20和第三半导体元件30的温度上升，能够使装置200稳定地高速动作。使用半导体装置101～107代替半导体装置100也能够得到同样的效果。在第一半导体元件10的上表面存在硅的情况下，由于硅与热界面材料71直接接触，所以能够高效地散热。
(第三实施方式)图14示出半导体封装件300的剖面概念图。图14的半导体封装件300包括半导体装置100、热界面材料71、传热板72、安装基板73、电极74、运算装置81和主机接口82。半导体封装件300是芯片上系统(SoC)。
半导体装置100、运算装置81及主机接口82载置在安装基板73上。在半导体封装件300中，也可以具有图示以外的无源元件和有源元件。
运算装置81例如能举出CPU、GPU、FPGA等。在半导体封装件300中，可以用运算装置81对保存在作为半导体存储装置的半导体装置100中的信息进行处理。
在半导体封装件300中，例如，能够抑制第二半导体元件20和第三半导体元件30的温度上升到使热节流发挥作用的程度，能够使半导体装置100稳定地高速动作。使用半导体装置101～107代替半导体装置100也能够得到同样的效果。
以上，说明了本发明的几个实施方式，但这些实施方式是作为例子而提示的，并不意图限定发明的范围。这些新的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更。这些实施方式及其变形例包含在发明的范围和主旨内，并且包含在权利要求书所记载的发明及其等同的范围内。

Claims (18)

1.一种半导体装置，具备：
布线基板，其具有第一面，并在与所述第一面相反的一侧具有第二面；
第一半导体元件，其设置在所述布线基板的第一面上；
第一层叠体，其设置在所述布线基板的第一面上，层叠有多个第二半导体元件；以及
第一密封材料，其至少密封所述第一层叠体，
在所述第一半导体元件与所述第一层叠体之间的所述第一密封材料上形成有狭缝，
在将所述第一半导体元件上的所述第一密封材料的厚度设为t1，所述第一层叠体上的所述第一密封材料的厚度设为t2时，t1和t2满足0≤t1＜t2的关系。
2.根据权利要求1所述的半导体装置，其中，
从所述布线基板起到所述第一半导体元件的最远离的部分之间的距离大于从所述布线基板起到所述第一层叠体的最远离的部分之间的距离。
3.根据权利要求1所述的半导体装置，其中，
所述第一半导体元件在与所述布线基板的所述第一面相对的第三面上形成有与所述布线基板电连接的电极。
4.根据权利要求1所述的半导体装置，其中，
具备第二层叠体，其设置在所述布线基板的第一面上，层叠有多个第三导体元件，与所述第一层叠体隔着所述第一半导体元件而位于彼此相反的方向，
所述第一密封材料密封所述第二层叠体，
在所述第一半导体元件与所述第二层叠体之间的所述第一密封材料上形成有狭缝，
在将所述第二层叠体上的所述第一密封材料的厚度设为t3时，t1和t3满足0≤t1＜t3的关系。
5.一种半导体装置，具备：
布线基板，其具有第一面，并在与所述第一面相反的一侧具有第二面；
第一半导体元件，其设置在所述布线基板的第一面上，并在与所述第一面相对的第三面形成有与所述布线基板电连接的电极；
第一层叠体，其设置在所述布线基板的第一面上，层叠有多个第二半导体元件；
第二层叠体，其设置在所述布线基板的第一面上，层叠有多个第三导体元件，与所述第一层叠体隔着所述第一半导体元件而位于彼此相反的方向；以及
第一密封材料，其至少密封所述第一层叠体和所述第二层叠体，
在所述第一半导体元件与所述第一层叠体之间的所述第一密封材料上形成有狭缝，
在所述第一半导体元件与所述第二层叠体之间的所述第一密封材料上形成有狭缝，
在将所述第一半导体元件上的所述第一密封材料的厚度设为t1，所述第一层叠体上的所述第一密封材料的厚度设为t2时，t1和t2满足0≤t1＜t2的关系，
在将所述第二层叠体上的所述第一密封材料的厚度设为t3时，t1和t3满足0≤t1＜t3的关系，
从所述布线基板起到所述第一半导体元件的最远离的部分之间的距离，大于从所述布线基板起到所述第一层叠体的最远离的部分之间的距离以及从所述布线基板起到所述第二层叠体的最远离的部分之间的距离。
6.根据权利要求1～5中任一项所述的半导体装置，其中，
具备将所述第一半导体元件与所述布线基板电连接的第一导线，
所述导线被所述第一密封材料密封。
7.根据权利要求1～5中任一项所述的半导体装置，其中，
在将所述布线基板的面内方向设为第一方向、与所述第一方向正交的所述布线基板的面内方向设为第二方向、所述狭缝在所述第二方向上延伸、所述第一半导体元件的所述第二方向的长度设为L1、且所述第一层叠体的所述第二方向的长度设为L2时，
满足L1＜L2。
8.根据权利要求7所述的半导体装置，其中，
在将所述狭缝的所述第二方向的长度设为L3时，
满足L1＜L3以及L2＜L3。
9.根据权利要求8所述的半导体装置，其中，
在将所述狭缝的所述第二方向的长度设为L3时，
满足1.1×L1＜L3以及1.1×L2＜L3。
10.根据权利要求1～5中任一项所述的半导体装置，其中，
在将所述布线基板的面内方向设为第一方向、与所述第一方向正交的所述布线基板的面内方向设为第二方向、与所述第一方向和所述第二方向正交的方向设为第三方向、所述第一半导体元件的所述第三方向上的长度设为H时，
所述狭缝的底部的位置与所述布线基板的所述第一面相距0.5×H以下。
11.根据权利要求1～5中任一项所述的半导体装置，其中，
所述t1和t2满足t1＜0.5×t2。
12.根据权利要求1～5中任一项所述的半导体装置，其中，
在将所述第一半导体元件的朝向所述第一层叠体侧的面的面积设为S1、所述第一层叠体的朝向所述第一半导体元件侧的面的面积设为S2、所述狭缝的朝向所述第一半导体元件侧的面的面积设为S3时，
S1、S2和S3满足S1＜S3及S2＜S3。
13.根据权利要求1～5中任一项所述的半导体装置，其中，
所述第一半导体元件的侧面的一部分从所述第一密封材料露出。
14.根据权利要求1～5中任一项所述的半导体装置，其中，
所述狭缝包围所述第一半导体元件。
15.根据权利要求1～5中任一项所述的半导体装置，其中，
在所述狭缝中埋入有热传导率比所述第一密封材料低的构件。
16.根据权利要求10所述的半导体装置，其中，
所述狭缝的底部的位置与所述布线基板的所述第一面相距0.2×H以下。
17.根据权利要求1～5中任一项所述的半导体装置，其中，
在所述狭缝的底部的至少一部分没有设置所述第一密封材料。
18.根据权利要求1～5中任一项所述的半导体装置，其中，
所述第一半导体元件是控制器芯片，
所述第二半导体元件是半导体存储芯片。
CN202110927795.0A 2021-03-09 2021-08-10 半导体装置 Pending CN115036276A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021036816A JP2022137337A (ja) 2021-03-09 2021-03-09 半導体装置
JP2021-036816 2021-03-09

Publications (1)

Publication Number Publication Date
CN115036276A true CN115036276A (zh) 2022-09-09

Family

ID=83118049

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110927795.0A Pending CN115036276A (zh) 2021-03-09 2021-08-10 半导体装置

Country Status (4)

Country Link
US (1) US11568901B2 (zh)
JP (1) JP2022137337A (zh)
CN (1) CN115036276A (zh)
TW (1) TWI808451B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6473310B1 (en) 2000-02-18 2002-10-29 Stmicroelectronics S.R.L. Insulated power multichip package
JP2008288250A (ja) 2007-05-15 2008-11-27 Nec Electronics Corp マルチチップパッケージ
JP5110049B2 (ja) 2009-07-16 2012-12-26 株式会社デンソー 電子制御装置
JP6800745B2 (ja) * 2016-12-28 2020-12-16 株式会社ディスコ 半導体パッケージの製造方法
KR102525372B1 (ko) * 2017-12-14 2023-04-26 나가세케무텍쿠스가부시키가이샤 실장 구조체의 제조방법 및 이것에 이용되는 시트
JP2021129083A (ja) * 2020-02-17 2021-09-02 キオクシア株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2022137337A (ja) 2022-09-22
TW202236549A (zh) 2022-09-16
US20220293138A1 (en) 2022-09-15
TWI808451B (zh) 2023-07-11
US11568901B2 (en) 2023-01-31

Similar Documents

Publication Publication Date Title
US9818625B2 (en) Stacked semiconductor die assemblies with thermal spacers and associated systems and methods
KR102342689B1 (ko) 전기 기능 열 전달 구조를 갖는 반도체 디바이스 조립체
JP6339222B2 (ja) 改良された熱性能を有する積層半導体ダイアセンブリならびに関連するシステムおよび方法
US10153178B2 (en) Semiconductor die assemblies with heat sink and associated systems and methods
CN106463469B (zh) 具有经分割逻辑的堆叠式半导体裸片组合件以及相关联系统及方法
US9343432B2 (en) Semiconductor chip stack having improved encapsulation
TWI681519B (zh) 半導體裝置
EP3373331A1 (en) Semiconductor package with stiffener ring
JP6564565B2 (ja) 半導体パッケージ及びその製造方法
US20130093073A1 (en) High thermal performance 3d package on package structure
US7361986B2 (en) Heat stud for stacked chip package
KR102307490B1 (ko) 반도체 패키지
JP7006812B2 (ja) 半導体装置
CN118156150A (zh) 与传热板有关的半导体封装体及其制造方法
CN113013116A (zh) 封装环绕散热器
JP2021077698A (ja) 半導体パッケージ
TWI808451B (zh) 半導體裝置
KR20110134691A (ko) 반도체 칩 및 그 반도체 패키지와 이를 이용한 스택 패키지
JP2019153619A (ja) 半導体装置
US12009282B2 (en) Memory device and memory device module
US20230066375A1 (en) Apparatus including direct-contact heat paths and methods of manufacturing the same
CN114975412A (zh) 具有三维层叠结构的半导体封装体
JP2023183142A (ja) 半導体装置および半導体装置の製造方法
WO2014049965A1 (ja) 実装基板を用いた回路モジュール
JP2010062328A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination