CN115016593B - 可编程修调比特实现电路及驱动电路 - Google Patents

可编程修调比特实现电路及驱动电路 Download PDF

Info

Publication number
CN115016593B
CN115016593B CN202210762006.7A CN202210762006A CN115016593B CN 115016593 B CN115016593 B CN 115016593B CN 202210762006 A CN202210762006 A CN 202210762006A CN 115016593 B CN115016593 B CN 115016593B
Authority
CN
China
Prior art keywords
circuit
signal
current
programmable
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210762006.7A
Other languages
English (en)
Other versions
CN115016593A (zh
Inventor
徐剑
徐京伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huada Semiconductor Co ltd
Original Assignee
Huada Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huada Semiconductor Co ltd filed Critical Huada Semiconductor Co ltd
Priority to CN202210762006.7A priority Critical patent/CN115016593B/zh
Publication of CN115016593A publication Critical patent/CN115016593A/zh
Priority to EP23182396.4A priority patent/EP4300827A1/en
Priority to US18/215,838 priority patent/US20240007089A1/en
Application granted granted Critical
Publication of CN115016593B publication Critical patent/CN115016593B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356182—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes
    • H03K3/356191—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供了一种可编程修调比特实现电路及驱动电路，包括：脉冲产生电路，被配置为产生脉冲时钟信号，以提供至锁存电路；锁存电路，被配置为采用脉冲时钟信号将可编程电流输入信号的比特位进行锁存；电流镜电路，被配置为提供脉冲产生电路和锁存电路的驱动电流；以及可编程驱动电流实现电路，被配置为根据锁存的比特位调节电流。

Description

可编程修调比特实现电路及驱动电路
技术领域
本发明涉及集成电路技术领域，特别涉及一种可编程修调比特实现电路及驱动电路。
背景技术
在某些具体应用中为满足如系统电磁兼容等指标要求，需要调整驱动电流源与驱动电流沉的大小。现有技术中只在低电压(如48V)驱动中具有可编程电流功能，但高电压驱动芯片中无法实现，一般都是通过芯片外部串联在驱动管栅极的电阻来调整驱动电流的大小。在系统调试过程中，不仅增加了调试人员的工作复杂度和工作时间，还增加了调试成本。
发明内容
本发明的目的还在于提供一种可编程修调比特实现电路及驱动电路，以解决现有的高电压驱动芯片中无法实现可编程电流功能的问题。
为解决上述技术问题，本发明提供一种可编程修调比特实现电路，包括：
脉冲产生电路，被配置为产生脉冲时钟信号，以提供至锁存电路；
锁存电路，被配置为采用脉冲时钟信号将可编程电流输入信号的比特位进行锁存；
电流镜电路，被配置为提供脉冲产生电路和锁存电路的驱动电流；以及
可编程驱动电流实现电路，被配置为根据锁存的比特位调节电流。
可选的，在所述的可编程修调比特实现电路中，脉冲产生电路包括：
第一上升沿信号延迟模块，被配置为根据初始电平信号生成第一上升沿信号延迟信号；以及
上升沿信号脉冲生成模块，被配置为根据第一上升沿信号延迟信号的上升沿信号产生固定时间的脉冲信号；
其中脉冲信号提供至电流镜电路支路上的控制端，以产生脉冲时钟信号。
可选的，在所述的可编程修调比特实现电路中，锁存电路的数量至少为一个，每个锁存电路包括：
D触发器，其第一输入端输入可编程电流输入信号的第N个比特位，其第二输入端输入脉冲时钟信号，其输出端输出一个可编程电流锁存输出信号。
可选的，在所述的可编程修调比特实现电路中，在锁存电路中：
可编程电流输入信号的第N个比特位和第一上升沿信号延迟信号通过与门后提供至电流镜电路的第N个支路上的控制端，以产生可编程电流输入信号的比特位，再经过一个上升沿信号延迟模块后提供至D触发器的第一输入端；
脉冲时钟信号经过一个上升沿信号延迟模块后提供至D触发器的第二输入端。
可选的，在所述的可编程修调比特实现电路中，电流镜电路包括提供电源域下的偏置电流的电流源和多个支路，其中：
电流源和每个支路均包括电流镜晶体管，每个支路还均包括高压器件作为控制端，以及电阻和齐纳二极管并联组成的电路。
可选的，在所述的可编程修调比特实现电路中，
所述可编程驱动电流实现电路，被配置为根据多个可编程电流锁存输出信号，生成多比特解码输出信号，以控制电流源和电流沉的电流大小。
可选的，在所述的可编程修调比特实现电路中，可编程驱动电流实现电路包括：
多比特解码电路，被配置为根据多个可编程电流锁存输出信号，生成多比特解码输出信号；以及
多个电流挡位电路，分别包括各挡的电流源驱动管和电流沉驱动管，被配置为根据多比特解码输出信号控制电流源驱动管和电流沉驱动管的通断。
本发明还提供一种包括如上所述的可编程修调比特实现电路的驱动电路，包括：
死区时间产生电路，被配置为根据获取可编程修调比特实现电路输出的高端驱动采样信号和低端驱动采样信号，产生高端死区信号和低端死区信号；
其中高端死区信号和低端死区信号之间具有死区时间，以避免高端驱动电路的功率器件和低端驱动电路的功率器件在工作时发生同时导通。
可选的，在所述的驱动电路中，还包括：
第一电平转换电路，被配置为进行VSS电平与VCOM电平的转换，将输入信号的信号地转变为功率地，以避免芯片中噪声引起的干扰；以及
第二电平转换电路，被配置为将输入信号转变成以高压地为参考的浮动脉冲信号。
可选的，在所述的驱动电路中，还包括：
自举电路，被配置为包括自举二极管和自举电容；自举二极管连接在低端电源和自举电容之间，自举电容连接在自举二极管和高压地之间；
其中当低端驱动晶体管导通、高端驱动晶体管关断时，高压地被拉低，低端电源通过自举二极管进行充电。
在本发明提供的可编程修调比特实现电路及驱动电路中，提出了一种采用电脉冲与锁存方式实现高压(如150V)驱动可编程拉电流、灌电流能力的技术解决方案。由于该技术采用电脉冲与锁存方式实现，因此该可编程电路编程完成后无功耗。本发明仅采用高压NMOS器件就可以实现编程信号由低压域转换到高压域，从而降低了实现工艺的限制。同时本发明技术实现方式也可以在低压驱动电路中实现。本发明可编程满足在线可编程电流高压驱动的功能，有效减少系统调试的复杂度和系统调试成本。
附图说明
图1是本发明一实施例浮栅驱动电路架构工作原理示意图；
图2是本发明一实施例可编程修调比特实现电路部分示意图；
图3是本发明一实施例可编程修调比特实现电路中锁存电路示意图；
图4是本发明一实施例可编程修调比特实现电路中可编程驱动电流实现电路示意图；
图中所示：10-死区时间产生电路；20-第一电平转换电路；30-第二电平转换电路。
具体实施方式
下面结合具体实施方式参考附图进一步阐述本发明。
应当指出，各附图中的各组件可能为了图解说明而被夸大地示出，而不一定是比例正确的。在各附图中，给相同或功能相同的组件配备了相同的附图标记。
在本发明中，除非特别指出，“布置在…上”、“布置在…上方”以及“布置在…之上”并未排除二者之间存在中间物的情况。此外，“布置在…上或上方”仅仅表示两个部件之间的相对位置关系，而在一定情况下、如在颠倒产品方向后，也可以转换为“布置在…下或下方”，反之亦然。
在本发明中，各实施例仅仅旨在说明本发明的方案，而不应被理解为限制性的。
在本发明中，除非特别指出，量词“一个”、“一”并未排除多个元素的场景。
在此还应当指出，在本发明的实施例中，为清楚、简单起见，可能示出了仅仅一部分部件或组件，但是本领域的普通技术人员能够理解，在本发明的教导下，可根据具体场景需要添加所需的部件或组件。另外，除非另行说明，本发明的不同实施例中的特征可以相互组合。例如，可以用第二实施例中的某特征替换第一实施例中相对应或功能相同或相似的特征，所得到的实施例同样落入本申请的公开范围或记载范围。
在此还应当指出，在本发明的范围内，“相同”、“相等”、“等于”等措辞并不意味着二者数值绝对相等，而是允许一定的合理误差，也就是说，所述措辞也涵盖了“基本上相同”、“基本上相等”、“基本上等于”。以此类推，在本发明中，表方向的术语“垂直于”、“平行于”等等同样涵盖了“基本上垂直于”、“基本上平行于”的含义。
另外，本发明的各方法的步骤的编号并未限定所述方法步骤的执行顺序。除非特别指出，各方法步骤可以以不同顺序执行。
以下结合附图和具体实施例对本发明提出的可编程修调比特实现电路及驱动电路作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的目的在于提供一种可编程修调比特实现电路及驱动电路，以解决现有的驱动电路实现电流可编程功能时需要功耗的问题。
本发明的目的还在于提供一种可编程修调比特实现电路及驱动电路，以解决现有的驱动电路需要互补器件实现电路设计的问题。
本发明的目的还在于提供一种可编程修调比特实现电路及驱动电路，以解决目前只能实现低电压驱动的电流可编程功能的问题。
为实现上述目的，本发明提供了一种可编程修调比特实现电路及驱动电路，包括：脉冲产生电路，被配置为产生脉冲时钟信号，以提供至锁存电路；锁存电路，被配置为采用脉冲时钟信号将可编程电流输入信号的比特位进行锁存；电流镜电路，被配置为提供脉冲产生电路和锁存电路的驱动电流；以及可编程驱动电流实现电路，被配置为根据锁存的比特位调节电流。
本发明通过在线编程实现高压域的电流源(Current Source)和电流沉(CurrentSink)的电流调节。
图1提供了本发明的第一个实施例，其示出了驱动电路的整体架构和工作原理。其包括上桥和下桥，在本实施例中，上桥用于高压域，下桥用于低压域，未经特殊说明，则指代相同的对象。
图1浮栅驱动电路架构电路工作原理：电路正常工作时，高压域输入电平信号HIN或低压域输入电平信号LIN在相位上两路信号应为严格相反，分别经整形电路U48、U49整形后，与死区时间产生电路10的输出信号(高端死区信号和低端死区信号)输送至或非门U45、U46。
死区时间产生电路10根据输入的高端驱动采样信号(连接高端驱动晶体管T1的栅极，即可编程修调比特实现电路Q1的输出)和低端驱动采样信号(连接低端驱动晶体管T2的栅极，即可编程修调比特实现电路Q2的输出)，产生高端死区信号和低端死区信号；其中高端死区信号和低端死区信号之间具有死区时间，以避免高端驱动电路的功率器件和低端驱动电路的功率器件在工作时发生同时导通。高/低端驱动采样信号输出至死区时间产生电路10，使得高/低端两路信号之间产生一个死区时间，防止高端功率器件(即T1)、低端功率器件(即T2)在工作时发生同时导通。
进一步的，为了防止芯片中噪声引起的干扰，芯片中一般会将功率地和信号地分开。或非门U45、U46的输出信号，经过其对应的VSS/VCOM电平转换电路(即第一电平转换电路21/22)，将信号地转变为功率地；即第一电平转换电路21/22进行VSS电平与VCOM电平的转换，将输入信号(即U45、U46的输出信号)的信号地转变为功率地，以避免芯片中噪声引起的干扰。
第二电平转换电路31，被配置为将输入信号(即第一电平转换模块21的输出信号)的功率地转变成以高压地SW为参考的(电平)信号，实现了将输入信号从低电压域转换到高电压域。
第二电平转换电路31的输出信号，与欠压锁定电路UVLO1的输出信号共同提供至或非门U44，或非门U44的输出信号即为图4可编程驱动电流实现电路中的输入信号INP，可编程修调比特实现电路Q1输出高端驱动采样信号，高端驱动采样信号提供至死区时间产生电路和高端驱动晶体管T1(例如：MOS或IGBT)的栅极，高端驱动晶体管T1的源极连接高压地SW，高压地SW也连接至U44、可编程修调比特实现电路Q1。欠压锁定电路UVLO 1不仅提供控制高电压域主支路信号的欠压保护，还提供至可编程修调比特实现电路Q1中的D触发器(U1、U23)的RN输入端，当电源VBST发生欠压时，D触发器进行复位，以及主支路的信号无法导通T1，由此防止欠压。
第二电平转换电路32、欠压锁定电路UVLO 2、或非门U47、可编程修调比特实现电路Q2的电源端均连接至低压电源VP，第二电平转换电路32的地端连接功率地GND。或非门U44、可编程修调比特实现电路Q1的地端均连接至高压地SW，T1漏极连接高压侧电源VM。
可编程修调比特实现电路Q2与可编程修调比特实现电路Q1的结构可相同，也可不同，只要能实现低电压域中具有电流可编程功能即可。
可编程修调比特实现电路Q2与可编程修调比特实现电路Q1的结构相同时，第二电平转换电路32的输出信号，与欠压锁定电路UVLO2的输出信号共同提供至或非门U47，或非门U47的输出信号为可编程修调比特实现电路Q2中可编程驱动电流实现电路中的输入信号INP，可编程修调比特实现电路Q2输出低端驱动采样信号，低端驱动采样信号提供至死区时间产生电路和低端驱动晶体管T2(例如：MOS或IGBT)的栅极，低端驱动晶体管T2的源极连接功率地GND，功率地GND也连接至U47、可编程修调比特实现电路Q2。欠压锁定电路UVLO 2不仅提供控制低电压域主支路信号的欠压保护，还提供至可编程修调比特实现电路Q2中D触发器的RN输入端，当电源VP发生欠压时，D触发器进行复位，以及主支路的信号无法导通T2，由此防止欠压。
本实施例采用自举电路供电，高端电源VBST为高压电路供电是通过自举的方法来实现的，自举电路由自举二极管D1和自举电容CBS构成。自举二极管D1连接在电源VP和自举电容CBS之间，自举电容CBS连接在自举二极管D1和高端地SW之间。其工作原理的例子如下：
假设电源VP的电压为15V，晶体管T2导通、T1关断，电源VP通过自举二极管D1对自举电容CBS充电，X点的电压为14.3V，Y点的电压为14.3V，然后晶体管T1导通、T2关断，在电源VM处施加100V电压，Y点的电压变为100V+14.3V，实现自举供电。
在某些具体应用中为满足如系统电磁兼容等指标要求，需要调整驱动电流源与驱动电流沉的大小。以往的高压驱动芯片，只能通过芯片外部串联在驱动管栅极的电阻来调整驱动电流的大小。在系统调试过程中，不仅增加了调试人员的工作复杂度和工作时间，还增加了调试成本。本发明可以通过软件编程的方式方便灵活的调整高压驱动中电流沉(即图4中MN1、MN2、MN3、MN4)和电流源(即图4中MP1、MP2、MP3、MP4)的大小，来满足系统电磁兼容等系统指标，从而有效减少系统调试的复杂度和系统调试成本。
图2、3、4提供了本发明的第二个实施例，其示出了驱动电路的可编程修调比特实现电路的工作原理。以具有四档可编程电流选择为例，本实施例以高压驱动电路为例，将在高电压域的电流可编程实现方式描述如下。
图2为可编程修调比特实现电路的部分示意图，其中只涵括了一个锁存电路。其包括脉冲产生电路，被配置为根据初始电平信号产生脉冲时钟信号，以提供至锁存电路；锁存电路，被配置为采用脉冲时钟信号将可编程电流输入信号的比特位进行锁存；电流镜电路，被配置为提供脉冲产生电路和锁存电路的驱动电流；以及可编程驱动电流实现电路，被配置为根据锁存的比特位调节电流。
脉冲产生电路包括：第一上升沿信号延迟模块，被配置为根据初始电平信号生成第一上升沿信号延迟信号；以及上升沿信号脉冲生成模块，被配置为根据第一上升沿信号延迟信号的上升沿信号产生固定时间的脉冲信号；其中脉冲信号提供至电流镜电路的支路上的控制端，以产生脉冲时钟信号。
锁存电路的数量至少为一个，每个锁存电路包括：D触发器，其第一输入端输入可编程电流输入信号的第N个比特位，其第二输入端输入脉冲时钟信号，其输出端输出一个可编程电流锁存输出信号；可编程电流输入信号的第N个比特位和第一上升沿信号延迟信号通过与门后提供至电流镜电路的第N个支路上的控制端，其输出信号，再经过一个上升沿信号延迟模块后提供至D触发器的第一输入端；脉冲时钟信号经过一个上升沿信号延迟模块后提供至D触发器的第二输入端。本实施例以2个比特位为例，每个比特位分别对应一个锁存电路(分别对应图2和图3中的锁存电路)。
电流镜电路包括提供电源域下的偏置电流的电流源和多个支路，其中：电流源和每个支路均包括电流镜晶体管，每个支路还均包括高压器件作为控制端，以及电阻和齐纳二极管并联组成的电路。在另一个实施例中，电阻和齐纳二极管并联组成的电路可仅由电阻实现。其中，LS_GATE为初始电平信号，其可以外接信号，也可以是Q1的输出信号，即低端驱动采样信号，B0和B1为高电压域可编程电流大小输入信号的两个比特位(可编程电流输入信号的比特位，其为低压)，L_UVLO_HS(UVLO 1输出)为低电平时，高电压域处于欠压保护状态，B0_HS和B1_HS信号为高电压域可编程电流大小输出信号，即锁存信号。
TD0、TD1、TD2、TD3为上升沿信号延迟模块，TPD1为上升沿信号脉冲生成模块，其输入的上升沿信号产生固定时间的脉冲信号，IB1为VDD电源域(低电压域)下的偏置电流，NM0、NM1、NM2、NM3(四者的栅极连接，四者的源极接GND)分别为电源域下的偏置电流、第一支路、第二支路和第三支路的电流镜晶体管，NMH1、NMH2、NMH3分别为第一支路、第二支路和第三支路的高压器件(控制端)，U1、U23分别为具有低复位功能的第一D触发器和第二D触发器，DZ1、DZ2、DZ3分别为第一支路、第二支路和第三支路的齐纳二极管。
脉冲产生电路包括：第一上升沿信号延迟模块TD0，被配置为根据初始电平信号生成第一上升沿信号延迟信号；以及上升沿信号脉冲生成模块TPD1，被配置为根据第一上升沿信号延迟信号的上升沿信号产生固定时间的脉冲信号；其中脉冲信号提供至电流镜电路的第二支路上的控制端NMH2，以产生脉冲时钟信号CLK_HS。
具体的，在所述的可编程修调比特实现电路中，如图2所示，第一个锁存电路包括：第一D触发器U1，其第一输入端D输入可编程电流输入信号的第一比特位B0，其第二输入端CK输入脉冲时钟信号CLK_HS，其输出端输出第一可编程电流锁存输出信号B0_HS；TD0为第一上升沿信号延迟模块，其根据初始电平信号LS_GATE生成第一上升沿信号延迟信号，TD1为第二上升沿信号延迟模块，可编程电流输入信号的第一个比特位B0和第一上升沿信号延迟信号通过与非门U7和非门U8后提供至电流镜电路的第一支路上的控制端(NMH1的栅极)，以产生可编程电流输入信号的比特位D0_HS，再经过第二上升沿信号延迟模块TD1后提供至第一D触发器U1的第一输入端D；脉冲时钟信号CLK_HS经过第三上升沿信号延迟模块TD2后提供至D触发器的第二输入端CK。
如图3所示，第二个锁存电路包括：第二D触发器U23，其第一输入端D输入可编程电流输入信号的第二比特位B1，其第二输入端CK输入脉冲时钟信号CLK_HS，其输出端输出第二可编程电流锁存输出信号B1_HS。可编程电流输入信号的第二比特位B1和第一上升沿信号延迟信号通过与非门U17和非门U18后提供至电流镜电路的第三支路上的控制端(NMH3的栅极)，以产生可编程电流输入信号的比特位D1_HS，再经过第四上升沿信号延迟模块TD3后提供至第二D触发器U23的第一输入端D；脉冲时钟信号CLK_HS经过第五上升沿信号延迟模块TD4后提供至第二D触发器的第二输入端CK。
UVLO 1的输出信号L_UVLO_HS提供至U1、U23的RN输入端，电源域下的偏置电流支路(包括提供电源域下的偏置电流的电流源)和每个支路均包括电流镜晶体管，每个支路还均包括高压器件作为控制端，以及电阻和齐纳二极管并联组成的电路。具体的，电流镜电路包括电源域下的偏置电流IB1(一端连接VDD，另一端连接NM0的漏极和栅极)、第一支路、第二支路和第三支路，其中：第二支路中，NM2的漏极连接NMH2的源极，NMH2的漏极连接CLK_HS、以及DZ2和R2的并联电路，NMH2的栅极连接TPD1；第一支路中，NM1的漏极连接NMH1的源极，NMH1的漏极连接D0_HS、以及DZ1和R1的并联电路，NMH1的栅极连接U7；第三支路中，NM3的漏极连接NMH3的源极，NMH3的漏极连接D1_HS、以及DZ3和R3的并联电路，NMH3的栅极连接U17。
图2～3电路工作原理描述如下：当LS_GATE信号由低电平变为高电平时，T2导通，经过TD0延迟后，由TPD1产生一个固定时间的脉冲信号将NMH2导通，转换到上桥域CLK_HS信号，同时将B0、B1的逻辑信号转换到上桥域D0_HS、D1_HS，在CLKF_HS信号的上升沿通过U1、U23二个DFF分别将D0_HS和D1_HS信号锁存，输出上桥域的锁存信号B0_HS和B1_HS。从而实现由低电压域(VDD)B0和B1的两比特电流可编程输入信号转换为上桥域锁存二比特电流可编程信号。如上所述，该电路将用于可编程电流的二比特由低电压域转换到高电压域(VBST-SW域)，该实现电路仅需三个高压NMOS就可以实现二比特可编程逻辑信号由低电压域转换到高电压域电平转换，而现有技术每个比特都至少需要两个NMOS实现电平转换。该电路可在T2导通时编程上桥电流大小，可以实时改变可编程比特的逻辑输入，通过脉冲和锁存的方式实时改变可编程电流的大小，编程结束后T1导通，因信号锁存，VBST到GND之间没有电流，故上桥域无功耗，提高系统效率。综上所述，锁存电路的数量由挡位数量决定，挡位数量＝2N，N为锁存电路的数量，若需要4个挡位，则需要2个(4＝22)锁存电路，若需要8个挡位，则需要3个(8＝23)锁存电路，以此类推，每个比特位对应一个锁存电路；本实施例中的可编程修调比特实现电路的前端电路(脉冲+锁存+电流镜)仅需要N+1个MOS管，N为比特位的数量，而现有技术需要2N个MOS管。
图4为包括四个电流挡位电路的可编程驱动电流实现电路，在本实施例中，可编程驱动电流实现电路根据第一可编程电流锁存输出信号和第二可编程电流锁存输出信号，生成四比特解码输出信号，以控制电流源和电流沉的电流大小；可编程驱动电流实现电路包括：二比特到四比特解码电路，被配置为根据第一可编程电流锁存输出信号和第二可编程电流锁存输出信号，生成四比特解码输出信号；以及四个电流挡位电路，被配置为分别包括各挡的电流源驱动管和电流沉驱动管，根据四比特解码输出信号控制电流源驱动管和电流沉驱动管的通断。HDRV为Q1的输出(即高端驱动采样信号)，该信号连接到芯片外部功率管的栅极。VBST与SW之间为自举电路电源，外部连接自举电容CBS。MP1、MP2、MP3、MP4分别为四档电流源驱动管，它们分别对应各档不同的电流源，MN1、MN2、MN3、MN4分别为四档电流沉驱动管，它们分别对应各档不同的电流沉。U42与U43为二比特到四比特解码电路。其中B0HS和B1HS为二比特输入信号，T0HSP、T1HSP、T2HSP、T3HSP为四比特解码输出信号，用于控制电流源电流大小；T0HSN、T1HSN、T2HSN、T3HSN为四比特解码输出信号，用于控制电流沉电流大小。INP为U44输出，用于控制电流源和电流沉的导通或者关断。
图4中的可编程驱动电流实现电路，被配置为根据第一可编程电流锁存输出信号B0_HS和第二可编程电流锁存输出信号B1_HS，生成四比特解码输出信号T0HSP、T1HSP、T2HSP、T3HSP，以控制电流源的电流大小，以及生成四比特解码输出信号T0HSN、T1HSN、T2HSN、T3HSN，以控制电流沉的电流大小。可编程驱动电流实现电路包括：二比特到四比特解码电路U42，被配置为根据第一可编程电流锁存输出信号B0_HS和第二可编程电流锁存输出信号B1_HS，生成四比特解码输出信号T0HSN、T1HSN、T2HSN、T3HSN；二比特到四比特解码电路U43，被配置为根据第一可编程电流锁存输出信号B0_HS和第二可编程电流锁存输出信号B1_HS，生成四比特解码输出信号T0HSP、T1HSP、T2HSP、T3HSP；以及四个电流挡位电路，被配置为分别包括各挡的电流源驱动管和电流沉驱动管，根据四比特解码输出信号控制电流源驱动管和电流沉驱动管的通断。
在一个电流挡位电路中，INP经过一个非门，和T0HSP的反向信号共同输入一个或非门和一个非门后提供至PMOS的栅极，与T0HSN共同输入一个与非门和一个非门后提供至NMOS的栅极，PMOS源极连接VBST，漏极连接HDRV，NMOS源极连接SW，漏极连接HDRV(即为Q1的输出)。
下桥驱动电流可编程可以由类似上桥可编程电路实现。本发明可以实时调整高压驱动电流源和电流沉的大小，达到系统特性指标。能够满足在线可编程电流驱动的功能，从而有效减少系统调试的复杂度和系统调试成本。
综上，上述实施例对驱动电路的不同构型进行了详细说明，当然，本发明包括但不局限于上述实施中所列举的构型，任何在上述实施例提供的构型基础上进行变换的内容，均属于本发明所保护的范围。本领域技术人员可以根据上述实施例的内容举一反三。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (7)

1.一种可编程修调比特实现电路，其特征在于，包括：
脉冲产生电路，被配置为产生脉冲时钟信号，以提供至锁存电路；
锁存电路，被配置为采用脉冲时钟信号将可编程电流输入信号的比特位进行锁存；
电流镜电路，被配置为提供脉冲产生电路和锁存电路的驱动电流；以及
可编程驱动电流实现电路，被配置为根据锁存的比特位调节电流；
其中脉冲产生电路包括：
第一上升沿信号延迟模块，被配置为根据初始电平信号生成第一上升沿信号延迟信号；以及
上升沿信号脉冲生成模块，被配置为根据第一上升沿信号延迟信号的上升沿信号产生固定时间的脉冲信号；
其中脉冲信号提供至电流镜电路支路上的控制端，以产生脉冲时钟信号，
其中锁存电路的数量至少为一个，每个锁存电路包括：
D触发器，其第一输入端输入可编程电流输入信号的第N个比特位，其第二输入端输入脉冲时钟信号，其输出端输出一个可编程电流锁存输出信号，
其中在锁存电路中：
可编程电流输入信号的第N个比特位和第一上升沿信号延迟信号通过与门后提供至电流镜电路的第N个支路上的控制端，以产生可编程电流输入信号的比特位，再经过一个上升沿信号延迟模块后提供至D触发器的第一输入端；
脉冲时钟信号经过一个上升沿信号延迟模块后提供至D触发器的第二输入端。
2.如权利要求1所述的可编程修调比特实现电路，其特征在于，电流镜电路包括提供电源域下的偏置电流的电流源和多个支路，其中：
电流源和每个支路均包括电流镜晶体管，每个支路还均包括高压器件作为控制端，以及电阻和齐纳二极管并联组成的电路。
3.如权利要求1所述的可编程修调比特实现电路，其特征在于，
所述可编程驱动电流实现电路，被配置为根据多个可编程电流锁存输出信号，生成多比特解码输出信号，以控制电流源和电流沉的电流大小。
4.如权利要求1所述的可编程修调比特实现电路，其特征在于，可编程驱动电流实现电路包括：
多比特解码电路，被配置为根据多个可编程电流锁存输出信号，生成多比特解码输出信号；以及
多个电流挡位电路，分别包括各挡的电流源驱动管和电流沉驱动管，被配置为根据多比特解码输出信号控制电流源驱动管和电流沉驱动管的通断。
5.一种包括如权利要求1所述的可编程修调比特实现电路的驱动电路，其特征在于，还包括：
死区时间产生电路，被配置为根据获取可编程修调比特实现电路输出的高端驱动采样信号和低端驱动采样信号，产生高端死区信号和低端死区信号；
其中高端死区信号和低端死区信号之间具有死区时间，以避免高端驱动电路的功率器件和低端驱动电路的功率器件在工作时发生同时导通。
6.如权利要求5所述的驱动电路，其特征在于，还包括：
第一电平转换电路，被配置为进行VSS电平与VCOM电平的转换，将输入信号的信号地转变为功率地，以避免芯片中噪声引起的干扰；以及
第二电平转换电路，被配置为将输入信号转变成以高压地为参考的浮动脉冲信号。
7.如权利要求5所述的驱动电路，其特征在于，还包括：
自举电路，被配置为包括自举二极管和自举电容；自举二极管连接在低端电源和自举电容之间，自举电容连接在自举二极管和高压地之间；
其中当低端驱动晶体管导通、高端驱动晶体管关断时，高压地被拉低，低端电源通过自举二极管进行充电。
CN202210762006.7A 2022-06-30 2022-06-30 可编程修调比特实现电路及驱动电路 Active CN115016593B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210762006.7A CN115016593B (zh) 2022-06-30 2022-06-30 可编程修调比特实现电路及驱动电路
EP23182396.4A EP4300827A1 (en) 2022-06-30 2023-06-29 Programmable trimming bit implementation circuit and driving circuit
US18/215,838 US20240007089A1 (en) 2022-06-30 2023-06-29 Programmable trimming bit implementation circuit and driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210762006.7A CN115016593B (zh) 2022-06-30 2022-06-30 可编程修调比特实现电路及驱动电路

Publications (2)

Publication Number Publication Date
CN115016593A CN115016593A (zh) 2022-09-06
CN115016593B true CN115016593B (zh) 2023-10-20

Family

ID=83079491

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210762006.7A Active CN115016593B (zh) 2022-06-30 2022-06-30 可编程修调比特实现电路及驱动电路

Country Status (3)

Country Link
US (1) US20240007089A1 (zh)
EP (1) EP4300827A1 (zh)
CN (1) CN115016593B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1625054A (zh) * 2003-12-04 2005-06-08 国际商业机器公司 双边可编程延迟单元和提供这种单元的编程的方法
US7012378B1 (en) * 2004-02-06 2006-03-14 Next Sierra Programmable current source and methods of use
CN2914164Y (zh) * 2005-11-03 2007-06-20 西安华迅微电子有限公司 一种可降低功耗的可编程模拟集成电路芯片
CN101118449A (zh) * 2006-07-31 2008-02-06 阿纳洛格装置公司 低噪声可编程电流源
CN202889324U (zh) * 2012-11-14 2013-04-17 上海登芯微电子科技有限公司 一种具有边沿锁存的单脉冲高压驱动电路
CN108572314A (zh) * 2018-05-29 2018-09-25 华大半导体有限公司 一种电流自修调芯片及其方法
CN109062307A (zh) * 2018-09-18 2018-12-21 杭州洪芯微电子科技有限公司 多比特数字控制的精确电流源电路
CN114564068A (zh) * 2022-03-02 2022-05-31 重庆吉芯科技有限公司 应用于高速adc输入缓冲器的自适应电流产生电路及方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6791394B2 (en) * 2002-10-10 2004-09-14 Lattice Semiconductor Corporation Power supply control circuits
US20070223154A1 (en) * 2006-03-21 2007-09-27 Christian Locatelli High side reset logic for gate driver
US8305070B2 (en) * 2009-11-23 2012-11-06 Intersil Americas Inc. Programmable power supply controller and methodology for automatic phase adjustment of a PWM output signal
US10348303B2 (en) * 2016-08-26 2019-07-09 Semiconductor Components Industries, Llc Differential level shift circuit
US10348293B2 (en) * 2017-06-19 2019-07-09 Psemi Corporation Timing controller for dead-time control
TWI637595B (zh) * 2017-11-17 2018-10-01 新唐科技股份有限公司 半橋電路驅動晶片及其驅動方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1625054A (zh) * 2003-12-04 2005-06-08 国际商业机器公司 双边可编程延迟单元和提供这种单元的编程的方法
US7012378B1 (en) * 2004-02-06 2006-03-14 Next Sierra Programmable current source and methods of use
CN2914164Y (zh) * 2005-11-03 2007-06-20 西安华迅微电子有限公司 一种可降低功耗的可编程模拟集成电路芯片
CN101118449A (zh) * 2006-07-31 2008-02-06 阿纳洛格装置公司 低噪声可编程电流源
CN202889324U (zh) * 2012-11-14 2013-04-17 上海登芯微电子科技有限公司 一种具有边沿锁存的单脉冲高压驱动电路
CN108572314A (zh) * 2018-05-29 2018-09-25 华大半导体有限公司 一种电流自修调芯片及其方法
CN109062307A (zh) * 2018-09-18 2018-12-21 杭州洪芯微电子科技有限公司 多比特数字控制的精确电流源电路
CN114564068A (zh) * 2022-03-02 2022-05-31 重庆吉芯科技有限公司 应用于高速adc输入缓冲器的自适应电流产生电路及方法

Also Published As

Publication number Publication date
US20240007089A1 (en) 2024-01-04
EP4300827A1 (en) 2024-01-03
CN115016593A (zh) 2022-09-06

Similar Documents

Publication Publication Date Title
US5559464A (en) Signal voltage level conversion circuit and output buffer circuit
JP4870391B2 (ja) レベルシフタ及びレベルシフティング方法
JP2993462B2 (ja) 出力バッファ回路
Tan et al. Low power CMOS level shifters by bootstrapping technique
US7068091B1 (en) Voltage translator circuit formed using low voltage transistors
US7046067B2 (en) Thin-oxide devices for high voltage I/O drivers
JP6643157B2 (ja) 半導体装置
US20110025380A1 (en) Output driver operable over wide range of voltages
KR19990030115A (ko) 3상태 논리 게이트 회로를 갖는 반도체 집적회로
CN103856205A (zh) 电平转换电路、用于驱动高压器件的驱动电路以及相应的方法
CN102487240B (zh) 电压转换速率控制电路和输出电路
JPH11273384A (ja) 半導体装置
US7358790B2 (en) High performance level shift circuit with low input voltage
CN115016593B (zh) 可编程修调比特实现电路及驱动电路
TWI739695B (zh) 轉壓器
JP3719671B2 (ja) レベルシフタ回路
US20030117207A1 (en) Level shifter having plurality of outputs
CN116796679A (zh) 一种多电压域cmos io设计
KR100349344B1 (ko) 멀티 레벨 본딩 옵션 회로
TWI388977B (zh) 微處理器、積體電路以及選擇性基底偏壓方法
JP2003188706A (ja) 入出力バッファ回路
JP2006295252A (ja) レベルシフト回路及びレベルシフト装置
US20030222701A1 (en) Level shifter having plurality of outputs
KR20000074505A (ko) 로직 인터페이스 회로 및 이를 이용한 반도체 메모리 장치
JP2007235815A (ja) レベル変換回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant