CN115000067A - 半导体结构的制造方法和半导体结构 - Google Patents
半导体结构的制造方法和半导体结构 Download PDFInfo
- Publication number
- CN115000067A CN115000067A CN202110226832.5A CN202110226832A CN115000067A CN 115000067 A CN115000067 A CN 115000067A CN 202110226832 A CN202110226832 A CN 202110226832A CN 115000067 A CN115000067 A CN 115000067A
- Authority
- CN
- China
- Prior art keywords
- layer
- initial
- initial contact
- contact
- contact layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 title claims description 70
- 239000010410 layer Substances 0.000 claims abstract description 399
- 239000000463 material Substances 0.000 claims abstract description 71
- 239000011241 protective layer Substances 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000000059 patterning Methods 0.000 claims abstract description 20
- 238000011049 filling Methods 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 43
- 238000002955 isolation Methods 0.000 claims description 34
- 238000001312 dry etching Methods 0.000 claims description 17
- 239000007789 gas Substances 0.000 claims description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 229910002091 carbon monoxide Inorganic materials 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 2
- 230000002829 reductive effect Effects 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000004380 ashing Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000036961 partial effect Effects 0.000 description 3
- 239000012495 reaction gas Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- -1 bit lines Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明实施例提供一种半导体结构的制造方法和半导体结构，制造方法包括：提供基底，基底上具有在第一方向上延伸的位线以及位于相邻位线之间的沟槽；形成填充沟槽的初始接触层以及初始保护层，初始接触层与基底接触，初始保护层位于初始接触层上；对初始接触层以及初始保护层进行图形化处理，以形成相互分立的接触层和相互分立的保护层；在相邻接触层之间形成介质层，介质层还位于相邻保护层之间，且介质层的材料与保护层的材料不同。本发明实施例能够提高半导体结构的性能。
Description
技术领域
本发明实施例涉及半导体领域，特别涉及一种半导体结构的制造方法和半导体结构。
背景技术
半导体结构中的动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)是一种广泛应用于计算机系统的半导体存储器。DRAM的主要作用原理是利用电容内存储电荷的多寡来代表一个二进制比特(bit)是1还是0。
然而，为提高半导体集成电路的集成度，DRAM的特征尺寸越来越小；从而使得DRAM的制作工艺难度越来越大，其性能也有待进一步提升。
发明内容
本发明实施例解决的技术问题为提供一种半导体结构的制造方法和半导体结构，以降低DRAM的制作工艺难度，并提高半导体结构的性能。
为解决上述问题，本发明实施例提供一种半导体结构的制造方法，包括：提供基底，所述基底上具有在第一方向上延伸的位线以及位于相邻所述位线之间的沟槽；形成填充所述沟槽的初始接触层以及初始保护层，所述初始接触层与所述基底接触，所述初始保护层位于所述初始接触层上；对所述初始接触层以及所述初始保护层进行图形化处理，以形成相互分立的接触层和相互分立的保护层；在相邻所述接触层之间形成介质层，所述介质层还位于相邻所述保护层之间，且所述介质层的材料与所述保护层的材料不同。
另外，形成所述初始接触层以及所述初始保护层的步骤包括：形成填充满所述沟槽的初始接触材料层；回刻所述初始接触材料层，以使剩余的所述初始接触材料层的顶面低于所述位线的顶面，剩余的所述初始接触材料层作为所述初始接触层；在所述初始接触层上形成所述初始保护层，且所述初始保护层顶面不低于所述位线的顶面。
另外，采用低压化学气相沉积法形成所述初始接触材料层，且所述低压化学气相沉积法的工艺参数包括：温度为380℃～500℃，气压为1Torr～3Torr。
另外，形成所述初始保护层的方法包括：旋转涂敷工艺。
另外，所述初始接触层的高度与所述位线的高度的比值为1：3～2：3。
另外，所述位线包括层叠设置的导电层以及绝缘盖层；所述图形化处理包括：刻蚀所述初始接触层、所述初始保护层和部分所述绝缘盖层，形成横跨所述初始保护层和所述绝缘盖层的隔离槽；所述隔离槽还贯穿所述初始接触层；位于剩余所述绝缘盖层内的所述隔离槽的底部高于所述导电层的顶部；所述隔离槽在第二方向上延伸，所述第二方向与所述第一方向不同；剩余的所述初始接触层作为所述接触层，剩余的所述初始保护层作为所述保护层；所述图形化处理后，还包括步骤：形成所述介质层以填充所述隔离槽。
另外，所述图形化处理对所述初始接触层和所述绝缘盖层的刻蚀选择比为3:1～50:1。
另外，所述初始接触层的材料包括多晶硅，所述绝缘盖层的材料包括氮化硅。
另外，采用干法刻蚀工艺进行所述图形化处理，且所述干法刻蚀的工艺参数包括：温度为20℃～80℃，压力为5mTorr～50mTorr，射频功率为400W～1500W。
另外，采用干法刻蚀工艺进行所述图形化处理，且所述干法刻蚀采用的刻蚀气体包括：C4F6、C4F8、Cl2、HBr、Ar、He、CO、O2、N2中一种或多种气体的组合。
另外，形成所述介质层后，还包括步骤：去除所述保护层。
另外，去除所述保护层的刻蚀工艺对所述保护层的材料与所述介质层的材料的刻蚀选择比为1：10～1：100。
另外，所述保护层的材料包括氧化硅；所述介质层的材料包括氮化硅。
另外，去除所述保护层后，还包括步骤：在所述接触层上形成连接层，且所述介质层还位于相邻所述连接层之间。
本发明实施例还提供一种半导体结构，包括：基底，所述基底上具有在第一方向上延伸的位线；位于相邻所述位线之间的相互分立的接触层，且所述接触层与所述基底接触，所述接触层的顶面低于所述位线的顶面；位于相邻所述接触层之间的介质层，所述介质层还与所述基底接触。
另外，所述位线包括层叠设置的导电层和绝缘盖层；所述介质层还位于所述绝缘盖层内，且所述绝缘盖层露出所述介质层的顶面；所述介质层在第二方向上延伸，所述第二方向与所述第一方向不同的延伸方向与所述位线的延伸方向不同。
另外，还包括：位于所述接触层上的连接层，且所述介质层还位于相邻所述连接层之间。
与现有技术相比，本发明实施例提供的技术方案具有以下优点：
本发明实施例先形成填充沟槽的初始接触层以及位于初始接触层上的初始保护层；由于初始保护层需在沟槽中占据一定高度，相比于初始接触层独自占据整个沟槽，初始保护层和初始接触层的叠层结构能够减小初始接触层的高度；在对初始接触层进行图形化处理的过程中，初始接触层较小的高度可以降低工艺难度；另外，较小的高度也可以缩短图形化处理的时间，从而降低对初始接触层侧壁的侵蚀程度，以避免形成凹陷的侧壁形貌，从而提高最终形成的接触层的电性能。
另外，初始接触层的高度与位线的高度的比值为1：3～2：3。初始接触层的高度在上述范围内，其电阻较小，同时能够进一步降低后续初始接触层的图形化处理的难度。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制。
图1-图10为本发明实施例提供的半导体结构的制造方法中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，DRAM的制作工艺难度较大，其性能也有待进一步提升。DRAM通常包括基底、位线、电容以及接触层等结构，接触层用于实现基底与电容的电连接。经分析发现，现目前的接触层的制造工艺较为复杂，从而提高了DRAM的制作工艺难度；且接触层的电性能也较差，从而降低了DRAM的性能。进一步分析发现，在接触层的形成过程中，其侧壁容易产生凹陷的形貌，而凹陷的侧壁形貌会减小接触层的体积，进而提高接触层的电阻，从而降低接触层的电性能。
形成接触层的方法通常为：形成填充满相邻位线之间的沟槽的初始接触材料层；对初始接触材料层进行图形化处理，以形成相互分立的接触层，即采用刻蚀的工艺去除部分初始接触材料层，剩余的初始接触材料层作为接触层。然而，随着DRAM特征尺寸的不断缩小，初始接触材料层的高度与宽度的比值越来越大；较大的高宽比会提高初始接触材料层的刻蚀难度；另外，初始接触材料层较大的高度还会增加刻蚀时间，从而增大刻蚀气体对初始接触材料层侧壁的刻蚀程度，使得最终形成的接触层具有凹陷的侧壁形貌。
为解决上述问题，本发明实施例提供一种半导体结构的制造方法，先形成填充沟槽的初始接触层以及位于初始接触层上的初始保护层；由于初始保护层在沟槽中占据一定高度，相比于初始接触层独自占据整个沟槽，初始保护层和初始接触层的叠层结构会减小初始接触层的高度；在对初始接触层进行图形化处理的过程中，初始接触层较小的高度可以降低工艺难度；另外，较小的高度也可以缩短图形化处理的时间，从而降低对初始接触层侧壁的侵蚀程度，以避免形成凹陷的侧壁形貌，从而提高最终形成的接触层的电性能。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
本发明一实施例提供一种半导体结构的制造方法，图1-图10为本发明一实施例提供的半导体结构的制造方法中各步骤对应的结构示意图，以下将结合附图进行具体说明。
参考图1，提供基底100，基底100上具有在第一方向X上延伸的位线103以及位于相邻位线103之间的沟槽107。
本实施例中，位线103与沟槽107均沿第一方向X延伸。
基底100包括多个相互分立的有源区101，每一有源区101内具有源极和漏极。后续形成的电容需要与源极/漏极实现电连接。有源区101的材料可以为单晶硅，单晶硅中具有硼或磷等掺杂离子。
基底100还包括用于隔离相邻有源区101的隔离结构102。隔离结构102的材料为绝缘材料，比如可以为二氧化硅、碳化硅或氮化硅。
位线103包括：层叠设置的导电层104和绝缘盖层105，以及覆盖导电层104和绝缘盖层105侧壁的隔离层106。
具体地，导电层104可以包括层叠设置的位线接触层、阻挡层和金属层。位线接触层用于将金属层和基底100的有源区101电连接，其材料可以为多晶硅。阻挡层用于阻挡金属层与位线接触层的互扩散，还用于增大金属层与位线接触层的黏附性，其材料可以为氮化钛或氮化钽。金属层的材料可以为钨或钼。
绝缘盖层105用于防止导电层的氧化，其材料为绝缘材料。本实施例中，绝缘盖层105的材料为氮化硅，氮化硅具有较大的硬度和致密度，能够提高隔离的效果。
本实施例中，隔离层106还位于绝缘盖层105的顶面和基底100的表面。在其他实施例中，隔离层可以只覆盖导电层的侧壁。隔离层106可以防止导电层104与后续形成的接触层发生电连接。隔离层106的材料可以为氮化硅或氮氧化硅。
后续将在沟槽107内形成接触层，由于接触层用于实现源极/漏极与后续形成的电容的电连接，因此，每一沟槽107露出第一方向X上的所有的源极/漏极,以使后续形成的接触层能够与源极/漏极相接触。
参考图2-图4，形成填充沟槽107(参考图1)的初始接触层108b以及初始保护层109b，初始接触层108b与基底100接触，初始保护层109b位于初始接触层108b上。
具体地，初始接触层108b的材料为导电材料，本实施例中，初始接触层108b的材料为多晶硅。多晶硅材料的初始接触层108b与硅材料的有源区101的界面缺陷较少。在其他实施例中，初始接触层的材料也可以为多晶锗。
初始保护层109b位于初始接触层108b远离基底100的表面。可以理解的是，在沟槽107深度不变的情况下，由于初始保护层109b在沟槽107深度的方向上占据一定的空间，相应的，相比于初始接触层108b单独填充满沟槽107，初始保护层109b与初始接触层108b的叠层结构会减小初始接触层108b在沟槽107深度的方向上所占据的空间，即初始接触层108b的高度减小。如此，可以降低后续初始接触层108b的图形化处理的难度；还可以减少初始接触层108b的刻蚀时间，从而减小对初始接触层108b侧壁的刻蚀程度，以保证最终形成的接触层具有较为竖直的侧壁形貌，进而提高接触层的电性能。
初始保护层109b和初始接触层108b具有较好的界面接触状态。具体地，界面的空洞、凸起或凹陷等缺陷较少。可以理解的是，在图形化处理的过程中，当刻蚀到二者交界处时，由于界面的缺陷较少，刻蚀气体很难进入空洞、凸起或凹陷等缺陷处，因此，刻蚀气体很难扩大缺陷的体积，也不会导致界面以及界面所对应的侧壁形成凹凸不平的形貌。即初始保护层109b与初始接触层108b的良好的界面接触状态，可以提高刻蚀的均匀性，进而能够提高图形的精度，还能够进一步提高界面对应的侧壁的平整度。
氧化硅和多晶硅具有较好的亲和性，二者具有较好的界面接触状态。本实施例中，初始保护层109b的材料可以为氧化硅。在其他实施例中，初始保护层的材料还可以为氮氧化硅。
进一步地，形成初始接触层108b以及初始保护层109b的步骤包括：
参考图2，形成填充满沟槽107(参考图1)的初始接触材料层108a。
本实施例中，采用低压化学气相沉积法形成初始接触材料层108a。
低压化学气相沉积的反应气体可以为H3SiN(C3H7)2、Si2H6或者SiH[N(CH3)2]3。
低压化学气相沉积的温度为380℃～500℃，比如可以为400℃、450℃和480℃。温度在上述范围内，能够提高反应气体的活性，从而加快反应速率，进而提高初始接触材料层108a的形成速率。
低压化学气相沉积的压强为1Torr～3Torr，比如可以为1.5Torr或2Torr。压强在上述范围内，能够增大气体扩散系数，从而使气态反应物和副产物的质量传输速率加快，进而提高初始接触材料层108a的形成速率。
在其他实施例中，也可以采用常压化学气相沉积法形成初始接触材料层。
本实施例中，在形成初始接触材料层108a之前，去除基底100表面的隔离层106，并去除部分隔离结构102，以增大有源区101露出的表面的面积，如此可以增大形成的初始接触层108b与有源区101的接触面积，从而降低接触电阻。
本实施例中，在形成初始接触材料层108a后，还对初始接触材料层108a的顶面进行化学机械研磨，以提高初始接触材料层108a顶面的平坦度。
参考图3，回刻初始接触材料层108a(参考图2)，以使剩余的初始接触材料层108a的顶面低于位线103的顶面，剩余的初始接触材料层108a作为初始接触层108b。
在垂直于沟槽107底部的方向上，初始接触层108b的高度与位线103的高度的比值为1：3～2：3。可以理解的是，若初始接触层108b的高度过大，相应的，会提高后续图形化初始接触层108b的难度。若初始接触层108b的高度过小，则会提高初始接触层108b的电阻，从而降低半导体结构的运行速率。初始接触层108b的高度在上述范围内，可以具有较小的电阻，同时能够降低后续图形化处理的难度。
本实施例中，初始接触层108b的顶面与导电层104的顶面齐平。
参考图4，在初始接触层108b上形成初始保护层109b，且初始保护层109b顶面不低于位线103的顶面。
本实施例中，初始保护层109b的顶面与位线103的顶面齐平。在其他实施例，初始保护层的顶面还可以高于位线的顶面。
本实施例中，形成初始保护层109b的方法为旋转涂敷工艺。旋转涂敷工艺可以提高初始保护层109b的均匀性，还可以减少初始保护层109b中形成的缝隙。另外，旋转涂敷工艺的生产效率高，成本低。在其他实施例中，也可以使用化学气相沉积法形成初始保护层。
本实施例中，在形成初始保护层109b后，还对初始保护层109b的顶面进行化学机械研磨，以提高初始保护层109b顶面的平坦度。
参考图5-图6，图6为图5沿着A-A1方向的剖面图，对初始接触层108b(参考图4)以及初始保护层109b(参考图4)进行图形化处理，以形成相互分立的接触层108和相互分立的保护层109。
具体地，刻蚀初始接触层108b、初始保护层109b和部分绝缘盖层105，形成横跨初始保护层109b和绝缘盖层105的隔离槽110；隔离槽110还贯穿初始接触层108b；位于剩余绝缘盖层105内的隔离槽110的底部高于导电层104的顶部。
本实施例中，还刻蚀部分隔离层106。即对于位线103，只去除了部分厚度的绝缘盖层105和隔离层106，而保留整个导电层104以及部分厚度的绝缘盖层105和部分厚度的隔离层106。
隔离槽110在第二方向Y上延伸，第二方向Y与第一方向X不同。本实施例中，第二方向Y垂直于第一方向X。在其他实施例中，第二方向与第一方向的夹角可以小于90°，且大于或等于75°。
剩余的初始接触层108b作为接触层108，剩余的初始保护层109b作为保护层109。
以下将对隔离槽110、接触层108和保护层109的形成方法进行具体说明。
在初始保护层109b和位线103上形成沿第二方向Y延伸的掩膜层。以掩膜层为掩膜，刻蚀初始保护层109b。
掩膜层的材料为含碳材料，比如可以为类金刚石碳或非晶碳。上述材料具有较大的硬度，且与氧化硅的初始保护层109b具有较高的刻蚀选择比。因此，图形化处理的过程不会对掩膜层造成过度的消耗，也不会对掩膜层所覆盖的初始保护层109b造成过刻蚀。
由于部分绝缘盖层105和隔离层106未被掩膜覆盖，因此，在刻蚀初始保护层109b的过程中，也会刻蚀部分绝缘盖层105和隔离层106。为提高初始保护层109b与绝缘盖层105的选择刻蚀比，可以将射频功率设置在400W以上，将刻蚀温度设置为40℃～80℃。如此，可以保证剩余的绝缘盖层105具有较大的厚度以保护导电层104。
刻蚀气体可以为C4F6、C4F8、O2、Ar、CO、N2等气体。
本实施例中，将初始保护层109b(参考图4)贯穿时，即停止刻蚀。剩余的相互分立的初始保护层109b作为保护层109。
在初始保护层109b的刻蚀完成后，采用等离子体灰化工艺去除掩膜层，并以保护层109为掩膜对初始接触层108b(参考图4)进行图形化处理。
进一步地，等离子体灰化处理的反应气体可以为O2和N2的混合气体。等离子灰化处理的过程中会在初始接触层108b的表面产生氧化层，可以采用含氟气体去除氧化层，以防止氧化层影响后续初始接触层108b的图形化处理。
图形化处理对初始接触层108b和绝缘盖层105的刻蚀选择比为3:1～50:1。当初始接触层108b和绝缘盖层105的刻蚀选择比较大时，能够避免未将初始接触层108b贯穿的问题，以及避免将整个绝缘盖层105去除并暴露出导电层104的问题。
本实施例中，采用干法刻蚀工艺进行图形化处理。且干法刻蚀的温度为20℃～80℃，比如可以为40℃、60℃或70℃。干法刻蚀的温度会影响刻蚀气体与被刻蚀材料的反应速度。当干法刻蚀的温度在上述范围内时，能够获得较快的刻蚀速率。
干法刻蚀的压力为5mTorr～50mTorr，比如可以为10mTorr、30mTorr或40mTorr。此处的压力是指工艺腔室的压力，若腔室压力较小，则腔室内刻蚀气体的分子密度就越小，那么等离子体的物理刻蚀就越强，相比而言，其刻蚀选择比越小。因此，当干法刻蚀的压力在上述较大的范围内时，能够在一定程度上提高初始接触层108b和绝缘盖层105的刻蚀选择比。
干法刻蚀的射频功率为400W～1500W，比如可以为600W、800W或1000W。射频功率在上述范围内时，离子束具有较充足的能量，能够加快刻蚀速率。
本实施例中，干法刻蚀的刻蚀气体为C4F6。含氟气体对多晶硅的刻蚀具有较好的各向同性，能够使得最终形成的接触层108具有较为竖直的侧壁形貌，进而能够提高接触层108的电性能。在其他实施例中，干法刻蚀的气体还可以为CF4、CHF3、CH2F2、C5F8、C4F8、Cl2、HBr、Ar、He、CO、O2、N2中一种或多种气体的组合。
参考图7和图8，在相邻接触层108之间形成介质层111，介质层111还位于相邻保护层109之间。本实施例中介质层111还位于剩余的绝缘盖层105上。换句话说，介质层111填充隔离槽110(参考图5)。
介质层111的材料与保护层109的材料不同。可以理解的是，当介质层111的材料与保护层109的材料不同时，后续在去除保护层109的过程中可以减小对保护层109的损伤程度。本实施例中，保护层109的材料为氧化硅，介质层111的材料为氮化硅。由于氮化硅的硬度比氧化硅的硬度大，因此，氧化硅比氮化硅更易去除。在其他实施例中，保护层的材料可以为碳氧化硅，介质层的材料可以为氮氧化硅。
参考图9，形成介质层111后，去除保护层109(参考图7)。
进一步地，去除保护层109的刻蚀工艺对保护层109的材料与介质层111的材料的刻蚀选择比为1：10～1：100。当保护层109与介质层111的刻蚀选择比较大时，保护层109更易去除，而介质层111则较难去除，从而能够在去除保护层109过程降低对介质层111的损耗，使介质层111保持较好的隔离作用。
本实施例中，采用湿法刻蚀的方法去除保护层109。在其他实施例中，也可以采用干法刻蚀的方法。
参考图10，在接触层108上形成连接层112，且介质层111还位于相邻连接层112之间。即连接层112所占据的位置为原有保护层109(参考图7)的位置。
连接层112用于电连接接触层108与后续形成的电容。连接层112具有较低的电阻，从而可以提高半导体结构的运行速率。连接层112的材料可以为铜、钨或金等低电阻金属。本实施例中，形成连接层112的方法为物理气相沉积法。
综上所述，本实施例在初始接触层108b上形成初始保护层109b。由于沟槽110的高度不变，初始保护层109b在沟槽110中占据一定高度，相应的，相比于初始接触层108b独自占据整个沟槽110，初始保护层109b和初始接触层108b的叠层结构能够减小初始接触层108b在沟槽110中占据的高度，从而可以降低对初始接触层108b进行图形化处理的难度，避免形成凹陷的侧壁形貌，进而提高最终形成的接触层108的电性能。
本发明另一实施例提供一种半导体结构，图10为本实施例提供的半导体结构的示意图，参考图10，半导体结构包括：基底100，基底100上具有在第一方向X上延伸的位线103；位于相邻位线103之间的相互分立的接触层108，且接触层108与基底100接触，接触层108的顶面低于位线103的顶面；位于相邻接触层108之间的介质层111，介质层111还与基底100接触。
以下将结合附图进行具体说明。
基底100包括多个相互分立的有源区101，以及用于隔离相邻有源区101的隔离结构102。
位线103包括层叠设置的导电层104和绝缘盖层105，以及覆盖导电层104和绝缘盖层105侧壁的隔离层106。
有关基底100以及位线103的具体说明请参考前一实施例，在此不再赘述。
接触层108为相互分立的柱状结构，且位于相邻位线103之间。本实施例中，接触层108为电容接触层，用于电连接有源区101和电容(未图示)。本实施例中，接触层108的材料为多晶硅。在其他实施例中，接触层的材料可以为多晶锗。
接触层108的侧壁没有凹陷，而凹陷会提高接触层108的电阻。因此，接触层108较为竖直的侧壁形貌可以提高接触层108的电性能，进而提高半导体结构的运行速率。
连接层112位于接触层108的正上方，连接层112也为相互分立的柱状结构。连接层112为导电结构，其具有较低的电阻率，可以为铜、钨或金等金属。
介质层111位于相邻接触层108之间，以及相邻连接层112之间。介质层111用于隔离相邻接触层108以及相邻连接层112。本实施例中，介质层111还位于绝缘盖层105内，且绝缘盖层105露出介质层111的顶面。即介质层111横跨连接层112和绝缘盖层105，并且贯穿连接层112。
介质层111在第二方向Y上延伸，第二方向Y与第一方向X不同。本实施例中，第二方向Y与第一方向X垂直，在其他实施例中，第二方向与第一方向的夹角也可以小于90°，且大于或等于75°。
综上所述，本实施例中，接触层108具有较为竖直的侧壁形貌，如此可以提高接触层108的电性能，进而提高半导体结构的性能。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。
Claims (17)
1.一种半导体结构的制造方法，其特征在于，包括：
提供基底，所述基底上具有在第一方向上延伸的位线以及位于相邻所述位线之间的沟槽；
形成填充所述沟槽的初始接触层以及初始保护层，所述初始接触层与所述基底接触，所述初始保护层位于所述初始接触层上；
对所述初始接触层以及所述初始保护层进行图形化处理，以形成相互分立的接触层和相互分立的保护层；
在相邻所述接触层之间形成介质层，所述介质层还位于相邻所述保护层之间，且所述介质层的材料与所述保护层的材料不同。
2.根据权利要求1所述的半导体结构的制造方法，其特征在于，形成所述初始接触层以及所述初始保护层的步骤包括：
形成填充满所述沟槽的初始接触材料层；
回刻所述初始接触材料层，以使剩余的所述初始接触材料层的顶面低于所述位线的顶面，剩余的所述初始接触材料层作为所述初始接触层；
在所述初始接触层上形成所述初始保护层，且所述初始保护层顶面不低于所述位线的顶面。
3.根据权利要求2所述的半导体结构的制造方法，其特征在于，采用低压化学气相沉积法形成所述初始接触材料层，且所述低压化学气相沉积法的工艺参数包括：温度为380℃～500℃，气压为1Torr～3Torr。
4.根据权利要求2所述的半导体结构的制造方法，其特征在于，形成所述初始保护层的方法包括：旋转涂敷工艺。
5.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述初始接触层的高度与所述位线的高度的比值为1：3～2：3。
6.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述位线包括层叠设置的导电层以及绝缘盖层；
所述图形化处理包括：刻蚀所述初始接触层、所述初始保护层和部分所述绝缘盖层，形成横跨所述初始保护层和所述绝缘盖层的隔离槽；所述隔离槽还贯穿所述初始接触层；位于剩余所述绝缘盖层内的所述隔离槽的底部高于所述导电层的顶部；
剩余的所述初始接触层作为所述接触层，剩余的所述初始保护层作为所述保护层；
所述隔离槽在第二方向上延伸，所述第二方向与所述第一方向不同；
所述图形化处理后，还包括步骤：形成所述介质层以填充所述隔离槽。
7.根据权利要求6所述的半导体结构的制造方法，其特征在于，所述图形化处理对所述初始接触层和所述绝缘盖层的刻蚀选择比为3:1～50:1。
8.根据权利要求7所述的半导体结构的制造方法，其特征在于，所述初始接触层的材料包括多晶硅，所述绝缘盖层的材料包括氮化硅。
9.根据权利要求1所述的半导体结构的制造方法，其特征在于，采用干法刻蚀工艺进行所述图形化处理，且所述干法刻蚀的工艺参数包括：温度为20℃～80℃，压力为5mTorr～50mTorr，射频功率为400W～1500W。
10.根据权利要求1所述的半导体结构的制造方法，其特征在于，采用干法刻蚀工艺进行所述图形化处理，且所述干法刻蚀采用的刻蚀气体包括：C4F6、C4F8、Cl2、HBr、Ar、He、CO、O2、N2中一种或多种气体的组合。
11.根据权利要求1所述的半导体结构的制造方法，其特征在于，形成所述介质层后，还包括步骤：去除所述保护层。
12.根据权利要求11所述的半导体结构的制造方法，其特征在于，去除所述保护层的刻蚀工艺对所述保护层的材料与所述介质层的材料的刻蚀选择比为1：10～1：100。
13.根据权利要求12所述的半导体结构的制造方法，其特征在于，所述保护层的材料包括氧化硅；所述介质层的材料包括氮化硅。
14.根据权利要求11所述的半导体结构的制造方法，其特征在于，去除所述保护层后，还包括步骤：在所述接触层上形成连接层，且所述介质层还位于相邻所述连接层之间。
15.一种半导体结构，其特征在于，包括：
基底，所述基底上具有在第一方向上延伸的位线；
位于相邻所述位线之间的相互分立的接触层，且所述接触层与所述基底接触，所述接触层的顶面低于所述位线的顶面；
位于相邻所述接触层之间的介质层，所述介质层还与所述基底接触。
16.根据权利要求15所述的半导体结构，其特征在于，所述位线包括层叠设置的导电层和绝缘盖层；所述介质层还位于所述绝缘盖层内，且所述绝缘盖层露出所述介质层的顶面；所述介质层在第二方向上延伸，所述第二方向与所述第一方向不同。
17.根据权利要求15所述的半导体结构，其特征在于，还包括：位于所述接触层上的连接层，且所述介质层还位于相邻所述连接层之间。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110226832.5A CN115000067A (zh) | 2021-03-01 | 2021-03-01 | 半导体结构的制造方法和半导体结构 |
| EP21928793.5A EP4235788A4 (en) | 2021-03-01 | 2021-09-24 | METHOD FOR MANUFACTURING SEMICONDUCTOR STRUCTURE AND SEMICONDUCTOR STRUCTURE |
| PCT/CN2021/120250 WO2022183718A1 (zh) | 2021-03-01 | 2021-09-24 | 半导体结构的制造方法和半导体结构 |
| US17/545,213 US12150294B2 (en) | 2021-03-01 | 2021-12-08 | Method for manufacturing semiconductor structure and same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110226832.5A CN115000067A (zh) | 2021-03-01 | 2021-03-01 | 半导体结构的制造方法和半导体结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115000067A true CN115000067A (zh) | 2022-09-02 |
Family
ID=83018334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110226832.5A Pending CN115000067A (zh) | 2021-03-01 | 2021-03-01 | 半导体结构的制造方法和半导体结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115000067A (zh) |
| WO (1) | WO2022183718A1 (zh) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140085657A (ko) * | 2012-12-26 | 2014-07-08 | 에스케이하이닉스 주식회사 | 에어갭을 구비한 반도체장치 및 그 제조 방법 |
| KR102017613B1 (ko) * | 2013-02-19 | 2019-09-03 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| CN107546226A (zh) * | 2017-09-29 | 2018-01-05 | 睿力集成电路有限公司 | 存储器及其制造方法 |
| CN110544693B (zh) * | 2018-05-29 | 2024-05-17 | 长鑫存储技术有限公司 | 半导体存储单元的制造方法及半导体存储单元 |
| CN110875318B (zh) * | 2018-09-04 | 2024-05-21 | 长鑫存储技术有限公司 | 存储器及其形成方法 |
| CN112652623B (zh) * | 2019-10-09 | 2022-06-14 | 长鑫存储技术有限公司 | 半导体器件的制作方法 |
| CN111900167B (zh) * | 2020-06-28 | 2024-04-05 | 中国科学院微电子研究所 | 半导体结构及其制作方法 |
| CN113097144B (zh) * | 2021-03-30 | 2022-05-27 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
-
2021
- 2021-03-01 CN CN202110226832.5A patent/CN115000067A/zh active Pending
- 2021-09-24 WO PCT/CN2021/120250 patent/WO2022183718A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022183718A1 (zh) | 2022-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6617259B2 (en) | Method for fabricating semiconductor device and forming interlayer dielectric film using high-density plasma | |
| CN112992792B (zh) | 半导体结构的制造方法及半导体结构 | |
| CN113035871B (zh) | 半导体结构及其制造方法 | |
| US20070218684A1 (en) | Method for fabricating storage node contact plug of semiconductor device | |
| US7087515B2 (en) | Method for forming flowable dielectric layer in semiconductor device | |
| US7344954B2 (en) | Method of manufacturing a capacitor deep trench and of etching a deep trench opening | |
| US6703314B2 (en) | Method for fabricating semiconductor device | |
| US11984352B2 (en) | Formation method of semiconductor structure | |
| KR20020037684A (ko) | 반도체 장치의 제조방법 | |
| KR100505450B1 (ko) | 다마신 공정을 이용한 반도체소자 제조 방법 | |
| KR20020002898A (ko) | 반도체메모리장치의 스토리지노드 전극 제조방법 | |
| WO2022183718A1 (zh) | 半导体结构的制造方法和半导体结构 | |
| US12150294B2 (en) | Method for manufacturing semiconductor structure and same | |
| KR20030050951A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100831981B1 (ko) | 반도체 소자의 콘택플러그 제조 방법 | |
| US20220278107A1 (en) | Method for manufacturing semiconductor structure and same | |
| KR20060005176A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100582370B1 (ko) | 다마신공정을 이용한 게이트전극의 제조 방법 | |
| US11984398B2 (en) | Semiconductor structure and manufacturing method thereof | |
| CN115223943B (zh) | 存储器的制作方法及存储器 | |
| CN114068546B (zh) | 半导体结构及其制作方法 | |
| TWI699874B (zh) | 半導體結構及其製造方法 | |
| KR100493407B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100945225B1 (ko) | 반도체소자 제조 방법 | |
| KR20060076010A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |