CN114980511B - 电路板的制作方法及电路板 - Google Patents

Abstract

本发明属于电路板技术领域，具体涉及一种电路板的制作方法及电路板，用于解决电路板的成品率低、拼板利用率低的技术问题。该制作方法包括：提供基材层；计算第1层上线路层的残铜率和第1层下线路层的残铜率的第一差值，根据第一差值判断是否进行铺铜补偿；计算第1至i层上线路层的累积残铜率和第1至i层下线路层的累积残铜率的第二差值，当第二差值大于预设值时，在第i层上线路层的非功能区和/或第i层下线路层的非功能区进行铺铜补偿；在基材层上表面形成n层上线路层，在基材层下表面形成n层下线路层。通过根据第一差值和第二差值进行铺铜补偿，减少了基材层两侧的残铜差异，提高了成品率；电路板没有排版要求，提高了拼板利用率。

Description

电路板的制作方法及电路板

技术领域

本发明实施例涉及电路板技术领域，尤其涉及一种电路板的制作方法及电路板。

背景技术

电路板(Printed Circuit Board，简称为PCB)作为电子产品内电子元器件的支撑体和电气连接的载体，对电子产品的性能具有很大影响。随着电子产品小型化、高度集成化发展，对电路板的性能要求也越来越高。

为了提高电路板的布线面积与互连密度，通常在基板上表面和基板下表面分别压合相同层数的导电线路层，形成电路板。相关技术中，制作电路板时通常先提供基板，再在基板上下面分别压合导电层，对导电层表面进行图形化处理以形成线路层，重复线路层的制作直至形成所需层数的电路板。随着电路板的层数增多，其含铜量也增加。当电路板的正反面的累积残铜率的差值过大时，电路板易发生弯翘，导致电路板的成品率较低。

为降低电路板正反面的累积残铜率的差值，电路板采用正反中心对称排版，如图1所示，电路板100的板边区域为非功能区110，非功能区110可以铺铜，电路板100的内部区域中设置有多个设计单元120，两个设计单元120为一组，位于一组内的两个设计单元120正反设置，且中心对称。然而，采用上述排版方式，设计单元120的数量为偶数，电路板100的拼板利用率较低。

因此，急需一种可以兼顾成品率和拼板利用率的电路板。

发明内容

鉴于上述问题，本发明实施例提供一种电路板的制作方法及电路板，用于提高电路板的成品率和拼板利用率。

为了实现上述目的，本发明实施例提供如下技术方案：

本发明实施例的第一方面提供一种电路板的制作方法，其包括：步骤a，提供基材层，所述基材层上表面上用于形成待堆叠的n层上线路层，所述基材层的下表面上用于形成待堆叠的n层下线路层，n为大于1的正整数；步骤b，计算第1层上线路层的残铜率和第1层下线路层的残铜率的第一差值；当所述第一差值大于预设值时，在第1层上线路层的非功能区和/或第1层下线路层的非功能区进行铺铜补偿，以使铺铜补偿后的所述第一差值小于或者等于预设值；步骤c，计算第1至i层上线路层的累积残铜率和第1至i层下线路层的累积残铜率的第二差值；当所述第二差值大于预设值时，在第i层上线路层的非功能区和/或第i层下线路层的非功能区进行铺铜补偿，以使铺铜补偿后的所述第二差值小于或者等于预设值；i为正整数，且依次取值2，3，……，n；步骤d，在所述基材层上表面堆叠形成所述n层上线路层，并在所述基材层下表面堆叠形成所述n层下线路层；其中，所述第1层上线路层的残铜率和所述第1层下线路层的残铜率的第一差值，以及所述第1至i层上线路层的累积残铜率和所述第1至i层下线路层的累积残铜率的第二差值均小于或者等于预设值。

本发明实施例提供的电路板的制作方法具有如下优点：

本发明实施例提供的电路板的制作方法，包括：提供基材层，基材层上表面上用于形成待堆叠的n层上线路层，基材层的下表面上用于形成待堆叠的n层下线路层，n为大于1的正整数；计算第1层上线路层的残铜率和第1层下线路层的残铜率的第一差值，当第一差值大于预设值时，在第1层上线路层的非功能区和/或第1层下线路层的非功能区进行铺铜补偿，以使铺铜补偿后的第一差值小于或者等于预设值；计算第1至i层上线路层的累积残铜率和第1至i层下线路层的累积残铜率的第二差值，当第二差值大于预设值时，在第i层上线路层的非功能区和/或第i层下线路层的非功能区进行铺铜补偿，以使铺铜补偿后的第二差值小于或者等于预设值；i为正整数，且依次取值2，3，……，n；在基材层上表面堆叠形成n层上线路层，并在基材层下表面堆叠形成n层下线路层；其中，第1层上线路层的残铜率和第1层下线路层的残铜率的第一差值，以及第1至i层上线路层的累积残铜率和第1至i层下线路层的累积残铜率的第二差值均小于或者等于预设值。通过计算第一差值和第二差值，并当第一差值或者第二差值大于预设值时进行铺铜补偿，以降低基材层两侧各线路层的残铜差异，减少或者避免电路板发生翘曲变形，提高电路板的成品率；此外，通过铺铜补偿以降低基材层两侧各线路层的残铜差异，电路板的排版方式没有要求，提高了电路板的拼板利用率。

如上所述的电路板的制作方法中，所述步骤c包括：步骤c1，i的初值为2；步骤c2，计算第i层上线路层的残铜率和第i层下线路层的残铜率的第三差值；当所述第三差值大于预设值时，在所述第i层上线路层的非功能区和/或所述第i层下线路层的非功能区进行铺铜补偿，以使铺铜补偿后的所述第三差值小于或者等于预设值；重复本步骤，直至i等于n；步骤c3，重复步骤c1；步骤c4，计算所述第1至i层上线路层的累积残铜率和所述第1至i层下线路层的累积残铜率的第二差值；当所述第二差值大于预设值时，在所述第i层上线路层的非功能区和/或所述第i层下线路层的非功能区进行铺铜补偿，以使铺铜补偿后的所述第二差值小于或者等于预设值；重复本步骤，直至i等于n。

如上所述的电路板的制作方法中，所述步骤c包括：步骤c1'，i的初值为2；步骤c2'，计算第i层上线路层的残铜率和第i层下线路层的残铜率的第三差值；当所述第三差值大于预设值时，在所述第i层上线路层的非功能区和/或所述第i层下线路层的非功能区进行铺铜补偿，以使铺铜补偿后的所述第三差值小于或者等于预设值；步骤c3'，计算所述第1至i层上线路层的累积残铜率和所述第1至i层下线路层的累积残铜率的第二差值；当所述第二差值大于预设值时，在所述第i层上线路层的非功能区和/或所述第i层下线路层的非功能区进行铺铜补偿，以使铺铜补偿后的所述第二差值小于或者等于预设值。步骤c4'，重复步骤c2'和步骤c3'，直至i等于n。

如上所述的电路板的制作方法中，在所述第i层上线路层的非功能区和/或所述第i层下线路层的非功能区进行铺铜补偿包括：调整所述第i层上线路层的非功能区的铺铜面积和/或所述第i层下线路层的非功能区的铺铜面积。

如上所述的电路板的制作方法中，所述第i层上线路层的非功能区和/或所述第i层下线路层的非功能区包括多个铺铜区域，多个所述铺铜区域均设置有具有第一密度的铜网格；在所述第i层上线路层的非功能区和/或所述第i层下线路层的非功能区进行铺铜补偿包括：调整所述第i层上线路层的至少部分所述铺铜区域中的所述铜网格的所述第一密度；和/或，调整所述第i层下线路层的至少部分所述铺铜区域中的所述铜网格的所述第一密度，以调整所述铺铜面积。

如上所述的电路板的制作方法中，所述步骤d包括：在所述基材层上表面形成第1层上线路层，并在所述基材层下表面形成第1层下线路层；所述第1层上线路层的累积残铜率和所述第1层下线路层的累积残铜率的第一差值小于或者等于预设值；在第m层上线路层上形成第m+1层上线路层，并在所述第m层下线路层上形成第m+1层下线路层；第1至m+1层上线路层的累积残铜率和第1至m+1层下线路层的累积残铜率的第二差值小于或者等于预设值；其中，m为小于n的正整数。

如上所述的电路板的制作方法中，所述上线路层和所述下线路层为拼板层，所述拼板层包括多个设计单元，所述拼板层的排版方式相同。

如上所述的电路板的制作方法中，所述非功能区包括所述拼板层的板边区域，以及多个所述设计单元之间的板间区域；在所述第i层上线路层的非功能区和/或所述第i层下线路层的非功能区进行铺铜补偿包括：调整所述第i层上线路层的所述板边区域的铺铜面积和/或所述第i层下线路层的所述板边区域的铺铜面积。

如上所述的电路板的制作方法中，所述预设值为5％，

本发明实施例的第二方面提供一种电路板，其包括：基材层、依次堆叠设置在基材层上表面的n层上线路层，以及依次堆叠设置在基材层下表面的n层下线路层，n为大于1的正整数；n层上线路层和n层下线路层均包括功能区和非功能区，功能区内设置有导电图形，非功能区内铺铜，其中，第1层上线路层的残铜率和第1层下线路层的残铜率的第一差值小于或者等于预设值，且第1至i层上线路层的累积残铜率和第1至i层下线路层的累积残铜率的第二差值小于或者等于预设值，i为正整数，且依次取值为2，3，……，n。

本发明实施例提供的电路板具有如下优点：

本发明实施例提供的电路板包括：基材层、依次堆叠设置在基材层上表面的n层上线路层，以及依次堆叠设置在基材层下表面的n层下线路层。其中，n层上线路层和n层下线路层均包括功能区和非功能区，功能区内设置有导电图形，非功能区内铺铜，第1层上线路层的残铜率和第1层下线路层的残铜率的第一差值小于或者等于预设值，且第1至i层上线路层的累积残铜率和第1至i层下线路层的累积残铜率的第二差值小于或者等于预设值，i为正整数，且依次取值为2，3，……，n。通过在非功能区铺铜，减少了基材层两侧各线路层的残铜差异，减少或者避免电路板发生翘曲变形，提高电路板的成品率；此外，通过在非功能区铺铜以降低基材层两侧各线路层的残铜差异，功能区的排版方式没有要求，提高了电路板的拼板利用率。

除了上面所描述的本发明实施例解决的技术问题、构成技术方案的技术特征以及由这些技术方案的技术特征所带来的有益效果外，本发明实施例提供的电路板的制作方法及电路板所能解决的其他技术问题、技术方案中包含的其他技术特征以及这些技术特征带来的有益效果，将在具体实施方式中作出进一步详细的说明。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术中的电路板的结构示意图；

图2为本发明实施例中的电路板的制作方法的第一种流程图；

图3为本发明实施例中的铺铜补偿的一种示意图；

图4为本发明实施例中的铺铜补偿的另一种示意图；

图5为本发明实施例中的电路板的制作方法的第二种流程图；

图6为本发明实施例中的电路板的制作方法的第三种流程图。

附图标记说明：

100-电路板；110-非功能区；111-铺铜区域；120-设计单元。

具体实施方式

为了提高电路板的成品率和拼板利用率，本发明实施例中的电路板的制作方法中，计算第1层上线路层的残铜率和第1层下线路层的残铜率的第一差值，当第一差值大于预设值时，在第1层上线路层的非功能区和/或第1层下线路层的非功能区进行铺铜补偿，以使铺铜补偿后的第一差值小于或者等于预设值；并计算基材层上表面的第1至i层上线路层的累积残铜率与基材层下表面的第1至i层下线路层的累积残铜率的第二差值；当第二差值大于预设值时，对第i层上线路层和/或第i层下线路层的非功能区进行铺铜补偿，i为正整数，且依次取值为2，……，n；再在基材层上表面形成n层上线路层，并在基材层下表面形成n层下线路层。所形成的电路板中基材层两侧各线路层的残铜差异较小，减少或者避免了电路板变形，提高了电路板的成品率。同时，在非功能区铺铜以降低基材层两侧各线路层的残铜差异，电路板的排版方式没有要求，提高了电路板的拼板利用率。

为了使本发明实施例的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本发明保护的范围。

参照图2，图2为本发明实施例的电路板的制作方法的一种流程图，该制作方法可以形成成品率较高且拼板利用率较高的电路板，该制作方法具体包括：

步骤a：提供基材层，基材层上表面上用于形成待堆叠的n层上线路层，基材层的下表面上用于形成待堆叠的n层下线路层，n为大于1的正整数。

本发明实施例中，基材层可以为硬性树脂层，例如环氧树脂、玻纤布等，也可以为柔性树脂层，例如聚酰亚胺(PI)、聚乙烯对苯二甲酸乙二醇酯(PET)、聚四氟乙烯、聚碳酸酯或者聚甲基丙烯酸甲酯等。

后续在基材层上表面上依次堆叠设置第1层上线路层、第2层上线路层、……、第n层上线路层，在基材层下表面上依次堆叠设置有第1层下线路层、第2层下线路层、……、第n层下线路层，其中，n为大于1的正整数。

可以理解的是，基材层、待堆叠的n层上线路层和待堆叠的n层下线路层形成本发明实施例中的电路板。其中，第1层上线路层与第1层下线路层为第1对称层，第2层上线路层与第2层下线路层为第2对称层、……、第n层上线路层与第n层下线路层为第n对称层。即本发明实施例中的电路板包括基材层和n层对称层。

可以理解的是，基材层、基材层上表面的第1层上线路层和基材层下表面的第1层下线路层构成覆铜基板，基材层、第1层上线路层和第1层下线路层层压形成覆铜基板。

待堆叠的n层上线路层和n层下线路层包括功能区和非功能区，功能区内设置有导电图形。示例性的，待堆叠的n层上线路层和n层下线路层可以为拼板层，参照图3和图4，拼板层的功能区包括多个设计单元120，例如单板；拼板层的非功能区包括拼板层的板边区域以及多个设计单元120之间的板间区域。

拼板层的排版方式相同。示例性的，拼板层可以以拼板利用率最大的方式排版，即拼板层可以以拼板层PNL(Panel)的设计单元120最多的方式排版，以提高电路板的拼板利用率。当然，本发明实施例中并不限定拼板层的排版方式，拼板层也可以采取其他排版方式，例如正反中心对称排版或者正正排版。

步骤b：计算第1层上线路层的残铜率和第1层下线路层的残铜率的第一差值；当第一差值大于预设值时，在第1层上线路层的非功能区和/或第1层下线路层的非功能区进行铺铜补偿，以使铺铜补偿后的第一差值小于或者等于预设值。

本步骤中可以先获取n层上线路层的残铜率和n层下线路层的残铜率，以便于计算第一差值和后续计算第二差值。预设值可以为5％，以减小或者避免因残铜差异大致电路板翘曲变形，提高电路板的成品率。

在第1层上线路层的非功能区和/或第1层下线路层的非功能区进行铺铜补偿可以包括：调整第1层上线路层的非功能区的铺铜面积和/或第2层下线路层的非功能区的铺铜面积。

示例性的，第1层上线路层的非功能区和/或第1层下线路层的非功能区包括多个铺铜区域，多个铺铜区域均设置有具有第一密度的铜网格。参照图3，即各线路层的非功能区可以包括多个铺铜区域111，如图3所示，各线路层的非功能区为板边区域，每一条边的板边区域为一个铺铜区域111。也就是说，铺铜区域111的个数与线路层的边数相同，如图3所示的线路层包括四个铺铜区域111，每个铺铜区域111中设置有铜网格，铜网格具有第一密度。

当进行铺铜补偿时，调整第1层上线路层的至少部分铺铜区域111中的铜网格的第一密度；和/或，调整第1层下线路层的至少部分铺铜区域111中的铜网格的第一密度，以调整铺铜面积。

步骤c，计算第1至i层上线路层的累积残铜率和第1至i层下线路层的累积残铜率的第二差值；当第二差值大于预设值时，在第i层上线路层的非功能区和/或第i层下线路层的非功能区进行铺铜补偿，以使铺铜补偿后的第二差值小于或者等于预设值；i为正整数，且依次取值2，3，……，n。

本发明实施例中，每增加1层对称层后，计算增层后基材层两侧各线路层的累积残铜率，并将累积残铜率之间的第二差值与预设值进行比较，以判断是否进行铺铜补偿，从而调整和平衡基材层两侧各线路层的累积残铜率，减少或者避免基材层两侧各线路层的残铜差异过大。

示例性的，当n＝3时，计算第1至2层上线路层的累积残铜率和第1至2层下线路层的累积残铜率的第二差值；当第二差值大于预设值时，在第2层上线路层的非功能区和/或第2层下线路层的非功能区进行铺铜补偿，以使铺铜补偿后的第二差值小于或者等于预设值。

其中，第1至2层上线路层的累积残铜率为第1层上线路层的残铜率与第2层上线路层的残铜率之和，第1至2层下线路层的累积残铜率为第1层下线路层的残铜率与第2层下线路层的残铜率之和。

计算第1至3层上线路层的累积残铜率和第1至3层下线路层的累积残铜率的第二差值；当第二差值大于预设值时，在第3层上线路层的非功能区和/或第3层下线路层的非功能区进行铺铜补偿，以使铺铜补偿后的第二差值小于或者等于预设值。

其中，第1至3层上线路层的累积残铜率为第1层上线路层的残铜率、第2层上线路层的残铜率与第3层上线路层的残铜率之和，第1至3层下线路层的累积残铜率为第1层下线路层的残铜率、第2层下线路层的残铜率与第3层下线路层的残铜率之和。

可以理解的是，当第i层上线路层的非功能区和/或第i层下线路层的非功能区进行铺铜补偿后，后续计算累积残铜率时，第i层上线路层的残铜率为铺铜补偿后的该层的残铜率，第i层下线路层的残铜率为铺铜补偿后的该层的残铜率。

本发明实施例中，在第i层上线路层的非功能区和/或第i层下线路层的非功能区进行铺铜补偿可以在第i层上线路层的非功能区进行铺铜补偿，也可以在第i层下线路层的非功能区进行铺铜补偿，还可以同时在第i层上线路层和第i层下线路层的非功能区进行铺铜补偿。

在第i层上线路层的非功能区和/或第i层下线路层的非功能区进行铺铜补偿包括：调整第i层上线路层的非功能区的铺铜面积和/或第i层下线路层的非功能区的铺铜面积。

示例性的，第i层上线路层的非功能区和/或第i层下线路层的非功能区包括多个铺铜区域，多个铺铜区域均设置有具有第一密度的铜网格。参照图3，即各线路层的非功能区可以包括多个铺铜区域111，如图3所示，各线路层的非功能区为板边区域，每一条边的板边区域为一个铺铜区域111。也就是说，铺铜区域111的个数与线路层的边数相同，如图3所示的线路层包括四个铺铜区域111，每个铺铜区域111中设置有铜网格，铜网格具有第一密度。

当进行铺铜补偿时，调整第i层上线路层的至少部分铺铜区域111中的铜网格的第一密度；和/或，调整第i层下线路层的至少部分铺铜区域111中的铜网格的第一密度，以调整铺铜面积。

当需要增加第i层上线路层或者第i层下线路层的铺铜面积时，可以调整部分铺铜区域111中的铜网格，使铜网格具有第二密度，第二密度大于第一密度。如图3所示，位于左侧的铺铜区域111的铜网格具有第二密度。

当需要减少第i层上线路层或者第i层下线路层的铺铜面积时，可以调整部分铺铜区域111中的铜网格，使铜网格具有第三密度，第三密度小于第一密度，如图4所示，位于右侧的铺铜区域111的铜网格具有第三密度。

第二密度和第三密度可以具有多个数值，以根据第二差值进行铺铜补偿。可以理解的是，铜网格可以具有多个图案，不同图案具有不同的密度，可以根据第二差值选择合适的图案，以平衡残铜差异。

需要说明的是，本发明实施例中，铺铜补偿时，先调整板边区域的铺铜面积，使得第二差值小于或者等于预设值。如此设置，便于各线路层的调整和制作。

步骤d，在基材层上表面堆叠形成n层上线路层，并在基材层下表面堆叠形成n层下线路层；其中，第1层上线路层的残铜率和第1层下线路层的残铜率的第一差值，以及第1至i层上线路层的累积残铜率和第1至i层下线路层的累积残铜率的第二差值均小于或者等于预设值。

示例性的，在基材层上表面形成第1层上线路层，并在基材层下表面形成第1层下线路层；第1层上线路层的累积残铜率和第1层下线路层的累积残铜率的第一差值小于或者等于预设值。

在第m层上线路层上形成第m+1层上线路层，并在第m层下线路层上形成第m+1层下线路层；第1至m+1层上线路层的累积残铜率和第1至m+1层下线路层的累积残铜率的第二差值小于或者等于预设值；其中，m为小于n的正整数。

可以理解的是，在基材层上依次形成第1至n层对称层，即在基材层上表面形成第1层上线路层，并在基材层下表面形成第1层下线路层；再在第1层上线路层上形成第2层上线路层，并在第1层下线路层上形成第2层下线路层；……；直至形成第n层上线路层和第n层下线路层。

本发明实施例提供的电路板的制作方法，包括：提供基材层，基材层上表面上用于形成待堆叠的n层上线路层，基材层的下表面上用于形成待堆叠的n层下线路层，n为大于1的正整数；计算第1层上线路层的残铜率和第1层下线路层的残铜率的第一差值，当第一差值大于预设值时，在第1层上线路层的非功能区和/或第1层下线路层的非功能区进行铺铜补偿，以使铺铜补偿后的第一差值小于或者等于预设值；计算第1至i层上线路层的累积残铜率和第1至i层下线路层的累积残铜率的第二差值，当第二差值大于预设值时，在第i层上线路层的非功能区和/或第i层下线路层的非功能区进行铺铜补偿，以使铺铜补偿后的第二差值小于或者等于预设值；i为正整数，且依次取值2，3，……，n；在基材层上表面堆叠形成n层上线路层，并在基材层下表面堆叠形成n层下线路层；其中，第1层上线路层的残铜率和第1层下线路层的残铜率的第一差值，以及第1至i层上线路层的累积残铜率和第1至i层下线路层的累积残铜率的第二差值均小于或者等于预设值。通过计算第一差值和第二差值，并当第一差值或第二差值大于预设值时进行铺铜补偿，以降低基材层两侧各线路层的残铜差异，减少或者避免电路板发生翘曲变形，提高电路板的成品率；此外，通过铺铜补偿以降低基材层两侧各线路层的残铜差异，电路板的排版方式没有要求，提高了电路板的拼板利用率。

参照图5，本发明实施例中的步骤c还可以包括以下步骤：

步骤c1，i的初值为2。

步骤c2，计算第i层上线路层的残铜率和第i层下线路层的残铜率的第三差值；当第三差值大于预设值时，在第i层上线路层的非功能区和/或第i层下线路层的非功能区进行铺铜补偿，以使铺铜补偿后的第三差值小于或者等于预设值；重复本步骤，直至i等于n。

步骤c3，重复步骤c1。

步骤c4，计算第1至i层上线路层的累积残铜率和第1至i层下线路层的累积残铜率的第二差值；当第二差值大于预设值时，在第i层上线路层的非功能区和/或第i层下线路层的非功能区进行铺铜补偿，以使铺铜补偿后的第二差值小于或者等于预设值；重复本步骤，直至i等于n。

通过上述步骤，对相对应的上线路层和下线路层的残铜率进行控制，以初步对基材层上表面和基材层下表面的累积残铜率进行控制，以减少基材层两侧各线路层的残铜差异，减少或者避免电路板翘曲变形。

示例性的，当n＝3时，计算第2层上线路层的残铜率与第2层下线路层的残铜率的第三差值，当第三差值大于预设值时，在第2层上线路层的非功能区和/或第2层下线路层的非功能区进行铺铜补偿，以使铺铜补偿后的第三差值小于或者等于预设值。

计算第3层上线路层的残铜率与第3层下线路层的残铜率的第三差值，当第三差值大于预设值时，在第3层上线路层的非功能区和/或第3层下线路层的非功能区进行铺铜补偿，以使铺铜补偿后的第三差值小于或者等于预设值。

计算第1至2层上线路层的累积残铜率和第1至2层下线路层的累积残铜率的第二差值；当第二差值大于预设值时，在第2层上线路层的非功能区和/或第2层下线路层的非功能区进行铺铜补偿，以使铺铜补偿后的第二差值小于或者等于预设值。

计算第1至3层上线路层的累积残铜率和第1至3层下线路层的累积残铜率的第二差值；当第二差值大于预设值时，在第3层上线路层的非功能区和/或第3层下线路层的非功能区进行铺铜补偿，以使铺铜补偿后的第二差值小于或者等于预设值。

参照图6，本发明实施例中的步骤c还可以包括以下步骤：

步骤c1'，i的初值为2。

步骤c2'，计算第i层上线路层的残铜率和第i层下线路层的残铜率的第三差值；当第三差值大于预设值时，在第i层上线路层的非功能区和/或第i层下线路层的非功能区进行铺铜补偿，以使铺铜补偿后的第三差值小于或者等于预设值。

步骤c3'，计算第1至i层上线路层的累积残铜率和第1至i层下线路层的累积残铜率的第二差值；当第二差值大于预设值时，在第i层上线路层的非功能区和/或第i层下线路层的非功能区进行铺铜补偿，以使铺铜补偿后的第二差值小于或者等于预设值。

步骤c4'，重复步骤c2'和步骤c3'，直至i等于n。

通过上述步骤，对相对应的上线路层和下线路层的残铜率进行控制，以初步对基材层上表面和基材层下表面的累积残铜率进行控制，减少基材层两侧各线路层的残铜差异，减少或者避免电路板翘曲变形。

示例性的，当n＝3时，计算第2层上线路层的残铜率与第2层下线路层的残铜率的第三差值，当第三差值大于预设值时，在第2层上线路层的非功能区和/或第2层下线路层的非功能区进行铺铜补偿，以使铺铜补偿后的第三差值小于或者等于预设值。

计算第1至2层上线路层的累积残铜率和第1至2层下线路层的累积残铜率的第二差值；当第二差值大于预设值时，在第2层上线路层的非功能区和/或第2层下线路层的非功能区进行铺铜补偿，以使铺铜补偿后的第二差值小于或者等于预设值。

计算第3层上线路层的残铜率与第3层下线路层的残铜率的第三差值，当第三差值大于预设值时，在第3层上线路层的非功能区和/或第3层下线路层的非功能区进行铺铜补偿，以使铺铜补偿后的第三差值小于或者等于预设值。

计算第1至3层上线路层的累积残铜率和第1至3层下线路层的累积残铜率的第二差值；当第二差值大于预设值时，在第3层上线路层的非功能区和/或第3层下线路层的非功能区进行铺铜补偿，以使铺铜补偿后的第二差值小于或者等于预设值。

本发明实施例的第二方面提供一种电路板，其包括：基材层、依次堆叠设置在基材层上表面的n层上线路层，以及依次堆叠设置在基材层下表面的n层下线路层，n为大于1的正整数；n层上线路层和n层下线路层均包括功能区和非功能区，功能区内设置有导电图形，非功能区内铺铜，其中，第1层上线路层的残铜率和第1层下线路层的残铜率的第一差值小于或者等于预设值，且第1至i层上线路层的累积残铜率和第1至i层下线路层的累积残铜率的第二差值小于或者等于预设值，i为正整数，且依次取值为2，3，……，n。

本发明实施例提供的电路板包括：基材层、依次堆叠设置在基材层上表面的n层上线路层，以及依次堆叠设置在基材层下表面的n层下线路层。其中，n层上线路层和n层下线路层均包括功能区和非功能区，功能区内设置有导电图形，非功能区内铺铜，第1层上线路层的残铜率和第1层下线路层的残铜率的第一差值小于或者等于预设值，且第1至i层上线路层的累积残铜率和第1至i层下线路层的累积残铜率的第二差值小于或者等于预设值，i为正整数，且依次取值为2，3，……，n。通过在非功能区铺铜，减少了基材层两侧各线路层的残铜差异，减少或者避免电路板发生翘曲变形，提高电路板的成品率；此外，通过在非功能区铺铜以降低基材层两侧各线路层的残铜差异，功能区的排版方式没有要求，提高了电路板的拼板利用率。

本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。

本领域技术人员应理解的是，在本发明的揭露中，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系是基于附图所示的方位或位置关系，其仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的系统或元件必须具有特定的方位、以特定的方位构造和操作，因此上述术语不能理解为对本发明的限制。

在本说明书的描述中，参考术“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种电路板的制作方法，其特征在于，包括：

步骤a，提供基材层，所述基材层上表面上用于形成待堆叠的n层上线路层，所述基材层的下表面上用于形成待堆叠的n层下线路层，n为大于1的正整数；

步骤b，计算第1层上线路层的残铜率和第1层下线路层的残铜率的第一差值；当所述第一差值大于预设值时，在第1层上线路层的非功能区和/或第1层下线路层的非功能区进行铺铜补偿，以使铺铜补偿后的所述第一差值小于或者等于预设值；

步骤c，计算第1至i层上线路层的累积残铜率和第1至i层下线路层的累积残铜率的第二差值；当所述第二差值大于预设值时，在第i层上线路层的非功能区和/或第i层下线路层的非功能区进行铺铜补偿，以使铺铜补偿后的所述第二差值小于或者等于预设值；i为正整数，且依次取值2，3，……，n；

步骤d，在所述基材层上表面堆叠形成所述n层上线路层，并在所述基材层下表面堆叠形成所述n层下线路层；其中，所述第1层上线路层的残铜率和所述第1层下线路层的残铜率的第一差值，以及所述第1至i层上线路层的累积残铜率和所述第1至i层下线路层的累积残铜率的第二差值均小于或者等于预设值。

2.根据权利要求1所述的电路板的制作方法，其特征在于，所述步骤c包括：

步骤c1，i的初值为2；

步骤c2，计算第i层上线路层的残铜率和第i层下线路层的残铜率的第三差值；当所述第三差值大于预设值时，在所述第i层上线路层的非功能区和/或所述第i层下线路层的非功能区进行铺铜补偿，以使铺铜补偿后的所述第三差值小于或者等于预设值；重复本步骤，直至i等于n；

步骤c3，重复步骤c1；

步骤c4，计算所述第1至i层上线路层的累积残铜率和所述第1至i层下线路层的累积残铜率的第二差值；当所述第二差值大于预设值时，在所述第i层上线路层的非功能区和/或所述第i层下线路层的非功能区进行铺铜补偿，以使铺铜补偿后的所述第二差值小于或者等于预设值；重复本步骤，直至i等于n。

3.根据权利要求1所述的电路板的制作方法，其特征在于，所述步骤c包括：

步骤c1'，i的初值为2；

步骤c2'，计算第i层上线路层的残铜率和第i层下线路层的残铜率的第三差值；当所述第三差值大于预设值时，在所述第i层上线路层的非功能区和/或所述第i层下线路层的非功能区进行铺铜补偿，以使铺铜补偿后的所述第三差值小于或者等于预设值；

步骤c3'，计算所述第1至i层上线路层的累积残铜率和所述第1至i层下线路层的累积残铜率的第二差值；当所述第二差值大于预设值时，在所述第i层上线路层的非功能区和/或所述第i层下线路层的非功能区进行铺铜补偿，以使铺铜补偿后的所述第二差值小于或者等于预设值；

步骤c4'，重复步骤c2'和步骤c3'，直至i等于n。

4.根据权利要求1-3任一项所述的电路板的制作方法，其特征在于，在所述第i层上线路层的非功能区和/或所述第i层下线路层的非功能区进行铺铜补偿包括：

调整所述第i层上线路层的非功能区的铺铜面积和/或所述第i层下线路层的非功能区的铺铜面积。

5.根据权利要求4所述的电路板的制作方法，其特征在于，所述第i层上线路层的非功能区和/或所述第i层下线路层的非功能区包括多个铺铜区域，多个所述铺铜区域均设置有具有第一密度的铜网格；

在所述第i层上线路层的非功能区和/或所述第i层下线路层的非功能区进行铺铜补偿包括：

调整所述第i层上线路层的至少部分所述铺铜区域中的所述铜网格的所述第一密度；和/或，调整所述第i层下线路层的至少部分所述铺铜区域中的所述铜网格的所述第一密度，以调整所述铺铜面积。

6.根据权利要求1所述的电路板的制作方法，其特征在于，所述步骤d包括：

在所述基材层上表面形成第1层上线路层，并在所述基材层下表面形成第1层下线路层；所述第1层上线路层的累积残铜率和所述第1层下线路层的累积残铜率的第一差值小于或者等于预设值；

在第m层上线路层上形成第m+1层上线路层，并在所述第m层下线路层上形成第m+1层下线路层；第1至m+1层上线路层的累积残铜率和第1至m+1层下线路层的累积残铜率的第二差值小于或者等于预设值；其中，m为小于n的正整数。

7.根据权利要求1-3、6任一项所述的电路板的制作方法，其特征在于，所述上线路层和所述下线路层为拼板层，所述拼板层包括多个设计单元，所述拼板层的排版方式相同。

8.根据权利要求7所述的电路板的制作方法，其特征在于，所述非功能区包括所述拼板层的板边区域，以及多个所述设计单元之间的板间区域；

在所述第i层上线路层的非功能区和/或所述第i层下线路层的非功能区进行铺铜补偿包括：调整所述第i层上线路层的所述板边区域的铺铜面积和/或所述第i层下线路层的所述板边区域的铺铜面积。

9.根据权利要求1-3、6任一项所述的电路板的制作方法，其特征在于，所述预设值为5％。

10.一种电路板，其特征在于，包括：基材层、依次堆叠设置在所述基材层上表面的n层上线路层，以及依次堆叠设置在所述基材层下表面的n层下线路层，n为大于1的正整数；

所述n层上线路层和所述n层下线路层均包括功能区和非功能区，所述功能区内设置有导电图形，所述非功能区内铺铜，其中，第1层上线路层的残铜率和第1层下线路层的残铜率的第一差值小于或者等于预设值，且第1至i层上线路层的累积残铜率和第1至i层下线路层的累积残铜率的第二差值小于或者等于预设值，i为正整数，且依次取值为2，3，……，n。

Images