CN114979518A - 固态成像装置 - Google Patents
固态成像装置 Download PDFInfo
- Publication number
- CN114979518A CN114979518A CN202111635817.2A CN202111635817A CN114979518A CN 114979518 A CN114979518 A CN 114979518A CN 202111635817 A CN202111635817 A CN 202111635817A CN 114979518 A CN114979518 A CN 114979518A
- Authority
- CN
- China
- Prior art keywords
- pixel
- global shutter
- charge
- signal
- shutter common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 52
- 238000009792 diffusion process Methods 0.000 claims description 30
- 238000001514 detection method Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000003287 optical effect Effects 0.000 claims description 3
- 239000011295 pitch Substances 0.000 abstract description 6
- 102100040678 Programmed cell death protein 1 Human genes 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 9
- 102100036407 Thioredoxin Human genes 0.000 description 8
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 7
- 101100041125 Arabidopsis thaliana RST1 gene Proteins 0.000 description 7
- 101100443250 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG1 gene Proteins 0.000 description 7
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 101100243108 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PDI1 gene Proteins 0.000 description 5
- 102100022102 Histone-lysine N-methyltransferase 2B Human genes 0.000 description 4
- 101001045846 Homo sapiens Histone-lysine N-methyltransferase 2A Proteins 0.000 description 4
- 101001045848 Homo sapiens Histone-lysine N-methyltransferase 2B Proteins 0.000 description 4
- 101100443251 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG2 gene Proteins 0.000 description 4
- 101100041128 Schizosaccharomyces pombe (strain 972 / ATCC 24843) rst2 gene Proteins 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 101100465890 Caenorhabditis elegans sel-12 gene Proteins 0.000 description 3
- 101150055492 sel-11 gene Proteins 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 2
- UOUBCIJIWDLRGM-UHFFFAOYSA-N 5,6-dibromo-4-nitro-2-piperidin-4-yl-1-propan-2-ylbenzimidazole Chemical compound N=1C2=C([N+]([O-])=O)C(Br)=C(Br)C=C2N(C(C)C)C=1C1CCNCC1 UOUBCIJIWDLRGM-UHFFFAOYSA-N 0.000 description 1
- 101100476641 Homo sapiens SAMM50 gene Proteins 0.000 description 1
- 101710089372 Programmed cell death protein 1 Proteins 0.000 description 1
- -1 SEL13 Proteins 0.000 description 1
- 102100035853 Sorting and assembly machinery component 50 homolog Human genes 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
固态成像装置相邻配置有全局快门共用像素的2×2像素单元相对于全局快门共用像素，使全局快门共用像素上下反转，在行方向和列方向上分别错开1/2像素间距相邻配置。
Description
技术领域
本发明的一方式涉及进行与运动图像对应的全局快门动作的固态成像装置。
背景技术
以往，开发了各种使用全局快门像素的固态成像装置。作为与此相关的技术，有在国际公开第2018/173793号中公开的发明。
国际公开第2018/173793号涉及一种斜向排列的多个像素中共用FD(浮动扩散)等元件的情况下使用的固态成像元件。固态成像元件具备：像素阵列，其在倾斜方向上排列有共用像素组，该共用像素组由至少共用FD的多个像素构成；以及垂直信号线，其避开构成共用像素组的各像素的光电转换部而锯齿状地布线，垂直信号线配置为在与共用像素组的连接部处与其他垂直信号线接近。
发明内容
本发明所要解决的技术问题
在国际公开第2018/173793号所公开的固态成像元件中，通过使两像素共用的共用像素组向倾斜方向倾斜并且在水平和垂直这两个方向上错开1/2像素间距地配置，使分辨率提高。进而，通过使相邻的两根信号输出线的配置交叉，实现对称性良好、不损害灵敏度特性的像素配置。
然而，由于共用像素组成为倾斜方向，因此存在读取行数变多、帧率变低等的问题。
本发明的一方式的目的在于削减读取行数，能够实现高帧率的固态成像装置。
用于解决技术问题的技术方案
为了解决上述问题，本发明的一方式的固态成像装置配置有多个2×2像素单元，所述2×2像素单元中相邻地配置有全局快门共用像素，相邻的所述2×2像素单元在列方向上以2个像素周期、在行方向上以1个像素周期来配置多个，在所述2×2像素单元中，第一全局快门共用像素和第二全局快门共用像素在行方向及列方向上分别错开1/2像素间距地相邻配置，其中，所述第二全局快门共用像素是将与所述第一全局快门共用像素相同的布局在列方向上反转配置的，所述第一全局快门共用像素和所述第二全局快门共用像素各自在列方向上相对配置一对单位像素，并且所述第一全局快门共用像素和所述第二全局快门共用像素共用有：浮动扩散部，其储存电荷；信号电荷检测部，根据储存于所述浮动扩散部的电荷生成像素信号；以及信号电荷复位部，排放储存于所述浮动扩散部的电荷，所述一对单位像素分别包括：光电二极管部，对光信号进行光电转换并储存电荷；第一电荷传输部，传输储存在所述光电二极管部中的电荷；电荷保存部，保存由所述第一电荷传输部传输的电荷；以及第二电荷传输部，将在所述电荷保存部中保存的电荷传输到所述浮动扩散部。
有益效果
根据本发明的一方式，能够提供削减读取行数，实现高帧率的固态成像装置。
附图说明
图1是本发明的实施方式所涉及的固态成像装置的单位像素的平面布局图。
图2是本发明的实施方式涉及的固态成像装置的全局快门共用像素的平面布局图。
图3是示出本发明的实施方式所涉及的固态成像装置的全局快门共用像素的电路构成的图。
图4是本发明的实施方式所涉及的固态成像装置的全局快门2×2像素单元的平面布局图。
图5是本发明的实施方式所涉及的固态成像装置的平面布局图。
图6是在图5所示的本发明的实施方式所涉及的固态成像装置的平面布局中用粗线追加了与第二电荷传输部连接的行读取驱动布线的图。
图7是在图5所示的有关本发明的实施方式的固态成像装置的平面布局中，用粗线追加了与行选择晶体管连接的驱动布线和与复位晶体管连接的驱动布线的图。
图8是用于说明本发明的实施方式涉及的固态成像装置的像素信号的读取方法的图。
具体实施方式
以下，对本发明的一实施方式进行详细说明。此外，为了便于说明，对相同的部件赋予相同的附图标记，该些的名称以及功能也相同。因此，将不重复对其的详细说明。
<固态成像装置的单位像素的平面布局>
图1是本发明的实施方式所涉及的固态成像装置的单位像素的平面布局图。单位像素100包括：光电二极管部PD；第一电荷传输部TRX，与光电二极管部PD相邻且被第一栅电极覆盖；电荷保存部(未图示)，与第一电荷传输部TRX在与光电二极管部PD不同的方向上相邻；以及第二电荷传输部TRG，其被与第一电荷传输部TRX不同的方向上与电荷保存部相邻的第二栅电极覆盖。
单位像素100还包括：第一导电型半导体区域的浮动扩散部FD，其在与电荷保存部不同的方向上与第二电荷传输部TRG相邻第三电荷传输部OFG，其被第三栅电极覆盖，该第三栅极电极与第一电荷传输部TRX不同的方向上与光电二极管部PD相邻；以及溢出漏极部，其在与光电二极管部PD不同的方向上与第三电荷传输部OFG相邻，并与电源电压VDD连接。
<固态成像装置的全局快门共用像素的平面布局>
图2是本发明的实施方式所涉及的固态成像装置的全局快门共用像素的平面布局图。用粗线表示浮动扩散部FD的连接布线。如图2所示，全局快门共用像素首先通过浮动扩散部FD连接两个单位像素100-1以及100-2，并在列方向(图的上下方向)上相对配置。
进而，在两个单位像素100-1和100-2上共用信号电荷检测部以及复位晶体管(信号电荷复位部)RST构成，其中，信号电荷检测部由源极跟随晶体管SF和行选择晶体管SEL构成，栅极电极通过粗线所示的单位像素100-2内的布线连接浮动扩散部FD与源极跟随晶体管SF；单位像素100-2的源极部通过相同粗线所示的单位像素100-2内的布线连接浮动扩散部FD与复位晶体管RST，其漏极部连接复位晶体管RST与电源电压VDD。另外，单位像素100-1与100-2的像素间距为a。
图3是表示本发明的实施方式涉及的固态成像装置的全局快门共用像素100-1以及100-2的电路构成的图。全局快门共用像素100-1和100-2包括第一电荷传输部TRX1和TRX2、第二电荷传输部TRG1和TRG2、溢出栅极(第三电荷传输部)OFG1和OFG2、光电二极管部PD1和PD2、电荷保存部MEMS1和MEMS2、浮动扩散部FD、复位晶体管RST、源极跟随晶体管SF以及行选择晶体管SEL。
光电二极管部PD1作为通过光电转换将入射的光转换成电荷并储存的光电转换部而发挥作用。光电二极管部PD1的阳极端子接地，阴极端子与第一电荷传输部TRX1以及溢出栅极(第三电荷传输部)OFG1连接。
第一电荷传输部TRX1由未图示的第一传输信号驱动。当第一电荷传输部TRX1导通时，存储在光电二极管部PD1中的电荷被传输到电荷保存部MEMS1。从光电二极管部PD1向电荷保存部MEMS1的电荷传输在固态成像元件所具有的全部单位像素中以大致相同的时刻进行，电荷在所有的单位像素中被同时传输。电荷保存部MEMS1保存从光电二极管单元PD1被传输的电荷。
第二电荷传输部TRG1通过后述的行读取驱动信号进行驱动。当第二电荷传输部TRG1接通时，储存在电荷保存部MEM1中的电荷被传输到浮动扩散部FD。
溢出栅极OFG1由未图示的排放信号驱动。当溢出栅极OFG1导通时，储存在光电二极管部PD1中的电荷被排放到电源布线VDD。此外，溢出栅极OFG1具有比光电二极管部PD1的饱和电荷量多的电荷通过光电转换产生的情况下，使电荷从光电二极管部PD1向电源布线VDD溢出(Overflow)的功能。
同样，光电二极管部PD2作为光电转换单元发挥功能，所述光电转换单元通过光电转换将入射光转换成电荷并存储电荷。光电二极管部PD2的阳极端子接地，阴极端子与第一电荷传输部TRX2以及溢出栅极(第三电荷传输部)OFG2连接。
第一电荷传输部TRX2由未图示的第一传输信号驱动。当第一电荷传输部TRX2导通时，存储在光电二极管部PD2中的电荷被传输到电荷保存部MEMS2。从光电二极管部PD2向电荷保存部MEMS2的电荷传输在固态成像元件所具有的全部单位像素中以大致相同的时刻进行，电荷在所有的单位像素中被同时传输。电荷保存部MEMS2保存从光电二极管单元PD2传输的电荷。
第二电荷传输部TRG2通过后述的行读取驱动信号进行驱动。当第二电荷传输部TRG2接通时，储存在电荷保存部MEM2中的电荷被传输到浮动扩散部FD。
溢出栅极OFG2有未图示的排放信号进行驱动。当溢出栅极OFG2导通时，储存在光电二极管部PD2中的电荷被排放到电源布线VDD。此外，溢出栅极OFG2具有比光电二极管部PD2的饱和电荷量多的电荷通过光电转换产生的情况下，使电荷从光电二极管部PD2向电源布线VDD溢出(Overflow)的功能。
源极跟随晶体管SF将在浮动扩散部FD中储存的电荷相应的电平的像素信号经由行选择晶体管SEL输出到垂直信号线VSL。即，通过构成为浮动扩散部FD与源极跟随晶体管SF的栅电极连接，浮动扩散部FD及源极跟随晶体管SF作为使在光电二极管部PD1或PD2中产生的电荷变换为与该电荷对应的电平的像素信号的变换部发挥功能。
行选择晶体管SEL由后述的行选择信号驱动。若行选择晶体管SEL导通，则成为从源极跟随晶体管SF输出的像素信号能够输出到垂直信号线VSL的状态。源极跟随晶体管SF以及行选择晶体管SEL作为信号电荷检测部发挥功能。
复位晶体管RST由后述的行复位信号(RST信号)进行驱动。当复位晶体管RST导通时，储存在浮动扩散部FD的电荷被排放到电源布线VDD，浮动扩散部FD被复位。
浮动扩散部FD是具有与源极跟随晶体管SF的栅电极连接的规定的储存电容的第一导电型半导体区域，浮动扩散部FD储存从电荷保存部传输的电荷。另外，浮动扩散部FD、复位晶体管RST、源极跟随晶体管SF以及行选择晶体管SEL被两个单位像素100-1以及100-2共用。
<固态成像装置的全局快门2×2像素单元的平面布局图>
图4是本发明的实施方式涉及的固态成像装置的全局快门2×2像素单元的平面布局图。用粗线表示浮动扩散部FD的连接布线。另外，由单位像素100-11和100-21构成一个全局快门共用像素，由单位像素100-12和100-22构成另一全局快门共用像素。
全局快门2×2像素单元相对于图2所示的全局快门共用像素(100-1、100-2)，使相同的全局快门共用像素在列方向(上下方向)上反转，在行方向和列方向上分别相对于像素间距a各自错开a/2相邻配置。
如图4所示，与左侧的全局快门共用像素(100-11、100-21)的上侧的光电二极管PD11相邻的溢出栅极OFG11的溢出漏极部的VDD与右侧的全局快门共用像素(100-12、100-22)的复位晶体管RST2的漏极端子连接的VDD共用。
<固态成像装置的平面布局>
图5是本发明的实施方式所涉及的固态成像装置1的平面布局图。用粗线表示浮动扩散部FD的连接布线。本实施形态的固态成像装置通过在列方向上以2个像素周期、在行方向上以1个像素周期排列多个图3所示的全局快门2×2单元构成。
如图5所示，例如，与左上侧的全局快门共用像素(100-11、100-21)的下侧的光电二极管PD21相邻的溢出栅极OFG21的VDD与其右下侧的全局快门共用像素(100-32、100-42)的源极跟随晶体管SF22的漏极部连接的VDD共用。另外，其他全局快门共用像素也同样地配置，且同样地连接。
在图5中，一个全局快门2×2像素单元由全局快门共用像素(100-13，100-23)和全局快门共用像素(100-14，100-24)构成。另外，由全局快门共用像素(100-31、100-41)和全局快门共用像素(100-32、100-42)构成一个全局快门2×2像素单元。同样地，由全局快门共用像素(100-33，100-43)和全局快门共用像素(100-34，100-44)构成一个全局快门2×2像素单元。
<固态成像装置的行读取驱动布线>
图6是在图5所示的本发明的实施方式所涉及的固态成像装置1的平面布局中用粗线追加了与第二电荷传输部TRG连接的行读取驱动布线的图。行读取驱动布线TRG1～TRG4锯齿状地布线在沿列方向排列的各全局快门共用像素的边界部，各全局快门共用像素的上侧的第二电荷传输部TRG通过相同的行读取驱动布线(TRG1、TRG3)连接，下侧的第二电荷传输部TRG通过相同的行读取驱动布线(TRG2、TRG4)连接。
<与固态成像装置的行选择晶体管SEL连接的驱动布线以及与复位晶体管RST连接的驱动布线>
图7是在图5所示的有关本发明的实施方式的固态成像装置的平面布局中，用粗线追加了与行选择晶体管SEL连接的驱动布线和与复位晶体管RST连接的驱动布线的图。
驱动布线(行选择信号)SEL1连接于行选择晶体管SEL11、SEL12、SEL13及SEL14上。虽然在像素排列内成为不同的布线，但通过未图示的像素周边电路部连接，供给相同的波形。
驱动布线SEL2与行选择晶体管SEL21、SEL22、SEL23及SEL24连接。虽然在像素排列内成为不同的布线，但与行选择信号SEL1同样地，通过未图示的像素周边电路部连接，供给相同的波形。
驱动布线(行复位信号)RST1连接于复位晶体管RST11、RST12、RST13以及RST14上。虽然在像素排列内成为不同的布线，但通过未图示的像素周边电路部连接，供给相同的波形。
驱动布线RST2连接于复位晶体管RST21、RST22、RST23以及RST24上。虽然在像素排列内为不同的布线，但与行复位信号RST1同样地，通过未图示的像素周边电路部连接，供给相同的波形。
各驱动布线SEL1、SEL2、RST1及RST2在各全局快门共用像素的边界部呈锯齿状布线。驱动布线SEL1和RST1对于各全局快门共用像素，通过两条布线连接，但在如图7所示那样布线于全局快门共用像素的上侧的情况和布线于下侧的情况，列方向的排列顺序相反。
图8是用于说明本发明的实施方式所涉及的固态成像装置1的像素信号的读取方法的图。如图8所示，通过从以锯齿状配置的单位像素读取像素信号，与现有技术相比，能够将读取次数减半。因此，能够以高帧率进行动作，能够高速读取。
如以上所说明的，根据本实施方式中的固态成像装置，两个单位像素100-1和100-2由浮动扩散部FD连接，并在列方向(图的上下方向)上相对配置以作为全局快门共用像素。此外，全局快门共用像素的上侧的第二电荷传输部TRG通过行读取驱动布线连接，下侧的第二电荷传输部TRG通过另一行读取驱动布线连接。由此，能够削减读取行数，能够实现高帧率。
对每一行的读取时间(每一行的AD转换时间)乘以读取行数来计算帧率(读取一画面所需的时间)。因此，即使像素数相同，当读取行数变为一半时，帧率也仅变为2倍。
另外，与全局快门共用像素(100-11、100-21)的上侧的光电二极管PD11相邻的溢出栅极OFG11的溢出漏极部的VDD与连接于全局快门共用像素(100-12、100-22)的复位晶体管RST2的漏极端子的VDD共用。因此，全局快门共用像素(100-11，100-21)和全局快门共用像素(100-12，100-22)的配置可以有效地执行，且可以保持光电二极管部和电荷保存部的特性。
另外，与全局快门共用像素(100-11、100-21)的下侧的光电二极管PD21相邻的溢出栅极OFG21的VDD和与全局快门共用像素(100-32、100-42)的源极跟随晶体管SF22的漏极部连接的VDD共用。因此，全局快门共用像素(100-11、100-21)和全局快门共用像素(100-32、100-42)的配置可以有效地执行，且可以保持光电二极管部和电荷保存部的特性。
固态成像元件的灵敏度特性和饱和电荷量取决于光电二极管部PD的面积。另外，全局快门像素的饱和电荷量取决于电荷保存部MEMS的面积。因此，通过高效地执行配置，即使执行斜向像素配置，也能够保持光电二极管部PD和电荷保存部MEMS的面积，能够以通常的像素排列保持相同的特性。
另外，通过使各单位像素的布局相同，各全局快门共用像素的布局相同，能够使各像素的灵敏度、饱和电荷量、暗时噪声特性、电荷传输特性等各种特性均匀。
并且，行选择晶体管SEL11、SEL12、SEL13及SEL14与驱动布线(行选择信号)SEL1连接，与行选择晶体管SEL11及SEL13连接的驱动布线以及与行选择晶体管SEL12及SEL14连接的驱动布线为不同的布线。因此，行选择信号SEL1的布线可有效地进行。
此外，驱动布线(行复位信号)RST1与复位晶体管RST11、RST12、RST13以及RST14连接，与复位晶体管RST11和RST13连接的驱动布线以及与复位晶体管RST12和RST14连接的驱动布线为不同的布线。因此，能够有效地进行行复位信号RST1的布线。
另外，驱动布线SEL1和RST1对于各全局快门共用像素，通过两条布线连接，但在布线于全局快门共用像素的上侧的情况和布线于下侧的情况，列方向的排列顺序相反。因此，能高效地进行行选择信号SEL1和行复位信号RST1的布线。
<总结>
本发明的方式1涉及的固态成像装置配置有多个2×2像素单元，2×2像素单元中相邻地配置有全局快门共用像素，相邻的2×2像素单元在列方向上以2个像素周期、在行方向上以1个像素周期来配置多个，在2×2像素单元中，第一全局快门共用像素和第二全局快门共用像素在行方向及列方向上分别错开1/2像素间距地相邻配置，其中，第二全局快门共用像素是将与第一全局快门共用像素相同的布局在列方向上反转配置的，第一全局快门共用像素和第二全局快门共用像素各自在列方向上相对配置一对单位像素，并且第一全局快门共用像素和第二全局快门共用像素共用有：浮动扩散部，其储存电荷；信号电荷检测部，根据储存于浮动扩散部的电荷生成像素信号；以及信号电荷复位部，排放储存于浮动扩散部的电荷，一对单位像素分别包括：光电二极管部，对光信号进行光电转换并储存电荷；第一电荷传输部，传输储存在光电二极管部中的电荷；电荷保存部，保存由第一电荷传输部传输的电荷；以及第二电荷传输部，将在电荷保存部中保存的电荷传输到浮动扩散部。
根据上述构成，能够削减读取行数，能够实现高帧率。
本发明的方式2涉及的固态成像装置在上述方式1中，第一全局快门共用像素内的上侧的单位像素的第二电荷传输部和第二全局快门共用像素内的上侧的单位像素的第二电荷传输部由第一行读取驱动信号驱动，第一全局快门共用像素的下侧的单位像素的第二电荷传输部和第二全局快门共用像素的下侧的单位像素的第二电荷传输部由第二行读出驱动信号驱动。
根据上述构成，能够削减读取行数，能够实现高帧率。
本发明的方式3涉及的固态成像装置在上述方式1或2中，单位像素还具备第三电荷传输部，其排放比光电二极管部的饱和电荷量多的电荷，第一全局快门共用像素内的单位像素的第三电荷传输部的溢出漏极部以及第二全局快门共用像素内的信号电荷复位部的漏极部由相同的第一半导体区域构成。
根据上述构成，第一全局快门共用像素和第二全局快门共用像素的配置可以有效地执行，且可以保持光电二极管部和电荷保存部的特性。
本发明的方式4涉及的固态成像装置在上述方式1或2中，单位像素还具备第三电荷传输部，其排放比光电二极管部的饱和电荷量多的电荷，第一全局快门共用像素中的单位像素的第三电荷传输部的溢出漏极部以及第二全局快门共用像素中的信号电荷检测部的漏极部由相同的第一半导体区域构成。
根据上述构成，第一全局快门共用像素和第二全局快门共用像素的配置可以有效地执行，且可以保持光电二极管部和电荷保存部的特性。
本发明的方式5涉及的固态成像装置在上述方式1至4的任一方式中，与第一全局快门共用像素内的信号电荷检测部连接的行选择信号以及与第二全局快门共用像素内的信号电荷检测部连接的行选择信号为相同的信号波形，且通过不同的布线连接。
根据上述构成，行选择信号的布线能够有效地进行。
本发明的方式6涉及的固态成像装置在上述方式5中，与第一全局快门共用像素中的信号电荷复位部连接的行复位信号以及与第二全局快门共用像素中的信号电荷复位部连接的行复位信号是相同的信号波形，并且由不同的布线连接。
根据上述构成，行复位信号的布线能够有效地进行。
本发明的方式7涉及的固态成像装置在上述方式6中，连接到第一全局快门共用像素的行选择信号以及行复位信号的布线排列与连接到第二全局快门共用像素的行选择信号以及行复位信号的布线排列相反。
根据上述构成，行选择信号和行复位信号的布线能够有效地进行。
本发明不限于上述各实施方式，能在权利要求所示的范围中进行各种变更，将不同的实施方式中分别公开的技术手段适当组合得到的实施方式也包含于本发明的技术范围。而且，能够通过组合各实施方式分别公开的技术方法来形成新的技术特征。
Claims (7)
1.一种固态成像装置，其特征在于，配置有多个2×2像素单元，所述2×2像素单元中相邻地配置有全局快门共用像素，
相邻的所述2×2像素单元在列方向上以2个像素周期、在行方向上以1个像素周期来配置多个，
在所述2×2像素单元中，第一全局快门共用像素和第二全局快门共用像素在行方向及列方向上分别错开1/2个像素间距地相邻配置，其中，所述第二全局快门共用像素是将与所述第一全局快门共用像素相同的布局在列方向上反转配置的，
所述第一全局快门共用像素和所述第二全局快门共用像素各自在列方向上相对配置一对单位像素，并且所述第一全局快门共用像素和所述第二全局快门共用像素共用有：
浮动扩散部，其储存电荷；
信号电荷检测部，根据储存于所述浮动扩散部的电荷生成像素信号；以及
信号电荷复位部，排放储存于所述浮动扩散部的电荷，
所述一对单位像素分别包括：
光电二极管部，对光信号进行光电转换并储存电荷；
第一电荷传输部，传输储存在所述光电二极管部中的电荷；
电荷保存部，保存由所述第一电荷传输部传输的电荷；以及
第二电荷传输部，将在所述电荷保存部中保存的电荷传输到所述浮动扩散部。
2.根据权利要求1所述的固态成像装置，其特征在于，所述第一全局快门共用像素内的上侧的单位像素的所述第二电荷传输部和所述第二全局快门共用像素内的上侧的单位像素的所述第二电荷传输部由第一行读取驱动信号驱动，
所述第一全局快门共用像素的下侧的单位像素的所述第二电荷传输部和所述第二全局快门共用像素的下侧的单位像素的所述第二电荷传输部由第二行读出驱动信号驱动。
3.根据权利要求1或2所述的固态成像装置，其特征在于，所述单位像素还具备第三电荷传输部，其排放比所述光电二极管部的饱和电荷量多的电荷，
所述第一全局快门共用像素内的单位像素的所述第三电荷传输部的溢出漏极部以及所述第二全局快门共用像素内的所述信号电荷复位部的漏极部由相同的第一半导体区域构成。
4.根据权利要求1或2所述的固态成像装置，其特征在于，所述单位像素还具备第三电荷传输部，其排放比所述光电二极管部的饱和电荷量多的电荷，
所述第一全局快门共用像素中的单位像素的所述第三电荷传输部的溢出漏极部以及所述第二全局快门共用像素中的所述信号电荷检测部的漏极部由相同的第一半导体区域构成。
5.根据权利要求1或2所述的固态成像装置，其特征在于，与所述第一全局快门共用像素内的所述信号电荷检测部连接的行选择信号以及与所述第二全局快门共用像素内的所述信号电荷检测部连接的行选择信号为相同的信号波形，且通过不同的布线连接。
6.根据权利要求5所述的固态成像装置，其特征在于，与所述第一全局快门共用像素中的所述信号电荷复位部连接的行复位信号以及与所述第二全局快门共用像素中的所述信号电荷复位部连接的行复位信号是相同的信号波形，并且由不同的布线连接。
7.根据权利要求6所述的固态成像装置，其特征在于，连接到所述第一全局快门共用像素的所述行选择信号以及所述行复位信号的布线排列与连接到所述第二全局快门共用像素的所述行选择信号以及所述行复位信号的布线排列相反。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021024300A JP7543159B2 (ja) | 2021-02-18 | 2021-02-18 | 固体撮像装置 |
| JP2021-024300 | 2021-02-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114979518A true CN114979518A (zh) | 2022-08-30 |
Family
ID=82974619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111635817.2A Pending CN114979518A (zh) | 2021-02-18 | 2021-12-29 | 固态成像装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP7543159B2 (zh) |
| CN (1) | CN114979518A (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009188049A (ja) * | 2008-02-04 | 2009-08-20 | Texas Instr Japan Ltd | 固体撮像装置 |
| US20110019038A1 (en) * | 2009-07-23 | 2011-01-27 | Sony Corporation | Solid-state imaging device, drive method therefor, and electronic device |
| JP2011188530A (ja) * | 2011-06-13 | 2011-09-22 | Sony Corp | 固体撮像装置、固体撮像装置の駆動方法および電子機器 |
| US20150085170A1 (en) * | 2013-09-25 | 2015-03-26 | Sony Corporation | Solid-state imaging device and method of operating the same, and electronic apparatus and method of operating the same |
| US20160286151A1 (en) * | 2015-03-23 | 2016-09-29 | Tower Semiconductor Ltd. | Image Sensor Pixel With Memory Node Having Buried Channel And Diode Portions |
| CN106210506A (zh) * | 2015-05-29 | 2016-12-07 | 佳能株式会社 | 图像传感器和摄像装置 |
| US20180070030A1 (en) * | 2016-09-07 | 2018-03-08 | Semiconductor Components Industries, Llc | Global shutter imaging pixels |
| US20180323225A1 (en) * | 2015-11-05 | 2018-11-08 | Sony Semiconductor Solutions Corporation | Solid-state imaging device, imaging device, and electronic apparatus |
| CN108810428A (zh) * | 2017-07-27 | 2018-11-13 | 思特威电子科技（美国）有限公司 | 成像装置、像素及方法 |
| US20190149754A1 (en) * | 2017-11-10 | 2019-05-16 | Brillnics Inc. | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5789446B2 (ja) | 2011-08-10 | 2015-10-07 | 富士フイルム株式会社 | Ｍｏｓ型固体撮像素子及び撮像装置 |
| JP2018160558A (ja) | 2017-03-23 | 2018-10-11 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、および電子機器 |
| JP7043284B2 (ja) | 2018-02-15 | 2022-03-29 | キヤノン株式会社 | 撮像装置および撮像システム、および移動体 |
-
2021
- 2021-02-18 JP JP2021024300A patent/JP7543159B2/ja active Active
- 2021-12-29 CN CN202111635817.2A patent/CN114979518A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009188049A (ja) * | 2008-02-04 | 2009-08-20 | Texas Instr Japan Ltd | 固体撮像装置 |
| US20110019038A1 (en) * | 2009-07-23 | 2011-01-27 | Sony Corporation | Solid-state imaging device, drive method therefor, and electronic device |
| JP2011188530A (ja) * | 2011-06-13 | 2011-09-22 | Sony Corp | 固体撮像装置、固体撮像装置の駆動方法および電子機器 |
| US20150085170A1 (en) * | 2013-09-25 | 2015-03-26 | Sony Corporation | Solid-state imaging device and method of operating the same, and electronic apparatus and method of operating the same |
| US20160286151A1 (en) * | 2015-03-23 | 2016-09-29 | Tower Semiconductor Ltd. | Image Sensor Pixel With Memory Node Having Buried Channel And Diode Portions |
| CN106210506A (zh) * | 2015-05-29 | 2016-12-07 | 佳能株式会社 | 图像传感器和摄像装置 |
| US20180323225A1 (en) * | 2015-11-05 | 2018-11-08 | Sony Semiconductor Solutions Corporation | Solid-state imaging device, imaging device, and electronic apparatus |
| US20180070030A1 (en) * | 2016-09-07 | 2018-03-08 | Semiconductor Components Industries, Llc | Global shutter imaging pixels |
| CN108810428A (zh) * | 2017-07-27 | 2018-11-13 | 思特威电子科技（美国）有限公司 | 成像装置、像素及方法 |
| US20190149754A1 (en) * | 2017-11-10 | 2019-05-16 | Brillnics Inc. | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7543159B2 (ja) | 2024-09-02 |
| JP2022126302A (ja) | 2022-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101998473B1 (ko) | 고체 촬상 장치 및 전자 기기 | |
| US10998356B2 (en) | Solid-state imaging device and driving method thereof, and electronic apparatus | |
| KR101696463B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 신호 처리 방법 및 촬상 장치 | |
| JP5282543B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
| JP5641287B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法、および、電子機器 | |
| TWI504256B (zh) | 固態成像裝置，其訊號處理方法，及電子設備 | |
| JP5633323B2 (ja) | 固体撮像装置及び電子機器 | |
| JP4971586B2 (ja) | 固体撮像装置 | |
| JP4768305B2 (ja) | 固体撮像装置 | |
| KR101945052B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 구동 방법, 및 전자 기기 | |
| KR20120140608A (ko) | 전자 기기 및 전자 기기의 구동 방법 | |
| JP4961748B2 (ja) | 固体撮像装置 | |
| JP2014011253A (ja) | 固体撮像装置および電子機器 | |
| JP6276297B2 (ja) | 固体撮像装置及び電子機器 | |
| JP2006049611A (ja) | Ｃｍｏｓイメージセンサ | |
| JP2006005711A (ja) | Ｃｍｏｓイメージセンサ | |
| JP2017162985A (ja) | 撮像装置 | |
| JP7543159B2 (ja) | 固体撮像装置 | |
| JP4391843B2 (ja) | 固体撮像装置 | |
| JP2017175164A (ja) | 固体撮像装置及び電子機器 | |
| JP5234100B2 (ja) | 固体撮像装置および撮像装置 | |
| JP2014143444A (ja) | 固体撮像装置及び電子機器 | |
| JP5619093B2 (ja) | 固体撮像装置及び固体撮像システム | |
| JP6053321B2 (ja) | 固体撮像装置 | |
| JP2014011558A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: No. 1, 2613, Quemoto cho, Tianli City, Nara Prefecture, Japan Applicant after: Sharp semiconductor Innovation Co.,Ltd. Address before: 2613 Fandi 1, oak Town, Tianli City, Nara Prefecture, Japan Applicant before: Sharp semiconductor Innovation Co.,Ltd. |