CN114975405A - 一种晶圆封装系统及其制备方法 - Google Patents
一种晶圆封装系统及其制备方法 Download PDFInfo
- Publication number
- CN114975405A CN114975405A CN202210591718.7A CN202210591718A CN114975405A CN 114975405 A CN114975405 A CN 114975405A CN 202210591718 A CN202210591718 A CN 202210591718A CN 114975405 A CN114975405 A CN 114975405A
- Authority
- CN
- China
- Prior art keywords
- packaging system
- silicon substrate
- wafer packaging
- layer
- reinforcing layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 65
- 238000002360 preparation method Methods 0.000 title abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 67
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 66
- 239000010703 silicon Substances 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 230000003014 reinforcing effect Effects 0.000 claims abstract description 49
- 239000007788 liquid Substances 0.000 claims abstract description 32
- 238000001816 cooling Methods 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 229910001374 Invar Inorganic materials 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 14
- 229910052802 copper Inorganic materials 0.000 claims description 14
- 239000010949 copper Substances 0.000 claims description 14
- 230000002787 reinforcement Effects 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 8
- 238000003466 welding Methods 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 6
- 239000003292 glue Substances 0.000 claims 2
- 230000017525 heat dissipation Effects 0.000 abstract description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- UGKDIUIOSMUOAW-UHFFFAOYSA-N iron nickel Chemical compound [Fe].[Ni] UGKDIUIOSMUOAW-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910002027 silica gel Inorganic materials 0.000 description 2
- 239000000741 silica gel Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
- H01L21/4882—Assembly of heatsink parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/147—Semiconductor insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明提供一种晶圆封装系统及其制备方法，所述系统至少包括：硅基底，具有第一表面和与所述第一表面相对的第二表面；多个芯片，焊接于所述硅基底的第一表面；结构加强层，固定于所述硅基底的第二表面，所述结构加强层同时具有液体冷却通道。本发明的晶圆封装系统是将多个不同功能的芯片集成到单个全晶圆尺寸的平台上，提高封装性能，并且在封装系统中增加了结构加强层，一方面可以支撑大尺寸的硅基底平台，增强整个封装系统的结构刚度，另一方面通过集成的结构加强层和液体冷却通道可以对多芯片系统工作时产生的热量提供导热途径，提升系统的散热能力。
Description
技术领域
本发明涉及半导体封装技术领域，特别是涉及一种晶圆封装系统及其制备方法。
背景技术
集成电路封装近年来发展迅速，倒装芯片电子封装作为主流封装形式，占据了整个集成电路封装市场的60％～70％。在高性能计算、AI、云、GPU、自动驾驶等性能需求不断增长的驱动下，需要将多个功能不同的芯片集成到一个平台上。对于未来的自动驾驶，大量的数据将使用一个具有高计算能力的中心计算平台来处理。目前，标准集成电路封装，如倒装芯片封装，是利用有机衬底作为硅集成的平台，即，将一个或多个硅片附着在有机衬底上。这种封装或有机衬底的尺寸一直在增加，从50×50到70×70mm2，现在它的趋势是100×100mm2的形状因子。然而，它仍然不能满足高性能计算的需求，这就需要集成更多的芯片，而更多的芯片集成意味着在运行时产生的热量也更高。如何将这些芯片集成到一个合适的平台并且提高散热能力仍然是本领域技术人员需要解决的课题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种晶圆封装系统及其制备方法，用于提升封装的性能，同时该系统内集成了结构加强层和用于散热的液体冷却通道。
为实现上述目的及其他相关目的，本发明提供一种晶圆封装系统，所述系统至少包括：
硅基底，具有第一表面和与所述第一表面相对的第二表面；
多个芯片，焊接于所述硅基底的第一表面；
结构加强层，固定于所述硅基底的第二表面，所述结构加强层具有液体冷却通道。
作为本发明晶圆封装系统的一种优化的方案，所述硅基底的第一表面形成有重新布线层，所述重新布线层包括介质层以及位于所述介质层中的布线金属层，所述芯片与所述布线金属层焊接电连。
作为本发明晶圆封装系统的一种优化的方案，所述结构加强层的厚度在毫米级。
作为本发明晶圆封装系统的一种优化的方案，所述液体冷却通道包括铜通道。
作为本发明晶圆封装系统的一种优化的方案，所述结构加强层的横截面形状包括圆形或者方形。
作为本发明晶圆封装系统的一种优化的方案，所述结构加强层通过导热胶或者金属粘结固定于所述第二表面。
作为本发明晶圆封装系统的一种优化的方案，所述结构加强层的材料包括因瓦。
作为本发明晶圆封装系统的一种优化的方案，所述硅基底的直径尺寸包括150mm、200mm或者300mm中的一种。
本发明还提供一种晶圆封装系统的制备方法，所述制备方法至少包括：
提供一硅基底，所述硅基底具有第一表面和与所述第一表面相对的第二表面；
将多个芯片焊接于所述硅基底的第一表面；
将结构加强层固定于所述硅基底的第二表面，所述结构加强层具有液体冷却通道。
作为本发明晶圆封装系统的制备方法的一种优化的方案，所述硅基底的第一表面形成有重新布线层，所述重新布线层包括介质层以及位于所述介质层中的布线金属层，所述芯片与所述布线金属层焊接电连。
作为本发明晶圆封装系统的制备方法的一种优化的方案，通过混合键合或者金属扩散键合的方式将多个所述芯片焊接于所述第一表面。
作为本发明晶圆封装系统的制备方法的一种优化的方案，所述液体冷却通道包括铜通道
作为本发明晶圆封装系统的制备方法的一种优化的方案，所述结构加强层通过导热胶或者金属粘结固定于所述第二表面。
作为本发明晶圆封装系统的制备方法的一种优化的方案，所述结构加强层的材料包括因瓦。
作为本发明晶圆封装系统的制备方法的一种优化的方案，所述硅基底的直径尺寸包括150mm、200mm或者300mm中的一种。
如上所述，本发明的晶圆封装系统及其制备方法，所述系统至少包括：硅基底，具有第一表面和与所述第一表面相对的第二表面；多个芯片，焊接于所述硅基底的第一表面；结构加强层，固定于所述硅基底的第二表面，所述结构加强层具有液体冷却通道。本发明的晶圆封装系统是将多个不同功能的芯片集成到单个全晶圆尺寸的平台上，提高封装性能，并且在封装系统中增加了结构加强层，一方面可以支撑大尺寸的硅基底平台，增强整个封装系统的结构刚度，另一方面通过集成的结构加强层和液体冷却通道可以对多芯片系统工作时产生的热量提供导热途径，提升系统的散热能力。
附图说明
图1～图3为本发明晶圆封装系统的制备方法的各个步骤呈现的结构示意图。
图4为图3的晶圆封装系统的俯视图。
图5～图6为本发明晶圆封装系统中结构加强层的俯视图。
元件标号说明
1 硅基底
201、202、203 芯片
3 结构加强层
4 液体冷却通道
5 介质层
6 布线金属层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅附图。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图3所示，本发明提供一种晶圆封装系统，所述系统至少包括：硅基底1、多个芯片201、202、203以及结构加强层3。
所述硅基底1具有第一表面和与所述第一表面相对的第二表面；所述多个芯片201、202、203焊接于所述硅基底的第一表面；所述结构加强层3固定于所述硅基底的第二表面，所述结构加强层3具有液体冷却通道4。
作为示例，所述硅基底1的第一表面形成有重新布线层，所述重新布线层包括介质层5以及位于所述介质层5中的布线金属层6，所述芯片201、202、203与所述布线金属层6焊接电连。即，底部的硅基底1和上部芯片201、202、203间是由金属布线层6连接的，形成相应电学连接。
所述介质层5可以采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种，并可以采用诸如旋涂、CVD、等离子增强CVD等工艺形成。所述布线金属层6可以是单层金属层，也可以包括两层或多层金属层，其材料可以包括铜、铝、镍、金、银、钛中的一种或两种以上的组合。
所述硅基底1的直径尺寸包括但不限于150mm、200mm或者300mm中的一种。在一实施例中，所述硅基底1的直径为200mm。在另一实施例中，所述硅基底1的直径为300mm的大尺寸。
所述芯片可以是现有的任意适用于封装的半导体芯片，可以是多个同类型或者多个不同类型不同功能的芯片。本实施例中，所述晶圆封装系统内封装有多个不同类型的芯片201、202、203，例如，可以是片上系统(SOC)器件，也可以是存储器芯片，如HBM，还可以是逻辑芯片、电源管理芯片、I/O等，在此不做限制。需要知晓，为方便图示，附图只展示了芯片201、202、203。
作为示例，可以通过混合键合(Hybrid bonding)或者金属扩散键合(Diffusionbonding)的方式将多个所述芯片201、202、203焊接于所述第一表面。
作为示例，所述结构加强层3的厚度在毫米级，包括但不限于2mm、3mm、5mm等等。
作为示例，所述结构加强层3可以选择因瓦材料(Invar)，当然，在其他实施例中也可以选择其他适合的材料来作为结构加强层3。本实施例中，因瓦结构加强层3采用铁镍因瓦(Invar)合金材料制成，其具有低的热膨胀系数(0.5～2.0ppm/℃)，因此，因瓦结构加强层3拥有良好的尺寸稳定性。该热膨胀系数可以与硅的热膨胀系数(2.6ppm/℃)很好地匹配，可充分减少由温度变化所产生的封装变形，提升封装性能。另外，所述因瓦结构加强层3采用的铁镍因瓦合金材料具有较高的杨氏模量(Young's modulus)，为135Gpa，即使所述硅基底晶圆片的尺寸较大，例如达到200mm、300mm甚至更大的尺寸，所述因瓦结构加强层3也可以提供较好的结构支撑，实现封装所需的结构刚度。
在所述结构加强层3中同时还集成有液体冷却通道4，通过所述液体冷却通道4可以使低温液体流动，带走晶圆封装系统工作时的热量。优选地，所述液体冷却通道4可以是铜通道，即，铜通道中间是中空的结构，低温液体从中空结构中流过。铜的导热系数高达380W/m/K，通过高导热系数的铜通道，可以更好的将热量带走，提高散热效率。
图4是本发明晶圆封装系统的俯视图，图5和图6分别是所述结构加强层3的俯视图。所述结构加强层3的横截面的形状包括但不限于圆形(图6)或者方形(图5)，所述液体冷却通道4设置为平行的中空结构。
作为示例，所述结构加强层3可以通过导热胶或者金属粘结固定于所述硅基底1的第二表面，但并不限于此，当然也可以通过其他任何适合的方式使所述结构加强层3固定于所述硅基底1的第二表面。
需要说明的是，所述芯片均为已知合格的芯片(known good die)，经过硅片级测试后焊接至所述硅基底1上，相当于完成了一个扇出型不同类型晶片晶圆级封装，形成一个晶圆级的高性能集成封装，而且该封装具有集成的结构加强层3和用于散热的液体冷却通道4。
如图1～图3所示，本发明还提供一种晶圆封装系统的制备方法，可以用于制备但不限于上述晶圆封装系统，所述制备方法至少包括以下步骤：
首先执行步骤一，如图1所示，提供一硅基底1，所述硅基底1具有第一表面和与所述第一表面相对的第二表面。
作为示例，所述硅基底1的第一表面形成有重新布线层，所述重新布线层包括介质层5以及位于所述介质层5中的布线金属层6，所述芯片201、202、203与所述布线金属层6焊接电连。即，底部的硅基底1和上部芯片201、202、203间是由所述金属布线层6连接的，形成相应电学连接。
所述介质层5可以采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种，并可以采用诸如旋涂、CVD、等离子增强CVD等工艺形成。所述布线金属层6可以是单层金属层，也可以包括两层或多层金属层，其材料可以包括铜、铝、镍、金、银、钛中的一种或两种以上的组合。
所述硅基底1的直径尺寸包括但不限于150mm、200mm或者300mm中的一种。在一实施例中，所述硅基底1的直径为200mm。在另一实施例中，所述硅基底1的直径为300mm的大尺寸。
然后执行步骤二，如图2所示，将多个芯片201、202、203焊接于所述硅基底的第一表面。
所述芯片可以是现有的任意适用于封装的半导体芯片，可以是多个同类型或者多个不同类型不同功能的芯片201、202、203。本实施例中，所述晶圆封装系统内封装有多个不同类型的芯片201、202、203，例如，可以是片上系统(SOC)器件，也可以是存储器芯片，如HBM，还可以是逻辑芯片、电源管理芯片、I/O等，在此不做限制。需要知晓，为方便图示，附图只展示了芯片201、202、203。
作为示例，可以通过混合键合(Hybrid bonding)或者金属扩散键合(Diffusionbonding)的方式将多个所述芯片201、202、203焊接于所述第一表面。
最后执行步骤三，如图3所示，将结构加强层3固定于所述硅基底的第二表面，所述结构加强层3具有液体冷却通道4。
作为示例，所述结构加强层3可以选择因瓦材料(Invar)，当然，在其他实施例中也可以选择其他适合的材料来作为结构加强层3。本实施例中，因瓦结构加强层3采用铁镍因瓦(Invar)合金材料制成，其具有低的热膨胀系数(0.5～2.0ppm/℃)，因此，因瓦结构加强层3拥有良好的尺寸稳定性。该热膨胀系数可以与硅的热膨胀系数(2.6ppm/℃)很好地匹配，可充分减少由温度变化所产生的封装变形，提升封装性能。另外，所述因瓦结构加强层3采用的铁镍因瓦合金材料具有较高的杨氏模量(Young's modulus)，为135Gpa，即使所述硅基底晶圆片的尺寸较大，例如达到200mm、300mm甚至更大的尺寸，所述因瓦结构加强层3也可以提供较好的结构支撑，实现封装所需的结构刚度。
在所述结构加强层3中同时还集成有液体冷却通道4，通过所述液体冷却通道4可以使低温液体流动，带走晶圆封装系统工作时的热量。优选地，所述液体冷却通道4可以是铜通道，即，铜通道中间是中空的结构，低温液体从中空结构中流过。铜的导热系数高达380W/m/K，通过高导热系数的铜通道，可以更好的将热量带走，提高散热效率。
图4是图3的俯视图，图5和图6是所述结构加强层3的俯视图。所述结构加强层3的横截面的形状包括但不限于圆形(图6)或者方形(图5)，所述液体冷却通道4设置为平行的中空结构。
作为示例，所述结构加强层3可以通过导热胶或者金属粘结固定于所述硅基底1的第二表面，但并不限于此，当然也可以通过其他任何适合的方式使所述结构加强层3固定与所述硅基底的1第二表面。
需要说明的是，所述芯片均为已知合格的芯片(known good die)，经过硅片级测试后焊接至所述硅基底1上，相当于完成了一个扇出型不同类型晶片晶圆级封装，形成一个晶圆级的高性能集成封装，而且该封装具有集成的结构加强层3和用于散热的液体冷却通道4。
综上所述，本发明提供一种晶圆封装系统及其制备方法，所述系统至少包括：硅基底，具有第一表面和与所述第一表面相对的第二表面；多个芯片，焊接于所述硅基底的第一表面；，固定于所述硅基底的第二表面，所述结构加强层同时具有液体冷却通道。本发明的晶圆封装系统是将多个不同功能的芯片集成到单个全晶圆尺寸的平台上，提高封装性能，并且在封装系统中增加了结构加强层，一方面可以支撑大尺寸的硅基底平台，增强整个封装系统的结构刚度，另一方面通过集成的结构加强层和液体冷却通道可以对多芯片系统工作时产生的热量提供导热途径，提升系统的散热能力。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (15)
1.一种晶圆封装系统，其特征在于，所述系统至少包括：
硅基底，具有第一表面和与所述第一表面相对的第二表面；
多个芯片，焊接于所述硅基底的第一表面；
结构加强层，固定于所述硅基底的第二表面，所述结构加强层具有液体冷却通道。
2.根据权利要求1所述的晶圆封装系统，其特征在于：所述硅基底的第一表面形成有重新布线层，所述重新布线层包括介质层以及位于所述介质层中的布线金属层，所述芯片与所述布线金属层焊接电连。
3.根据权利要求1所述的晶圆封装系统，其特征在于：所述结构加强层的厚度在毫米级。
4.根据权利要求1所述的晶圆封装系统，其特征在于：所述液体冷却通道包括铜通道。
5.根据权利要求1所述的晶圆封装系统，其特征在于：所述结构加强层的横截面形状包括圆形或者方形。
6.根据权利要求1所述的晶圆封装系统，其特征在于：所述结构加强层通过导热胶或者金属粘结固定于所述第二表面。
7.根据权利要求1所述的晶圆封装系统，其特征在于：所述结构加强层的材料包括因瓦。
8.根据权利要求1所述的晶圆封装系统，其特征在于：所述硅基底的直径尺寸包括150mm、200mm或者300mm中的一种。
9.一种晶圆封装系统的制备方法，其特征在于，所述制备方法至少包括：
提供一硅基底，所述硅基底具有第一表面和与所述第一表面相对的第二表面；
将多个芯片焊接于所述硅基底的第一表面；
将结构加强层固定于所述硅基底的第二表面，所述结构加强层具有液体冷却通道。
10.根据权利要求9所述的晶圆封装系统的制备方法，其特征在于：所述硅基底的第一表面形成有重新布线层，所述重新布线层包括介质层以及位于所述介质层中的布线金属层，所述芯片与所述布线金属层焊接电连。
11.根据权利要求9所述的晶圆封装系统的制备方法，其特征在于：通过混合键合或者金属扩散键合的方式将多个所述芯片焊接于所述第一表面。
12.根据权利要求9所述的晶圆封装系统的制备方法，其特征在于：所述液体冷却通道包括铜通道。
13.根据权利要求9所述的晶圆封装系统的制备方法，其特征在于：所述结构加强层通过导热胶或者金属粘结固定于所述第二表面。
14.根据权利要求9所述的晶圆封装系统的制备方法，其特征在于：所述结构加强层的材料包括因瓦。
15.根据权利要求9所述的晶圆封装系统的制备方法，其特征在于：所述硅基底的直径尺寸包括150mm、200mm或者300mm中的一种。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210591718.7A CN114975405B (zh) | 2022-05-27 | 2022-05-27 | 一种晶圆封装系统及其制备方法 |
| US18/142,424 US20230386967A1 (en) | 2022-05-27 | 2023-05-02 | Wafer packaging system and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210591718.7A CN114975405B (zh) | 2022-05-27 | 2022-05-27 | 一种晶圆封装系统及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114975405A true CN114975405A (zh) | 2022-08-30 |
| CN114975405B CN114975405B (zh) | 2024-06-07 |
Family
ID=82957454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210591718.7A Active CN114975405B (zh) | 2022-05-27 | 2022-05-27 | 一种晶圆封装系统及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20230386967A1 (zh) |
| CN (1) | CN114975405B (zh) |
Citations (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4573067A (en) * | 1981-03-02 | 1986-02-25 | The Board Of Trustees Of The Leland Stanford Junior University | Method and means for improved heat removal in compact semiconductor integrated circuits |
| US5325265A (en) * | 1988-11-10 | 1994-06-28 | Mcnc | High performance integrated circuit chip package |
| CN1728365A (zh) * | 2004-07-01 | 2006-02-01 | 国际商业机器公司 | 用于半导体集成电路封装的微通道冷却的设备和方法 |
| CN1790705A (zh) * | 2004-11-12 | 2006-06-21 | 国际商业机器公司 | 用于冷却半导体集成电路芯片封装的装置和方法 |
| CN104767396A (zh) * | 2015-03-23 | 2015-07-08 | 广东美的制冷设备有限公司 | 智能功率模块及其制造方法 |
| CN105188307A (zh) * | 2015-07-15 | 2015-12-23 | 香港应用科技研究院有限公司 | 用于高功率电子应用的局部增强流体冷却组件及电子装置 |
| CN106684060A (zh) * | 2015-11-11 | 2017-05-17 | 阿尔特拉公司 | 增强的冷却结构的集成电路封装件 |
| CN108029219A (zh) * | 2015-05-15 | 2018-05-11 | 高克联管件公司 | 液体冷却的冷板 |
| CN108022894A (zh) * | 2017-11-14 | 2018-05-11 | 华南理工大学 | Igbt芯片与相变均热板的集成封装结构及其制造方法 |
| CN108292640A (zh) * | 2015-11-25 | 2018-07-17 | 三菱电机株式会社 | 半导体装置、逆变器装置及汽车 |
| WO2018129908A1 (zh) * | 2017-01-13 | 2018-07-19 | 中芯长电半导体（江阴）有限公司 | 一种双面扇出型晶圆级封装方法及封装结构 |
| CN108682659A (zh) * | 2018-05-16 | 2018-10-19 | 江苏芯澄半导体有限公司 | 一种用于新能源汽车的宽禁带半导体碳化硅功率器件封装结构 |
| US20190172802A1 (en) * | 2017-12-04 | 2019-06-06 | Sj Semiconductor(Jiangyin) Corporation | Fan-out antenna packaging structure and preparation thereof |
| CN112038305A (zh) * | 2020-10-12 | 2020-12-04 | 长电集成电路(绍兴)有限公司 | 一种多芯片超薄扇出型封装结构及其封装方法 |
| CN112930078A (zh) * | 2019-12-05 | 2021-06-08 | 通用电气航空系统有限责任公司 | 用于电子部件的冷板组件 |
| CN113793836A (zh) * | 2021-09-10 | 2021-12-14 | 北京大学 | 一种单片集成的功率模块的封装结构及其制备方法 |
| CN114334871A (zh) * | 2022-01-26 | 2022-04-12 | 深圳佰维存储科技股份有限公司 | 用于高功率芯片封装散热的装置和系统 |
| CN114361122A (zh) * | 2021-08-11 | 2022-04-15 | 华为技术有限公司 | 功率模块的封装结构及封装方法 |
-
2022
- 2022-05-27 CN CN202210591718.7A patent/CN114975405B/zh active Active
-
2023
- 2023-05-02 US US18/142,424 patent/US20230386967A1/en active Pending
Patent Citations (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4573067A (en) * | 1981-03-02 | 1986-02-25 | The Board Of Trustees Of The Leland Stanford Junior University | Method and means for improved heat removal in compact semiconductor integrated circuits |
| US5325265A (en) * | 1988-11-10 | 1994-06-28 | Mcnc | High performance integrated circuit chip package |
| CN1728365A (zh) * | 2004-07-01 | 2006-02-01 | 国际商业机器公司 | 用于半导体集成电路封装的微通道冷却的设备和方法 |
| CN1790705A (zh) * | 2004-11-12 | 2006-06-21 | 国际商业机器公司 | 用于冷却半导体集成电路芯片封装的装置和方法 |
| CN104767396A (zh) * | 2015-03-23 | 2015-07-08 | 广东美的制冷设备有限公司 | 智能功率模块及其制造方法 |
| CN108029219A (zh) * | 2015-05-15 | 2018-05-11 | 高克联管件公司 | 液体冷却的冷板 |
| CN105188307A (zh) * | 2015-07-15 | 2015-12-23 | 香港应用科技研究院有限公司 | 用于高功率电子应用的局部增强流体冷却组件及电子装置 |
| CN106684060A (zh) * | 2015-11-11 | 2017-05-17 | 阿尔特拉公司 | 增强的冷却结构的集成电路封装件 |
| CN108292640A (zh) * | 2015-11-25 | 2018-07-17 | 三菱电机株式会社 | 半导体装置、逆变器装置及汽车 |
| WO2018129908A1 (zh) * | 2017-01-13 | 2018-07-19 | 中芯长电半导体（江阴）有限公司 | 一种双面扇出型晶圆级封装方法及封装结构 |
| CN108022894A (zh) * | 2017-11-14 | 2018-05-11 | 华南理工大学 | Igbt芯片与相变均热板的集成封装结构及其制造方法 |
| US20190172802A1 (en) * | 2017-12-04 | 2019-06-06 | Sj Semiconductor(Jiangyin) Corporation | Fan-out antenna packaging structure and preparation thereof |
| CN108682659A (zh) * | 2018-05-16 | 2018-10-19 | 江苏芯澄半导体有限公司 | 一种用于新能源汽车的宽禁带半导体碳化硅功率器件封装结构 |
| CN112930078A (zh) * | 2019-12-05 | 2021-06-08 | 通用电气航空系统有限责任公司 | 用于电子部件的冷板组件 |
| CN112038305A (zh) * | 2020-10-12 | 2020-12-04 | 长电集成电路(绍兴)有限公司 | 一种多芯片超薄扇出型封装结构及其封装方法 |
| CN114361122A (zh) * | 2021-08-11 | 2022-04-15 | 华为技术有限公司 | 功率模块的封装结构及封装方法 |
| CN113793836A (zh) * | 2021-09-10 | 2021-12-14 | 北京大学 | 一种单片集成的功率模块的封装结构及其制备方法 |
| CN114334871A (zh) * | 2022-01-26 | 2022-04-12 | 深圳佰维存储科技股份有限公司 | 用于高功率芯片封装散热的装置和系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20230386967A1 (en) | 2023-11-30 |
| CN114975405B (zh) | 2024-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10535608B1 (en) | Multi-chip package structure having chip interconnection bridge which provides power connections between chip and package substrate | |
| US8405226B2 (en) | Semiconductor device and method of making semiconductor device | |
| US7750459B2 (en) | Integrated module for data processing system | |
| US6887769B2 (en) | Dielectric recess for wafer-to-wafer and die-to-die metal bonding and method of fabricating the same | |
| JP2007506278A (ja) | 集積型電子チップ及び相互接続デバイス、並びにそれを製造するための方法 | |
| US7511359B2 (en) | Dual die package with high-speed interconnect | |
| US10529693B2 (en) | 3D stacked dies with disparate interconnect footprints | |
| CN116960002B (zh) | 光电集成式半导体封装结构及其制备方法 | |
| US7615487B2 (en) | Power delivery package having through wafer vias | |
| US20230335526A1 (en) | High-density-interconnection packaging structure and method for preparing same | |
| CN112289742A (zh) | 一种晶圆系统级三维扇出型封装结构及其制作方法 | |
| CN115148611B (zh) | 2.5d封装结构及制备方法 | |
| CN114975405B (zh) | 一种晶圆封装系统及其制备方法 | |
| CN115101519A (zh) | 一种三维堆叠的扇出型封装结构及其制备方法 | |
| CN113764396B (zh) | 基于重布线层的半导体封装结构及其封装方法 | |
| CN115020373A (zh) | 一种扇出型封装结构及其制造方法 | |
| KR20170002266A (ko) | 플립 칩 패키징 | |
| CN220233193U (zh) | 改善电源信号传输的2.5d封装结构 | |
| JPH05152476A (ja) | 半導体集積回路装置及びその製造方法及び電子計算機 | |
| CN220367918U (zh) | 改善电源信号传输的2.5d封装结构 | |
| TWI807660B (zh) | 封裝元件及其製作方法 | |
| US20230335478A1 (en) | 2.5d/3d electronic packaging structure and method for manufacturing same | |
| CN213242537U (zh) | 一种晶圆系统级三维扇出型封装结构 | |
| US20240071778A1 (en) | Semiconductor interconnect bridge packaging | |
| US20230352449A1 (en) | Fan-out stacked semiconductor package structure and packaging method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |