CN114937696A - 一种igbt芯片及其驱动方法、存储介质 - Google Patents

一种igbt芯片及其驱动方法、存储介质 Download PDF

Info

Publication number
CN114937696A
CN114937696A CN202210392797.9A CN202210392797A CN114937696A CN 114937696 A CN114937696 A CN 114937696A CN 202210392797 A CN202210392797 A CN 202210392797A CN 114937696 A CN114937696 A CN 114937696A
Authority
CN
China
Prior art keywords
gate
grid
well region
region
igbt chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210392797.9A
Other languages
English (en)
Inventor
杨鑫
徐思维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan University
Original Assignee
Hunan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan University filed Critical Hunan University
Priority to CN202210392797.9A priority Critical patent/CN114937696A/zh
Publication of CN114937696A publication Critical patent/CN114937696A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Abstract

本发明提供一种IGBT芯片及其驱动方法、存储介质。IGBT芯片包括元胞，元胞由两个第一结构拼接而成；第一结构包括N型衬底、第一栅极和第二栅极；N型衬底上表面开设凹槽，第一栅极为设置在N型衬底上的第一栅极510，第二栅极的至少部分伸入凹槽，第二栅极与第一栅极在N型衬底上表面的投影之间的间距为d，d的取值范围为100埃米~200埃米；第一栅极下方设置有第一有源区，凹槽的远离第一栅极一侧设置有第二有源区；第一有源区、第二有源区均设置于N型衬底上；各个元胞的第一有源区中的第一金属层、第二有源区中的第二金属层相互接触从而形成IGBT芯片的发射极；各个元胞的N型衬底相互接触从而形成一体结构。

Description

一种IGBT芯片及其驱动方法、存储介质
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种IGBT芯片及其驱动方法、存储介质，IGBT芯片是采用了平面与沟槽双独立沟道的双极性器件。
背景技术
近三十年来我国IGBT技术飞速发展，从结构简单的平面栅到沟槽栅IGBT，再到现有的沟槽平面、精细沟槽、以及复合栅等技术，都在不断优化芯片结构以求达到最好效果。目前尝试突破传统IGBT的VCEsat-Eoff之间的权衡关系成为研究的重点，即在降低器件的导通压降的同时，优化关断损耗和通耗的折中关系。
平面栅结构的IGBT制作工艺简单，耐压性能好，但是由于其沟道区在表面，限制沟道密度导致电导调制效应较弱，导通压降较高。如图1所示，平面栅结构的IGBT主要包括：P+集电极层101、N型缓冲层102、N-漂移区103、N阱区104、P阱区105、N+掺杂区106、平面栅极107、栅氧化层108以及金属层109。沟槽栅结构可以消除JFET效应，减小导通压降，但是芯片饱和电流过大，短路能力差，如图2所示，沟槽栅结构的IGBT包括P+集电极层201、N型缓冲层202、N-漂移区203、沟槽栅极204、栅氧化层205、N阱区206、P阱区207、N+掺杂区208、隔离层209以及金属层210；有人还提出具有沟槽的平面栅结构的IGBT芯片，如图3所示结构，能够结合平面栅和沟槽栅的优点，在平面栅的基础上引入沟槽，沟槽侧面形成载流子积累层，增强了电导调制效应，在不降低击穿电压的前提下，降低器件的通态损耗，主要包括：P+集电极层301、N型缓冲层302、N-漂移区303、N阱区304、P阱区305、N+掺杂区306、沟槽栅极307、栅氧化层308以及金属层309。但是，沟槽的引入增大了栅极和发射极（金属层所在位置为发射极）之间的电容，增加了开关时间，增大开关损耗。
为了实现低损耗，近年来一些新型复合栅结构被提出。单沟道结构如专利CN104659088A、CN207097831U和CN104051509B中所提出的，改变多种门极形式，沟槽侧用于载流子积累来降低导通压降，但只有一个沟道。
双沟道单门极结构如专利CN108598160B提出的一种融合了平面栅和沟槽栅结构的复合栅芯片，综合了沟槽栅和平面栅的优点。但是与图3所示结构一样具有较大的栅射电容，开关时间几倍于图1、图2所示结构。专利CN108428740B在CN108598160B的结构基础上提出一种具有含虚栅的复合栅结构的IGBT芯片，引入虚栅极，优化复合栅的输入和输出电容，优化芯片开通电流的变化率，以及降低开关损耗；但是只有一个门极优化效果有限，并且引入了多个沟槽，大大增加了工艺的复杂度和成本。
发明内容
本发明要解决的问题是针对现有IGBT芯片开关速度较慢、开关损耗较大的问题，提供一种IGBT芯片。
为解决上述技术问题，本发明采用的技术方案是：一种IGBT芯片，包括元胞，所述元胞由对称设置的两个第一结构拼接而成；
所述第一结构包括N型衬底、间隔设置的第一栅极和第二栅极；所述第一栅极和第二栅极通过氧化层隔开；
所述N型衬底上表面开设有沿着N型衬底高度方向向下伸入N型衬底的凹槽，所述第一栅极为设置在N型衬底上的第一栅极，所述第二栅极的至少部分伸入所述凹槽，所述第一栅极和第二栅极之间的氧化层厚度d的取值范围不小于100埃米；
所述第一栅极下方设置有第一有源区，所述凹槽的远离第一栅极一侧设置有第二有源区；
所述第一有源区、第二有源区均设置于N型衬底上；
各个元胞的第一有源区中的第一金属层、第二有源区中的第二金属层相互接触从而形成IGBT芯片的发射极；各个元胞的N型衬底相互接触从而形成一体结构。
本发明中，通过引出间隔设置的第一栅极和第二栅极，从而在每个第一结构上设置两个独立的可驱动栅极，形成纵横两个方向的双独立沟道，使芯片能够同时施加多个电压驱动，大大增强芯片的电压驱动能力，减小引入沟槽而增大的开关延迟，提高芯片的开关速度，大幅度降低开关损耗。两个门极驱动信号同时作用，可以降低器件开关损耗。
上述技术方案中，所述第一有源区包括相邻设置的第一N+掺杂区、第一金属层；所述第一金属层位于第一N+掺杂区的远离第二栅极一侧；
所述第一有源区还包括形成在N型衬底中的第一N阱区、位于第一N阱区上的第一P阱区、位于第一P阱区上的第一N+掺杂区和第一金属层，第一P阱区绕设在第一N+掺杂区和第一金属层外侧，第一N阱区绕设在第一P阱区外侧；
所述第一N+掺杂区的上端面、第一P阱区的上端面、第一N阱区的上端面均朝向第一栅极设置；
所述第二有源区包括在N型衬底高度方向由上到下依次设置的第二N+掺杂区、第二P阱区、第二N阱区，还包括与第二N+掺杂区相邻设置且位于第二P阱区上的第二金属层；所述第二金属层位于第二N+掺杂区的远离第一栅极一侧；
所述第二N+掺杂区的壁面、第二P阱区的壁面、第二N阱区的壁面至少形成所述凹槽的远离第一栅极的壁面的部分或全部；
在一个元胞中，其中一个第一结构的第二有源区的第二金属层、第二P阱区、第二N阱区与另一个第一结构的第二有源区的第二金属层、第二P阱区、第二N阱区分别对应接触。
通过上述设置，从而在第一栅极下方设置第一栅极对应的有源区，在凹槽的远离第一栅极一侧设置对应于第二栅极的有源区。
在一种优选实施方式中，所述第二N阱区底面所在的高度位置高于凹槽槽底所在的高度位置。
本发明中，通过上述设置，使得N阱区的深度不超过沟槽的深度，避免过早击穿的问题。
在一种优选实施方式中，定义第一方向为两个第一结构相互拼接形成元胞的方向，所述第一P阱区上端面在第一方向上的投影尺寸c1与形成所述凹槽的远离第一栅极的壁面的第二P阱区的壁面高度c2相等。
本发明中，通过上述设置，使得作为平面栅极的第一栅极的长度c1（开通后形成反型层的长度）与作为沟道栅极的第二栅极的长度c2（开通后形成反型层的长度）相等，从而可以达到较好的导通状态，有利于降低导通压降。
在一种优选实施方式中，所述凹槽深度为6um-8um。
申请人在研究时发现，沟槽深度越大，则IGBT芯片的导通压降越小，且击穿电压先增大后减小。通过设置凹槽深度的取值范围，不仅可以令IGBT芯片的导通压降较小、令击穿电压较大，且可以尽量避免令凹槽深度过深而带来的加工难度问题。
在一种优选实施方式中，所述凹槽在第一方向上的尺寸w1取值范围为4um -6um，所述第二N阱区在第一方向上的尺寸wd的取值范围为2um -4um，第一结构在第一方向上的尺寸为20 um -22um。
现有技术中，平面栅结构的芯片的半元胞在第一方向上的尺寸为20um-30um居多，凹槽宽度基本在1-3um范围内，相较于平面栅结构，本申请引入凹槽结构，可以实现较小的元胞尺寸，且凹槽宽度加大也便于其深度的加工。
申请人在研究时发现，wd越大，则导通压降越大，且击穿电压越小，而第一方向上第一N阱区与凹槽之间的间距wm（即在第一方向上的尺寸）越大，则导通压降越大，且击穿电压越小，通过设置较大的w1值（凹槽宽度）、令元胞在第一方向上的尺寸较小，从而可以设置较小的wd值，且使得wm值可以尽量较小，从而可以到达较小的导通压降、较大的击穿电压。而且，通过设置较大的w1值，即增加沟槽的宽度，能使载流子积累层范围变大，也可以在一定程度上降低导通压降。
上述技术方案中，所述第一结构还包括P+集电极层、N型缓冲层，所述P+集电极层、N型缓冲层、N型衬底在N型衬底高度方向由下到上依次设置。
上述技术方案中，所述第二栅极与凹槽槽底之间的氧化层厚度大于所述第二栅极与凹槽侧壁之间的氧化层厚度。
本发明中，通过上述设置，从而可以降低过早击穿的风险。
上述技术方案中，所述第二栅极与凹槽槽底之间的氧化层厚度大于第一栅极与N型衬底之间的氧化层厚度。
本发明中，由于因为沟槽底部深入芯片内部，较容易击穿，因此对厚度关系进行上述设置，从而降低击穿风险。
本发明还提供一种如上述所述的IGBT芯片的驱动方法，所述第一栅极、第二栅极上均施加有驱动电压，且在所述第一栅极上施加的驱动电压与在第二栅极上施加的驱动电压相互独立。
通过上述设置，在IGBT芯片导通时，在两个栅极上可以均可以施加驱动信号，从而增大了芯片的驱动能力。
上述技术方案中：
当IGBT芯片从关断状态向导通状态转换时，在所述第一栅极、第二栅极上同时施加导通电压；
当IGBT芯片从导通状态向关断状态转换时，在所述第一栅极、第二栅极上同时施加关断电压。
本发明中，第一栅极、第二栅极上均施加有驱动电压，两个门极驱动信号同时作用，从而增大了芯片的驱动能力。
上述技术方案中：
当IGBT芯片从关断状态向导通状态转换时，在所述第一栅极上施加导通电压的时刻比在第二栅极上施加导通电压的时刻早第一预设时间t1。
当IGBT芯片从导通状态向关断状态转换时，在所述第二栅极上施加关断电压的时刻比在第一栅极上施加关断电压的时刻早第二预设时间t2。
本发明中，通过采用上述技术方案，关断时，由于作为沟槽栅极的第二栅极处的栅射电容较大，先使第二栅极关断，关断了一个导电沟道，载流子注入减少，芯片内部载流子减少，从而加快器件的关断进程。
优选地，0＜t1≤5us，0＜t2≤10us。
上述技术方案中：
当IGBT芯片从关断状态向导通状态转换时，在所述第一栅极、第二栅极上同时施加导通电压；
当IGBT芯片从导通状态向关断状态转换时，在所述第二栅极上施加关断电压的时刻比在第一栅极上施加关断电压的时刻早第三预设时间t3。优选地，0＜t3≤10us。
本发明中，通过采用上述技术方案，IGBT芯片导通时，两个导电沟道同时注入载流子，从而加快开通速度；IGBT芯片关断时，门极驱动信号不同，先使第二栅极关断，减小载流子的注入，从而提高关断速度，降低损耗。
本发明还提供一种存储介质，所述存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述所述IGBT芯片的驱动方法的步骤。
与现有技术相比，本发明可以具有如下优点：
1）在本发明中，导通压降低，通态损耗低；解决了折叠型复合栅结构的IGBT芯片设计中的一大难题，即由于门极电容增加而引起的开关延时。
2）将第一栅极和第二栅极分别独立驱动，形成两个独立的沟道，大大增强芯片的电压驱动能力，从而极大的减小引入沟槽而增大的开关延迟，实现快速开关，两个门极驱动信号同时作用，极大地降低器件开关损耗，由于双极性器件内部的载流子效应远远大于单极性，所以这种设计对于高压大功率的双极性器件尤其重要。
3）在本发明中，门极（栅极）施加不同的驱动信号不会对芯片本身产生影响，可以应用多种驱动方法，一是同时驱动，二是分时驱动，三是复合驱动；三种驱动方法都能大幅度降低损耗。对于关断损耗，分时驱动和复合驱动的效果更明显；而复合驱动方式的总损耗最小。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中的具有平面栅结构的IGBT芯片的半元胞的剖面示意图；
图2为现有技术中的具有沟槽栅结构的IGBT芯片的半元胞的剖面示意图；
图3为现有技术中具有沟槽的平面栅结构的IGBT芯片的半元胞的剖面示意图；
图4为本发明实施例1的第一栅极、第二栅极的立体结构示意图；
图5为本发明实施例1的未设置第一栅极、第二栅极的第一结构的立体结构示意图；
图6为本发明实施例1的第一结构的纵剖面结构示意图；
图7为本发明实施例1的两个第一结构拼接的示意图；
图8为本发明实施例1的第一结构的第一金属层、第二金属层相互连接的局部示意图；
图9为本发明实施例1中的高压大功率平面与沟槽双独立沟道的IGBT芯片与附图中其他结构的关断波形对比；
图10为本发明实施例2-4中的驱动电路示意图；
图11为本发明实施例2-4中的驱动信号示意图；
图12为本发明实施例2-4中的不同方式驱动的关断过程对比波形图；
图13为本发明实施例4中的关断延时时间和关断总时长的关系图；
图14为本发明实施例3-4中的不同方式驱动的开通过程对比波形图；
图15为本发明实施例中的凹槽深度与导通压降、击穿电压的关系曲线示意图；
图16为本发明实施例中的wd值与导通压降、击穿电压的关系曲线示意图；
图17为本发明实施例中的w1值与导通压降、击穿电压的关系曲线示意图。
具体实施方式
下面将结合本申请的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
实施例1
本发明提供一种IGBT芯片，包括元胞，所述元胞由镜像对称设置的两个第一结构（也可称为半元胞）拼接而成。
所述第一结构包括N型衬底503、间隔设置的第一栅极510和第二栅极508；
所述N型衬底503上表面开设有沿着N型衬底503高度方向向下伸入N型衬底503的凹槽1，所述第一栅极510为设置在N型衬底503上的第一栅极510，所述第二栅极508的至少部分伸入所述凹槽1，所述第一栅极510和第二栅极508通过氧化层509隔开。所述第一栅极510和第二栅极508之间的氧化层厚度d不小于100埃米。d优选为100埃米-200埃米（即第一栅极510与第二栅极508之间用于隔离的氧化层509的厚度为100埃-200埃米）；
所述第一栅极510下方设置有第一有源区，所述凹槽1的远离第一栅极510一侧设置有第二有源区；
所述第一有源区、第二有源区均设置于N型衬底503上；
各个元胞的第一有源区中的第一金属层5061、第二有源区中的第二金属层5062相互接触从而形成IGBT芯片的发射极；各个元胞的N型衬底503相互接触从而形成一体结构。
所述第一有源区包括相邻设置的第一N+掺杂区5071、第一金属层5061；所述第一金属层5061位于第一N+掺杂区5071的远离第二栅极508一侧；
所述第一有源区还包括形成在N型衬底503中的第一N阱区5041、位于第一N阱区5041上的第一P阱区5051、位于第一P阱区5051上的第一N+掺杂区5071和第一金属层5061，第一P阱区5051绕设在第一N+掺杂区5071和第一金属层5061外侧，第一N阱区5041绕设在第一P阱区5051外侧；
所述第一N+掺杂区5071的上端面、第一P阱区5051的上端面、第一N阱区5041的上端面均朝向第一栅极510设置。
所述第二有源区包括在N型衬底503高度方向由上到下依次设置的第二N+掺杂区5072、第二P阱区5052、第二N阱区5042，还包括与第二N+掺杂区5072相邻设置且位于第二P阱区5052上的第二金属层5062；所述第二金属层5062位于第二N+掺杂区5072的远离第一栅极510一侧；
所述第二N+掺杂区5072的壁面、第二P阱区5052的壁面、第二N阱区5042的壁面至少形成所述凹槽1的远离第一栅极510的壁面的部分或全部；
在一个元胞中，其中一个第一结构的第二有源区的第二金属层5062、第二P阱区5052、第二N阱区5042与另一个第一结构的第二有源区的第二金属层5062、第二P阱区5052、第二N阱区5042分别对应接触；
所述第二N阱区5042底面所在的高度位置高于凹槽1槽底所在的高度位置；
定义第一方向为两个第一结构相互拼接形成元胞的方向，所述第一P阱区5051上端面在第一方向上的投影尺寸c1与形成所述凹槽1的远离第一栅极510的壁面的第二P阱区5052的壁面高度c2相等。
在第一结构中，第一栅极510的第一金属层5061、第二栅极508的第二金属层5062通过跨接在第一栅极510上方、第二栅极508上方的跨接金属结构5063相互连接。
在第一结构中，第一栅极510的第一P阱区5051、第二栅极508的第二P阱区5052互不接触；第一栅极510的第一N阱区5041、第二栅极508的第二N阱区5042互不接触。
所述第一结构还包括P+集电极层501、N型缓冲层502，所述P+集电极层501、N型缓冲层502、N型衬底503在N型衬底503高度方向由下到上依次设置。
伸入所述凹槽1的第二栅极508的部分与凹槽1槽底之间的氧化层509厚度大于所述第二栅极508的部分与凹槽1侧壁之间的氧化层509厚度。
所述第二栅极508与凹槽1槽底之间的氧化层509厚度大于第一栅极510与N型衬底503之间的氧化层509厚度。
具体的，本发明提供一种高压大功率平面与沟槽双独立沟道的IGBT芯片及其驱动方法。
本发明提供的高压大功率IGBT芯片，包括N型衬底503和形成于所述衬底表面的若干个并联的元胞，仅以单个元胞为例，所述元胞包括栅极区和位于栅极区两侧的有源区。
所述有源区由上到下依次为N+掺杂区、P阱区、N阱区；所述有源区存在于第一栅极510区的下方和第二栅极508区的两侧区域。所述栅极区包括所述衬底表面上的第一栅极510；以及在指定位置向下刻蚀而成的沟槽，所述沟槽内设有第二栅极508；栅极区和N型衬底之间以氧化层隔开，其中第二栅极508底部的氧化层厚度要大于第一栅极510下方的氧化层厚度；所述第一栅极510和第二栅极508的材料均为多晶硅，所述第一栅极510和第二栅极508之间隔开；通过该实施方式，平面和第二栅极508之间电位不会互相影响，能够分别独立驱动。
在一种实施方式中，相较于折叠型复合栅结构的IGBT，至少可以降低30%的关断损耗。
本发明还提供该芯片可应用的驱动方法，两个门极（栅极）可以同时驱动也可以分时驱动甚至是复合驱动，都能够实现降低损耗的效果，尤其采用复合驱动可以最大程度的降低总损耗。
在一个实施例中，第二栅极508底部的氧化层厚度要大于第一栅极510下方的氧化层厚度。因为沟槽底部深入芯片内部，较容易击穿，所以设置的要厚一些。
第一栅极510有源区的N+掺杂区、P阱区、N阱区的浓度均与第二栅极508有源区域相同。即沟槽栅N阱区=平面栅N阱区浓度；沟槽栅P阱区=平面栅P阱区浓度；沟槽栅N+掺杂区=平面栅N+掺杂区浓度）。这样设置可以减小工艺掺杂复杂度，并且可以使开启电压相接近。并且工艺简单一些。
所述P阱区的深度大于N+掺杂区的深度。P阱区包裹N+区域才能形成沟道。
优选的，所述N阱区的深度不超过沟槽的深度。如果N阱区超过沟槽的话，会造成过早击穿。
第一栅极510和第二栅极508的沟道都处于开通状态，两个通道同时注入载流子，芯片内载流子就比只有一个通道注入的多。将平面和沟槽隔离开就可以达到提到的技术效果，但第一栅极510的长度影响芯片的导通压降这一关键参数，因此在两个栅极510和508互不影响的情况下，尽量使第一栅极510长度长一些。
在一个实施例中，所述第二栅极508和第一栅极510各自施加一个栅极驱动。
如图6所示，本发明提出的IGBT芯片的特征为：硅晶片掺杂P型杂质得到P+集电极衬底501，在P+衬底501的基础上外延N型缓冲层502和N-漂移区503，具体地，在N型衬底上进行注入和刻蚀形成栅极区和有源区。其中，栅极区包括第二栅极508、第一栅极510、栅氧化层509，优选地，第二栅极508底部的栅氧化层509要稍厚于侧壁，从而防止过早击穿。有源区包括沟槽栅有源区和平面栅有源区，有源区均通过相同的工艺步骤实现。其中，第一栅极510的有源区包括从上到下分布的第一N+掺杂区5071、第一P阱区5051、第一N阱区5041，还包括第一金属层5061。第二栅极508的有源区包括从上到下分布的第二N+掺杂区5072、第二P阱区5052、第二N阱区5042，还包括第二金属层5062。具体地，第一栅极510的多晶硅与第二栅极508的多晶硅不相连，在G1和G2端各自施加一个栅极驱动，如图10所示，两个栅极各自配备一个独立的驱动Vgg和Vgg’。
N+掺杂区507、P阱区505、N阱区504位于栅极区两侧且互相接触，具体地，N+掺杂区507在第一栅极510正下方且与金属层506形成欧姆接触，P阱区505与第一栅极510下的栅氧化层509接触且包裹N+掺杂区507，N阱区504与第一栅极510下的栅氧化层509接触且包裹P阱区505；不同的，第二栅极508的掺杂区依次向下分布N+掺杂区507、P阱区505、N阱区504，且都止于沟槽侧壁；其中N阱区504的深度不超过沟槽的深度，如果N阱区超过沟槽的话，会造成过早击穿。N+掺杂区507与金属层506也形成欧姆接触。
沟槽掺杂区和平面掺杂区的P阱区505、N阱区504以及N+掺杂区507均注入相同的杂质剂量，从而保证阈值电压近乎相同，并且工艺简单一些。合理设置沟槽掺杂区的P阱区505、N阱区504以及N+掺杂区507的结深，尽量保证平面沟道520和沟槽沟道530长度相同。
平面沟道520和沟槽沟道530长度，指的是开通后形成反型层的长度，即图5中第一栅极510 / 第二栅极508与P阱接触的地方，这样可以达到较好的导通状态，有利于降低导通压降。
在一个实施例中，每两个所述单元以镜像对称的方式组成一个元胞。
在一个实施例中，所述元胞为六角形元胞结构，并且多个所述元胞以蜂窝状分布在所述N型衬底上；或者，所述元胞为方形元胞结构，并且多个所述元胞矩阵式地分布在所述N型衬底上；或者，所述元胞为条形元胞结构，并且多个所述元胞并排地分布在所述N型衬底上。
所述元胞为六角形元胞结构，多个所述元胞呈蜂窝状分布；或
所述元胞为方形结构，多个所述元胞呈矩阵式分布；或
所述元胞为条形结构，多个所述元胞并排分布。
在一个实施例中，所述IGBT芯片还包括形成在所述N型衬底背面的背部结构，所述背部结构为穿通型、非穿通型或软穿通型。非穿通型背部结构是集电极P+区，穿通型的背部结构还增加了N—Buffer区；而软穿通型就是SPT，其区别在于N—Buffer区是高斯掺杂（即浓度依次减小）
图9是本发明实施例中的高压大功率平面与沟槽双独立沟道的IGBT芯片与附图中其他结构的关断波形，其中610为本发明提出结构的关断电压波形，611为关断电流波形；620为图1所示平面栅结构的关断电压波形，621为其关断电流波形；630为专利CN108598160B中的折叠型复合栅结构的关断电压波形，631为其关断电流波形；640为图3所示具有沟槽的平面栅结构的关断电压波形，641为其关断电流波形。如图9中所示波形图，使第一栅极510和第二栅极508分别独立驱动，大大加快了器件的开关进程，减小了折叠型复合栅结构由于引入沟槽而增大的开关延时，开关损耗大幅度降低。
实施例2
如图11所示，本发明还提供一种如上述所述的IGBT芯片的驱动方法，所述第一栅极510、第二栅极508上均施加有驱动电压，在所述第一栅极510上施加的驱动电压与在第二栅极508上施加的驱动电压相互独立。
即，电路中，每个IGBT的两个栅极分别接两个信号，分别驱动第二栅极508、第一栅极510。
本发明提供的压大功率平面与沟槽双独立沟道IGBT芯片的驱动方法，其特征在于，
在一个实施方式中，采用同时驱动，即控制两个栅极开通和关断的驱动信号完全相同；在第一栅极510和第二栅极508同时接入上升沿或下降沿，第一栅极510、第二栅极508时间一致、关断一致，增大了芯片的驱动能力。
本实施例中，当IGBT芯片从关断状态向导通状态转换时，在所述第一栅极510、第二栅极508上同时施加导通电压；当IGBT芯片从导通状态向关断状态转换时，在所述第一栅极510、第二栅极508上同时施加关断电压。
本发明还提供一种存储介质，所述存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述所述IGBT芯片的驱动方法的步骤。
在该实施例中，同时驱动方式如图11中100所示，第一栅极510和第二栅极508施加的门极驱动信号正负电压的跳变的时刻801和802相同，两个栅极同时被施加阈值以上的电压，能够同时开启或同时关断。
实施例3
本实施例3与实施例2的区别在于，IGBT芯片从关断状态向导通状态转换时以及从导通状态向关断状态转换时，在第一栅极510上施加电压、在第二栅极上施加电压的先后顺序有差别。
本实施例中，当IGBT芯片从关断状态向导通状态转换时，在所述第一栅极510上施加导通电压的时刻比在第二栅极508上施加导通电压的时刻早第一预设时间t1；
本实施例中，当IGBT芯片从导通状态向关断状态转换时，在所述第二栅极508上施加关断电压的时刻比在第一栅极510上施加关断电压的时刻早第二预设时间t2。
优选地，t1≤5us，t2≤10us。
在该实施方式中，采用分时驱动，即控制两个栅极开通和关断的驱动信号存在差异性；开通和关断过程中，正负电压的跳变的时刻都不同，关断时，由于第二栅极508处的栅射电容较大，先使第二栅极508关断，关断了一个导电沟道，载流子注入减少，芯片内部载流子减少，从而加快器件的关断进程。
在一个实施方式中，图11中200所示为分时驱动信号示意图，两个栅极被施加不同的驱动电压，具体地，开通时，第一栅极510先被施加开通信号803，第二栅极508的开通信号延时t1，延时开通可以降低电流过充和集电极电流上升率，增强芯片开通过程中的稳定性，但开通损耗略有增加；关断时，第二栅极508先被施加关断信号804，而第一栅极510的关断信号有一个时长为t2的延时，一个栅极提前关断可以使芯片内部载流子浓度减小，使关断过程中抽取载流子的时间缩短，从而大幅度减小关断损耗，总开关损耗减小。
实施例4
本实施例4与实施例2的区别在于，IGBT芯片从导通状态向关断状态转换时，在第一栅极510上施加电压、在第二栅极上施加电压的先后顺序有差别。
本实施例中，当IGBT芯片从关断状态向导通状态转换时，在所述第一栅极510、第二栅极508上同时施加导通电压；当IGBT芯片从导通状态向关断状态转换时，在所述第二栅极508上施加关断电压的时刻比在第一栅极（510）上施加关断电压的时刻早第三预设时间t3。
优选地，t3≤10us。
在该实施例中，采用同时驱动和分时驱动结合的复合驱动方式，其特征主要是开通时，两个门极（栅极）驱动信号完全一致，同时开通，两个导电沟道同时注入载流子，加快开通速度，关断时，门极驱动信号不同，先使第二栅极508关断，减小载流子的注入，提高关断速度，降低损耗。
在一个实施例中，图11中300所示为复合驱动信号示意图，复合驱动的开通过程与同时驱动方式相同，关断过程与分时驱动方式相同。即在开通过程，两个栅极被施加相同的驱动信号，第一栅极510和第二栅极508在开通信号805处，同时被施加正跳变，由于开通前芯片内部载流子浓度较低，因此双沟道同时注入载流子会加快开通速度，这样的控制方式，与分时驱动相比，开通损耗更小；在关断时，同样地，第二栅极508先被施加关断信号806，而第一栅极510的关断信号有一个时长为t3的延时；沟槽侧沟道的关断使注入到芯片内部的载流子减小，大大降低芯片内的载流子浓度，提高了关断速度。
上述实施例中描述的驱动方式对影响关断过程的效果如图12所示，其中920为本发明提出的结构采用同时驱动方法的集电极电压波形，921为其对应的集电极电流波形；910为本发明提出的结构采用分时驱动方法的集电极电压波形，911为其对应的集电极电流波形；作为对比，930为专利CN108598160B中的结构的集电极电压波形，931为其对应的集电极电流波形；可以看出，相比于折叠型复合栅IGBT芯片，本申请的方案大大减小了关断延时，并且采用分时驱动方法200的实施例关断速度比采用同时驱动方法100更快，关断损耗也最小。
图13为在关断时第二栅极相对于第一栅极的关断延时时间t2和关断总时长的关系图，其中toff表示关断所需时间，体现t2的长短对关断时间的影响，具体的，采用分时驱动的器件的关断时间1002（即栅极比栅极提前10s关断）比同时驱动的1001（即第一栅极、第二栅极同时关断）短一些，随着延时时间的增加，关断总时长不断减小，直到10μs以后，趋于不变，最大缩短时间大概1μs，但是这对于高压大功率芯片来说，损耗大大降低。
图14为采用分时驱动方式200和复合驱动方式300的芯片开通波形对比图，1101为采用复合驱动方式的集电极电压波形，1103为其对应的集电极电流波形；1102为采用分时驱动方式的集电极电压波形，1104为其对应的集电极电流波形。如图14中所示，采用复合驱动方式300，即两个门极同时开通的开通速度比采用分时驱动200要快，由于开通前芯片内部载流子浓度较低，因此双沟道同时注入载流子会加快开通速度，损耗也更小。
与原有技术相比，本发明提出了独立的可驱动的第一栅极510和第二栅极508，形成纵横两个方向的双独立沟道，并增加了门极驱动，以实现所述功能，在不增加工艺复杂度的同时保留最优效果；并且对于此芯片，提出了三种可应用的驱动方法，其中复合驱动方法能够大大降低器件的损耗。
实施例5
本实施例中，进一步地，令所述凹槽深度为6um-8um。
如图15所示，申请人在研究时发现，沟槽深度约大，则IGBT芯片的导通压降越小，且击穿电压越先增大后减小。通过设置凹槽深度的取值范围，不仅可以令IGBT芯片的导通压降较小（从而降低功耗）、令击穿电压较大，且可以尽量避免令凹槽深度过深而带来的加工难度问题。
实施例6
本实施例中，进一步地，令：所述凹槽在第一方向上的尺寸w1取值范围为4um -6um，所述第二N阱区在第一方向上的尺寸wd的取值范围为2um -4um，所述第一结构（半元胞）在第一方向上的尺寸为20 um -22um。
如图16、图17所示，申请人在研究时发现，wd越大，则导通压降越大，且击穿电压越小，而第一方向上第一N阱区与凹槽之间的间距wm（即在第一方向上的尺寸）越大，则导通压降越大，且击穿电压越小，通过设置较大的w1值（凹槽宽度）、设置较小的半元胞宽度（即在第一方向上的尺寸），使得wd可以取较小的值，且使得wm值可以尽量较小，从而可以到达较小的导通压降、较大的击穿电压。而且，增加沟槽的宽度能使载流子积累层范围变大，可以一定程度上降低导通压降。wd可取2-4um，同时沟槽宽度w1取4-6um，这样既可以实现较高耐压的同时，保持较小的导通压降。
本实施例中设置各个尺寸范围对IGBT芯片的开关延时、开关损耗影响较小。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
以上对本发明的实施例进行了详细说明，但所述内容仅为本发明的较佳实施例，不能被认为用于限定本发明的实施范围。凡依本发明范围所作的均等变化与改进等，均应仍归属于本专利涵盖范围之内。在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落入本申请所附权利要求所限定的范围。在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

Claims (10)

1.一种IGBT芯片，包括元胞，所述元胞由对称设置的两个第一结构拼接而成；
所述第一结构包括N型衬底（503）、第一栅极（510）、第二栅极（508）；所述第一栅极（510）和第二栅极（508）通过氧化层（509）隔开；
所述N型衬底（503）上表面开设有沿着N型衬底（503）高度方向向下伸入N型衬底（503）的凹槽（1），所述第一栅极（510）为设置在N型衬底（503）上的第一栅极（510），所述第二栅极（508）的至少部分伸入所述凹槽（1），所述第一栅极和第二栅极之间的氧化层厚度d不小于100埃米；
所述第一栅极（510）下方设置有第一有源区，所述凹槽（1）的远离第一栅极（510）一侧设置有第二有源区；
所述第一有源区、第二有源区均设置于N型衬底（503）上；
各个元胞的第一有源区中的第一金属层（5061）、第二有源区中的第二金属层（5062）相互接触从而形成IGBT芯片的发射极；各个元胞的N型衬底（503）相互接触从而形成一体结构。
2.根据权利要求1所述的IGBT芯片，其特征在于，
所述第一有源区包括相邻设置的第一N+掺杂区（5071）、第一金属层（5061）；所述第一金属层（5061）位于第一N+掺杂区（5071）的远离第二栅极（508）一侧；
所述第一有源区还包括形成在N型衬底（503）中的第一N阱区（5041）、位于第一N阱区（5041）上的第一P阱区（5051）、位于第一P阱区（5051）上的第一N+掺杂区（5071）和第一金属层（5061），第一P阱区（5051）绕设在第一N+掺杂区（5071）和第一金属层（5061）外侧，第一N阱区（5041）绕设在第一P阱区（5051）外侧；
所述第一N+掺杂区（5071）的上端面、第一P阱区（5051）的上端面、第一N阱区（5041）的上端面均朝向第一栅极（510）设置；
所述第二有源区包括在N型衬底（503）高度方向由上到下依次设置的第二N+掺杂区（5072）、第二P阱区（5052）、第二N阱区（5042），还包括与第二N+掺杂区（5072）相邻设置且位于第二P阱区（5052）上的第二金属层（5062）；所述第二金属层（5062）位于第二N+掺杂区（5072）的远离第一栅极（510）一侧；
所述第二N+掺杂区（5072）的壁面、第二P阱区（5052）的壁面、第二N阱区（5042）的壁面至少形成所述凹槽（1）的远离第一栅极（510）的壁面的部分或全部；
在一个元胞中，其中一个第一结构的第二有源区的第二金属层（5062）、第二P阱区（5052）、第二N阱区（5042）与另一个第一结构的第二有源区的第二金属层（5062）、第二P阱区（5052）、第二N阱区（5042）分别对应接触；
优选地，定义第一方向为两个第一结构相互拼接形成元胞的方向，所述第一P阱区（5051）上端面在第一方向上的投影尺寸c1与形成所述凹槽（1）的远离第一栅极（510）的壁面的第二P阱区（5052）的壁面高度c2相等；
优选地，所述凹槽（1）深度为6um-8um；
优选地，所述凹槽在第一方向上的尺寸w1取值范围为4um -6um，所述第二N阱区（5042）在第一方向上的尺寸wd的取值范围为2um -4um，所述第一结构在第一方向上的尺寸为20um -22um。
3.根据权利要求1或2所述的IGBT芯片，其特征在于，所述第一结构还包括P+集电极层（501）、N型缓冲层（502），所述P+集电极层（501）、N型缓冲层（502）、N型衬底（503）在N型衬底（503）高度方向由下到上依次设置。
4.根据权利要求1或2所述的IGBT芯片，其特征在于，所述第二栅极（508）与凹槽（1）槽底之间的氧化层（509）厚度大于所述第二栅极（508）与凹槽（1）侧壁之间的氧化层（509）厚度。
5.根据权利要求1或2所述的IGBT芯片，其特征在于，所述第二栅极（508）与凹槽（1）槽底之间的氧化层（509）厚度大于第一栅极（510）与N型衬底（503）之间的氧化层（509）厚度。
6.一种如权利要求1-5中任一项所述的IGBT芯片的驱动方法，其特征在于，所述第一栅极（510）、第二栅极（508）上均施加有驱动电压，在所述第一栅极（510）上施加的驱动电压与在第二栅极（508）上施加的驱动电压相互独立。
7.根据权利要求6所述的IGBT芯片的驱动方法，其特征在于，
当IGBT芯片从关断状态向导通状态转换时，在所述第一栅极（510）、第二栅极（508）上同时施加导通电压；
当IGBT芯片从导通状态向关断状态转换时，在所述第一栅极（510）、第二栅极（508）上同时施加关断电压。
8.根据权利要求6所述的IGBT芯片的驱动方法，其特征在于，
当IGBT芯片从关断状态向导通状态转换时，在所述第一栅极（510）上施加导通电压的时刻比在第二栅极（508）上施加导通电压的时刻早第一预设时间t1；
当IGBT芯片从导通状态向关断状态转换时，在所述第二栅极（508）上施加关断电压的时刻比在第一栅极（510）上施加关断电压的时刻早第二预设时间t2；
优选地，t1≤5us，t2≤10us。
9.根据权利要求6所述的IGBT芯片的驱动方法，其特征在于，
当IGBT芯片从关断状态向导通状态转换时，在所述第一栅极（510）、第二栅极（508）上同时施加导通电压；
当IGBT芯片从导通状态向关断状态转换时，在所述第二栅极（508）上施加关断电压的时刻比在第一栅极（510）上施加关断电压的时刻早第三预设时间t3；
优选地，t3≤10us。
10.一种存储介质，其特征在于，所述存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求6-9中任一项所述IGBT芯片的驱动方法的步骤。
CN202210392797.9A 2022-04-15 2022-04-15 一种igbt芯片及其驱动方法、存储介质 Pending CN114937696A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210392797.9A CN114937696A (zh) 2022-04-15 2022-04-15 一种igbt芯片及其驱动方法、存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210392797.9A CN114937696A (zh) 2022-04-15 2022-04-15 一种igbt芯片及其驱动方法、存储介质

Publications (1)

Publication Number Publication Date
CN114937696A true CN114937696A (zh) 2022-08-23

Family

ID=82862958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210392797.9A Pending CN114937696A (zh) 2022-04-15 2022-04-15 一种igbt芯片及其驱动方法、存储介质

Country Status (1)

Country Link
CN (1) CN114937696A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116504823A (zh) * 2023-06-28 2023-07-28 湖南大学 Igbt芯片及集成测温单元的igbt元胞、方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116504823A (zh) * 2023-06-28 2023-07-28 湖南大学 Igbt芯片及集成测温单元的igbt元胞、方法
CN116504823B (zh) * 2023-06-28 2023-11-07 湖南大学 Igbt芯片及集成测温单元的igbt元胞、方法

Similar Documents

Publication Publication Date Title
KR100579775B1 (ko) 전력용 반도체장치
EP2550677B1 (en) Power semiconductor device
JPH10178176A (ja) トレンチ・ゲート構造を有するトレンチ・ゲート形絶縁ゲート・バイポーラ・トランジスタ
EP2342753A1 (en) Insulated gate bipolar transistor
JP2003520430A (ja) 改善された安全動作領域を有するトレンチ絶縁ゲート・バイポーラ・トランジスタ
US8067797B2 (en) Variable threshold trench IGBT with offset emitter contacts
CN111180521A (zh) 一种降低开关损耗的半导体结构及制造方法
CN112038401A (zh) 一种绝缘栅双极性晶体管结构及其制备方法
CN114256342A (zh) 半导体元胞结构、igbt元胞结构、半导体结构及其制备方法
CN114937696A (zh) 一种igbt芯片及其驱动方法、存储介质
CN108766998B (zh) 一种具有凹槽栅型jfet结构的igbt器件
JP4864637B2 (ja) 電力用半導体装置
WO2022252654A1 (zh) 逆导型横向绝缘栅双极型晶体管
CN111834450B (zh) 一种集成齐纳二极管的soi ligbt器件
JP2000311998A (ja) 絶縁ゲートターンオフサイリスタ
JP4920367B2 (ja) 電力用半導体装置
CN111933687A (zh) 具有高安全工作区的横向功率器件
CN116632059B (zh) 一种发射极伸入衬底凹槽的igbt芯片
CN112786695B (zh) 一种分裂栅沟槽功率半导体器件
CN115050815B (zh) 一种自保护的半导体结构及制造方法
CN112420824B (zh) 一种消除负阻效应的逆导型横向绝缘栅双极型晶体管
US11776955B2 (en) Semiconductor device
CN211507642U (zh) 一种降低开关损耗的半导体结构
US20240162353A1 (en) Semiconductor device
KR20230117856A (ko) 반도체 소자 및 이를 포함하는 3상 인버터

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination