CN114937433A - 一种led显示屏恒流驱动电路、驱动芯片、电子设备 - Google Patents

Abstract

本发明涉及一种LED显示屏恒流驱动电路、驱动芯片、电子设备，涉及集成电路技术领域，该恒流驱动电路包括用于提供基准电压的电压源，能基于基准电压产生第一偏置电流的偏置电路，能基于第一偏置电流输出参考电流的参考电流产生电路，以及通道修调电路、PWM电路和至少一个恒流源输出通道，PWM电路能产生包括小数部分PWM波的PWM信号；恒流源输出通道能基于参考电流产生通道电流，通道修调电路可对恒流源输出通道进行修调，经过修调，当通道电流与当前所需输出的目标电流一致时，将该通道电流作为该恒流源输出通道的恒流输出。本发明能有效解决各个恒流源输出通道各自的电流一致性较差以及低灰显示不良的问题。

Description

一种LED显示屏恒流驱动电路、驱动芯片、电子设备

技术领域

本发明涉及集成电路领域，具体涉及一种LED显示屏恒流驱动电路、驱动芯片、电子设备。

背景技术

LED(英文全称Light mitting diode，发光二极管)显示屏是一种利用发光二极管构成的点阵模块或像素单元，其以可靠性高、使用寿命、环境适应能力强、使用成本低等特点在信息显示领域得到了非常广泛的应用。

恒流(也称恒流源)驱动芯片对LED显示屏的质量起来决定性的关键作用，其能够使LED显示屏工作稳定。具体而言，恒流驱动芯片中的恒流驱动电路能够输出稳定的电流，以使得LED显示屏的整个电路稳定工作。

然而，受限于电路或电子元器件的工艺偏差等因素影响，目前的恒流驱动电路的各个恒流源输出通道存在电流一致性较差以及低灰显示不良的问题。其中，电流一致性较差是针对一个恒流源输出通道而言的，表示该恒流源输出通道输出的恒流与其实际需输出的恒流存在较大误差。

发明内容

本发明的目的在于克服现有技术的不足，提供一种LED显示屏恒流驱动电路、驱动芯片、电子设备，能有效解决各个恒流源输出通道各自的电流一致性较差以及各个恒流源输出通道显示精度不高，可能出现低灰显示不良的问题。

本发明的目的是通过以下技术方案来实现的：

从第一方面，本发明实施例提供了一种LED显示屏恒流驱动电路，包括：电压源、偏置电路、参考电流产生电路、通道修调电路、PWM电路以及至少一个恒流源输出通道；偏置电路基于电压源提供的基准电压产生偏置电压和第一偏置电流，参考电流产生电路基于第一偏置电流输出参考电流，PWM电路能产生包括小数部分PWM波的PWM信号；恒流源输出通道基于参考电流产生通道电流，通道修调电路对恒流源输出通道进行修调，当通道电流与当前所需输出的目标电流一致时，将通道电流作为恒流源输出通道的恒流输出。

进一步的，偏置电压包括第一偏置电压VD，通道修调电路包括修调执行模块，修调执行模块包括一个修调输入端和至少一个修调输出端，修调执行模块基于修调控制信号对修调输入端接入的第一偏置电压VD进行修调并经修调输出端输出第三偏置电压VDO，第三偏置电压VDO作为恒流源输出通道的偏置电压。

进一步的，通道修调电路还包括电流修调模块和修调控制模块，其中，电流修调模块与参考电流产生电路连接，以基于参考电流产生目标电流；修调控制模块与电流修调模块和修调执行模块分别连接，以基于目标电流向修调执行模块发出修调控制信号。

进一步的，恒流驱动电路还包括第一运算放大器、第一选择器、第一晶体管以及第二晶体管；第一晶体管与恒流源输出通道连接，第二晶体管与电流修调模块、修调控制模块以及恒流源输出通道分别连接；第一运算放大器的同相输入端经修调执行模块接第一偏置电压VD，第一运算放大器的反相输入端与恒流源输出通道连接；或第一运算放大器的同相输入端接第一偏置电压VD，第一运算放大器的反相输入端经修调执行模块与恒流源输出通道连接；第一运算放大器的输出端经第一选择器择一控制第一晶体管或第二晶体管导通，以使通道电流经第一晶体管输出或第二晶体管输出；其中，当通道电流经第二晶体管输出时，修调执行模块对恒流源输出通道进行修调；当通道电流与目标电流一致时，通道电流经第一晶体管输出。

进一步的，偏置电压还包括第二偏置电压VGI，恒流驱动电路还包括电流控制电路，恒流源输出通道包括X组MOS管，X为大于等于1的整数；MOS管与偏置电路形成电流镜输出，MOS管的栅极通过电流控制电路接第二偏置电压VGI，漏极接第三偏置电压VDO，源极接地；电流控制电路用于控制X组MOS管中接入恒流源输出通道的MOS管的个数。

进一步的，修调执行模块包括：

选择器或开关、校准单元以及定值电阻，其中：选择器或开关与定值电阻的两端分别连接，选择器或开关用于选择定值电阻的某一端与修调输入端连接，对应的另一端与修调输出端连接；校准单元与定值电阻连接，校准单元能基于修调控制信号，对第一偏置电压VD与第三偏置电压VDO之间的电压降进行调节；

或；

修调执行模块包括：

选择器或开关和依次串联的a+b个分压电阻，依次串联的a+b个分压电阻中的任一连接节点与修调输入端连接，选择器或开关位于a+b个分压电阻与修调输出端之间，其中，选择器或开关用于选择依次串联的a+b个分压电阻中的其中一个连接节点与修调输出端连接；a、b为整数。

进一步的，校准单元包括：偏置子单元、第一校准子单元和/或第二校准子单元，第一校准子单元和/或第二校准子单元与偏置子单元连接，第一校准子单元与第二校准子单元均包括M组MOS管组件，M为≥1的整数；其中，偏置子单元能产生第二偏置电流；第一校准子单元中的每一组MOS管组件与偏置子单元形成第一电流镜，第二校准子单元中的每一组MOS管组件与偏置子单元形成第二电流镜，定值电阻与M组第一电流镜和/或M组第二电流镜连接；第一电流镜和第二电流镜均设置有基于修调控制信号控制的修调开关，定值电阻通过修调开关选择对应的第一电流镜和/或第二电流镜，以调节流经定值电阻的电流大小。

进一步的，M组MOS管组件与偏置子单元的镜像比例按2⁰、2¹……2^M-2、2^M-1的规律进行递增。

进一步的，校准单元包括：电压源、电阻调节子单元，电压源、电阻调节子单元以及定值电阻依次串联，形成电流通道；其中，电阻调节子单元包括M路选择器和依次串联的M组校准电阻，M路选择器被配置为选择依次串联的M组校准电阻中的一个或多个接入电流通道，以调节流经定值电阻的电流大小。

进一步的，恒流驱动电路还包括与偏置电路连接的预充电电路，预充电电路基于偏置电压在LED显示屏的非显示区间输出预充电电压。

从第二方面，本发明实施例还提供了一种LED显示屏恒流驱动芯片，包括如本发明实施例第一方面的LED显示屏恒流驱动电路。

从第三方面，本发明实施例还提供了一种电子设备，包括如本发明实施例第二方面的LED显示屏恒流驱动芯片。

本发明的有益效果是：

本发明所提供的解决方案，可基于恒流源输出通道所需输出的目标电流对该恒流源输出通道进行修调，修调后的恒流源输出通道能作高精度的恒流输出，这一实现过程中，本发明无视了运算放大器的输入失调电压导致不同通道间MOS管的漏极电压不同以及不同MOS之间的工艺偏差；同时显示数据有小数部分时，本发明还能够使各个恒流源输出通道在包括小数部分PWM波的PWM信号下显示，解决了低灰显示不良的问题。

附图说明

图1为现有技术中一种LED显示屏恒流源驱动芯片的系统框图；

图2为本发明实施例LED显示屏恒流驱动电路的原理示意图；

图3为本发明一实施例LED显示屏恒流驱动电路的电路示意图；

图4为本发明一实施例LED显示屏恒流驱动电路的系统框图；

图5为本发明一实施例修调控制模块的原理示意图；

图6为本发明实施例图5的逻辑参考图；

图7为本发明另一实施例LED显示屏恒流驱动电路的电路示意图；

图8为本发明一实施例电流控制电路的电路示意图；

图9为本发明又一实施例LED显示屏恒流驱动电路的电路示意图；

图10为本发明一实施例修调执行模块的原理图；

图11为本发明一实施例的校准单元的原理图；

图12为图10校准单元的电路示意图；

图13为本发明又一实施例校准单元的原理图；

图14为本发明图13校准单元的电路示意图；

图15为本发明另一实施例修调执行模块的电路原理图；

图16为本发明一实施例PWM电路的示意图；

图17a为本发明实施例的PWM小数波形示意图；

图17b为本发明另一实施例的PWM小数波形示意图；

图18为本发明实施例多相位时钟信号在第二选择器内的逻辑示意图；

图19为本发明实施例匹配逻辑电路的内部逻辑示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为便于本领域技术人员更准确理解本发明实施例，首先对本发明所要解决的技术问题详细说明：

参考图1，图1示出了现有技术中一种LED显示屏恒流源驱动芯片的系统框图。其中，R_EXT为芯片的外置电阻，该驱动芯片可以包括Bandgap(英文全称Bandgap voltagereference，简称带隙基准)电路、偏置电路、参考电流产生电路、通道电流输出电路(可以理解为包括一个或多个恒流源输出通道的电路)、PWM(英文全称Pulse Width Modulation，脉宽调制)电路、寄存器、SRAM(Static Random-Access Memory，静态随机存取存储器)等。该芯片的恒流输出过程如下：

Bandgap电路为偏置电路和参考电流产生电路提供精确的基准电压，偏置电路输出第一偏置电流给参考电流产生电路，参考电流产生电路根据该基准电压和第一偏置电流产生精确的参考电流并输出给通道电流输出电路；寄存器接收芯片外传输过来的控制指令，产生控制信号并将该控制信号输出给PWM电路，SRAM接收芯片外传输过来的图像数据信息并将其输出到PWM电路，PWM电路根据需要显示的图像数据大小产生PWM信号，然后将PWM信号输出给通道电流输出电路；通道电流输出电路中的恒流源输出通道在PWM信号有效期间，输出恒定电流。

经发现，上述恒定电流输出过程存在以下缺陷：一是受限于工艺偏差等因素的影响，恒流源输出通道所输出的电流与其所需输出的目标电流存在电流偏差，导致电流一致性较差，进而导致显示效果不佳；二是目前的PWM电路无法产生可显示小数部分的PWM信号，导致显示精度不高，可能出现低灰显示不良的问题。其中，影响通道电流一致性的因素可以包括：恒流源驱动芯片中的运算放大器的输入失调电压导致不同通道间MOS管的漏极电压不同以及MOS管器件本身的参数失配造成的阈值电压偏差。

有鉴于此，本发明实施例提供了一种LED显示屏恒流驱动电路、驱动芯片、电子设备，可基于恒流源输出通道所需输出的目标电流对该恒流源输出通道进行修调，修调后的恒流源输出通道能作高精度的恒流输出。这一实现过程中，本发明实施例无视了运算放大器的输入失调电压导致不同通道间MOS管的漏极电压不同以及不同MOS之间的工艺偏差；同时本发明实施例还能够使各个恒流源输出通道在包括小数部分PWM波的PWM信号下显示，解决了低灰显示不良的问题。

具体而言，本实施例第一方面提供一种LED显示屏恒流驱动电路，参考图2所示，图2示出了本发明实施例LED显示屏恒流驱动电路的原理示意图，可包括电压源、偏置电路、参考电流产生电路、通道修调电路、PWM电路以及至少一个恒流源输出通道。其中，偏置电路基于电压源提供的基准电压产生偏置电压和第一偏置电流，参考电流产生电路基于第一偏置电流输出参考电流，PWM电路能产生包括小数部分PWM波的PWM信号；恒流源输出通道基于所述参考电流产生通道电流，通道修调电路对恒流源输出通道进行修调，当通道电流与当前所需输出的目标电流一致时，将该通道电流作为该恒流源输出通道的恒流输出。

本发明实施例中，电压源可以为Bandgap电路，Bandgap电路能为系统提供稳定、高精度的基准电压；其中，特别设置了通道修调电路以及能产生包括小数部分PWM波的PWM信号的PWM电路。实现时，偏置电路产生偏置电压和第一偏置电流后，将第一偏置电流分别输出给参考电流产生电路和通道调修电路，参考电流产生电路基于该第一偏置电流产生精确的参考电流并输出至恒流源输出通道，恒流源输出通道可以基于该参考电流，产生通道电流。这一过程中，本发明实施例可以采用通道修调电路对恒流源输出通道进行修调，以使得恒流源输出通道产生的通道电流和该恒流源输出通道当前所需输出的目标电流一致，在恒流源输出通道产生的通道电流与目标电流一致的情况下，此时就能将恒流源输出通道所产生的通道电流作为该恒流源输出通道的恒流输出，如此完成了对该恒流源输出通道的电流一致性校准，克服了因运算放大器的输入失调电压或不同MOS之间的工艺偏差所带来的该通道的电流一致性较差的问题。同时，由于本发明实施例的PWM电路能产生包括小数部分PWM波的PWM信号，提高了PWM波的输出精度，通道电流能够在PWM信号为高电平时输出，以此能解决LED显示屏低灰显示不良的问题，提升了芯片的显示效果。但需要强调的是，在本发明实施例中，PWM信号包括小数部分PWM波，是指显示数据有小数部分时PWM波才包括小数，而不是绝对的包括，即并非每个时刻的PWM波都包括小数部分。

在本发明的各个实施例中，恒流源输出通道产生的通道电流与目标电流一致可以理解为通道电流与目标电流的偏差在预设范围内，此时，可认为该恒流源输出通道满足了电流一致性。

需要说明的是，同一恒流源输出通道在不同时刻所需输出的目标电流可能不同，因此，恒流源输出通道可根据实际情况确定所采用的目标电流值。其中，目标电流可以由通道修调电路中的电流修调模块产生，也可以是人为根据需要配置的。关于电流修调模块的相关内容可参考后文。

接下来，首先对通道修调电路如何对恒流源输出通道进行修调的进行说明。

参考图3，图3示出了本发明一实施例LED显示屏恒流驱动电路的电路示意图。在图3中，运放AMP_C为第一运算放大器，恒流源输出通道为NMOS管NM_C0，电压源以Bandgap模块进行表示，该恒流驱动电路还包括第二运算放大器AMP1、NMOS管NM0、PMOS管PM0和PM1、第三运算放大器AMP3、NMOS管NM1以及增益BUF1和参考电位选择电路。参考电位选择电路提供基准电压VREF2，第三运算放大器AMP3可以将NMOS管NM1的漏极电位钳位至VREF2。由于第一运算放大器AMP_C的同相输入端连接NM1的漏极，因此第一运算放大器AMP_C的同相输入端可以获得NM1的漏极电压VREF2，VREF2即为第一偏置电压VD。当Bandgap模块产生基准电压VREF1后，第二运算放大器AMP1将NM0的源端电位钳位至VREF1，此时在NM0的源漏通道间产生偏置电流I0，偏置电流I0＝VREF1/R_EXT，其中R_EXT表示外置电阻。在图3中，PMOS管PM0与PMOS管PM1组成电流镜，假定该电流镜的电流比例为K，表示PM1的源漏电流与PM0的源漏电流的比值为K，此时PM1的源漏电流(可理解为参考电流)可以表示为I1＝K*VREF1/R_EXT。在恒流源输出通道NM_C0开启时，由于NM_C0与NM1的源极均接地，栅极的电位相同，因此NM_C0源漏通道间的电流大小与NM1源漏通道间的电流大小存在比例镜像J，此时，恒流源输出通道输出的通道电流IOUT＝J*K*VREF1/R_EXT。

上述IOUT的求解为理想情况，理想情况下，第一运算放大器AMP_C的同相输入端与其反相输入端的电压一致，AMP_C的反相输入端与恒流源输出通道NM_C0漏极形成反馈，要保持输出通道的精度一致就要求恒流源输出通道NM_C0漏极电压与第一偏置电压VD相等。实际中，受限于AMP_C的输入失调电压的影响以及如NM_C0、NM1等MOS管器件本身的参数失配的影响，恒流源输出通道可能存在电流一致性较差的问题，而NM_C0和NM1是由器件本身决定的，无法去调节电流，只能通过调节恒流源输出通道NM_C0漏极电压来实现通道电流的调节。因此，继续参考图3，本发明实施例由此设定了通道修调电路，前述的偏置电压包括第一偏置电压VD，通道修调电路包括修调执行模块，修调执行模块包括一个修调输入端和至少一个修调输出端，修调执行模块基于修调控制信号对修调输入端接入的第一偏置电压VD进行修调并经修调输出端输出第三偏置电压VDO，第三偏置电压VDO作为恒流源输出通道的偏置电压。本发明实施例将第三偏置电压VDO作为NM_C0的漏极电压，理论AMP_C的反相输入端电压为VD，实际上由于AMP_C的输入失调电压导致其反相输入端电压不等于VD，假定其反相输入端电压为VD，则有VDO＝VD±IR，其中VD可以理解为常量，使得VDO＝常量±变量，当常量固定时，只需调节变量就可得到所需的VDO，因此可以忽视VD误差。I为流经定值电阻R的电流，R表示定值电阻R的阻值，IR部分即为修调执行模块调节的部分，修调执行模块基于修调控制信号，对第一偏置电压VD进行调节，输出第三偏置电压VDO，可以使得恒流源输出通道的通道电流IOUT发生改变，进而使得IOUT与当前所需输出的标准精度下的目标电流IREF一致。

上述修调执行模块可以基于自动修调的方式对恒流源输出通道进行修调，也可以基于手动修调的方式对恒流源输出通道进行修调。如图3所示即为本发明所示的一种自动修调的方式，在图3中，通道修调电路还包括电流修调模块和修调控制模块，其中，电流修调模块与参考电流产生电路连接，以基于参考电流产生目标电流；修调控制模块与电流修调模块和修调执行模块分别连接，以基于目标电流向修调执行模块发出修调控制信号。在本发明实施例中，图3的参考电流I1＝K*VREF1/R_EXT，通道电流IOUT＝J*K*VREF1/R_EXT，即IOUT与I1存在镜像比例关系，但因受AMP_C的输入失调电压的影响或如NM_C0、NM1等MOS管器件本身的参数失配的影响，IOUT不等于I1*J，但此时恒流源输出通道当前所需输出的通道电流为I1*J，因此，本实施例可以基于参考电流来计算理论上恒流源输出通道当前所需输出的目标电流，然后利用修调控制模块基于该目标电流生成修调控制信号，并将该修调控制信号控制修调执行模块完成对恒流源输出通道的修调，使得恒流源输出通道实际所输出的通道电流与该目标电流一致。

在本发明一实施例中，参考图4，示出了本发明一实施例LED显示屏恒流驱动电路的系统框图，参考电流产生电路中也包括电流调修模块，为区别两个电流调修模块，如图4所示，将参考电流产生电路中的电流调修模块称为第一电流调修模块，将通道调修模块中的电流调修模块称为第二电流调修模块。实现时，偏置电路产生偏置电压和第一偏置电流后，将第一偏置电流输出给第一电流调修模块，第一电流调修模块可以利用寄存器对第一偏置电流进行电流修调，然后输出修调电流给参考电流产生电路中的参考电流产生模块，参考电流产生模块基于该修调电流产生精确的参考电流并输出至恒流源输出通道和第二电流调修模块，恒流源输出通道基于该参考电流产生通道电流，第二电流调修模块基于该参考电流产生目标电流。

在本发明一实施例中，自动修调的实现过程可以如下：

恒流驱动电路还包括第一运算放大器、第一选择器、第一晶体管以及第二晶体管；第一晶体管与恒流源输出通道连接，第二晶体管与电流修调模块、修调控制模块以及恒流源输出通道分别连接。继续参考图3，第一运算放大器为AMP_C，第一选择器为MUX2_1，第一晶体管和第二晶体管可以为MOS管，第一晶体管具体可以为如图3所示的NMOS管NM_C1，第二晶体管具体可以为如图3所示的NMOS管NM_C2，NM_C1的栅极和NM_C2的栅极分别与MUX2_1的两个输出引脚连接，NM_C1的源极和NM_C2的源极分别与恒流源输出通道NM_C0的漏极连接，如此可以控制NM_C0所产生的通道电流是否对外输出，NM_C2的漏极与电流修调模块、修调控制模块连接。第一运算放大器与修调执行模块的连接方式有两种，图3所示为其中一种，即第一运算放大器的同相输入端接第一偏置电压VD，第一运算放大器的反相输入端经修调执行模块与恒流源输出通道连接；另一种为第一运算放大器的同相输入端经修调执行模块接第一偏置电压VD，第一运算放大器的反相输入端与恒流源输出通道连接。基于上述连接关系，本发明实施例的第一运算放大器的输出端可以经第一选择器择一控制第一晶体管或第二晶体管导通，以使通道电流经第一晶体管输出或第二晶体管输出；其中，当通道电流经第二晶体管输出时，修调执行模块对恒流源输出通道进行修调；当通道电流与目标电流一致时，通道电流经第一晶体管输出。即当MUX2_1将AMP_C的输出信号接至MOS管NM_C2的栅极时，通道电流经NM_C2输出，同时，电流修调模块向MOS管NM_C2的漏极提供一个当前所需要的目标电流，目标电流与该通道电流的大小反应在MOS管NM_C2的漏极电压V_FLAG上，修调控制模块通过识别V_FLAG的大小，能知晓目标电流与通道电流的比较结果，从而输出相应的修调控制信号给修调执行模块，使得修调执行模块对恒流源输出通道进行修调；在通道电流与目标电流IREF一致时，修调执行模块停止调节，然后MUX2_1将AMP_C的输出信号接至MOS管NM_C1的栅极，此时将该通道电流作为该恒流源输出通道的恒流输出，完成了对该恒流源输出通道的电流一致性校准。需要说明的是，本发明实施例对恒流源输出通道的修调时间非常短，能在芯片使用过程中，通过第一选择器快速切换，实现对恒流源输出通道的电流一致性的快速校准。

需要说明的是，本发明实施例的修调执行模块可以包括一个修调输入端，一个或多个修调输出端，其中修调输入端用于接入第一偏置电压VD，修调输出端用于输出第三偏置电压VDO。当恒流源输出通道有多个时，本发明实施例可以基于一个修调输出端对多个恒流源输出通道进行普调，也可以基于多个修调输出端对多个恒流输出通道进行精细调节。但考虑到不同恒流源输出通道所需的输出的目标电流可能不同，因此本发明实施例优选采用多个修调输出端对多个恒流输出通道进行精细调节，也即是多个修调输出端与多个恒流输出通道之间具有一一对应关系，修调输出端与其对应的恒流输出通道连接，当校准到某个恒流源输出通道时，第一运算放大器AMP_C的输出端与第一晶体管(如图3的MOS管NM_C1)的连接会断开，同时AMP_C的输出端会连接到第二晶体管(如图3的MOS管NM_C2)的栅极，此时目标电流IREF会从本发明实施例的第二晶体管的漏极接入。本发明实施例可以按照如上思路对LED显示屏恒流驱动电路中的每个恒流源输出通道进行修调，以此实现每个通道都有高精度的恒流输出。其中，图3中的OE[0:N]即为使能控制信号，用于控制对应恒流源输出通道的开启或关闭。

继续前述的自动修调的方式，其中修调控制模块通过识别V_FLAG的大小来控制修调执行模块对恒流源输出通道进行修调的原理如下：

在通道电流IOUT<目标电流IREF的情况下，MOS管NM_C2的漏极电压V_FLAG很高，修调控制模块对该漏极电压V_FLAG的识别结果为1，此时修调控制模块通过调节补偿寄存器S<M:0>来增加该IOUT；在通道电流IOUT>目标电流IREF的情况下，MOS管NM_C2的漏极电压V_FLAG很低，修调控制模块对该漏极电压V_FLAG的识别结果为0，此时修调控制模块通过调节补偿寄存器S<M:0>来减小该IOUT；直至通道电流IOUT调节到与目标电流IREF接近的精度范围内，修调控制模块停止调节S<M:0>，并将校准值进行锁存。

具体而言，参考图5，示出了本发明一实施例修调控制模块的原理示意图，该图以补偿寄存器包含5bit的修调控制信号为例，实际可以为任意bit数。CLK是控制时钟，利用D触发器依次产生具体不同起始时刻的时钟信号CKS<5>-CKS<0>以及END_FLAG信号，END_FLAG信号用于结束校准功能(END_FLAG在低电平进入校准，在高电平结束校准)。当END_FLAG(高电平)有效后，通过D触发器使得LOCK信号变为高电平，锁定了或逻辑门，进而使CKSi<5:0>不再翻转，即不再校准，在此时刻之前，LOCK信号为低电平，CKS<5:0>输出为信号CKSi<5:0>。本实施例的修调控制模块采集V_FLAG信号并将其依次存储进寄存器VS<4:0>的每一bit中，各信号输出逻辑可如图6所示，图6为本发明实施例修调控制模块输出的逻辑参考图。

在图5和图6中，补偿寄存器S<4:0>包含了1bit的失调补偿极性寄存器S<4>和4bit的失调补偿寄存器S<3:0>；其中，在失调补偿极性寄存器S<4>＝1的情况下，则输出的VDO>VD；在失调补偿极性寄存器S<4>＝0的情况下，则输出的VDO<VD。4bit的失调补偿寄存器S<3:0>用于控制修调执行模块中电流I的大小，不同大小的电流I流过定值电阻R产生不同大小的电压降，进而可以调节VDO和VD电压的差值，EN信号初始为低电平，D触发器复位，修调控制模块不工作。当EN信号变为高电平，开始进行电流校准。在校准过程中：

假如初始IOUT<IREF，则V_FLAG＝1，CKSi<5>上升沿采集V_FLAG，并将其存储到VS<4>，此时失调补偿极性寄存器S<4>＝1，输出的VDO>VD，VDO增加则导致IOUT增加，缩小了与IREF的偏差；在下一个时钟周期，假如IOUT>IREF，则V_FLAG＝0，CKSi<4>上升沿采集V_FLAG，并将其存储到VS<3>，S<3>＝0；假如IOUT<IREF，则V_FLAG＝1，CKSi<4>上升沿采集V_FLAG，并将其存储到VS<3>，此时S<3>＝1，此时S<3:0>增加，使得修调执行模块中电流增加，VDO与VD电压差增加，VDO增大，导致IOUT增加，缩小了与IREF的偏差。依次进行下去，直至S<3:0>每一bit比较完成。

假如初始IOUT>IREF，则V_FLAG＝0，CKSi<5>上升沿采集V_FLAG，并将其存储到VS<4>，此时失调补偿极性寄存器S<4>＝0，输出的VDO<VD；下一个时钟周期，假如IOUT>IREF，则V_FLAG＝0，CKSi<4>上升沿采集V_FLAG，并将其存储到VS<3>，经过一个反向器S<3>＝1，S<3:0>增加，使得修调执行模块中的电流增加，VDO与VD电压差增加，VDO减小，导致IOUT减小，缩小了与IREF的偏差；假如IOUT<IREF，则V_FLAG＝1，CKSi<4>上升沿采集V_FLAG，并将其存储到VS<3>，经过一个反向器S<3>＝0，依次进行下去，直至S<3:0>每一bit比较完成。

在下一轮电流校准开始之前，将EN信号置为低电平，此时D触发器复位，lock信号变为低电平解除锁定状态。接下来重新将EN信号置为高电平，则可以开始下一个恒流源输出通道的修调。

恒流源输出通道所产生的输出电流的大小可通过外接电阻或比例镜像来调节。考虑到采用如图3所示的外接电阻R_EXT来调节恒流源输出通道所产生的输出电流的大小可能会出现芯片面积较大、芯片功耗大、电流精度难以提高的问题，在本发明一实施例中，做出了如下改进：参考图7，示出了本发明另一实施例LED显示屏恒流驱动电路的电路示意图，其中，本发明实施例的偏置电压还包括第二偏置电压VGI，恒流驱动电路还包括电流控制电路，恒流源输出通道包括X组MOS管，X为大于等于1的整数；X组MOS管与偏置电路形成电流镜输出，X组MOS管的栅极通过电流控制电路接入第二偏置电压VGI，漏极接入第三偏置电压VDO，源极接地；电流控制电路用于控制X组MOS管中接入恒流源输出通道的MOS管的个数。区别于图3，本实施例中不包括外置电阻R_EXT，而是使用电流控制电路和X组MOS管来调节，具体通过电流控制电路来控制接入恒流源输出通道的MOS管的个数，以此决定恒流源输出通道产生的通道电流与参考电流之间的镜像比例J，因此无需外置电阻R_EXT即可实现输出电流的范围调节，节约了芯片面积。图7所示的修调控制模块、修调执行模块以及电流修调模块的实现原理可参考前述相关内容，在此不多赘述。需要说明的是，图7中的参考电流可由参考电流产生和修调模块直接产生，然后向恒流源输出通道和通道修调电路中的电流修调模块提供高精度的参考电流。

参考图8，示出了本发明一实施例电流控制电路的电路示意图，是电流控制电路的一种实现方式。该电流控制电路包括X个选择器或开关MX[X-1]以及用于接收控制信号S[0:X-1]的一个接收端，X个选择器或开关与X组MOS管(X组并联的NMOS管NM_C0-NM_CX-1)一一对应，其中，每个选择器或开关的两个输入端分别与第二偏置电压VGI和GND连接，输出端与X组MOS管中其对应的MOS管的栅极连接，控制信号S[0:X-1]与X个选择器或开关一一对应，每个控制信号用于控制其对应的选择器或开关导通，如控制信号S[0]用于控制选择器或开关MX0导通。在电流控制电路中，当输入某一选择器或开关的控制信号S[0:X-1]有效时，该选择器或开关的输出端将第二偏置电压VGI输出至X组MOS管中相应MOS管的栅极，通过控制导通的选择器或开关的数量，进而可以改变接入恒流源输出通道的MOS管的数量，达到调节该恒流源输出通道的镜像比例J的目的。

上述图3和图7所示的均为一种基于电流修调模块和修调控制模块的自动修调的方式，实际中，也可采用基于寄存器或存储器来配置修调控制信号，即理解为一种手动方式，接下来，对本发明一实施例可手动修调的恒流驱动电路进行说明。

参考图9，示出了本发明又一实施例LED显示屏恒流驱动电路的电路示意图。在图9中，通道修调电路包括对应每个恒流源输出通道的修调执行模块和补偿寄存器S<M:0>。在修调时，人工可通过配置C[0:L]和S<M:0>，来设定恒流源输出通道所需输出的通道电流IOUT[0:N]，该修调执行模块可以根据补偿寄存器S<M:0>对其修调输入端和修调输出端之间的电压降进行调节，以将第一偏置电压VD修调至第三偏置电压VDO，使得恒流源输出通道的通道电流IOUT发生改变。如图9所示，修调执行模块的修调输入端与MOS管NM1的漏极连接，以此能获得第一偏置电压VD，修调执行模块的修调输出端与第一运算放大器AMP_C的同相输入端连接，第一运算放大器的反相输入端接入第三偏置电压VDO。当然，除如图9外，实际中，修调执行模块也可设置于第一运算放大器AMP_C的反相输入端与第三偏置电压VDO的漏极之间。在本发明实施例中，S<M:0>包含1bit的失调补偿极性寄存器S<M>和Mbit的失调补偿寄存器S<M-1:0>，可设定失调补偿极性寄存器S<M>＝1，输出的VD<VDO；失调补偿极性寄存器S<M>＝0，输出的VD<VDO，详细原理可参考前述内容的相关解释，在此不多赘述。本发明实施例可利用Mbit的失调补偿寄存器S<M-1:0>来控制修调执行模块中电流的大小，不同大小的电流流过修调执行模块产生不同大小的电压降，进而可以调节VDO和VD电压的差值，使得电流IOUT与当前需输出的目标电流的偏差在允许范围内，此时保持修调执行模块和补偿寄存器S<M:0>的当前状态，并结束修调，然后将该通道电流作为恒流源输出通道的恒流从NM_C1输出。

如图9所示，在调节恒流源输出通道的恒流大小时，可以采用芯片外接电阻R_EXT来调节，也可以采用电流控制电路和X组MOS管来调节，关于电流控制电路的相关解释可参考前述内容，在此不多赘述。

进一步的，对本发明实施例的修调执行模块的具体结构进行详细说明。

在本发明一实施例中，参考图10，图10示出了本发明一实施例修调执行模块的原理图，该修调执行模块可以包括：选择器或开关、校准单元以及定值电阻，其中：选择器或开关与定值电阻的两端分别连接，选择器或开关用于选择定值电阻某一端与修调执行模块的修调输入端连接，对应的另一端与修调执行模块的修调输出端连接；校准单元与定值电阻连接，校准单元能基于修调控制模块发出的修调控制信号，对第一偏置电压VD与第三偏置电压VDO之间的电压降进行调节。

如图10所示，本实施例将定值电阻R的第一端用node1表示，第二端用node2表示，接入恒流源输出通道的电压用第三偏置电压VDO表示，选择器或开关分别与node1和node2连接，其中，node1经选择器或开关引出两个端子VD1和VDO2，node2经选择器或开关引出两个端子VD2和VDO1，从而形成了两个输入输出组合(不包括同一端既做输入又做输出的情形)，也就是VD1+VDO1和VD2+VDO2，其中，VD1和VD2与第一偏置电压VD连接，VDO1和VDO2可以与如图3所示的NM_C0的漏极连接或与图6或图9所示的X组MOS管的漏极连接，以此获得第三偏置电压VDO，通过选择器或开关决定VD1+VDO1或VD2+VDO2。假设电流如图10中箭头方向所指，VD1+VDO1组合下VDO＝VD-IR，VD2+VDO2组合下，VDO＝VD+IR。换言之，本发明实施例可以通过选择器或开关控制第三偏置电压VDO是增大或减小，由于VD是固定的，因此增大或减小的数值则由IR决定，也即调节电流或定值电阻R的数值来实现定值电阻R两端的压降调节。

进一步的，该校准单元可以包括：偏置子单元、第一校准子单元和/或第二校准子单元，第一校准子单元和/或第二校准子单元与偏置子单元连接，第一校准子单元与第二校准子单元均包括M组MOS管组件，M为≥1的整数；其中，偏置子单元能产生第二偏置电流，偏置电流用ICAL表示；第一校准子单元中的每一组MOS管组件与偏置子单元形成第一电流镜，第二校准子单元中的每一组MOS管组件与偏置子单元形成第二电流镜，定值电阻与M组第一电流镜和/或M组第二电流镜连接；第一电流镜和第二电流镜均设置有基于修调控制信号控制的修调开关，定值电阻通过修调开关选择对应的第一电流镜和/或第二电流镜，以调节流经定值电阻的电流大小。上述和/或表示的意思是该校准单元中可以同时存在两个校准子单元，即如图11所示的第一校准子单元和第二校准子单元，也可以仅存在第一校准子单元或第二校准子单元，其中，当该校准单元中仅存在第一校准子单元或第二校准子单元时，第一校准子单元与第二校准子单元可以相同，也可以不同。

参考图12，图12为图11校准单元的电路示意图，在图12中，第一校准子单元和第二校准子单元与偏置子单元连接，第一校准子单元与第二校准子单元均包括M组MOS管组件，M为≥1的整数；其中，偏置子单元能产生第二偏置电流；第一校准子单元中的每一组MOS管组件与偏置子单元形成第一电流镜，第二校准子单元中的每一组MOS管组件与偏置子单元形成第二电流镜，定值电阻与M组第一电流镜和M组第二电流镜连接；第一电流镜和第二电流镜均设置有基于修调控制信号控制的修调开关，定值电阻通过修调开关选择对应的第一电流镜和第二电流镜，以调节流经定值电阻的电流大小。在本实施例中，定值电阻R连接在第一校准子单元和第二校准子单元之间；第一校准子单元和第二校准子单元的电流同步调节，使得流经定值电阻R的电流也随之同步调节。其本质是以第一校准子单元、定值电阻R、第二校准子单元三者形成一条电流通道，其中第一校准子单元和第二校准子单元的电流大小同步调节，使得该电流通道中的电流变化，以实现定值电阻R两端压降的变化，压降为IR。实现时，修调开关S<M-1>同步开启或关闭，能保持第一校准子单元和第二校准子单元的电流大小同步，例如，在图12中，同步开启S<0>、S<1>、S<2>，则流经定值电阻R的电流I＝K/T*VS<2:0>*ICAL，其中K/T*VS<2:0>表示对应MOS管组件的镜像比例。由于K/T为固定量，因此本实施例实际是对VS<(M-1):0>的值进行调节，换言之调节的是对应MOS管组件中MOS管的数量。为了保证镜像比例精确统一，各MOS管组件中使用的MOS管参数相同。

其中，M表示调节精度，M越大调节的范围或者分辨率就越高。在图12中，M+1组修调控制信号S<M:0>包括两种用途，其中M组修调控制信号S<M-1:0>用于控制相应的修调开关导通或关闭，进而控制第一校准子单元和第二校准子单元与偏置子单元形成的电流镜的镜像比例，以实现对定值电阻R两端的电流调节；另一组修调控制信号可以控制命名为VS<M>的选择器/开关，通过VS<M>选择定值电阻R的第一端node1或第二端node2接入第二MOS管的漏极。可选的，在一些实施例中，M组MOS管组件与所述偏置子单元的镜像比例按2⁰、2¹……2^M-2、2^M-1的规律进行递增，如此校准子单元中接入的MOS管组件中MOS管的数量依次为2⁰、2¹……2^M-2、2^M-1。对应的，M组第一电流镜和M组第二电流镜的输出电流也按该比例依次增大或减小。也即要求按2⁰、2¹……2^M-2、2^M-1正序或倒序方式依次调节，不允许跳跃调节，以此进行判断是否达到输出精度要求。

区别于图12，实际中，修调执行模块也可以仅包括一个校准子单元，可以为第一校准子单元，也可以为第二校准子单元，电阻R连接在由第一校准子单元或第二校准子单元与偏置子单元形成的电流镜输出通道中，如此也能实现电阻R两端的电流调节。

参考图13，图13示出了本发明又一实施例校准单元的原理图，该校准单元可以包括：电压源、电阻调节子单元，电压源、电阻调节子单元以及定值电阻依次串联，形成电流通道。在本实施例中，电流通道可以理解为一个闭合回路，电压源为固定电压源，基于欧姆定律I＝U/R，当R值改变时，电流I值也随之改变。需要声明的是，本实施例中的电阻调节子单元不是用于调节定值电阻R的值，而是调节该电流通道中的有效定值电阻R值，定值电阻R的值为固定值，所以当电流变化时，定值电阻R两端压降也会发生改变。电阻调节子单元最简单的方式就是控制接入其他电阻来实现，也就是通过增加或减少其他电阻的方式实现；或者说电阻调节电路本身就是一个阻值可调的电阻(例如滑动变阻器)。如图14所示，给出了一种具体实现方式，其中，电阻调节子单元包括M路选择器和依次串联的M组校准电阻，M路选择器被配置为选择依次串联的M组校准电阻中的一个或多个接入电流通道，以调节流经定值电阻的电流大小。为了更进一步的提高调节精度的分辨率，接入的M组校准电阻可设定每个校准电阻的阻值相同，或校准电阻的阻值之间呈指数倍或几何倍增长。值得说明的是，上述中校准子单元的电流源或电压源可以是独立的，也可以是由驱动芯片的参考电流产生电路产生的电流或偏置电路产生的电压。

参考图15所示，本实施例还提供了另一种修调执行模块，图15示出了本发明另一实施例修调执行模块的原理示意图，该修调执行模块包括：选择器或开关和依次串联的a+b个分压电阻，a、b为整数，其中a、b可以相等也可以不等；依次串联的a+b个分压电阻中的任一连接节点与修调执行模块的修调输入端连接，选择器或开关位于a+b个分压电阻与修调执行模块的修调输出端之间，选择器或开关用于选择依次串联的a+b个分压电阻中的其中一个连接节点与修调输出端连接。区别于图12和图14所给出的实施例，本实施例中电流是固定的，不存在定值电阻R，因此通过调节分压电阻的个数可实现VDO的调节，a+b个修调控制信号用于选择器或开关实现节点选择。在图15中，a+b个分压电阻依次串联，a+b个分压电阻中任意两个分压电阻之间的节点可以接入第一偏置电压VD，每个分压电阻的节点都可以接入选择器或开关的输入通道，选择器或开关的输出通道接入第三偏置电压VDO，具体可以与如图3所示的NM_C0的漏极连接或与如图6或图9所示的X组MOS管的漏极连接。从图15可以看出，当VDO节点位于VD上方时，VDO＞VD，反之，当VDO节点位于VD下方时，VDO＜VD，从而实现第三偏置电压VDO的增大或减小的调节，而具体的调节精度则基于分压电阻的节点选择，该选择由修调控制信号决定。

综上，本发明实施例提供了修调执行模块基于U＝IR的原理，固定电阻调节电流来实现电压降调节的方式，或固定电流调节电阻来实现电压降调节的方式，实际中，还可采用同时固定电阻和电流的方式来同时调节。

在本发明一实施例中，参考图2，恒流驱动电路还包括与所述偏置电路连接的预充电电路，所述预充电电路基于所述偏置电压在所述LED显示屏的非显示区间输出预充电电压。参考图4，预充电电路可以由电压修调模块和去耦合模块组成，其中，在预充电电路包括电压修调模块和去耦合模块的情况下，Bandgap电路输出基准电压给偏置电路，偏置电路基于该基准电压产生偏置电压和第一偏置电流，通过输出偏置电压给电压修调模块，电压修调模块可以利用寄存器对该偏置电压进行电压修调，然后输出修调电压给去耦合模块，去耦合模块可以根据该修调电压在LED显示屏的非显示区间输出预充电电压，如此可以有效改善当前LED显示中存在的下鬼影、第一行偏暗、高低灰耦合和跨板色差等显示不良问题。上述仅为预充电电路的一种示例，预充电电路也可以仅包括去耦合模块，即偏置电路产生的偏置电压可以直接传输给去耦合模块，以使得去耦合模块用于完成预充电操作。

值得说明的是，以上实施例均是基于共阳极驱动芯片为例进行的演示说明，对于共阴极芯片，本发明所提供的方案同样适用，区别仅在于MOS管的类型不同，共阳极芯片中输出通道以NMOS作输出，共阴极用PMOS管作输出，其他MOS管类型对应翻转即可。

接下来，对本发明实施例能产生包括小数部分PWM波的PWM信号的PWM电路进行说明：

针对显示数据有小数部分时，目前的PWM电路无法显示小数部分的PWM波的问题，参考图16，图16示出了本发明一实施例PWM电路的示意图。PWM电路可以包括：多相位产生模块、第一PWM产生模块、第二PWM产生模块以及逻辑模块；多相位产生模块用于产生多相位时钟信号，多相位时钟信号包括多个时钟信号；第一PWM产生模块用于依据当前需要显示的灰度数据、预先从多相位时钟信号中确定的一个初始时钟信号和控制信号，产生第一PWM波，其中，该控制信号可以用于选择该初始时钟信号；第二PWM产生模块用于依据该灰度数据以及预先从多相位时钟信号中确定的一个补偿时钟信号，产生第二PWM波；其中，补偿时钟信号与初始时钟信号之间存在F个完整相位差，0≤F＜1；逻辑模块用于将第一PWM波和第二PWM波进行逻辑运算后向恒流源输出通道输出第三PWM波；其中，第三PWM波包括整数部分和小数部分。

继续参考图4和图16，寄存器接收芯片外传输过来的控制指令，产生图像显示所需的控制信号给第一PWM产生模块和第二PWM产生模块，SRAM模块接收芯片外传输过来的灰度数据，并将其输出到第一PWM产生模块和第二PWM产生模块，第一PWM产生模块根据该灰度数据确定控制信号，然后依据该控制信号从多相位产生模块产生的多相位时钟信号中选择初始时钟信号，产生相应宽度的第一PWM波。第二PWM产生模块也可根据该灰度数据，产生同样宽度的第二PWM波，由于第二PWM波也是由第二PWM产生模块依据灰度数据，从多相位时钟信号选择一个时钟信号(该时钟信号可理解为本发明实施例中的补偿时钟信号)来首次产生的，因此，可知晓第二PWM波的产生时间可能延迟于第一PWM波的产生时间，也可能与第一PWM波同时产生，即第二PWM波的产生时间可用多相位产生模块产生的多个时钟信号中的任一时钟来表示，该时钟信号具体可用补偿时钟信号来表征，该补偿时钟信号与初始时钟信号之间存在F个完整相位差，0≤F＜1。例如多相位产生模块产生多个相位差相同的时钟信号CLK1、CLK2......CLKN，N为整数，选择CLK1作为初始时钟信号，并将该初始时钟信号作为第一PWM信号的产生时钟信号CLKG；第二PWM产生模块产生第二PWM波时，对应的补偿时钟信号可以为CLK1、CLK2......CLKN中的任一，即F可理解为i/N个完整的时钟周期，其中i为0到N-1之间的整数。基于以上内容，为解决目前的PWM电路无法产生可显示小数部分的PWM信号的问题，在灰度数据具有小数部分的时候，本发明实施例采用逻辑模块对第一PWM波和第二PWM波作逻辑运算，如基于逻辑或进行运算，以第一PWM波的产生时间为起始时间，以第二PWM波的结束时间为截止时间，求取起始时间和截止时间内的总的PWM波长，即得到第三PWM波，显而易见的，第三PWM波可以包括一个完整的第一PWM波(可理解为整数部分)以及部分第二PWM波(可理解为小数部分)，或第三PWM波可以包括一个完整的第二PWM波(可理解为整数部分)以及部分第一PWM波(可理解为小数部分)。通过将第三PWM波输出给恒流源输出通道，能使得由通道修调电路修调后的恒流源输出通道在第三PWM波的有效期间，输出恒定的输出电流，以此实现了PWM信号精度的调节，解决了当前LED显示器低灰显示不良的问题。其中，多相位产生模块可以为延时锁相环DLL、相位插值器以及锁相环PLL等。

本发明实施例在灰度数据具有小数部分的时候，采用了PWM补偿技术对小数部分的数据无法在PWM信号中显示的问题进行解决。其中，能代表小数部分的第三PWM波可参考图17a或图17b，第三PWM波包含了小数部分，在第三PWM波为高电平时，将通道电流输出，可以提高芯片的低灰补偿能力。

实际中，考虑到由于CLKS与CLKG之间经过的组合逻辑电路数目可能不同以及实际应用中可能存在的其他电子元器件等因素，使得CLKS与CLK1之间可能存在未知相位偏差，使得显示精度增加了一个未知量，从而影响显示效果。本发明实施例还继续对PWM电路进行改进，如图16所示，所述PWM电路还包括匹配逻辑模块和第二选择器；所述初始时钟信号经所述匹配逻辑电路输入第一PWM产生模块；所述多相位时钟信号经所述第二选择器择一后输入所述第二PWM产生模块；其中，所述初始时钟信号在所述匹配逻辑模块中经过的逻辑路径与所述多相位时钟信号在所述选择器中经过的逻辑路径完全相同。

在本发明实施例中，第二选择器对多相位时钟信号的选择逻辑所形成的电路路径即为初始时钟信号与补偿时钟信号的路径差。可明确的，该路径差会导致补偿时钟信号CLKS与初始时钟信号CLK1之间具有两个时间变量，第一个时间变量是补偿时钟信号与初始时钟信号之间的延迟，第二个时间变量为选择逻辑电路器件本身所造成的延迟。不同规格的器件，第二个时间变量中的延迟的时长可能不同，因此，第二个时间变量中的延迟应是一个未知量。本实施例的目的旨在解决该未知量，实现原理为将与该未知量相同的目标未知量施加在该初始时钟信号上，以形成相对抵消，从而消除该未知量，即抵消未知相位偏差。具体而言，设定初始时钟信号与该补偿时钟信号经过相同的逻辑电路，也即依据第二选择器(如图16中的选择器Mux)对初始时钟信号的处理逻辑，配置如本发明实施例所公开的匹配逻辑电路，该匹配逻辑电路的处理逻辑、电子元器件与该选择器完全相同，初始时钟信号经过该匹配逻辑电路时，使得初始时钟信号增加了一个相同的未知相位偏差，可以将逻辑电路器件本身所造成的延迟进行抵消。

具体可参考图18，图18示出了本发明实施例多相位时钟信号在第二选择器内的逻辑示意图。该多相位产生模块可产生8个时钟信号，具体为CLK1、CLK2、CLK3……CLK8，对应某一具体应用，初始时钟信号是固定的，因此可直接选择CLK1作为初始时钟信号直接输入匹配逻辑模块。此外，还需选择CLK1、CLK2、CLK3……CLK8中的任一时钟信号作为补偿时钟信号输入第二选择器(具体可以为8路选择器)，本实施例采用第二选择器对补偿时钟信号进行选择，以此可以满足补偿时钟信号基于灰度数据或其他设计需求的变化。实现时，本实施例可以根据3-8译码器产生8个选择信号(在图16中表示为sel)cs1-cs8来选择对应的补偿时钟信号，其中，如图18所示，cs1可以用于选择CLK1，cs2可以用于选择CLK2......cs8可以用于选择CLK8，通过将选择信号输入第二选择器，第二选择器可以根据选择信号的逻辑选择对应的补偿时钟信号。

如图18所示，多相位时钟信号CLK1-CLK8在第二选择器内的逻辑路径依次为与非门、与非门、或非门、与非门，以及外加buffer电路，该buffer电路具体可以为反相器。参考图19，图19示出了本发明实施例匹配逻辑电路的内部逻辑示意图，初始时钟信号经过的匹配逻辑模块也对应的设置为非门、与非门、或非门、与非门以及外加的buffer电路。需要说明的是，图18所示的仅是在第二选择器为8路选择器时的多相位时钟信号所经过的逻辑路径的示意图，图19所示的匹配逻辑模块的内部逻辑路径与该8路选择器对应，当第二选择器不同时，其逻辑信号不同，匹配逻辑模块的内部逻辑路径也必然不同。因第二选择器的内部电路逻辑不可修改，因此选择调节匹配逻辑模块，使匹配逻辑模块与该第二选择器的内部电路逻辑相同。

基于同一发明构思，本发明实施例第二方面还提供了一种LED显示屏恒流驱动芯片，该LED显示屏恒流驱动芯片可以包括如本发明实施例第一方面所述的LED显示屏恒流驱动电路。该LED显示屏恒流驱动芯片可对各个恒流源输出通道进行修调，无视运算放大器的输入失调电压导致不同通道间MOS管的漏极电压不同以及不同MOS之间的工艺偏差，提高了恒流输出精度，保证各个恒流源输出通道自身的电流一致性；同时还能够使各个恒流源输出通道进行小数显示，解决了低灰显示不良的问题。

基于同一发明构思，本发明实施例第三方面还提供了一种电子设备，该电子设备可以包括如本发明实施例第二方面所述的LED显示屏恒流驱动芯片。该电子设备可对各个恒流源输出通道进行修调，无视运算放大器的输入失调电压导致不同通道间MOS管的漏极电压不同以及不同MOS之间的工艺偏差，提高了恒流输出精度，保证各个恒流源输出通道自身的电流一致性；同时还能够使各个恒流源输出通道进行小数显示，解决了低灰显示不良的问题。

需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

还需要说明的是，在本文中，“用于”并不限定该电子器件或模块仅能实现某一功能，其表征电子器件或模块能实现该“用于”后所限定的功能，当然，该电子器件或模块能实现的功能可以包括但不限于这一种。

此外，诸如“第一”和“第二”之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序，也不能理解为指示或暗示相对重要性。“和/或”表示可以选择两者之中的任意一个，也可以两者都选择。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本发明所提供的技术方案进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明，本说明书内容不应理解为对本发明的限制。同时，对于本领域的一般技术人员，依据本发明，在具体实施方式及应用范围上均会有不同形式的改变之处，这里无需也无法对所有的实施方式予以穷举，而由此所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (12)

1.一种LED显示屏恒流驱动电路，其特征在于，包括：

电压源、偏置电路、参考电流产生电路、通道修调电路、PWM电路以及至少一个恒流源输出通道；

所述偏置电路基于所述电压源提供的基准电压产生偏置电压和第一偏置电流，所述参考电流产生电路基于所述第一偏置电流输出参考电流，所述PWM电路能产生包括小数部分PWM波的PWM信号；

所述恒流源输出通道基于所述参考电流产生通道电流，所述通道修调电路对所述恒流源输出通道进行修调，当所述通道电流与当前所需输出的目标电流一致时，将所述通道电流作为所述恒流源输出通道的恒流输出。

2.根据权利要求1所述的LED显示屏恒流驱动电路，其特征在于，所述偏置电压包括第一偏置电压VD，所述通道修调电路包括修调执行模块，所述修调执行模块包括一个修调输入端和至少一个修调输出端，所述修调执行模块基于修调控制信号对所述修调输入端接入的所述第一偏置电压VD进行修调并经所述修调输出端输出第三偏置电压VDO，所述第三偏置电压VDO作为所述恒流源输出通道的偏置电压。

3.根据权利要求2所述的LED显示屏恒流驱动电路，其特征在于，所述通道修调电路还包括电流修调模块和修调控制模块，其中，

所述电流修调模块与所述参考电流产生电路连接，以基于所述参考电流产生所述目标电流；

所述修调控制模块与所述电流修调模块和所述修调执行模块分别连接，以基于所述目标电流向所述修调执行模块发出所述修调控制信号。

4.根据权利要求3所述的LED显示屏恒流驱动电路，其特征在于，所述恒流驱动电路还包括第一运算放大器、第一选择器、第一晶体管以及第二晶体管；

所述第一晶体管与所述恒流源输出通道连接，所述第二晶体管与所述电流修调模块、所述修调控制模块以及所述恒流源输出通道分别连接；

所述第一运算放大器的同相输入端经所述修调执行模块接所述第一偏置电压VD，所述第一运算放大器的反相输入端与所述恒流源输出通道连接；或所述第一运算放大器的同相输入端接所述第一偏置电压VD，所述第一运算放大器的反相输入端经所述修调执行模块与所述恒流源输出通道连接；

所述第一运算放大器的输出端经所述第一选择器择一控制所述第一晶体管或所述第二晶体管导通，以使所述通道电流经所述第一晶体管输出或所述第二晶体管输出；

其中，当所述通道电流经所述第二晶体管输出时，所述修调执行模块对所述恒流源输出通道进行修调；当所述通道电流与所述目标电流一致时，所述通道电流经所述第一晶体管输出。

5.根据权利要求2-4任一项所述的LED显示屏恒流驱动电路，其特征在于，所述偏置电压还包括第二偏置电压VGI，所述恒流驱动电路还包括电流控制电路，所述恒流源输出通道包括X组MOS管，X为大于等于1的整数；

所述MOS管的栅极通过所述电流控制电路接所述第二偏置电压VGI，漏极接所述第三偏置电压VDO，源极接地；

所述电流控制电路用于控制所述X组MOS管中接入所述恒流源输出通道的MOS管的个数。

6.根据权利要求2所述的LED显示屏恒流驱动电路，其特征在于，所述修调执行模块包括：

选择器或开关、校准单元以及定值电阻，其中：

所述选择器或开关与所述定值电阻的两端分别连接，所述选择器或开关用于选择所述定值电阻的某一端与所述修调输入端连接，对应的另一端与所述修调输出端连接；

所述校准单元与所述定值电阻连接，所述校准单元能基于所述修调控制信号，对所述第一偏置电压VD与所述第三偏置电压VDO之间的电压降进行调节；

或；

所述修调执行模块包括：

选择器或开关和依次串联的a+b个分压电阻，所述依次串联的a+b个分压电阻中的任一连接节点与所述修调输入端连接，所述选择器或开关位于所述a+b个分压电阻与所述修调输出端之间，其中，所述选择器或开关用于选择所述依次串联的a+b个分压电阻中的其中一个连接节点与所述修调输出端连接；a、b为整数。

7.根据权利要求6所述的LED显示屏恒流驱动电路，其特征在于，所述校准单元包括：

偏置子单元、第一校准子单元和/或第二校准子单元，所述第一校准子单元和/或所述第二校准子单元与所述偏置子单元连接，所述第一校准子单元与所述第二校准子单元均包括M组MOS管组件，M为≥1的整数；

其中，所述偏置子单元能产生第二偏置电流；

所述第一校准子单元中的每一组MOS管组件与所述偏置子单元形成第一电流镜，所述第二校准子单元中的每一组MOS管组件与所述偏置子单元形成第二电流镜，所述定值电阻与M组所述第一电流镜和/或M组所述第二电流镜连接；

第一电流镜和第二电流镜均设置有基于所述修调控制信号控制的修调开关，所述定值电阻通过所述修调开关选择对应的所述第一电流镜和/或所述第二电流镜，以调节流经所述定值电阻的电流大小。

8.根据权利要求7所述的LED显示屏恒流驱动电路，其特征在于，所述M组MOS管组件与所述偏置子单元的镜像比例按2⁰、2¹……2^M-2、2^M-1的规律进行递增。

9.根据权利要求6所述的LED显示屏恒流驱动电路，其特征在于，所述校准单元包括：

电压源、电阻调节子单元，所述电压源、所述电阻调节子单元以及所述定值电阻依次串联，形成电流通道；

其中，所述电阻调节子单元包括M路选择器和依次串联的M组校准电阻，所述M路选择器被配置为选择所述依次串联的M组校准电阻中的一个或多个接入所述电流通道，以调节流经所述定值电阻的电流大小。

10.根据权利要求1所述的LED显示屏恒流驱动电路，其特征在于，所述恒流驱动电路还包括与所述偏置电路连接的预充电电路，所述预充电电路基于所述偏置电压在所述LED显示屏的非显示区间输出预充电电压。

11.一种LED显示屏恒流驱动芯片，其特征在于，包括如权利要求1-10任一项所述的LED显示屏恒流驱动电路。

12.一种电子设备，其特征在于，包括如权利要求11所述的LED显示屏恒流驱动芯片。

Images