JPH04305178A - 半導体デバイスドライバ回路 - Google Patents
半導体デバイスドライバ回路Info
- Publication number
- JPH04305178A JPH04305178A JP3068428A JP6842891A JPH04305178A JP H04305178 A JPH04305178 A JP H04305178A JP 3068428 A JP3068428 A JP 3068428A JP 6842891 A JP6842891 A JP 6842891A JP H04305178 A JPH04305178 A JP H04305178A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- driver
- sample
- voltmeter
- hold circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 238000005259 measurement Methods 0.000 abstract description 10
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明はＣＣＤテスタ等におい
て被試験ＣＣＤ等にアドレス信号等を供給するドライバ
回路に関し、特に各ドライバのＬ，Ｈの出力電圧を経済
的な回路構成でかつ高精度に較正できるようにしたもの
である。
て被試験ＣＣＤ等にアドレス信号等を供給するドライバ
回路に関し、特に各ドライバのＬ，Ｈの出力電圧を経済
的な回路構成でかつ高精度に較正できるようにしたもの
である。
【０００２】
【従来の技術】ＣＣＤテスタ等においては、被試験ＣＣ
Ｄの複数のアドレス端子にそれぞれドライバを通じてア
ドレス信号を供給する必要がある。その際各ドライバの
Ｌ（低レベル）およびＨ（高レベル）の各出力電圧が所
定の許容範囲にあるか否かをチェックし、外れているも
のがあれば電圧調整器を可変して各ドライバの電源端子
に供給する電圧を調整して較正しなければならない。
Ｄの複数のアドレス端子にそれぞれドライバを通じてア
ドレス信号を供給する必要がある。その際各ドライバの
Ｌ（低レベル）およびＨ（高レベル）の各出力電圧が所
定の許容範囲にあるか否かをチェックし、外れているも
のがあれば電圧調整器を可変して各ドライバの電源端子
に供給する電圧を調整して較正しなければならない。
【０００３】図３に示すのは、従来の被試験ＣＣＤドラ
イバ回路のブロック図である。タイミング発生器１より
クロック（ＣＬＫ）がパターン発生器２に供給され、ク
ロックに同期した所定パターンのアドレス信号がドライ
バＤＶ１ 乃至ＤＶｎ に供給される。なお、各ドライ
バＤＶｉ （ｉ＝１〜ｎ）の入力側または出力側（図で
は入力側）に直流分をカットするためのコンデンサＣが
挿入されている。各ドライバＤＶｉ の出力はスイッチ
Ｋａｉ を介して出力端子Ｏｉ に供給される。
イバ回路のブロック図である。タイミング発生器１より
クロック（ＣＬＫ）がパターン発生器２に供給され、ク
ロックに同期した所定パターンのアドレス信号がドライ
バＤＶ１ 乃至ＤＶｎ に供給される。なお、各ドライ
バＤＶｉ （ｉ＝１〜ｎ）の入力側または出力側（図で
は入力側）に直流分をカットするためのコンデンサＣが
挿入されている。各ドライバＤＶｉ の出力はスイッチ
Ｋａｉ を介して出力端子Ｏｉ に供給される。
【０００４】電源端子３の低レベルの出力電圧ＶＬは、
各電圧調整器ＡＬｉを介して各ドライバＤＶｉ のＬ側
電源端子に供給される。一方、電圧源４の高レベルの出
力電圧ＶＨは、各電圧調整器ＡＨｉ を介して各ドライ
バＤＶｉ のＨ側電源端子に供給される。各出力端子Ｏ
ｉの電圧はスイッチＫｂｉ を介して電圧計５に入力さ
れる。ドライバＤＶ１ のＬ／Ｈの出力電圧ＯＬ１ ／
ＯＨ１ はスイッチＫａ１ 及びＫｂ１ をオンにして
電圧計（例えばディジタルボルトメータ）５で測定され
る。もし許容範囲を外れていれば、電圧調整器ＡＬ１
／ＡＨ１ によりドライバＤＶ１ の電源電圧を調整し
て較正される。以下同様にして各ドライバＤＶｉ の出
力電圧の測定と較正が行われる。
各電圧調整器ＡＬｉを介して各ドライバＤＶｉ のＬ側
電源端子に供給される。一方、電圧源４の高レベルの出
力電圧ＶＨは、各電圧調整器ＡＨｉ を介して各ドライ
バＤＶｉ のＨ側電源端子に供給される。各出力端子Ｏ
ｉの電圧はスイッチＫｂｉ を介して電圧計５に入力さ
れる。ドライバＤＶ１ のＬ／Ｈの出力電圧ＯＬ１ ／
ＯＨ１ はスイッチＫａ１ 及びＫｂ１ をオンにして
電圧計（例えばディジタルボルトメータ）５で測定され
る。もし許容範囲を外れていれば、電圧調整器ＡＬ１
／ＡＨ１ によりドライバＤＶ１ の電源電圧を調整し
て較正される。以下同様にして各ドライバＤＶｉ の出
力電圧の測定と較正が行われる。
【０００５】ドライバＤＶｉ のＬ／Ｈの出力電圧は、
被試験ＣＣＤとのインターフェースがＴＴＬレベルであ
れば公称０Ｖ／＋５Ｖであり、またＥＣＬ（エミッタカ
ップルドロジック）レベルであれば公称−１．８Ｖ／−
０．８Ｖである。電圧調整器ＡＬｉ の出力電圧ＶＬｉ
は例えば−１０〜＋５Ｖの範囲で、また電圧調整器Ａ
Ｈｉ の出力電圧ＶＨｉ は例えば＋５〜＋２０Ｖの範
囲で調整可能とされる。また、これら電圧調整器はプロ
グラマブルに構成されている。
被試験ＣＣＤとのインターフェースがＴＴＬレベルであ
れば公称０Ｖ／＋５Ｖであり、またＥＣＬ（エミッタカ
ップルドロジック）レベルであれば公称−１．８Ｖ／−
０．８Ｖである。電圧調整器ＡＬｉ の出力電圧ＶＬｉ
は例えば−１０〜＋５Ｖの範囲で、また電圧調整器Ａ
Ｈｉ の出力電圧ＶＨｉ は例えば＋５〜＋２０Ｖの範
囲で調整可能とされる。また、これら電圧調整器はプロ
グラマブルに構成されている。
【０００６】従来の他のドライバ回路は図４に示すよう
に比較回路ＣＰｉ （ｉ＝１〜ｎ）を用いる回路である
。 図４には図３と対応する部分に同じ符号を付し、重複説
明を省略する。ドライバＤＶｉ の出力電圧はスイッチ
Ｋｃｉ （オン）を通じて比較回路ＣＰｉ に供給され
る。各比較回路ＣＰｉ にはタイミング発生器１よりそ
の比較動作のタイミングを与えるストローブパルス（Ｓ
ＴＶ）が供給される。また比較回路ＣＰｉ には比較電
圧発生器６よりドライバ出力の低レベルの許容範囲を示
す電圧Ｌ１ ，Ｌ２ （だだしＬ１ ＜Ｌ２ ）及び高
レベルの許容範囲を示す電圧Ｈ１ ，Ｈ２ （ただしＨ
１ ＜Ｈ２ ）が供給されており、ドライバＤＶｉ の
出力電圧ＯＬｉ ，ＯＨｉ がそれぞれ前記許容範囲に
入っているか否かストローブパルスＳＴＶのタイミング
において比較判定される。Ｌ側、Ｈ側電圧共許容範囲内
にあれば、ドライバＤＶｉ に印加したパターンと同じ
矩形波信号が比較回路ＣＰｉ より表示器７に入力され
る。出力電圧ＯＬｉ ／ＯＨｉ が許容範囲を外れてい
る場合には、電圧調整器ＡＬｉ ／ＡＨｉ を調整して
較正される。
に比較回路ＣＰｉ （ｉ＝１〜ｎ）を用いる回路である
。 図４には図３と対応する部分に同じ符号を付し、重複説
明を省略する。ドライバＤＶｉ の出力電圧はスイッチ
Ｋｃｉ （オン）を通じて比較回路ＣＰｉ に供給され
る。各比較回路ＣＰｉ にはタイミング発生器１よりそ
の比較動作のタイミングを与えるストローブパルス（Ｓ
ＴＶ）が供給される。また比較回路ＣＰｉ には比較電
圧発生器６よりドライバ出力の低レベルの許容範囲を示
す電圧Ｌ１ ，Ｌ２ （だだしＬ１ ＜Ｌ２ ）及び高
レベルの許容範囲を示す電圧Ｈ１ ，Ｈ２ （ただしＨ
１ ＜Ｈ２ ）が供給されており、ドライバＤＶｉ の
出力電圧ＯＬｉ ，ＯＨｉ がそれぞれ前記許容範囲に
入っているか否かストローブパルスＳＴＶのタイミング
において比較判定される。Ｌ側、Ｈ側電圧共許容範囲内
にあれば、ドライバＤＶｉ に印加したパターンと同じ
矩形波信号が比較回路ＣＰｉ より表示器７に入力され
る。出力電圧ＯＬｉ ／ＯＨｉ が許容範囲を外れてい
る場合には、電圧調整器ＡＬｉ ／ＡＨｉ を調整して
較正される。
【０００７】
【発明が解決しようとする課題】電圧計５を用いる図３
に示す方法では、電圧計５により電圧レベルＯＬｉ ／
ＯＨｉ を測定できるのは、アドレス信号のパルス幅（
１ビット幅）がミリセカンドオーダーまたはそれ以上の
場合である。そのためパルス幅を、実使用状態において
被試験料にアドレス信号を供給している場合より可なり
長くしなければならない。また、このようにパルス幅を
長くすると、ドライバの前または後にコンデンサＣが挿
入されているので、ドライバ出力の矩形波に所謂ザグが
発生し、歪んだ波形となるので、実使用状態とほゞ同じ
条件でドライバ出力電圧に対する高精度の測定と較正が
できない欠点がある。
に示す方法では、電圧計５により電圧レベルＯＬｉ ／
ＯＨｉ を測定できるのは、アドレス信号のパルス幅（
１ビット幅）がミリセカンドオーダーまたはそれ以上の
場合である。そのためパルス幅を、実使用状態において
被試験料にアドレス信号を供給している場合より可なり
長くしなければならない。また、このようにパルス幅を
長くすると、ドライバの前または後にコンデンサＣが挿
入されているので、ドライバ出力の矩形波に所謂ザグが
発生し、歪んだ波形となるので、実使用状態とほゞ同じ
条件でドライバ出力電圧に対する高精度の測定と較正が
できない欠点がある。
【０００８】これに対して比較回路ＣＰｉ を用いる図
４の回路は、パルス幅がナノセカンドオーダーまでドラ
イバ出力電圧ＯＬｉ ／ＯＨｉ の測定及び較正が可能
である。しかしながら、比較回路ＣＰｉ 〜ＣＰｎ ，
比較電圧発生器６及び表示器７を設けなければならず、
経済的負担が大きくなる。この発明の目的は、ドライバ
の出力電圧を実使用状態にほゞ等しいビット速度におい
て、高精度で測定及び較正できる経済的な回路を実現し
ようとするものである。
４の回路は、パルス幅がナノセカンドオーダーまでドラ
イバ出力電圧ＯＬｉ ／ＯＨｉ の測定及び較正が可能
である。しかしながら、比較回路ＣＰｉ 〜ＣＰｎ ，
比較電圧発生器６及び表示器７を設けなければならず、
経済的負担が大きくなる。この発明の目的は、ドライバ
の出力電圧を実使用状態にほゞ等しいビット速度におい
て、高精度で測定及び較正できる経済的な回路を実現し
ようとするものである。
【０００９】
【課題を解決するための手段】この発明はタイミング発
生器と、パターン発生器と、複数のドライバと、電圧調
整器と、マルチプレクサと、サンプルホールド回路と、
電圧計とを具備する半導体デバイスドライバ回路である
。前記タイミング発生器は、クロック及びストーロブパ
ルスを前記パターン発生器及びサンプルホールド回路に
それぞれ供給するものである。前記パターン発生器は、
前記ドライバに所定パターンのディジタル信号を入力す
るものである。前記マルチプレクサは、前記複数のドラ
イバの出力電圧を入力し、順次その１つを選択して前記
サンプルホールド回路に供給するものである。
生器と、パターン発生器と、複数のドライバと、電圧調
整器と、マルチプレクサと、サンプルホールド回路と、
電圧計とを具備する半導体デバイスドライバ回路である
。前記タイミング発生器は、クロック及びストーロブパ
ルスを前記パターン発生器及びサンプルホールド回路に
それぞれ供給するものである。前記パターン発生器は、
前記ドライバに所定パターンのディジタル信号を入力す
るものである。前記マルチプレクサは、前記複数のドラ
イバの出力電圧を入力し、順次その１つを選択して前記
サンプルホールド回路に供給するものである。
【００１０】前記サンプルホールド回路は、前記ストロ
ーブパルスに同期して、前記マルチプレクサより入力さ
れるドライバ出力の複数の低レベルビットの電圧または
複数の高レベルビットの電圧をサンプルホールドして、
それらホールドした電圧を前記電圧計に入力する。前記
電圧調整器は、前記電圧計の測定値が許容範囲より外れ
ている場合に、対応するドライバの電源端子に供給する
低レベルまたは高レベルの直流電圧を調整して、そのド
ライバの出力電圧を前記許容範囲内に設定する。
ーブパルスに同期して、前記マルチプレクサより入力さ
れるドライバ出力の複数の低レベルビットの電圧または
複数の高レベルビットの電圧をサンプルホールドして、
それらホールドした電圧を前記電圧計に入力する。前記
電圧調整器は、前記電圧計の測定値が許容範囲より外れ
ている場合に、対応するドライバの電源端子に供給する
低レベルまたは高レベルの直流電圧を調整して、そのド
ライバの出力電圧を前記許容範囲内に設定する。
【００１１】
【実施例】この発明の実施例を図１に、図３、図４と対
応する部分に同じ符号を付し、重複説明を省略する。こ
の発明では、従来の図３の回路に、マルチプレクサ８と
サンプルホールド回路９とが追加される。パターン発生
器２より被試験ＣＣＤの実使用状態とほゞ同じビット長
のアドレスパターンが各ドライバＤＶｉ に供給される
。 ドライバＤＶ１ 〜ＤＶｎ の出力は出力電圧較正時に
それぞれスイッチＫｃｉ （ｉ＝１〜ｎ）を介してマル
チプレクサ８の相異なる入力端子に供給され、順次選択
されて、サンプルホールド回路９に入力され、図２に示
すようにストローブパルスＳＴＶ（タイミング発生器１
より供給される）が入力されるたびに、その時点の電圧
値がサンプルホールドされる。
応する部分に同じ符号を付し、重複説明を省略する。こ
の発明では、従来の図３の回路に、マルチプレクサ８と
サンプルホールド回路９とが追加される。パターン発生
器２より被試験ＣＣＤの実使用状態とほゞ同じビット長
のアドレスパターンが各ドライバＤＶｉ に供給される
。 ドライバＤＶ１ 〜ＤＶｎ の出力は出力電圧較正時に
それぞれスイッチＫｃｉ （ｉ＝１〜ｎ）を介してマル
チプレクサ８の相異なる入力端子に供給され、順次選択
されて、サンプルホールド回路９に入力され、図２に示
すようにストローブパルスＳＴＶ（タイミング発生器１
より供給される）が入力されるたびに、その時点の電圧
値がサンプルホールドされる。
【００１２】高（低）レベルの出力電圧ＶＨｉ （ＶＬ
ｉ ）を較正する際には、図２Ａ（Ｂ）に示すようにス
トローブパルス（ＳＴＶ）は高（低）レベル期間のほゞ
中間になるようにタイミングが設定される。サンプルホ
ールド回路９の出力はスイッチＫ１ を介して電圧計５
に入力される。電圧計５では入力電圧がＴａ（ｔ１ 〜
ｔ２）時間（ミリセカンドオーダー）の間読み込まれて
、正確な測定が行われる。ドライバ出力電圧ＯＬｉ ／
ＯＨｉ が許容範囲を外れていれば、電圧調整器ＡＬｉ
／ＡＨｉ によって調整される。
ｉ ）を較正する際には、図２Ａ（Ｂ）に示すようにス
トローブパルス（ＳＴＶ）は高（低）レベル期間のほゞ
中間になるようにタイミングが設定される。サンプルホ
ールド回路９の出力はスイッチＫ１ を介して電圧計５
に入力される。電圧計５では入力電圧がＴａ（ｔ１ 〜
ｔ２）時間（ミリセカンドオーダー）の間読み込まれて
、正確な測定が行われる。ドライバ出力電圧ＯＬｉ ／
ＯＨｉ が許容範囲を外れていれば、電圧調整器ＡＬｉ
／ＡＨｉ によって調整される。
【００１３】ストローブパルスの周期Ｔ１ 、即ち図２
のドライバ出力波形の隣接する山と山または谷と谷の間
隔はあまり長くなると、サンプルホールド回路９のホー
ルド電圧が変化してドループ（ザグと類似のもの）が発
生し、測定誤差となるので、ドループが無視できるよう
に、周期Ｔ１ は１００ｎＳ程度以内とされる。この値
は被試験ＣＣＤの実使用状態において充分満足される値
であるので問題になることはない。
のドライバ出力波形の隣接する山と山または谷と谷の間
隔はあまり長くなると、サンプルホールド回路９のホー
ルド電圧が変化してドループ（ザグと類似のもの）が発
生し、測定誤差となるので、ドループが無視できるよう
に、周期Ｔ１ は１００ｎＳ程度以内とされる。この値
は被試験ＣＣＤの実使用状態において充分満足される値
であるので問題になることはない。
【００１４】マルチプレクサ８の各入力端子にはスイッ
チＫｃｉ が接続されているが、もしマルチプレクサ８
を省略し、スイッチＫｃｉ （ｉ＝１〜ｎ）を全てサン
プルホールド回路９の共通の入力端子に接続した場合に
は、ｎ個のスイッチとその配線のもつ浮遊容量がその入
力端子にぶらさがることとなるので、高速パルスの波形
がなまり、測定及び較正の誤差の原因となる。マルチプ
レクサ８はこのようなことが起こらないようにしている
。
チＫｃｉ が接続されているが、もしマルチプレクサ８
を省略し、スイッチＫｃｉ （ｉ＝１〜ｎ）を全てサン
プルホールド回路９の共通の入力端子に接続した場合に
は、ｎ個のスイッチとその配線のもつ浮遊容量がその入
力端子にぶらさがることとなるので、高速パルスの波形
がなまり、測定及び較正の誤差の原因となる。マルチプ
レクサ８はこのようなことが起こらないようにしている
。
【００１５】図１の例では、必要に応じスイッチＫｂｉ
（ｉ＝１〜ｎ）を切り換えて、ドライバ出力電圧を電
圧計５で直接測定できるようにしているが、省略しても
よい。図１では電圧計５の入力端子にｎ個のスイッチＫ
ｂ１〜Ｋｂｎ がぶら下がるが、この場合の浮遊容量は
、サンプルホールド回路９の出力電圧の測定にはほとん
ど影響を与えない。その理由は、サンプルホールド回路
９より電圧計５に供給される電圧は、その時間間隔がｍ
ｓオーダーと大きく、またその時間的変動がほとんどな
い信号だからである。
（ｉ＝１〜ｎ）を切り換えて、ドライバ出力電圧を電
圧計５で直接測定できるようにしているが、省略しても
よい。図１では電圧計５の入力端子にｎ個のスイッチＫ
ｂ１〜Ｋｂｎ がぶら下がるが、この場合の浮遊容量は
、サンプルホールド回路９の出力電圧の測定にはほとん
ど影響を与えない。その理由は、サンプルホールド回路
９より電圧計５に供給される電圧は、その時間間隔がｍ
ｓオーダーと大きく、またその時間的変動がほとんどな
い信号だからである。
【００１６】図１では基準電源１０がスイッチＫ２ ，
Ｋ３ を順次介してマルチプレクサ８の入力端子に接続
され、共通電位点がスイッチＫ４ を介してスイッチＫ
２ とＫ３ の接続点Ｐに接続され、また接続点Ｐはス
イッチＫ５ を介して電圧計５の入力端子に接続した場
合が示されている。この場合には、スイッチＫ２ 〜Ｋ
５ を操作して、基準電圧Ｅｓ及び共通電位を先ず電圧
計５で直接測定し、次にマルチプレクサ８，サンプルホ
ールド回路９及びスイッチＫ１ を通して入力する電圧
を測定すれば、測定系のオフセットが分かるので、オフ
セットがなくなるように例えばサンプルホールド回路９
の利得を調整することにより、測定系の精度を向上でき
る。
Ｋ３ を順次介してマルチプレクサ８の入力端子に接続
され、共通電位点がスイッチＫ４ を介してスイッチＫ
２ とＫ３ の接続点Ｐに接続され、また接続点Ｐはス
イッチＫ５ を介して電圧計５の入力端子に接続した場
合が示されている。この場合には、スイッチＫ２ 〜Ｋ
５ を操作して、基準電圧Ｅｓ及び共通電位を先ず電圧
計５で直接測定し、次にマルチプレクサ８，サンプルホ
ールド回路９及びスイッチＫ１ を通して入力する電圧
を測定すれば、測定系のオフセットが分かるので、オフ
セットがなくなるように例えばサンプルホールド回路９
の利得を調整することにより、測定系の精度を向上でき
る。
【００１７】なお、電圧計５の測定データをコンピュー
タに入力し、コンピュータ制御によって電圧調整器の出
力電圧を自動的に調整するようにしてもよい。
タに入力し、コンピュータ制御によって電圧調整器の出
力電圧を自動的に調整するようにしてもよい。
【００１８】
【発明の効果】この発明によれば、電圧計５を使用する
従来の図３の回路に、スイッチＫｃ１ 〜Ｋｃｎ ，マ
ルチプレクサ８，サンプルホールド回路９及びスイッチ
Ｋ１ を追加することにより、高速なアドレス信号の状
態でドライバ出力電圧の測定及び較正を行えるので、デ
ータ速度を実使用状態に合わせることができると共に高
速であるが故にドライバの出力に従来のようなザグが発
生することもなく、高精度の測定と較正が可能となる。
従来の図３の回路に、スイッチＫｃ１ 〜Ｋｃｎ ，マ
ルチプレクサ８，サンプルホールド回路９及びスイッチ
Ｋ１ を追加することにより、高速なアドレス信号の状
態でドライバ出力電圧の測定及び較正を行えるので、デ
ータ速度を実使用状態に合わせることができると共に高
速であるが故にドライバの出力に従来のようなザグが発
生することもなく、高精度の測定と較正が可能となる。
【００１９】またマルチプレクサ８やサンプルホールド
回路９は各１個あればよく、ドライバＤＶｉ に対応し
た比較回路ＣＰｉ と比較電圧発生器６及び表示器７を
用いる従来の図４の場合より、経済的なドライバ回路を
実現できる。
回路９は各１個あればよく、ドライバＤＶｉ に対応し
た比較回路ＣＰｉ と比較電圧発生器６及び表示器７を
用いる従来の図４の場合より、経済的なドライバ回路を
実現できる。
【図１】この発明の実施例を示すブロック図。
【図２】図１の要部の波形図。
【図３】従来のＣＣＤドライバ回路のブロック図。
【図４】従来の他のＣＣＤドライバ回路のブロック図。
Claims (1)
- 【請求項１】 タイミング発生器と、パターン発生器
と、複数のドライバと、電圧調整器と、マルチプレクサ
と、サンプルホールド回路と、電圧計とを具備する半導
体デバイスドライバ回路であって、前記タイミング発生
器は、クロック及びストーロブパルスを前記パターン発
生器及びサンプルホールド回路にそれぞれ供給するもの
であり、前記パターン発生器は、前記ドライバに所定パ
ターンのディジタル信号を入力するものであり、前記マ
ルチプレクサは、前記複数のドライバの出力電圧を入力
し、順次その１つを選択して前記サンプルホールド回路
に供給するものであり、前記サンプルホールド回路は、
前記ストローブパルスに同期して、前記マルチプレクサ
より入力されるドライバ出力の複数の低レベルビットの
電圧または複数の高レベルビットの電圧をサンプルホー
ルドして、それらホールドした電圧を前記電圧計に入力
するものであり、前記電圧調整器は、前記電圧計の測定
値が許容範囲より外れている場合に、対応するドライバ
の電源端子に供給する低レベルまたは高レベルの直流電
圧を調整して、そのドライバの出力電圧を前記許容範囲
内に設定するものであることを特徴とする、半導体デバ
イスドライバ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3068428A JP3001015B2 (ja) | 1991-04-01 | 1991-04-01 | 半導体デバイスドライバ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3068428A JP3001015B2 (ja) | 1991-04-01 | 1991-04-01 | 半導体デバイスドライバ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04305178A true JPH04305178A (ja) | 1992-10-28 |
| JP3001015B2 JP3001015B2 (ja) | 2000-01-17 |
Family
ID=13373415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3068428A Expired - Fee Related JP3001015B2 (ja) | 1991-04-01 | 1991-04-01 | 半導体デバイスドライバ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3001015B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997024622A1 (fr) * | 1994-07-15 | 1997-07-10 | Advantest Corporation | Circuit electronique a broche d'entree/sortie |
| US6064242A (en) * | 1995-12-28 | 2000-05-16 | Advantest Corp. | I/O pin electronics circuit having a pair of drivers |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6114598B2 (ja) * | 2013-03-26 | 2017-04-12 | 京楽産業．株式会社 | 遊技媒体回収装置 |
-
1991
- 1991-04-01 JP JP3068428A patent/JP3001015B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997024622A1 (fr) * | 1994-07-15 | 1997-07-10 | Advantest Corporation | Circuit electronique a broche d'entree/sortie |
| US6064242A (en) * | 1995-12-28 | 2000-05-16 | Advantest Corp. | I/O pin electronics circuit having a pair of drivers |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3001015B2 (ja) | 2000-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6105157A (en) | Salphasic timing calibration system for an integrated circuit tester | |
| US4724378A (en) | Calibrated automatic test system | |
| US6263463B1 (en) | Timing adjustment circuit for semiconductor test system | |
| US6931338B2 (en) | System for providing a calibrated path for multi-signal cables in testing of integrated circuits | |
| US7627790B2 (en) | Apparatus for jitter testing an IC | |
| US6298465B1 (en) | Skew calibration means and a method of skew calibration | |
| US4511846A (en) | Deskewing time-critical signals in automatic test equipment | |
| US4827437A (en) | Auto calibration circuit for VLSI tester | |
| EP0136204A2 (en) | Control of signal timing apparatus in automatic test systems using minimal memory | |
| CN114937433A (zh) | 一种led显示屏恒流驱动电路、驱动芯片、电子设备 | |
| US6876938B2 (en) | Method to provide a calibrated path for multi-signal cables in testing of integrated circuits | |
| US20020008503A1 (en) | Method and device for testing set-up time and hold time of signals of a circuit with clocked data transfer | |
| KR101095641B1 (ko) | 시험 장치 및 측정 회로 | |
| JPH04305178A (ja) | 半導体デバイスドライバ回路 | |
| JP2000298459A (ja) | 信号線駆動回路、タイミング調整回路、および信号線駆動回路検査方法 | |
| US7197682B2 (en) | Semiconductor test device and timing measurement method | |
| US6349267B1 (en) | Rise and fall time measurement circuit | |
| US6496953B1 (en) | Calibration method and apparatus for correcting pulse width timing errors in integrated circuit testing | |
| US5194818A (en) | Risetime and falltime test system and method | |
| CN110708042A (zh) | 基于ad9833芯片的三路多波形相位差可调的信号发生器 | |
| US11456729B1 (en) | Deskew cell for delay and pulse width adjustment | |
| US6125462A (en) | Testing mechanism in a semiconductor integrated circuit device using an external clock signal and a non-connection pin input signal | |
| KR20020062636A (ko) | 고분해능 스큐 검출 장치 및 방법 | |
| US20230147947A1 (en) | Systems and Methods for Measurement of a Parameter of a DUT | |
| SU1529220A1 (ru) | Устройство дл автоматического контрол больших интегральных схем |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991005 |
|
| LAPS | Cancellation because of no payment of annual fees |