CN114928413A - 一种信号监测方法及电路 - Google Patents

一种信号监测方法及电路 Download PDF

Info

Publication number
CN114928413A
CN114928413A CN202111665061.6A CN202111665061A CN114928413A CN 114928413 A CN114928413 A CN 114928413A CN 202111665061 A CN202111665061 A CN 202111665061A CN 114928413 A CN114928413 A CN 114928413A
Authority
CN
China
Prior art keywords
signal
circuit
input
gate
dly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111665061.6A
Other languages
English (en)
Inventor
周杰
章可循
葛军华
潘剑华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen UX High Speed IC Co Ltd
Original Assignee
Xiamen UX High Speed IC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen UX High Speed IC Co Ltd filed Critical Xiamen UX High Speed IC Co Ltd
Priority to CN202111665061.6A priority Critical patent/CN114928413A/zh
Publication of CN114928413A publication Critical patent/CN114928413A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/18—Multiprotocol handlers, e.g. single devices capable of handling multiple protocols
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明公开了一种信号监测方法及电路，以通信协议所允许的长连续码持续时间作为时间间隔探测外部输入信号是否存在上升沿或下降沿，若探测到输入信号的上升沿或下降沿，说明存在输入数据，否则说明不存在数据输入。监测电路根据监测方法设计，包括长连续码判决电路CID，该长连续码判决电路CID包括锁存器DL1、锁存器DL2、或门OR1、非门N1、锁存器DL3、判决信号产生电路、或门OR2，其中，锁存器DL1、锁存器DL3、锁存器DL2、锁存器DL4均为上升沿触发锁存器。该监测方法及监测电路对外部输入信号进行信号丢失判断，不改变原有信号传输结构，在不影响信号传输的质量的情况下有效降低信号丢失判决所需要消耗的时间。

Description

一种信号监测方法及电路
技术领域
本发明涉及一种用于监测数据传输时信号的存在或者丢失的信号监测方法及电路。
背景技术
通讯领域，在数据传输时需要确认信号的存在或者丢失，以实现时分传输模式的控制。传统的信号传输有无的确认方式是通过探测信号幅度的大小与相关阈值的比较而得到的。
针对信号丢失的判定，现有技术采用幅度判决方式如图1所示，这是现有的信号速率判决电路的结构框架图。图中输入放大级，输出缓冲级组成高速信号放大器的信号通道部分。高速交流信号从输入端DIN，/DIN输入，经过放大后从输出端DOUT，/DOUT输出。模拟信号经过幅值判决电路Signal Level Detector做幅值判决，由输出电路输出判决信号SD。
通过幅值判决电路对信号丢失的判决时间比较长，为通信协议所允许的长连续码持续时间(正常的通信协议对传输数据的长连续码有一定的要求，即可以连续相同的高电平或者低电平极限；超过通信协议允许的持续时间长度的长连续码被认为是错误的输入信号)要求的十倍以上。过长的信号丢失判决时间对于信号传输的总时间消耗是一种不必要的浪费。
导致上述缺点的原因：信号结束之后，其幅值的恢复时间由输入RC滤波电路低频带宽决定。低频带宽越小其信号丢失判断时间越长，其通信的物理消耗越大。
如图2所示，其为对图1的INP和INN进行瞬态模拟仿真。当信号结束后，INP和INN需要很长的时间才能回复到中间电平。随着通信协议对长连续码的需求提高，其幅值恢复到中间电平的时间会更长。
通信协议为了提高信号传输效率，往往会提高数据长连续码的容忍度。长连续码的容忍度的提高往往需要输入的RC低频带宽越小。因此现有技术在物理消耗和长连续码的容忍度的二个重要参数上出现严重分歧。
发明内容
本发明提供了一种信号监测方法及电路，其克服了背景技术中所述的现有技术的不足，实现了数据传输时信号的存在与丢失的确认，解决了物理消耗和长连续码的容忍度之间的矛盾。
本发明解决其技术问题所采用的技术方案是：
一种信号监测方法，是在外部复位完成后，以通信协议所允许的长连续码持续时间作为时间间隔探测外部输入信号是否存在上升沿或下降沿。若探测到输入信号不存在上升沿或下降沿，说明无输入数据；若探测到输入信号存在上升沿或下降沿，说明存在输入数据，电路反馈产生新的复位信号，并再次以通信协议所允许的长连续码持续时间作为时间间隔探测外部输入信号是否存在上升沿或下降沿。
一种信号监测电路，包括长连续码判决电路CID，该长连续码判决电路CID包括：
锁存器DL1、锁存器DL2、或门OR1、非门N1，该锁存器DL1的输入端连接高电平信号，控制端连接外部输入信号；锁存器DL2的输入端连接高电平信号，外部输入信号经非门N1后连接锁存器DL2的控制端，锁存器DL1和锁存器DL2的输出端经连接至或门OR1产生信号DATA_EXIST；
锁存器DL3，该锁存器DL3的输入端连接信号DATA_EXIST，控制端连接信号EXIST_DETECT，输出端产生信号DATA_CONFIRM；
判决信号产生电路，用于根据内部复位信号RST输出周期为通信协议所允许的长连续码持续时间的一个周期的脉冲信号EXIST_DETECT；
或门OR2，其一输入端能与信号DATA_CONFIRM连接，另一输入端与外部复位信号Reset连接，输出端产生内部复位信号RST；
其中，锁存器DL1、锁存器DL2、锁存器DL3、锁存器DL4均为上升沿触发锁存器。
一实施例之中：该长连续码判决电路CID还包括锁存器DL4,该锁存器DL4的输入端连接信号DATA_CONFIRM，控制端能连接信号EXIST_DETECT，输出端连接非门N2输出信号CID_LOS。
一实施例之中：该长连续码判决电路CID还包括延时电路DLY_2,连接在锁存器DL3的输出端与或门OR2的其一输入端之间。
一实施例之中：该长连续码判决电路CID还包括延时电路DLY_1,连接在判决信号产生电路与锁存器DL4的控制端之间。
一实施例之中：该判决信号产生电路包括延时电路DLY_3、非门N3、非门N4和时间设置电路T1，该非门N3的输入端连接内部复位信号RST，该非门N3的输出端经连接延时电路DLY_3后连接该时间设置电路T1的输入端IN，该时间设置电路T1的输入端RST连接该内部复位信号RST，该时间设置电路T1的输出端OUT连接该非门N4的输入端，该非门N4的输出端产生信号EXIST_DETECT；
该时间设置电路T1包括非门N5、非门N6、与门AND1、一延时单元DLY_U和一延时模块DLY_B，该延时模块DLY_B的输出端C2与该非门N5的输入端相连，该非门N5的输出端与该与门AND1的其一输入端相连，该延时单元DLY_U的输出端C1与该与门AND1的其二输入端相连，该与门AND1的输出端作为该时间设置电路T1的输出端OUT，该时间设置电路T1的输入端IN与该延时模块DLY_B的输入端A2和延时单元DLY_U的输入端A1均相连，该时间设置电路T1的输入端RST经连接非门N6后与该延时模块DLY_B的输入端B2和延时单元DLY_U的输入端B1相连；
该延时单元DLY_U包括与门AND2和延时电路Delay，与门AND2的输出端与延时电路Delay的输入端相连，该与门AND2的两输入端作为该延时单元DLY_U的两输入端A1、B1，该延时电路的输出端作为该延时单元DLY_U的输出端C1；
该延时模块DLY_B包括两延时单元DLY_U，分别为延时单元DLY_U1和延时单元DLY_U2，该延时单元DLY_U1的输出端C11与延时单元DLY_U2的输入端A12相连，该延时单元DLY_U2的输出端C12作为该延时模块DLY_B的输出端C2，该延时模块DLY_B具有两输入端，延时模块DLY_B的输入端A2与该延时单元DLY_U1的输入端A11相连，该延时模块DLY_B的输入端B2与该延时单元DLY_U1的输入端B11和延时单元DLY_U2的输入端B12相连。
一实施例之中：还包括用于判决输入信号幅值大小的幅值判决电路AMPSD，该幅值判决电路AMPSD的输入端连接外部输入信号和外部复位信号Reset；外部输入信号的输入端与幅值判决电路AMPSD的输入端之间设有RC滤波电路，该RC滤波电路包括隔直电容C1、C2和电阻R1、R2、R3、R4,该隔直电容C1、C2分别串接在外部输入信号的两输入端DIN、/DIN上，该电阻R1的两端分别连接隔直电容C1的一端和共模电平端口VREF,该电阻R2的两端分别连接隔直电容C2的一端和共模电平端口VREF,该电阻R3串接受控开关K后与该电阻R1并接，该电阻R4串接该受控开关K后与该电阻R2并接，该受控开关的控制端连接或门OR3的输出端，该或门OR3的两输入端分别连接外部复位信号Reset和由信号CID_LOS上升沿触发产生的脉冲信号CID_RST。
一实施例之中：该RC滤波电路与幅值判决电路AMPSD的输入端之间连接有用于信号放大的第一运放电路AMP1。
一实施例之中：该第一运放电路AMP1的输出端与该长连续码判决电路CID的信号输入端之间连接有用于信号放大的第二运放电路AMP2。
本技术方案与背景技术相比，它具有如下优点：
1、本案通过长连续码判决电路CID对外部输入信号进行信号丢失判断，不改变原有信号传输结构，在不影响信号传输的质量的情况下有效降低信号丢失判决所需要消耗的时间。
2、通过时间设置电路T1可对长连续码的持续时间根据通信协议做出设置，大于设置时间的长连续码表示外部输入信号数据中断、丢失，小等于该设置时间为通信协议允许出现的正常数据中长连续码，时间设置电路T1实现该设置时间的可控、可调节，满足不同通讯协议要求。
3、包括延时电路DLY_2,连接在锁存器DL3的输出端与或门OR2的其一输入端之间。通过延时电路DLY_2在反馈回路中控制内部复位信号RST的展宽，解决工艺偏差所产生的内部复位信号RST反馈失效问题。
4、综合了幅值判决电路AMPSD的幅值判据和长连续码判决电路CID的长连续码判据，实现对信号丢失与否的双重判定，同时通过由长连续码判决电路CID产生的脉冲信号CID_RST控制受控开关K以选择是否投入电阻R3和R4，隔值电容上的电荷可以快速泄放至共模电平端口，使数据输入端差分电平趋于为零，解决采用幅值判据时的物理消耗和长连续码的容忍度之间的矛盾。
附图说明
下面结合附图和实施例对本发明作进一步说明。
图1为背景技术中所述的现有幅度判决电路的框图。
图2为对图1的INP和INN进行瞬态模拟仿真的仿真图。
图3为长连续码判决电路CID的电路图。
图4为时间设置电路T1的电路结构图。
图5为时间设置电路T1中延时单元DLY_U的电路结构图。
图6为时间设置电路T1中延时模块DLY_B的电路结构图。
图7为长连续码判决电路CID的工作时序图。
图8为电路系统受到外部复位信号Reset重置之后，有数据输入时的时序图。
图9为电路系统受到外部复位信号Reset重置之后，无数据输入时的时序图。
图10为信号监测电路的框图。
具体实施方式
一种信号监测方法，是在外部复位完成后，以通信协议所允许的长连续码持续时间作为时间间隔探测外部输入信号是否存在上升沿或下降沿。若探测到输入信号不存在上升沿或下降沿，说明无输入数据；若探测到输入信号存在上升沿或下降沿，说明存在输入数据，电路反馈产生新的复位信号，并再次以通信协议所允许的长连续码持续时间作为时间间隔探测外部输入信号是否存在上升沿或下降沿。
根据该信号监测方法，本案设计了一种信号监测电路，该信号监测电路包括长连续码判决电路CID，如图3所示，该长连续码判决电路CID包括：
锁存器DL1、锁存器DL2、或门OR1、非门N1，该锁存器DL1的输入端连接高电平信号，控制端连接外部输入信号；锁存器DL2的输入端连接高电平信号，外部输入信号经非门N1后连接锁存器DL2的控制端，锁存器DL1和锁存器DL2的输出端经连接至或门OR1产生信号DATA_EXIST；通过锁存器DL1实现外部输入信号上升沿的判断，通过锁存器DL2、非门N1实现外部输入信号下降沿的判断。
锁存器DL3，该锁存器DL3的输入端连接信号DATA_EXIST，控制端连接信号EXIST_DETECT，输出端产生信号DATA_CONFIRM；
判决信号产生电路，用于根据内部复位信号RST输出周期为通信协议所允许的长连续码持续时间的一个周期的脉冲信号EXIST_DETECT；
或门OR2，其一输入端能与信号DATA_CONFIRM连接，另一输入端与外部复位信号Reset连接，输出端产生内部复位信号RST；
其中，锁存器DL1、锁存器DL2、锁存器DL3、锁存器DL4均为上升沿触发锁存器。
该长连续码判决电路CID还包括锁存器DL4,该锁存器DL4的输入端连接信号DATA_CONFIRM，控制端能连接信号EXIST_DETECT，输出端连接非门N2输出信号CID_LOS。
该长连续码判决电路CID还包括延时电路DLY_2,连接在锁存器DL3的输出端与或门OR2的其一输入端之间。还包括延时电路DLY_1,连接在判决信号产生电路与锁存器DL4的控制端之间。延时电路DLY_1，延时电路DLY_2的设置能够克服器件工艺偏差带来的时序可能出错的问题。
如图3，该判决信号产生电路包括延时电路DLY_3、非门N3、非门N4和时间设置电路T1，该非门N3的输入端连接内部复位信号RST，该非门N3的输出端经连接延时电路DLY_3后连接该时间设置电路T1的输入端IN，该时间设置电路T1的输入端RST连接该内部复位信号RST，该时间设置电路T1的输出端OUT连接该非门N4的输入端，该非门N4的输出端产生信号EXIST_DETECT；
如图4，该时间设置电路T1包括非门N5、非门N6、与门AND1、一延时单元DLY_U和一延时模块DLY_B，该延时模块DLY_B的输出端C2与该非门N5的输入端相连，该非门N5的输出端与该与门AND1的其一输入端相连，该延时单元DLY_U的输出端C1与该与门AND1的其二输入端相连，该与门AND1的输出端作为该时间设置电路T1的输出端OUT，该时间设置电路T1的输入端IN与该延时模块DLY_B的输入端A2和延时单元DLY_U的输入端A1均相连，该时间设置电路T1的输入端RST经连接非门N6后与该延时模块DLY_B的输入端B2和延时单元DLY_U的输入端B1相连；
如图5，该延时单元DLY_U包括与门AND2和延时电路Delay，与门AND2的输出端与延时电路Delay的输入端相连，该与门AND2的两输入端作为该延时单元DLY_U的两输入端A1、B1，该延时电路的输出端作为该延时单元DLY_U的输出端C1；
如图6，该延时模块DLY_B包括两延时单元DLY_U，分别为延时单元DLY_U1和延时单元DLY_U2，该延时单元DLY_U1的输出端C11与延时单元DLY_U2的输入端A12相连，该延时单元DLY_U2的输出端C12作为该延时模块DLY_B的输出端C2，该延时模块DLY_B具有两输入端，延时模块DLY_B的输入端A2与该延时单元DLY_U1的输入端A11相连，该延时模块DLY_B的输入端B2与该延时单元DLY_U1的输入端B11和延时单元DLY_U2的输入端B12相连。
图7为长连续码判决电路CID的工作时序图。系统输入外部复位信号Reset对锁存器DL4进行重置,并输出信号CID_LOS为1(高电平逻辑，认为此时存在长连码)；同时外部复位信号Reset与信号DATA_CONFIRM的延时信号一并通过或门OR2产生内部复位信号RST。内部复位信号RST对锁存器DL1，DL2和DL3进行重置，并输出信号DATA_EXISET为0(低电平逻辑)，信号EXIST_DETECT为1，信号DATA_CONFIRM为0。
当电路系统受到外部复位信号Reset重置过后，内部复位信号RST通过非门N2、延时电路DLY_3，时间设置电路T1和非门N4之后输出信号EXIST_DETECT(是一个上升沿判决信号)。
信号EXIST_DETECT对信号DATA_EXISET进行上升沿采样并输出DATA_CONFIRM。信号EXIST_DETECT对信号DATA_EXISET的采样间隔根据时间设置电路T1设定，通常，该间隔时间为通信协议规定的允许出现的长连续码的连续时间。
信号EXIST_DETECT经过延时电路DLY_1产生信号CONFIRM_DET，使用信号CONFIRM_DET对DATA_CONFIRM进行上升沿采样并反向输出信号CID_LOS。
当电路系统受到外部复位信号Reset重置过后，电路系统可能存在二种情况：
一，电路系统受到外部复位信号Reset重置之后，有数据输入，时序图如图8所示：
当电路系统受到外部复位信号Reset重置过后，如果输入信号产生过上升沿(或者下降沿)至锁存器DL1(或者锁存器DL2)，则信号DATA_EXIST由低电平上升为高电平。
信号EXIST_DETECT对信号DATA_EXISET进行上升沿采样并输出信号DATA_CONFIRM为高电平(由0(低)升至1(高))。
信号CONFIRM_DET对信号DATA_CONFIRM进行上升沿采样并反向输出信号CID_LOS，信号CID_LOS此时由高电平转为低电平(此时电路系统为正常工作，指示信号输入不存在过长的连续码，即不存在超过通过时间设置电路T1设置的通信协议所允许的长连续码持续时间)。
同时，信号DATA_CONFIRM通过延时电路DLY_2和或门OR2，重新第二次输出内部复位信号RST对所有相关模块进行初始化重置。
第二次内部复位信号RST的脉冲之后的工作与第一次内部复位信号RST的脉冲类似，唯一不同是第二次内部复位信号RST的脉冲之后信号CID_LOS保持低电平。
如图8所示，第三次内部复位信号RST的脉冲重置之后，输入数据不再产生过上升沿(或者下降沿)至锁存器DL1(或者锁存器DL2)，则信号DATA_EXIST保持低电平(被第三次内部复位信号RST重置)。
信号EXIST_DETECT对信号DATA_EXISET进行上升沿采样并输出信号DATA_CONFIRM仍然为低。
信号CONFIRM_DET对信号DATA_CONFIRM进行上升沿采样并反向输出CID_LOS信号，CID_LOS信号此时由低电平转为高电平(此时电路系统认为输入信号存在过长的长连续码)。
同时，信号DATA_CONFIRM通过延时电路DLY_2和或门OR2，不再重新输出内部复位信号RST对所有相关模块进行初始化重置。
二，电路系统受到外部复位信号Reset重置之后，无数据输入，时序图如图9所示：
当电路系统到外部复位信号Reset重置过后，如果数据不输入，则不产生上升沿(或者下降沿)至锁存器DL1(或者锁存器DL2)，则信号DATA_EXIST保持低电平。
信号EXIST_DETECT对信号DATA_EXISET进行上升沿采样并输出信号DATA_CONFIRM仍然为低(被第一次内部复位信号RST重置)。
信号CONFIRM_DET对信号DATA_CONFIRM进行上升沿采样并反向输出CID_LOS信号，CID_LOS信号此时保持高电平(此时系统认为信号输入存在过长的连续码)。
同时，信号DATA_CONFIRM通过延时电路DLY_2和或门OR2，不再重新输出内部复位信号RST的脉冲信号来对所有相关模块进行初始化重置。
上述的长连续码判决电路CID根据连续码判决方法识别出数据是否丢失，为了实现双重判决，本案还包括现有技术中用于判决输入信号幅值大小的幅值判决电路AMPSD，如图10所示，该幅值判决电路AMPSD的输入端连接外部输入信号和外部复位信号Reset；外部输入信号的输入端与幅值判决电路AMPSD的输入端之间设有RC滤波电路，该RC滤波电路包括隔直电容C1、C2和电阻R1、R2、R3、R4,该隔直电容C1、C2分别串接在外部输入信号的两输入端DIN、/DIN上，该电阻R1的两端分别连接隔直电容C1的一端和共模电平端口VREF,该电阻R2的两端分别连接隔直电容C2的一端和共模电平端口VREF,该电阻R3串接受控开关K后与该电阻R1并接，该电阻R4串接该受控开关K后与该电阻R2并接，该受控开关的控制端连接或门OR3的输出端，该或门OR3的两输入端分别连接外部复位信号Reset和由信号CID_LOS上升沿触发产生的脉冲信号CID_RST。
本实施例中，该RC滤波电路与幅值判决电路AMPSD的输入端之间连接有用于信号放大的第一运放电路AMP1。该第一运放电路AMP1的输出端与该长连续码判决电路CID的信号输入端之间连接有用于信号放大的第二运放电路AMP2。
图10为本案所述信号监测电路的顶层框图，其包括传统方案的幅值判决电路AMPSD(主要用于判决是否存在具有相应幅值的数据)和长连续码判决电路CID(主要用于判决信号是否丢失)。
表1：信号监测电路的顶层框图工作逻辑
Figure BDA0003448120370000111
Figure BDA0003448120370000121
其中，图10中R1和R2为高电阻(5-10KΩ)，可以满足通讯协议长连续码的正常工作要求(即单独使用时，可以提供超低的3db低频带宽)；R3和R4为低电阻(50Ω)，其可保证在无数据输入阶段电路正负输入端快速获得共模电平(新的信号到来前，系统输入外部复位信号Reset阶跃信号；而旧信号结束时，长连续码判决电路CID提供内部的CID_RST阶跃信号CID_RST。阶跃信号的高电平时间段受控开关闭合，正负输入端电荷通过低电阻快速泄放，从而达到差分信号二端电平相同)。
表2：不同输入阻抗对应的通信情况
Figure BDA0003448120370000122
Figure BDA0003448120370000131
以上所述，仅为本发明较佳实施例而已，故不能依此限定本发明实施的范围，即依本发明专利范围及说明书内容所作的等效变化与修饰，皆应仍属本发明涵盖的范围内。

Claims (9)

1.一种信号监测方法，其特征在于：在外部复位完成后，以通信协议所允许的长连续码持续时间作为时间间隔探测外部输入信号是否存在上升沿或下降沿，若探测到输入信号不存在上升沿或下降沿，说明无输入数据；若探测到输入信号存在上升沿或下降沿，说明存在输入数据，电路反馈产生新的复位信号，并再次以通信协议所允许的长连续码持续时间作为时间间隔探测外部输入信号是否存在上升沿或下降沿。
2.一种信号监测电路，其特征在于：包括长连续码判决电路CID，该长连续码判决电路CID包括：
锁存器DL1、锁存器DL2、或门OR1、非门N1，该锁存器DL1的输入端连接高电平信号，控制端连接外部输入信号；锁存器DL2的输入端连接高电平信号，外部输入信号经非门N1后连接锁存器DL2的控制端，锁存器DL1和锁存器DL2的输出端经连接至或门OR1产生信号DATA_EXIST；
锁存器DL3，该锁存器DL3的输入端连接信号DATA_EXIST，控制端连接信号EXIST_DETECT，输出端产生信号DATA_CONF IRM；
判决信号产生电路，用于根据内部复位信号RST输出周期为通信协议所允许的长连续码持续时间的一个周期的脉冲信号EXIST_DETECT；
或门OR2，其一输入端能与信号DATA_CONFIRM连接，另一输入端与外部复位信号Reset连接，输出端产生内部复位信号RST；
其中，锁存器DL1、锁存器DL2、锁存器DL3、锁存器DL4均为上升沿触发锁存器。
3.根据权利要求2所述的一种信号监测电路，其特征在于：该长连续码判决电路CID还包括锁存器DL4，该锁存器DL4的输入端连接信号DATA_CONFIRM，控制端能连接信号EXIST_DETECT，输出端连接非门N2输出信号CID_LOS。
4.根据权利要求2所述的一种信号监测电路，其特征在于：该长连续码判决电路CID还包括延时电路DLY_2，连接在锁存器DL3的输出端与或门OR2的其一输入端之间。
5.根据权利要求3所述的一种信号监测电路，其特征在于：该长连续码判决电路CID还包括延时电路DLY_1，连接在判决信号产生电路与锁存器DL4的控制端之间。
6.根据权利要求2所述的一种信号监测电路，其特征在于：该判决信号产生电路包括延时电路DLY_3、非门N3、非门N4和时间设置电路T1，该非门N3的输入端连接内部复位信号RST，该非门N3的输出端经连接延时电路DLY_3后连接该时间设置电路T1的输入端IN，该时间设置电路T1的输入端RST连接该内部复位信号RST，该时间设置电路T1的输出端OUT连接该非门N4的输入端，该非门N4的输出端产生信号EXIST_DETECT；
该时间设置电路T1包括非门N5、非门N6、与门AND1、一延时单元DLY_U和一延时模块DLY_B，该延时模块DLY_B的输出端C2与该非门N5的输入端相连，该非门N5的输出端与该与门AND1的其一输入端相连，该延时单元DLY_U的输出端C1与该与门AND1的其二输入端相连，该与门AND1的输出端作为该时间设置电路T1的输出端OUT，该时间设置电路T1的输入端IN与该延时模块DLY_B的输入端A2和延时单元DLY_U的输入端A1均相连，该时间设置电路T1的输入端RST经连接非门N6后与该延时模块DLY_B的输入端B2和延时单元DLY_U的输入端B1相连；
该延时单元DLY_U包括与门AND2和延时电路Delay，与门AND2的输出端与延时电路Delay的输入端相连，该与门AND2的两输入端作为该延时单元DLY_U的两输入端A1、B1，该延时电路的输出端作为该延时单元DLY_U的输出端C1；
该延时模块DLY_B包括两延时单元DLY_U，分别为延时单元DLY_U1和延时单元DLY_U2，该延时单元DLY_U1的输出端C11与延时单元DLY_U2的输入端A12相连，该延时单元DLY_U2的输出端C12作为该延时模块DLY_B的输出端C2，该延时模块DLY_B具有两输入端，延时模块DLY_B的输入端A2与该延时单元DLY_U1的输入端A11相连，该延时模块DLY_B的输入端B2与该延时单元DLY_U1的输入端B11和延时单元DLY_U2的输入端B12相连。
7.根据权利要求3所述的一种信号监测电路，其特征在于：还包括用于判决输入信号幅值大小的幅值判决电路AMPSD，该幅值判决电路AMPSD的输入端连接外部输入信号和外部复位信号Reset；外部输入信号的输入端与幅值判决电路AMPSD的输入端之间设有RC滤波电路，该RC滤波电路包括隔直电容C1、C2和电阻R1、R2、R3、R4，该隔直电容C1、C2分别串接在外部输入信号的两输入端DIN、/DIN上，该电阻R1的两端分别连接隔直电容C1的一端和共模电平端口VREF，该电阻R2的两端分别连接隔直电容C2的一端和共模电平端口VREF，该电阻R3串接受控开关K后与该电阻R1并接，该电阻R4串接该受控开关K后与该电阻R2并接，该受控开关的控制端连接或门OR3的输出端，该或门OR3的两输入端分别连接外部复位信号Reset和由信号CID_LOS上升沿触发产生的脉冲信号CID_RST。
8.根据权利要求7所述的一种信号监测电路，其特征在于：该RC滤波电路与幅值判决电路AMPSD的输入端之间连接有用于信号放大的第一运放电路AMP1。
9.根据权利要求8所述的一种信号监测电路，其特征在于：该第一运放电路AMP1的输出端与该长连续码判决电路CID的信号输入端之间连接有用于信号放大的第二运放电路AMP2。
CN202111665061.6A 2021-12-30 2021-12-30 一种信号监测方法及电路 Pending CN114928413A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111665061.6A CN114928413A (zh) 2021-12-30 2021-12-30 一种信号监测方法及电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111665061.6A CN114928413A (zh) 2021-12-30 2021-12-30 一种信号监测方法及电路

Publications (1)

Publication Number Publication Date
CN114928413A true CN114928413A (zh) 2022-08-19

Family

ID=82804196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111665061.6A Pending CN114928413A (zh) 2021-12-30 2021-12-30 一种信号监测方法及电路

Country Status (1)

Country Link
CN (1) CN114928413A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103499739A (zh) * 2013-09-25 2014-01-08 浪潮电子信息产业股份有限公司 一种基于fpga的频率测量方法
CN103595421A (zh) * 2012-08-13 2014-02-19 上海华虹集成电路有限责任公司 解码卡片发送的type a基本数据速率信号的解码器
CN104901657A (zh) * 2015-05-22 2015-09-09 浙江大学 一种全数字去抖动电路及方法
CN107171657A (zh) * 2017-06-14 2017-09-15 电子科技大学 一种序列脉冲部分上升沿加抖的装置
CN107463236A (zh) * 2017-08-28 2017-12-12 珠海格力电器股份有限公司 一种复位检测电路和复位检测方法
CN108170616A (zh) * 2016-12-07 2018-06-15 上海复旦微电子集团股份有限公司 利用锁存器实现跨时钟域信号传输的系统
CN108804369A (zh) * 2018-07-17 2018-11-13 厦门优迅高速芯片有限公司 一种信号速率判别方法和电路
CN108964638A (zh) * 2018-05-29 2018-12-07 苏州大学 一种新型信号上升沿边沿检测电路
CN112422954A (zh) * 2020-10-23 2021-02-26 中国科学院西安光学精密机械研究所 Lvds视频采集检测传输系统和方法
CN216959878U (zh) * 2021-12-30 2022-07-12 厦门优迅高速芯片有限公司 一种信号监测电路

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103595421A (zh) * 2012-08-13 2014-02-19 上海华虹集成电路有限责任公司 解码卡片发送的type a基本数据速率信号的解码器
CN103499739A (zh) * 2013-09-25 2014-01-08 浪潮电子信息产业股份有限公司 一种基于fpga的频率测量方法
CN104901657A (zh) * 2015-05-22 2015-09-09 浙江大学 一种全数字去抖动电路及方法
CN108170616A (zh) * 2016-12-07 2018-06-15 上海复旦微电子集团股份有限公司 利用锁存器实现跨时钟域信号传输的系统
CN107171657A (zh) * 2017-06-14 2017-09-15 电子科技大学 一种序列脉冲部分上升沿加抖的装置
CN107463236A (zh) * 2017-08-28 2017-12-12 珠海格力电器股份有限公司 一种复位检测电路和复位检测方法
CN108964638A (zh) * 2018-05-29 2018-12-07 苏州大学 一种新型信号上升沿边沿检测电路
CN108804369A (zh) * 2018-07-17 2018-11-13 厦门优迅高速芯片有限公司 一种信号速率判别方法和电路
CN112422954A (zh) * 2020-10-23 2021-02-26 中国科学院西安光学精密机械研究所 Lvds视频采集检测传输系统和方法
CN216959878U (zh) * 2021-12-30 2022-07-12 厦门优迅高速芯片有限公司 一种信号监测电路

Similar Documents

Publication Publication Date Title
US8098724B2 (en) Automatic calibration in high-speed serial interface receiver circuitry
US8576928B2 (en) Capacitive divider transmission scheme for improved communications isolation
US6374361B1 (en) Skew-insensitive low voltage differential receiver
US7224191B1 (en) Differential signal detector methods and apparatus
US7538594B2 (en) Method for reducing delay difference of differential transmission and system thereof
US6323692B1 (en) Transconductance compensation circuit having a phase detector circuit with cycle slipping recovery operation and method
US20090243682A1 (en) Method, system and device for eliminating intra-pair skew
CN216959878U (zh) 一种信号监测电路
US5402482A (en) Ring trip deciding circuit
US6745353B2 (en) Method and apparatus for sliding window link physical error detection
Liu et al. A 5-Gb/s serial-link redriver with adaptive equalizer and transmitter swing enhancement
CN114928413A (zh) 一种信号监测方法及电路
US4883993A (en) Antibounce circuit for digital circuits
US5392347A (en) Ringing tone signal detecting circuit
US4962509A (en) Code violation detection circuit for use in AMI signal transmission
US5105440A (en) Method and apparatus for adaptive equalization of pulse signals
JP5215056B2 (ja) ビットレート判定装置、ビットレート判定方法、信号弁別器及び光信号受信弁別器
CN101610140A (zh) 信号幅度检测电路及方法
JP3036991B2 (ja) 平衡伝送路断線検出回路
CN217034085U (zh) 一种低电压差分信号检测装置
US20040119482A1 (en) Time domain reflectometry based transmitter equalization
JPH08139526A (ja) 光受信装置
CN104734675A (zh) 串行信号通信接收端的信号检测电路和方法
US20070248182A1 (en) Recovering data and clock from T1 signals
CN108804369A (zh) 一种信号速率判别方法和电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination