CN114927567A - 沟槽栅场效应晶体管及其制备方法 - Google Patents

沟槽栅场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN114927567A
CN114927567A CN202210468148.2A CN202210468148A CN114927567A CN 114927567 A CN114927567 A CN 114927567A CN 202210468148 A CN202210468148 A CN 202210468148A CN 114927567 A CN114927567 A CN 114927567A
Authority
CN
China
Prior art keywords
work function
gate
trench
function layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210468148.2A
Other languages
English (en)
Inventor
许耀光
刘安淇
蔡建成
郑俊义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN202210468148.2A priority Critical patent/CN114927567A/zh
Publication of CN114927567A publication Critical patent/CN114927567A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种沟槽栅场效应晶体管及其制备方法。在栅极沟槽的不同高度位置的内表面上分别形成不同功函数的第一功函数层和第二功函数层，并将低功函数的第二功函数层形成在与源漏区相交叠的区域中，以改善晶体管器件的漏电流问题，并且第一功函数层和第二功函数层分别制备，有利于调整不同膜层的功函数。

Description

沟槽栅场效应晶体管及其制备方法
技术领域
本发明涉及半导体技术领域，特别涉及一种沟槽栅场效应晶体管及其制备方法。
背景技术
随着半导体器件尺寸的不断缩减，场效应晶体管的特征尺寸也迅速缩小，而随着场效应晶体管的特征尺寸的不断缩减，晶体管在关闭状态下或等待状态下所产生的栅极诱导漏极泄漏电流(gate-induced drain leakage，GIDL)也越来越严重，这会对晶体管的可靠性产生较大的影响，导致晶体管的不稳定性以及会使晶体管的静态功耗增加。
发明内容
本发明的目的在于提供一种沟槽栅场效应晶体管的制备方法，改善场效应晶体管的栅极诱导漏极泄漏电流现象。
为解决上述技术问题，本发明提供了一种沟槽栅场效应晶体管的制备方法，包括：提供一衬底，并形成栅极沟槽在所述衬底中；形成第一功函数层和第一栅电极在所述栅极沟槽低于第一高度的区域内，所述第一功函数层覆盖所述栅极沟槽的内表面，所述第一栅电极形成在所述第一功函数层上；以及，形成第二功函数层和第二栅电极在所述栅极沟槽不低于第一高度的区域内，所述第二功函数层覆盖所述栅极沟槽的内表面并连接所述第一功函数层，且所述第二功函数层的功函数低于所述第一功函数层的功函数，所述第二栅电极位于所述第一栅电极的上方。
可选的，所述第一功函数层和所述第一栅电极的制备方法包括：沉积第一功函数材料层在所述栅极沟槽的内表面上，以及填充第一电极材料层在所述栅极沟槽内；执行第一刻蚀工艺，以降低第一电极材料层的顶部至所述第一高度；以及，执行第二刻蚀工艺，以去除所述第一功函数材料层中暴露出的部分。
可选的，所述第二功函数层的制备方法包括：沉积第二功函数材料层，所述第二功函数材料层覆盖所述第一栅电极的顶表面和所述栅极沟槽高于第一高度的内表面；以及，去除所述第二功函数材料层中覆盖第一栅电极顶表面的部分。
可选的，所述第二功函数层的制备方法还包括：去除所述第二功函数材料层中高于第二高度的部分，所述第二高度高于所述第一高度，并低于所述栅极沟槽的顶部高度。
可选的，所述第二栅电极的制备方法包括：填充第二电极材料层在所述栅极沟槽中；刻蚀所述第二电极材料层，以降低第二电极材料层的顶部至不高于所述第二高度。
可选的，所述第二栅电极的制备方法包括：填充第二电极材料层在所述栅极沟槽中，所述第二电极材料层连接所述第一栅电极；执行第三刻蚀工艺，以降低第二电极材料层的顶部至第二高度，所述第二高度高于所述第一高度，并低于所述栅极沟槽的顶部高度；以及，执行第四刻蚀工艺，以去除所述第二功函数材料层中暴露出的部分。
可选的，所述沟槽栅场效应晶体管的制备方法还包括：填充绝缘遮盖层在所述栅极沟槽高于第二栅电极的区域内。
可选的，所述第一功函数层和所述第二功函数层的材料均包括金属氮化物，并且所述第二功函数层中的氮含量高于所述第一功函数层中的氮含量。
可选的，所述沟槽栅场效应晶体管的制备方法还包括：形成源漏区在所述栅极沟槽的侧边，所述第一功函数层的顶部低于所述源漏区的底部。
本发明还提供了一种沟槽栅场效应晶体管，包括：形成在一衬底内的栅极沟槽；功函数调整层，覆盖所述栅极沟槽的内表面，所述功函数调整层包括相互连接的第一功函数层和第二功函数层，所述第一功函数层覆盖所述栅极沟槽低于第一高度的内表面，所述第二功函数层覆盖所述栅极沟槽不低于第一高度的内表面，并且所述第二功函数层的功函数低于所述第一功函数层的功函数；以及，栅电极，形成在所述栅极沟槽内并位于所述功函数调整层上。
可选的，所述第二功函数层的厚度大于所述第一功函数层的厚度。
可选的，所述栅电极包括上下连接的第一栅电极和第二栅电极，所述第一栅电极的顶表面高于所述第一功函数层的顶表面。
可选的，所述第二栅电极的顶表面低于所述第二功函数层的顶表面。
可选的，所述栅电极的顶表面低于所述栅极沟槽的顶部位置，并在所述栅极沟槽中还填充有绝缘遮盖层以覆盖所述栅电极。
可选的，所述沟槽栅场效应晶体管还包括：源漏区，形成在所述栅极沟槽的侧边，所述第一功函数层的顶部低于所述源漏区的底部。
可选的，所述第一功函数层和所述第二功函数层的材料均包括金属氮化物，并且所述第二功函数层中的氮含量高于所述第一功函数层中的氮含量。
在本发明提供的沟槽栅场效应晶体管的制备方法中，在栅极沟槽的不同高度位置的内表面上分别形成不同功函数的第一功函数层和第二功函数层，其中高功函数的第一功函数层形成在栅极沟槽的下部分，以保障晶体管器件的开启性能；而低功函数的第二功函数层则形成在与源漏区相交叠的区域中，有效改善晶体管器件的漏电流问题。并且，第一功函数层和第二功函数层分别制备，有利于调整不同膜层的功函数。
附图说明
图1为本发明一实施例中的沟槽栅场效应晶体管的制备方法的流程示意图。
图2-图7为本发明一实施例中的沟槽栅场效应晶体管在其制备过程中的结构示意图。
图8为本发明一实施例中的沟槽栅场效应晶体管的另一种结构示意图。
其中，附图标记如下：
100-衬底；
200-栅极介质层；
310-第一功函数层；
320-第二功函数层；
410-第一栅电极；
420-第二栅电极；
500-绝缘遮盖层；
610-第一源漏区；
620-第二源漏区。
具体实施方式
本发明的核心构思在于提供一种沟槽栅场效应晶体管的制备方法，该制备方法制备形成的晶体管其可以在确保晶体管器件的开启性能的基础上，改善晶体管器件的栅极诱导漏极泄漏电流(GIDL)。
具体可参考图1所示，本发明提供的沟槽栅场效应晶体管的制备方法可包括如下步骤。
步骤S100，提供一衬底，并形成栅极沟槽在所述衬底中。
步骤S200，形成第一功函数层和第一栅电极在所述栅极沟槽低于第一高度的区域内，所述第一功函数层覆盖所述栅极沟槽的内表面，所述第一栅电极形成在所述第一功函数层上。
步骤S300，形成第二功函数层和第二栅电极在所述栅极沟槽不低于第一高度的区域内。
以下结合图2-图7和具体实施例对本发明提出的沟槽栅场效应晶体管的制备方法作进一步详细说明，其中图2-图7为本发明一实施例中的沟槽栅场效应晶体管在其制备过程中的结构示意图。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。应当认识到，附图中所示的诸如“上方”，“下方”，“顶部”，“底部”，“上方”和“下方”之类的相对术语可用于描述彼此之间的各种元件的关系。这些相对术语旨在涵盖除附图中描绘的取向之外的元件的不同取向。例如，如果装置相对于附图中的视图是倒置的，则例如描述为在另一元件“上方”的元件现在将在该元件下方。
在步骤S100中，具体参考图2所示，提供一衬底100，并形成栅极沟槽在所述衬底100中，所述栅极沟槽用于容纳后续形成的栅电极。
在步骤S200中，重点参考图3所示，形成第一功函数层310和第一栅电极410在所述栅极沟槽中，所述第一功函数层310覆盖所述栅极沟槽低于第一高度的内表面，所述第一栅电极410形成在所述第一功函数层310上。
本实施例中，在形成所述第一功函数层310和所述第一栅电极410之前，还包括：在所述栅极沟槽的内表面上形成栅极介质层200，所述栅极介质层200例如可采用氧化工艺形成。以及，所述第一功函数层310即形成在所述栅极介质层200上。
具体实施例中，所述第一功函数层310的材料可包括金属氮化物，所采用的金属氮化物具体为氮化钛等，以及所述第一功函数层310的功函数例如高于4.6eV。以及，所述第一栅电极410可以为金属栅电极，所述金属栅电极的材料例如包括钨(W)、钛(Ti))或钽(Ta)等。
其中，所述第一功函数层310和所述第一栅电极410的制备方法可包括如下步骤。
第一步骤，具体参考图2所示，沉积第一功函数材料层310a在所述栅极沟槽的内表面上；以及，填充第一电极材料层410a在所述栅极沟槽内。
第二步骤，具体参考图3所示，执行第一刻蚀工艺，以降低第一电极材料层410a的顶部高度，以使第一电极材料层410a的顶部高度低于所述栅极沟槽的顶部高度。具体的，通过所述第一刻蚀工艺可去除所述第一电极材料层410a中位于所述栅极沟槽之外的部分，并可进一步对栅极沟槽内的第一电极材料层410a进行刻蚀，以降低第一电极材料层410a的顶部高度，高度降低后的第一电极材料层即构成所述第一栅电极410。
在执行第一刻蚀工艺以形成所述第一栅电极410之后，所述第一功函数材料层310a中高于第一栅电极410的部分即暴露出。
第三步骤，继续参考图3所示，执行第二刻蚀工艺，以去除所述第一功函数材料层310a中暴露出的部分。
在图3所述的示例中，所述第一栅电极410的顶部高度即对应在第一高度，并通过第二刻蚀工艺将所述第一功函数材料层310a中高于第一高度的部分被去除，进而使所形成的第一功函数层310的顶部和所述第一栅电极410的顶部齐平。然而其他实施例中，还可通过第一刻蚀工艺降低第一栅电极的顶部高度至高于第一高度，以及通过第二刻蚀工艺去除所述第一功函数材料层310a中暴露出的部分，并进一步降低第一功函数材料层310a的顶部至第一高度，此时，即可使所形成的第一功函数层310的顶部更低于所述第一栅电极410的顶部。
步骤S300，具体参考图4-图6，形成第二功函数层320和第二栅电极420在所述栅极沟槽中。
其中，所述第二功函数层320覆盖所述栅极沟槽不低于第一高度的内表面并连接所述第一功函数层310，且所述第二功函数层320的功函数低于所述第一功函数层310的功函数。具体的，所述第二功函数层320和所述第一功函数层310可以采用相同材料形成，例如均包括同一种金属的金属氮化物，并且所述第二功函数层320中的氮含量可高于第一功函数层310中的氮含量，以使得所述第二功函数层320的功函数低于所述第一功函数层310的功函数。或者，所述第二功函数层320和所述第一功函数层310也可以分别采用不同的材料形成，例如所述第二功函数层320和所述第一功函数层310可分别采用不同金属的金属氮化物形成(即，第一功函数层310的材料包括第一种金属的金属氮化物，第二功函数层320的材料包括第二种金属的金属氮化物)，只要所述第二功函数层320的功函数低于所述第一功函数层310的功函数即可。其中，所述第一功函数层310的功函数可高于4.6eV，所述第二功函数层320的功函数可低于4.6eV。
具体示例中，所述第二功函数层320的制备方法可包括：首先参考图4所示，沉积第二功函数材料层320a，所述第二功函数材料层320a覆盖所述第一栅电极410的顶表面和所述栅极沟槽高于第一高度的内表面；接着参考图5所示，去除所述第二功函数材料层中覆盖第一栅电极410顶表面的部分以形成所述第二功函数层320，此时即可暴露出所述第一栅电极410的顶表面。进一步的，还可去除所述第二功函数材料层320a中高于第二高度的部分，所述第二高度高于所述第一高度并低于所述栅极沟槽的顶部高度，即，降低第二功函数材料层的顶部至第二高度。本实施例中，具体可采用两道刻蚀工艺形成所述第二功函数层320，即，利用第一道刻蚀工艺去除第二功函数材料层320a中覆盖第一栅电极顶表面的部分，利用第二道刻蚀工艺去除所述第二功函数材料层320a中高于第二高度的部分。
接着参考图6所示，在第二功函数层320上形成第二栅电极420，所述第二栅电极420位于所述第一栅电极410的上方并连接所述第一栅电极410。其中，所述第二栅电极420的形成方法具体包括：填充第二电极材料层在所述栅极沟槽中；之后，刻蚀所述第二电极材料层，以降低第二电极材料层的顶部至不高于所述第二高度。即，所述第二栅电极420的顶部不高于所述的第二功函数层320的顶部高度。
其中，在图6所示的示例中，所述第二栅电极420的顶表面和所述第二功函数层320的顶表面齐平。然而在其他实施例中，所述第二栅电极420的顶表面还可进一步低于所述第二功函数层320的顶表面。
需要说明的是，本实施例中是在降低第二功函数层320在栅极沟槽内的顶部高度之后，再制备所述第二栅电极420。然而在其他实施例中，还可以在制备所述第二栅电极420之后，再降低第二功函数层320在栅极沟槽内的顶部高度。具体的，在去除所述第二功函数材料层中覆盖第一栅电极顶表面的部分之后，填充第二电极材料层在所述栅极沟槽中；接着，执行第三刻蚀工艺，以降低第二电极材料层的顶部高度形成所述第二栅电极420；之后，执行第四刻蚀工艺，以去除所述第二功函数材料层高于第二高度，进而形成所述第二功函数层320。
本实施例中，具体参考图7所示，在形成所述第二栅电极420之后还包括：填充绝缘遮盖层500在所述栅极沟槽高于第二栅电极420的区域内。即，利用所述绝缘遮盖层500对栅极沟槽内的栅电极进行绝缘覆盖。
进一步的方案中，所述沟槽栅场效应晶体管的形成方法还包括：形成源漏区在所述栅极沟槽的侧边，例如图7所示，在所述栅极沟槽的两侧分别形成有第一源漏区610和第二源漏区620。以及，所述第一功函数层410的顶部低于所述源漏区的底部。
具体而言，所述第一源漏区610和所述第二源漏区620的底部位置低于所述第二栅电极420的顶部位置，以使所述第二栅电极420和第一源漏区610/第二源漏区620具有交叠区域。此时，与第一源漏区610/第二源漏区620相交叠的部分即对应于第二功函数层320，所述第二功函数层320具有较低的功函数，有效改善了晶体管器件的栅极诱导漏极泄漏电流(GIDL)。
基于如上所述的制备方法，以下对所制备出的沟槽栅场效应晶体管进行说明。具体可参考图7所示，所述沟槽栅场效应晶体管包括：形成在一衬底100内的栅极沟槽；覆盖栅极沟槽内表面的功函数调整层；以及，形成在所述栅极沟槽内并位于所述功函数调整层上栅电极。
其中，所述功函数调整层包括相互连接的第一功函数层310和第二功函数层320，所述第一功函数层310覆盖所述栅极沟槽低于第一高度的内表面，所述第二功函数层320覆盖所述栅极沟槽不低于第一高度的内表面。所述第一功函数层310连接所述第二功函数层320，并且所述第二功函数层320的功函数低于所述第一功函数层310的功函数。本实施例中，所述第一功函数层310和所述第二功函数层320的材料可均包括金属氮化物，并且所述第二功函数层320中的氮含量高于所述第一功函数层310中的氮含量，以使所述第二功函数层320的功函数低于所述第一功函数层310的功函数。此外，所述第二功函数层320的厚度还可进一步大于所述第一功函数层310的厚度。
继续参考图7所示，所述栅电极形成在所述功函数调整层上，其具体包括：由下至上堆叠设置的第一栅电极410和第二栅电极420。其中，所述第一栅电极410的侧壁和所述第一功函数层310接触，且所述第一栅电极410的顶部不高于所述第一功函数层310的顶部。以及，所述第二栅电极420的侧壁和所述第二功函数层320接触，且所述第二栅电极420的顶部不高于所述第二功函数层320的顶部。本实施例中，所述第一栅电极410和第二栅电极420可以采用相同材料形成(例如，第一栅电极410和第二栅电极420的材料均包括钨)，或者也可采用不同材料形成。
此外，在图7所示的示例中，所述第一栅电极410和所述第一功函数层310的顶表面齐平，所述第二栅电极420和所述第二功函数层320的顶表面齐平。然而，在图8所示的示例中，所述第一栅电极410的顶部高于所述第一功函数层310的顶部，所述第二栅电极420的顶部低于所述第二功函数层320的顶部。
进一步的，所述沟槽栅场效应晶体管还包括：形成在栅极沟槽侧边的源漏区。如图7所示，在所述栅极沟槽的两侧分别形成有第一源漏区610和第二源漏区620。以及，所述第一源漏区610和所述第二源漏区620的底部位置低于所述第二栅电极420的顶部位置，以使所述第二栅电极420和第一源漏区610/第二源漏区620具有交叠区域，此时与第一源漏区610/第二源漏区620相交叠的部分即对应于第二功函数层320。
需要说明的是，在栅极沟槽的下部分中采用了高功函数的第一功函数层310，有利于提高器件的开启性能。而在与源漏区相交叠的区域中，则设置低功函数的第二功函数层320，进而可有效改善晶体管器件的栅极诱导漏极泄漏电流(GIDL)。
进一步的方案中，还可以将如上所述的沟槽栅场效应晶体管应用于存储器中，以提高存储器的性能。此时，可利用如上所述的沟槽栅场效应晶体管构成存储器的存储晶体管。
具体而言，所述存储器可以包括衬底，所述衬底中形成有多个有源区。以及，所述存储器还包括多条掩埋在所述衬底中的字线，所述字线沿着预定方向延伸并和相应的有源区相交。可以认为，所述字线中与所述有源区相交的部分用于构成存储晶体管的栅电极。
综上所述，本实施例提供的沟槽栅场效应晶体管的制备方法中，分别制备不同功函数的第一功函数层和第二功函数层，并将高功函数的第一功函数层形成在栅极沟槽的下部分，保障晶体管器件的开启性能；以及，将低功函数的第二功函数层形成在与源漏区相交叠的区域中，有效改善晶体管器件的漏电流问题。
需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。此外还应该认识到，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。

Claims (16)

1.一种沟槽栅场效应晶体管的制备方法，其特征在于，包括：
提供一衬底，并形成栅极沟槽在所述衬底中；
形成第一功函数层和第一栅电极在所述栅极沟槽中，所述第一功函数层覆盖所述栅极沟槽低于第一高度的内表面，所述第一栅电极形成在所述第一功函数层上；以及，
形成第二功函数层和第二栅电极在所述栅极沟槽中，所述第二功函数层覆盖所述栅极沟槽不低于第一高度的内表面并连接所述第一功函数层，且所述第二功函数层的功函数低于所述第一功函数层的功函数，所述第二栅电极位于所述第一栅电极的上方。
2.如权利要求1所述的沟槽栅场效应晶体管的制备方法，其特征在于，所述第一功函数层和所述第一栅电极的制备方法包括：
沉积第一功函数材料层在所述栅极沟槽的内表面上，以及填充第一电极材料层在所述栅极沟槽内；
执行第一刻蚀工艺，以降低第一电极材料层的顶部高度；以及，
执行第二刻蚀工艺，以去除所述第一功函数材料层中暴露出的部分。
3.如权利要求1所述的沟槽栅场效应晶体管的制备方法，其特征在于，所述第二功函数层的制备方法包括：
沉积第二功函数材料层，所述第二功函数材料层覆盖所述第一栅电极的顶表面和所述栅极沟槽的内表面；以及，
去除所述第二功函数材料层中覆盖第一栅电极顶表面的部分。
4.如权利要求3所述的沟槽栅场效应晶体管的制备方法，其特征在于，所述第二功函数层的制备方法还包括：
去除所述第二功函数材料层中高于第二高度的部分，所述第二高度高于所述第一高度，并低于所述栅极沟槽的顶部高度。
5.如权利要求4所述的沟槽栅场效应晶体管的制备方法，其特征在于，所述第二栅电极的制备方法包括：
填充第二电极材料层在所述栅极沟槽中；
刻蚀所述第二电极材料层，以降低第二电极材料层的顶部至不高于所述第二高度。
6.如权利要求3所述的沟槽栅场效应晶体管的制备方法，其特征在于，所述第二栅电极的制备方法包括：
填充第二电极材料层在所述栅极沟槽中，所述第二电极材料层连接所述第一栅电极；
执行第三刻蚀工艺，以降低第二电极材料层的顶部至不高于第二高度，所述第二高度高于所述第一高度，并低于所述栅极沟槽的顶部高度；以及，
执行第四刻蚀工艺，以去除所述第二功函数材料层中高于第二高度的部分。
7.如权利要求5或6所述的沟槽栅场效应晶体管的制备方法，其特征在于，还包括：填充绝缘遮盖层在所述栅极沟槽高于第二栅电极的区域内。
8.如权利要求1所述的沟槽栅场效应晶体管的制备方法，其特征在于，所述第一功函数层和所述第二功函数层的材料均包括金属氮化物，并且所述第二功函数层中的氮含量高于所述第一功函数层中的氮含量。
9.如权利要求1所述的沟槽栅场效应晶体管的制备方法，其特征在于，还包括：形成源漏区在所述栅极沟槽的侧边，所述第一功函数层的顶部低于所述源漏区的底部。
10.一种沟槽栅场效应晶体管，其特征在于，包括：
形成在一衬底内的栅极沟槽；
功函数调整层，覆盖所述栅极沟槽的内表面，所述功函数调整层包括相互连接的第一功函数层和第二功函数层，所述第一功函数层覆盖所述栅极沟槽低于第一高度的内表面，所述第二功函数层覆盖所述栅极沟槽不低于第一高度的内表面，并且所述第二功函数层的功函数低于所述第一功函数层的功函数；以及，
栅电极，形成在所述栅极沟槽内并位于所述功函数调整层上。
11.如权利要求10所述的沟槽栅场效应晶体管，其特征在于，所述第二功函数层的厚度大于所述第一功函数层的厚度。
12.如权利要求10所述的沟槽栅场效应晶体管，其特征在于，所述栅电极包括上下连接的第一栅电极和第二栅电极，所述第一栅电极的顶表面高于所述第一功函数层的顶表面。
13.如权利要求12所述的沟槽栅场效应晶体管，其特征在于，所述第二栅电极的顶表面低于所述第二功函数层的顶表面。
14.如权利要求10所述的沟槽栅场效应晶体管，其特征在于，所述栅电极的顶表面低于所述栅极沟槽的顶部位置，并在所述栅极沟槽中还填充有绝缘遮盖层以覆盖所述栅电极。
15.如权利要求10所述的沟槽栅场效应晶体管，其特征在于，还包括：源漏区，形成在所述栅极沟槽的侧边，所述第一功函数层的顶部低于所述源漏区的底部。
16.如权利要求10所述的沟槽栅场效应晶体管，其特征在于，所述第一功函数层和所述第二功函数层的材料均包括金属氮化物，并且所述第二功函数层中的氮含量高于所述第一功函数层中的氮含量。
CN202210468148.2A 2022-04-27 2022-04-27 沟槽栅场效应晶体管及其制备方法 Pending CN114927567A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210468148.2A CN114927567A (zh) 2022-04-27 2022-04-27 沟槽栅场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210468148.2A CN114927567A (zh) 2022-04-27 2022-04-27 沟槽栅场效应晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN114927567A true CN114927567A (zh) 2022-08-19

Family

ID=82806273

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210468148.2A Pending CN114927567A (zh) 2022-04-27 2022-04-27 沟槽栅场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN114927567A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024045210A1 (zh) * 2022-08-30 2024-03-07 长鑫科技集团股份有限公司 半导体结构及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024045210A1 (zh) * 2022-08-30 2024-03-07 长鑫科技集团股份有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
US7358142B2 (en) Method for forming a FinFET by a damascene process
CN112018080B (zh) 存储器及其形成方法
CN210296374U (zh) 存储器
CN114927567A (zh) 沟槽栅场效应晶体管及其制备方法
CN212810304U (zh) 存储器
CN217444401U (zh) 沟槽栅场效应晶体管
CN111900206A (zh) 不对称型源漏场效应晶体管及其制造方法
CN211480040U (zh) 沟槽栅场效应晶体管及存储器
CN112447582A (zh) 在衬底中形成沟槽隔离结构的方法
CN110890424A (zh) 晶体管、半导体器件及其形成方法
US11264391B1 (en) Semiconductor structure and manufacturing method thereof
CN210296385U (zh) 晶体管
US20070001214A1 (en) Method of manufacturing flash memory device
CN111640793A (zh) 晶体管及其形成方法
CN111430463B (zh) 沟槽栅场效应晶体管及存储器
CN108400091B (zh) Sonos存储器的ono栅极结构的制造方法
CN111900201A (zh) 半导体结构及制造方法
CN111640745A (zh) 存储器及其形成方法
KR20110077687A (ko) 반도체 메모리 장치 및 그 제조방법
US11690217B2 (en) Dynamic random access memory with adhesion layer and method of manufacturing the same
US20210335795A1 (en) Semiconductor structure and method for forming the same
KR970010772B1 (ko) 반도체 기억소자 제조 방법
CN111933712B (zh) 沟槽型场效应晶体管及其形成方法
CN217361582U (zh) 半导体装置
EP4290555A1 (en) Manufacturing method for semiconductor structure, and structure thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination