CN114899144A - 混合衬底的形成方法 - Google Patents
混合衬底的形成方法 Download PDFInfo
- Publication number
- CN114899144A CN114899144A CN202210395884.XA CN202210395884A CN114899144A CN 114899144 A CN114899144 A CN 114899144A CN 202210395884 A CN202210395884 A CN 202210395884A CN 114899144 A CN114899144 A CN 114899144A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor
- forming
- substrate
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种混合衬底的形成方法，包括：步骤一、提供一SOI衬底，在SOI衬底的半导体顶层表面形成硬质掩膜层。步骤二、定义出半导体衬底的形成区域并进行刻蚀形成沟槽。步骤三、进行快速热氧化工艺在沟槽的底部表面和侧面暴露的半导体材料表面形成第一氧化层。步骤四、以硬质掩膜层为掩膜对第一氧化层进行各向异性干法刻蚀在沟槽侧面自对准形成侧墙，侧墙的侧面和硬质掩膜层的侧面对齐。步骤五、进行外延生长在沟槽中形成和半导体主体层相接触的半导体外延层，半导体外延层的顶部表面和半导体顶层的顶部表面平齐。本发明能避免SOI衬底和半导体衬底的边界处形成鼓包。
Description
技术领域
本发明涉及一种半导体集成电路制造方法，特别涉及一种混合(Hybrid)衬底的形成方法。
背景技术
对于绝缘体上硅(Semiconductor On Insulator,SOI)工艺，需要去除部分区域的BOX和SOI层，以形成硅衬底区域，用来对阱区施加电压，以及形成二极管等结构。混合衬底即为同时包括SOI衬底和半导体衬底的结构。如图1A至图1C所示，是现有混合衬底的形成方法的各步骤中的器件结构示意图；现有混合衬底的形成方法，包括如下步骤：
步骤一、如图1A所示，提供一SOI衬底，所述SOI衬底包括半导体主体层101，介质埋层102和半导体顶层103，所述介质埋层102形成于所述半导体主体层101表面，所述半导体顶层103形成于所述介质埋层102表面；在所述半导体顶层103表面形成硬质掩膜层104。
通常，所述半导体主体层101的材料包括硅或锗。
所述介质埋层102的材料包括氧化硅，高介电常数材料。当所述介质埋层102采用氧化硅时，通常也采用BOX表示。
所述半导体顶层103的材料包括硅或锗。所述半导体顶层103通常也直接称为SOI层。
所述硬质掩膜层104由第二氧化硅层104a和第三氮化硅层104b叠加而成。
步骤二、如图1B所示，定义出半导体衬底的形成区域,图1B中，所述半导体衬底的形成区域用大括号106标出，最后保留的所述SOI衬底的形成区域用大括号105标出。
对所述硬质掩膜层104、所述半导体顶层103、所述介质埋层102和所述半导体主体层101依次进行刻蚀形成沟槽107，所述沟槽107的底部表面低于或等于所述沟槽107外的所述半导体主体层101的顶部表面，所述沟槽107的侧面将所述沟槽107深度范围内的所述硬质掩膜层104、所述半导体顶层103、所述介质埋层102和所述半导体主体层101侧面暴露。
步骤三、如图1C所示，进行外延生长在所述沟槽107中形成和所述半导体主体层101相接触的半导体外延层108，所述半导体外延层108的顶部表面和所述半导体顶层103的顶部表面平齐；由所述半导体主体层101和所述半导体外延层108叠加形成所述半导体衬底，所述半导体衬底外保持为所述SOI衬底。
如图1C所示可知，由于外延生长工艺仅会在单晶结构的半导体材料表面生长，在介质层表面不会生长，所述半导体外延层108主要是从所述沟槽107底部表面暴露的所述半导体主体层101的表面往上生长；但是由于在所述沟槽107的侧面也由半导体材料暴露，特别使位于所述沟槽107顶部的所述半导体顶层103会从所述沟槽107的侧面暴露，所以，在暴露的所述半导体层103的侧面处也会生长外延层，侧面生长的外延层和底部的所述半导体主体层101表面生长的外延层相叠加会在所述沟槽107的顶角形成如虚线圈109所示的鼓包缺陷。在对衬底表面平坦性要求较高的应用中如后栅(gate last)工艺中，所述鼓包缺陷的存在会使得后续的刻蚀或CMP工艺产生不利影响。
另外，鼓包缺陷也容易在去除所述硬质掩膜层104时产生剥离，从而形成剥离缺陷，这也会影响产品良率。
发明内容
本发明所要解决的技术问题是提供一种混合衬底的形成方法，能避免SOI衬底和半导体衬底的边界处形成鼓包。
为解决上述技术问题，本发明提供的混合衬底的形成方法，包括如下步骤：
步骤一、提供一SOI衬底，所述SOI衬底包括半导体主体层，介质埋层和半导体顶层，所述介质埋层形成于所述半导体主体层表面，所述半导体顶层形成于所述介质埋层表面；在所述半导体顶层表面形成硬质掩膜层。
步骤二、定义出半导体衬底的形成区域，对所述硬质掩膜层、所述半导体顶层、所述介质埋层和所述半导体主体层依次进行刻蚀形成沟槽，所述沟槽的底部表面低于或等于所述沟槽外的所述半导体主体层的顶部表面，所述沟槽的侧面将所述沟槽深度范围内的所述硬质掩膜层、所述半导体顶层、所述介质埋层和所述半导体主体层侧面暴露。
步骤三、进行快速热氧化(RTO)工艺，所述RTO工艺使所述沟槽的底部表面和侧面暴露的所述半导体主体层以及所述沟槽的侧面暴露的所述半导体顶层氧化并形成第一氧化层。
步骤四、以所述硬质掩膜层为掩膜对所述第一氧化层进行各向异性干法刻蚀，所述各向异性干法刻蚀将所述沟槽的底部表面的所述第一氧化层全部去除以及在所述沟槽的侧面自对准形成由保留的所述第一氧化层组成的侧墙，所述侧墙的侧面和所述硬质掩膜层的侧面对齐。
步骤五、进行外延生长在所述沟槽中形成和所述半导体主体层相接触的半导体外延层，所述半导体外延层的顶部表面和所述半导体顶层的顶部表面平齐；由所述半导体主体层和所述半导体外延层叠加形成所述半导体衬底，所述半导体衬底外保持为所述SOI衬底。
进一步的改进是，所述半导体主体层的材料包括硅或锗。
进一步的改进是，所述介质埋层的材料包括氧化硅，高介电常数材料。
进一步的改进是，所述半导体顶层的材料包括硅或锗。
进一步的改进是，所述半导体外延层的材料包括硅或锗。
进一步的改进是，所述硬质掩膜层由第二氧化硅层和第三氮化硅层叠加而成。
进一步的改进是，步骤二中，采用光刻形成的光刻胶图形定义出所述半导体衬底的形成区域；在所述沟槽的刻蚀工艺完成后，还包括去除所述光刻胶图形的步骤。
进一步的改进是，所述沟槽的刻蚀工艺采用干法刻蚀。
进一步的改进是，所述第二氧化硅层的厚度为3nm～10nm。
进一步的改进是，所述第三氮化硅层的厚度为10nm～30nm。
进一步的改进是，步骤三中，形成的所述第一氧化层的厚度为6nm～12nm。
进一步的改进是，步骤四中，所述侧墙的厚度为3nm以上。
进一步的改进是，步骤四的所述各向异性干法刻蚀完成后，还包括进行湿法清洗以去除刻蚀副产物。
进一步的改进是，步骤一中提供的所述SOI衬底为FDSOI衬底，所述半导体顶层的厚度达12nm以下。
进一步的改进是，步骤五之后，还包括去除所述硬质掩膜层的步骤。
进一步的改进是，去除所述硬质掩膜层之后，还包括：
采用后栅工艺在所述SOI衬底上形成CMOS器件，在所述半导体衬底上形成无源器件或所述CMOS器件的掺杂区引出结构。
本发明在对SOI衬底的半导体衬底的形成区域进行刻蚀形成沟槽之后，增加了一步形成第一氧化层的RTO工艺以及一步对第一氧化层进行刻蚀形成侧墙的各向异性干法刻蚀工艺，由于侧墙能将沟槽侧面暴露的半导体材料包括半导体主体层和半导体顶层的材料保护，这样使得后续在沟槽中的外延生长工艺为从低底部往顶部生长，消除了从沟槽的侧面生长时带来的鼓包缺陷，所以本发明能避免SOI衬底和半导体衬底的边界处形成鼓包。
本发明通过消除SOI衬底和半导体衬底的边界处的鼓包，还能使有SOI衬底和半导体衬底组成的混合衬底的表面平坦，使得能实现在混合衬底上采用后栅工艺，使得本发明能适用于后栅工艺。
本发明通过消除SOI衬底和半导体衬底的边界处的鼓包，还能避免去除定义沟槽的硬质掩膜层时产生剥离缺陷，从而能提高产品良率。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1C是现有混合衬底的形成方法的各步骤中的器件结构示意图；
图2是本发明实施例混合衬底的形成方法的流程图；
图3A-图3E是本发明实施例混合衬底的形成方法的各步骤中的器件结构示意图。
具体实施方式
如图2所示，是本发明实施例混合衬底的形成方法的流程图；如图3A至图3E所示，是本发明实施例混合衬底的形成方法的各步骤中的器件结构示意图；本发明实施例混合衬底的形成方法，包括如下步骤：
步骤一、如图3A所示，提供一SOI衬底，所述SOI衬底包括半导体主体层201，介质埋层202和半导体顶层203，所述介质埋层202形成于所述半导体主体层201表面，所述半导体顶层203形成于所述介质埋层202表面；在所述半导体顶层203表面形成硬质掩膜层204。
本发明实施例中，所述半导体主体层201的材料包括硅或锗。
所述介质埋层202的材料包括氧化硅，高介电常数材料。当所述介质埋层202采用氧化硅时，通常也采用BOX表示。
所述半导体顶层203的材料包括硅或锗。所述半导体顶层203通常也直接称为SOI层。
所述硬质掩膜层204由第二氧化硅层204a和第三氮化硅层204b叠加而成。
在一些实施例中，所述第二氧化硅层204a的厚度为3nm～10nm。
所述第三氮化硅层204b的厚度为10nm～30nm。
在一些实施例中，所述SOI衬底为FDSOI衬底即全耗尽型SOI衬底，此时，所述半导体顶层203的厚度达12nm以下。
步骤二、如图3B所示，定义出半导体衬底的形成区域,图3B中，所述半导体衬底的形成区域用大括号206标出，最后保留的所述SOI衬底的形成区域用大括号205标出。
对所述硬质掩膜层204、所述半导体顶层203、所述介质埋层202和所述半导体主体层201依次进行刻蚀形成沟槽207，所述沟槽207的底部表面低于或等于所述沟槽207外的所述半导体主体层201的顶部表面，所述沟槽207的侧面将所述沟槽207深度范围内的所述硬质掩膜层204、所述半导体顶层203、所述介质埋层202和所述半导体主体层201侧面暴露。
本发明实施例中，采用光刻形成的光刻胶图形定义出所述半导体衬底的形成区域；在所述沟槽207的刻蚀工艺完成后，还包括去除所述光刻胶图形的步骤。
所述沟槽207的刻蚀工艺采用干法刻蚀。
步骤三、如图3C所示，进行RTO工艺，所述RTO工艺使所述沟槽207的底部表面和侧面暴露的所述半导体主体层201以及所述沟槽207的侧面暴露的所述半导体顶层203氧化并形成第一氧化层208a。
由于所述第一氧化层208a是对半导体材料进行氧化形成的，故对应的所述半导体主体层201表面和所述半导体顶层203的表面会有一定的损耗，在所述沟槽207的侧面，所述第一氧化层208a会延伸到所述硬质掩膜层204的侧面内侧。
在一些实施例中，形成的所述第一氧化层208a的厚度为6nm～12nm。
步骤四、如图3D所示，以所述硬质掩膜层204为掩膜对所述第一氧化层208a进行各向异性干法刻蚀，所述各向异性干法刻蚀将所述沟槽207的底部表面的所述第一氧化层208a全部去除以及在所述沟槽207的侧面自对准形成由保留的所述第一氧化层208a组成的侧墙208，所述侧墙208的侧面和所述硬质掩膜层204的侧面对齐。图3D中，所述侧墙208直接和所述介质埋层202以及第二氧化硅层204a形成一个整体的结构。
本发明实施例中，步骤四的所述各向异性干法刻蚀完成后，还包括进行湿法清洗以去除刻蚀副产物。
在一些实施例中，所述侧墙208的厚度为3nm以上。
步骤五、如图3E所示，进行外延生长在所述沟槽207中形成和所述半导体主体层201相接触的半导体外延层209，所述半导体外延层209的顶部表面和所述半导体顶层203的顶部表面平齐；由所述半导体主体层201和所述半导体外延层209叠加形成所述半导体衬底，所述半导体衬底外保持为所述SOI衬底。
本发明实施例中，所述半导体外延层209的材料包括硅或锗。
由图3E所示可知，由于所述沟槽207的侧面的半导体材料层被所述侧墙208包覆，而外延生长工艺仅会从单晶表面生长，故在介质层表面不会生长，所以，所述半导体外延层209仅会从所述半导体主体层209所暴露的表面从下往上生长，故不会发生由于外延侧向生长所产生的鼓包缺陷。
步骤五之后，还包括去除所述硬质掩膜层204的步骤。同样，本发明实施例中，由不会产生外延层鼓包，故所述硬质掩膜层204能轻易去除而不会将外延层掀起形成剥离缺陷。
去除所述硬质掩膜层204之后，还包括：
采用后栅工艺在所述SOI衬底上形成CMOS器件，在所述半导体衬底上形成无源器件或所述CMOS器件的掺杂区引出结构。
由于，本发明实施例中实现SOI衬底的形成区域205和所述半导体衬底的形成区域206的表面平坦化，故非常适用于后栅工艺。所述后栅工艺包括形成伪栅极结构的工艺，在形成源漏区、第零层层间膜之后，会将伪栅极结构去除，之后再在伪栅极结构去除区域中形成金属栅。金属栅对应的栅介质层通常采用高介电常数层，由包含高介电常数层的栅介质层和金属栅叠加形成的栅极结构为高介电常数金属栅(HKMG)。
本发明实施例在对SOI衬底的半导体衬底的形成区域进行刻蚀形成沟槽207之后，增加了一步形成第一氧化层208a的RTO工艺以及一步对第一氧化层208a进行刻蚀形成侧墙208的各向异性干法刻蚀工艺，由于侧墙208能将沟槽207侧面暴露的半导体材料包括半导体主体层201和半导体顶层203的材料保护，这样使得后续在沟槽207中的外延生长工艺为从低底部往顶部生长，消除了从沟槽207的侧面生长时带来的鼓包缺陷，所以本发明实施例能避免SOI衬底和半导体衬底的边界处形成鼓包。
本发明实施例通过消除SOI衬底和半导体衬底的边界处的鼓包，还能使有SOI衬底和半导体衬底组成的混合衬底的表面平坦，使得能实现在混合衬底上采用后栅工艺，使得本发明实施例能适用于后栅工艺。
本发明实施例通过消除SOI衬底和半导体衬底的边界处的鼓包，还能避免去除定义沟槽207的硬质掩膜层204时产生剥离缺陷，从而能提高产品良率。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (16)
1.一种混合衬底的形成方法，其特征在于，包括如下步骤：
步骤一、提供一SOI衬底，所述SOI衬底包括半导体主体层，介质埋层和半导体顶层，所述介质埋层形成于所述半导体主体层表面，所述半导体顶层形成于所述介质埋层表面；在所述半导体顶层表面形成硬质掩膜层；
步骤二、定义出半导体衬底的形成区域，对所述硬质掩膜层、所述半导体顶层、所述介质埋层和所述半导体主体层依次进行刻蚀形成沟槽，所述沟槽的底部表面低于或等于所述沟槽外的所述半导体主体层的顶部表面，所述沟槽的侧面将所述沟槽深度范围内的所述硬质掩膜层、所述半导体顶层、所述介质埋层和所述半导体主体层侧面暴露；
步骤三、进行RTO工艺，所述RTO工艺使所述沟槽的底部表面和侧面暴露的所述半导体主体层以及所述沟槽的侧面暴露的所述半导体顶层氧化并形成第一氧化层；
步骤四、以所述硬质掩膜层为掩膜对所述第一氧化层进行各向异性干法刻蚀，所述各向异性干法刻蚀将所述沟槽的底部表面的所述第一氧化层全部去除以及在所述沟槽的侧面自对准形成由保留的所述第一氧化层组成的侧墙，所述侧墙的侧面和所述硬质掩膜层的侧面对齐；
步骤五、进行外延生长在所述沟槽中形成和所述半导体主体层相接触的半导体外延层，所述半导体外延层的顶部表面和所述半导体顶层的顶部表面平齐；由所述半导体主体层和所述半导体外延层叠加形成所述半导体衬底，所述半导体衬底外保持为所述SOI衬底。
2.如权利要求1所述的混合衬底的形成方法，其特征在于：所述半导体主体层的材料包括硅或锗。
3.如权利要求1所述的混合衬底的形成方法，其特征在于：所述介质埋层的材料包括氧化硅，高介电常数材料。
4.如权利要求1所述的混合衬底的形成方法，其特征在于：所述半导体顶层的材料包括硅或锗。
5.如权利要求2所述的混合衬底的形成方法，其特征在于：所述半导体外延层的材料包括硅或锗。
6.如权利要求1所述的混合衬底的形成方法，其特征在于：所述硬质掩膜层由第二氧化硅层和第三氮化硅层叠加而成。
7.如权利要求1所述的混合衬底的形成方法，其特征在于：步骤二中，采用光刻形成的光刻胶图形定义出所述半导体衬底的形成区域；在所述沟槽的刻蚀工艺完成后，还包括去除所述光刻胶图形的步骤。
8.如权利要求7所述的混合衬底的形成方法，其特征在于：所述沟槽的刻蚀工艺采用干法刻蚀。
9.如权利要求6所述的混合衬底的形成方法，其特征在于：所述第二氧化硅层的厚度为3nm～10nm。
10.如权利要求6所述的混合衬底的形成方法，其特征在于：所述第三氮化硅层的厚度为10nm～30nm。
11.如权利要求1所述的混合衬底的形成方法，其特征在于：步骤三中，形成的所述第一氧化层的厚度为6nm～12nm。
12.如权利要求11所述的混合衬底的形成方法，其特征在于：步骤四中，所述侧墙的厚度为3nm以上。
13.如权利要求1所述的混合衬底的形成方法，其特征在于：步骤四的所述各向异性干法刻蚀完成后，还包括进行湿法清洗以去除刻蚀副产物。
14.如权利要求1所述的混合衬底的形成方法，其特征在于：步骤一中提供的所述SOI衬底为FDSOI衬底，所述半导体顶层的厚度达12nm以下。
15.如权利要求1所述的混合衬底的形成方法，其特征在于：步骤五之后，还包括去除所述硬质掩膜层的步骤。
16.如权利要求15所述的混合衬底的形成方法，其特征在于：去除所述硬质掩膜层之后，还包括：
采用后栅工艺在所述SOI衬底上形成CMOS器件，在所述半导体衬底上形成无源器件或所述CMOS器件的掺杂区引出结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210395884.XA CN114899144A (zh) | 2022-04-14 | 2022-04-14 | 混合衬底的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210395884.XA CN114899144A (zh) | 2022-04-14 | 2022-04-14 | 混合衬底的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114899144A true CN114899144A (zh) | 2022-08-12 |
Family
ID=82717717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210395884.XA Pending CN114899144A (zh) | 2022-04-14 | 2022-04-14 | 混合衬底的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114899144A (zh) |
-
2022
- 2022-04-14 CN CN202210395884.XA patent/CN114899144A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6326283B1 (en) | Trench-diffusion corner rounding in a shallow-trench (STI) process | |
| US6306723B1 (en) | Method to form shallow trench isolations without a chemical mechanical polish | |
| JP2000012676A (ja) | 半導体装置のトレンチ素子分離方法 | |
| KR100307651B1 (ko) | 반도체장치의제조방법 | |
| KR100739656B1 (ko) | 반도체 장치의 제조 방법 | |
| US6682986B2 (en) | Method of forming shallow trench isolation and method of manufacturing a semiconductor device using the same | |
| US11961740B2 (en) | Manufacturing method for integrating gate dielectric layers of different thicknesses | |
| KR20020009674A (ko) | 반도체 집적회로의 트렌치 소자 분리 방법 | |
| CN114899144A (zh) | 混合衬底的形成方法 | |
| EP1109216B1 (en) | Process of making a semiconductor device having regions of insulating material formed in a semiconductor substrate | |
| KR20010046153A (ko) | 반도체장치의 트렌치 구조의 소자분리막 형성방법 | |
| KR100510772B1 (ko) | 반도체용 실리콘 온 인슐레이터 기판의 형성 방법 | |
| KR100505418B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| US20220415707A1 (en) | Epitaxial Growth Method for FDSOI Hybrid Region | |
| KR100485518B1 (ko) | 셀로우 트렌치 소자분리막의 제조 방법 | |
| KR20010008607A (ko) | 반도체장치의 소자분리막 형성방법 | |
| KR100604806B1 (ko) | 듀얼 게이트 산화막 형성방법 | |
| KR100508537B1 (ko) | 셀로우 트렌치 소자분리막의 제조방법 | |
| CN115939022A (zh) | 混合衬底的形成方法 | |
| TW409346B (en) | Process avoiding generation of recess in the corner of shallow trench isolation | |
| KR100561974B1 (ko) | 반도체 소자의 제조방법 | |
| CN116072596A (zh) | Fdsoi中混合外延区和有源区的隔离结构的制造方法 | |
| KR100291417B1 (ko) | 반도체 소자의 아이솔레이션 제조방법 | |
| KR20020058529A (ko) | 반도체소자 제조 방법 | |
| KR20000044656A (ko) | 반도체 소자의 소자분리막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |