CN114864559A - 半导体封装结构 - Google Patents

半导体封装结构 Download PDF

Info

Publication number
CN114864559A
CN114864559A CN202210282184.XA CN202210282184A CN114864559A CN 114864559 A CN114864559 A CN 114864559A CN 202210282184 A CN202210282184 A CN 202210282184A CN 114864559 A CN114864559 A CN 114864559A
Authority
CN
China
Prior art keywords
layer
molding compound
antenna element
antenna
compound layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210282184.XA
Other languages
English (en)
Inventor
刘乃玮
齐彦尧
林子闳
许文松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN114864559A publication Critical patent/CN114864559A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/42—Housings not intimately mechanically associated with radiating elements, e.g. radome
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/16—Resonant antennas with feed intermediate between the extremities of the antenna, e.g. centre-fed dipole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Abstract

本发明公开一种半导体封装结构，包括：半导体晶粒；第一模塑料层，围绕所述半导体晶粒；第一再分布层结构，形成在所述半导体晶粒的非主动表面和所述第一模塑料层上；第二模塑料层，形成在所述第一再分布层结构上；绝缘覆盖层，覆盖所述第二模塑料层；以及第一天线，电耦合到所述半导体晶粒，包括：第一天线元件，形成在所述第一再分布层结构中；以及第二天线元件，形成在所述第二模塑料层和所述绝缘覆盖层之间。这样可以使用绝缘覆盖层保护第二天线元件，避免天线氧化及测试期间的表面损坏，还可以加固第二天线元件，减少第二天线元件脱落的可能性。

Description

半导体封装结构
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体封装结构。
背景技术
为了确保电子产品和通信设备的持续小型化和多功能性，半导体封装必须尺寸小，支持多引脚连接，高速运行并具有高功能性。另外，在诸如射频(RF，radio frequency)系统级封装(SiP，system-in-package)元件的高频应用中，天线通常用于实现无线通信。
当构造具有天线的无线通信封装时，封装设计需要提供良好的天线特性(例如高效率，宽带宽等)，同时需要提供可靠且低成本的封装解决方案。在这种传统的SiP结构中，分立的天线元件被单独封装或安装在印刷电路板(PCB，printed circuit board)或封装上。由于PCB需要为安装在PCB上的天线部件提供额外的区域，因此难以减小器件尺寸。另外，安装在封装上的天线可能引起天线氧化，天线与下层封装之间的分层，和/或测试期间的表面损坏等问题。结果会降低半导体封装结构的可靠性，产率(yield)和生产量(throughput)。
因此，期望一种新颖的半导体封装结构。
发明内容
有鉴于此，本发明提供一种半导体封装结构，可以避免天线氧化以及天线表面的损坏，以解决上述问题。
根据本发明的第一方面，公开一种半导体封装结构，包括：
半导体晶粒；
第一模塑料层，围绕所述半导体晶粒；
第一再分布层结构，形成在所述半导体晶粒的非主动表面和所述第一模塑料层上；
第二模塑料层，形成在所述第一再分布层结构上；
绝缘覆盖层，覆盖所述第二模塑料层；以及
第一天线，电耦合到所述半导体晶粒，包括：
第一天线元件，形成在所述第一再分布层结构中；以及
第二天线元件，形成在所述第二模塑料层和所述绝缘覆盖层之间。
本发明提供的半导体封装由于包括：半导体晶粒；第一模塑料层，围绕所述半导体晶粒；第一再分布层结构，形成在所述半导体晶粒的非主动表面和所述第一模塑料层上；第二模塑料层，形成在所述第一再分布层结构上；绝缘覆盖层，覆盖所述第二模塑料层；以及第一天线，电耦合到所述半导体晶粒，包括：第一天线元件，形成在所述第一再分布层结构中；以及第二天线元件，形成在所述第二模塑料层和所述绝缘覆盖层之间。这样可以使用绝缘覆盖层保护第二天线元件，避免天线氧化及测试期间的表面损坏，还可以加固第二天线元件，减少第二天线元件脱落的可能性。
附图说明
图1是根据一些实施例的示例性半导体封装结构的截面图。
图2是根据一些实施例的示例性半导体封装结构的截面图。
图3是根据一些实施例的示例性半导体封装结构的截面图。
图4是根据一些实施例的示例性半导体封装结构的截面图。
图5是根据一些实施例的示例性半导体封装结构的截面图。
图6是根据一些实施例的示例性半导体封装结构的截面图。
具体实施方式
以下描述为本发明实施的较佳实施例。以下实施例仅用来例举阐释本发明的技术特征，并非用来限制本发明的范畴。本发明的范围应当参考后附的权利要求来确定。
下面将参考特定实施例并且参考某些附图来描述本发明，但是本发明不限于此，并且仅由权利要求限制。所描述的附图仅是示意性的而并非限制性的。在附图中，为了说明的目的，一些元件的尺寸可能被夸大，而不是按比例绘制。在本发明的实践中，尺寸和相对尺寸不对应于实际尺寸。
图1是根据一些实施例的示例性半导体封装结构10的截面图。在一些实施例中，半导体封装结构10是晶圆级(wafer-level)半导体封装结构，并且是倒装芯片(flip-chip)半导体封装结构。如图1所示，根据一些实施例，半导体封装结构10安装在基底(图未示)上。例如，半导体封装结构可以是系统单芯片(SOC，system-on-chip)封装结构。此外，基底可以包括印刷电路板(PCB，printed circuit board)并且可以由聚丙烯(PP，polypropylene)形成。或者，基底(base)是封装基板。半导体封装结构10通过接合(bonding)制程安装到基底上。例如，半导体封装结构10包括导电结构150，导电结构150通过接合制程安装在基底上并且电连接到基底。在一些实施例中，如图1所示，每个导电结构150包括导电凸块结构，例如铜凸块或焊料凸块结构。或者，每个导电结构150包括导电柱结构，导电线结构或导电膏结构。
在一些实施例中，半导体封装结构10还包括半导体晶粒(die)100，例如系统单芯片(SOC，system-on-chip)晶粒。例如，SOC晶粒可以包括微控制器(MCU，microcontroller)，微处理器(MPU，microprocessor)，电源管理集成电路(PMIC，power managementintegrated circuit)，全球定位系统(GPS，global positioning system)设备或射频(RF，radio frequency)设备或上述这些的任何组合。应注意，集成在半导体封装结构10中的半导体晶粒的数量不限于实施例中公开的数量。
在一些实施例中，半导体晶粒100具有两个相对的侧面。更具体地，半导体晶粒100具有非主动表面100a(也称为后表面，或被动表面或无源表面)和与非主动表面100a相对的主动表面100b(也称为前表面，或有源表面)。半导体晶粒100的焊盘101设置在主动表面100b上并且电连接到半导体晶粒100的电路(图未示)。在一些实施例中，半导体晶粒100的焊盘101属于最上面的金属层。应当注意，集成在半导体封装结构10中的半导体晶粒的数量不限于本实施例中所公开的数量，例如可以设置为1个，2个，3个或更多。
在一些实施例中，半导体封装结构10还包括围绕半导体晶粒100的模塑料(molding compound)层108。在一些实施例中，模塑料层108可由环氧树脂，树脂，可模塑聚合物或类似的材料形成。模塑料层108可以在基本上为液体时施加，然后可以通过化学反应固化，例如在环氧树脂或树脂中固化。在一些其他实施例中，模塑料层108可以是作为能够围绕半导体晶粒100设置的凝胶或可延展固体施加的紫外(UV，ultraviolet)或热固化聚合物，然后可以通过UV或热固化制程固化。模塑料层108可以用模具(图未示)固化。
在一些实施例中，半导体封装结构10还包括形成在半导体晶粒100和模塑料层108下方的再分布层(RDL，redistribution layer)结构106。RDL结构106也称为扇出(fan-out)结构。RDL结构106设置在半导体晶粒100的主动表面100b上并通过焊盘101电连接到半导体晶粒100。此外，导电结构150安装在RDL结构106上并且电耦合到RDL结构106，使得导电结构150是通过RDL结构106与模塑料层108和半导体晶粒100分隔开。换句话说，导电结构150不与模塑料层108和半导体晶粒100接触。
在一些实施例中，RDL结构106包括设置在金属间电介质(IMD，inter-metaldielectric)层102中的一个或多个导电迹线(例如导电迹线103等)。其中，导电迹线103设置在IMD层102的第一层级并且至少一个导电迹线103的电耦合到半导体晶粒100。此外，导电迹线105设置在与IMD层102的第一层级不同的第二层级。此外，导电迹线105中的至少一个导电迹线105电耦合到一个或多个导电结构150，使得导电结构150经由RDL结构106电耦合到半导体晶粒100。
在一些实施例中，IMD层102包括从半导体晶粒100的主动表面100b连续堆栈的第一子介电层102a和第二子介电层102b，使得导电迹线103形成在半导体晶粒100中。第一子介电层102a和导电迹线105形成在第二子介电层102b中。应当注意，图1中所示的RDL结构106的导电迹线的数量和子介电层的数量仅是示例，并不是对本发明的限制。本实施例中导电迹线的数量和子介电层的数量可以根据需要设置。
在一些实施例中，IMD层102由有机材料形成，该有机材料包括聚合物基底材料，非有机材料，其包括氮化硅(SiNX)，氧化硅(SiOX)，石墨烯等。例如，第一子电介质层102a和第二子电介质层102b由聚合物基材制成。在一些其他实施例中，IMD层102是高k介电层(k是介电层的介电常数)。在一些其他实施例中，IMD层102可以由光敏材料形成，光敏材料包括干膜光致抗蚀剂或胶带膜。
在一些实施例中，半导体封装结构10还包括形成在模塑料层108中并穿过模塑料层108的一个或多个通孔结构110。通孔结构110电耦合到RDL结构106的导电迹线103。通孔结构110可以称为穿过绝缘通孔(TIV，through insulator via)并且由铜形成。因此通孔结构110也可称为导电通孔。
在一些实施例中，半导体封装结构10还包括形成在半导体晶粒100和模塑料层108上方的RDL结构120。RDL结构120可以具有与RDL结构106类似的结构，并且也称为扇出结构。在一些实施例中，半导体晶粒100的非主动表面100a经由粘附层114粘附到RDL结构120，使得半导体晶粒100和模塑料层108插入在RDL结构106和RDL结构120之间。
在一些实施例中，RDL结构120设置在模塑料层108和半导体晶粒100上，并且RDL结构120包括IMD层121和IMD层121中的导电迹线(图未示)。IMD层121可以是单层或多层结构。用于形成IMD层121的方法和材料可以与用于形成IMD层102的方法和材料相同或相似。类似地，用于形成RDL结构120的导电迹线的方法和材料可以与用于RDL结构106的导电迹线103和105的方法和材料相同或相似。换句话说，用于形成RDL结构106的制程可以用于形成RDL结构120。
在一些实施例中，半导体封装结构10还包括在半导体晶粒100的非主动表面100a和模塑料层108上方的RDL结构120上形成的模塑料层122。因此，RDL结构120将半导体晶粒100与模塑料层122分隔开。在一些实施例中，用于形成模塑料层122的方法和材料可以与用于形成模塑料层108的方法和材料相同或相似。
在一些实施例中，半导体封装结构10还包括在半导体封装结构100中的一个或多个天线112和一个或多个天线130，并且一个或多个天线112和一个或多个天线130均电耦合到半导体晶粒100。更具体地，在一些实施例中，天线112形成在模塑料层108中，位于模塑料层108中的通孔结构110设置在半导体晶粒100和天线112之间。天线112经由RDL结构106的导电迹线103中的至少一个电连接到半导体晶粒100。在一些实施例中，天线112是偶极(dipole)天线。在一些实施例中，用于形成天线112的方法和材料可以与用于形成通孔结构110的方法和材料相同或相似。
在一些实施例中，与天线112不同，天线130包括第一天线元件130a和与第一天线元件130a分隔开的第二天线元件130b。更具体地，在一些实施例中，第一天线元件130a嵌入在RDL结构120的IMD层121中，使得第一天线元件130a形成在模塑料层108和模塑料层122之间。第二天线元件130b形成在模塑料层122上并与模塑料层122直接接触，使得第一天线元件130a通过模塑料层122与第二天线元件130b分隔开。在一些实施例中，形成在模塑料层122中的通孔结构110将第一天线元件130a和RDL结构106的导电迹线103中的至少一个进行电耦合，使得半导体晶粒100电耦合到天线130(第一天线元件130a)。此外第二天线元件130b可以未电耦合到半导体晶粒100。在一些实施例中，天线130(包括第一天线元件130a和第二天线元件130b)是使用模塑料层122作为谐振器(resonator)的贴片(patch)天线，也即第一天线元件130a和第二天线元件130b之间使用模塑料层122间隔开，并且使用模塑料层122作为谐振器或共振腔体。因此，模塑料层122的厚度取决于天线130的所需的介电常数(Dk，dielectric constant)和所需的耗散因子(Df，dissipation factor，也称为损耗角正切(loss tangent))。在一些实施例中，第一天线元件130a可以由RDL结构120的至少一个导电迹线形成。在这些情况下，用于形成第一天线元件130a的方法和材料可以与用于形成RDL结构106的IMD层102中的导电迹线103和105相同或类似。本实施例中第一天线元件130a和第二天线元件130b的上下位置相对应，或者上下位置向重合，或者第一天线元件130a在第二天线元件130b的正上方(第二天线元件130b在第一天线元件130a的正下方)或上方，并且两者大小形状可以一样。其中本实施例中正上方或正下方的意思可以理解为，在俯视角度(透视)去看，两者的投影(例如在水平上的投影)至少有部分重迭，并且优选的两者的大部分区域重迭，或更具体的至少两者的中心位置重迭；或者也可以理解为，正上方或正下方就是排除了两者的投影完全不重迭(或俯视角度去看两者完全不重迭)的情况。
在一些实施例中，半导体封装结构10还包括绝缘覆盖层140，覆盖并与模塑料层122的顶表面122a以及第二天线元件130b的顶表面和侧壁表面直接接触，因此，第二天线元件130b形成在模塑料层122和绝缘覆盖层140(的一部分)之间。绝缘覆盖层140可以有一部分通过第二天线元件130b与模塑料层122间隔开，绝缘覆盖层140可以有另一部分与模塑料层122直接接触。
在一些实施例中，绝缘覆盖层140用作保护层，用于防止天线130的第二天线元件130b氧化或损坏。绝缘覆盖层140具有基本平坦的顶表面140a并且具有从模塑料层122的顶表面122a到顶表面140a所测量的厚度T1。在一些实施例中，厚度T1在约10μm至约100μm的范围内。在一些实施例中，绝缘覆盖层140由聚酰亚胺，氮化硅，氮氧化硅，Ajinomoto TM增强膜(ABF，AjinomotoTM Build-up Film)或其他合适的有机材料制成。在一些实施例中，绝缘覆盖层140通过层压制程形成，在这种情况下，如图1所示，绝缘覆盖层140具有基本平坦的顶表面140a。本实施例中，第一天线元件130a与第二天线元件130b由模塑料层122间隔开，因此可以使用模塑料层122作为谐振器，并且模塑料层122可以保护天线元件，提高半导体封装的机械强度，还可以为天线元件提供稳定的支撑。本实施例中第一天线元件130a设置在RDL结构120中，可以方便第一天线元件130a与半导体晶粒100的电性连接，并且嵌入在RDL结构120不仅方便制造，还可以更好的保护第一天线元件130a，避免天线氧化及测试期间的表面损坏。第二天线元件130b安装在模塑料层122上，并且由绝缘覆盖层140覆盖，第一天线元件130a与第二天线元件130上下设置，可以减小空间占用，从而减小封装的(横向)尺寸，并且绝缘覆盖层140和模塑料层122可以保护第二天线元件130b，避免天线氧化及测试期间的表面损坏，绝缘覆盖层140还可以加固第二天线元件130b，减少第二天线元件130b脱落的可能性。此外本实施例中还可以设置天线112，并且将天线112安装在模塑料层108中，可以进一步提高天线的密度，以适应更广泛的需求，提高设计的灵活性，并且进一步减小空间占用，从而减小封装的尺寸。并且第一天线元件130a和第二天线元件130b用于向上发送信号，天线112用于向侧面发送信号，从而使得半导体封装结构具有更多的信号发送方向，以适应更广泛的需求。同时天线112安装在模塑料层108中可以方便使用更短的线路连接到半导体晶粒100，降低布线的复杂性，提高信号传输效率。本实施例的上述方案还可以使第一天线元件130a与第二天线元件130b安装稳固，减少天线脱离的可能性，并且增加半导体封装结构的可靠性，产率和生产量。
图2是根据本发明的一些实施例的示例性半导体封装结构20的截面图。为简洁起见，可以省略下文中与先前参考图1描述的那些相同或相似的实施例的元件的描述。在该实施例中，半导体封装结构20类似于图1所示的半导体封装结构10，除了半导体封装结构20还包括形成在模塑料层122和绝缘覆盖层140之间的粘合层124。在模塑料层122和天线130的第二天线元件130b之间的粘合层124可以改善模塑料层122和第二天线元件130b之间的粘合，例如使它们之间的粘合强度更高，以防脱落等，保证封装结构的稳定性。此时第二天线元件130b也位于模塑料层122和绝缘覆盖层140之间，第二天线元件130b由绝缘覆盖层140围绕及与绝缘覆盖层140直接接触，第二天线元件130b可以未与模塑料层122直接接触(例如由粘合层124隔开)。
在一些实施例中，粘合层124由选自聚酰亚胺，氮化硅，氮氧化硅或ABF的材料形成。在一些实施例中，粘合层124由与绝缘覆盖层140的材料不同的材料形成。采用不同的材料，粘合层124与绝缘覆盖层140可以具有不同的Dk和Df，因此可以根据天线的需求，调整绝缘覆盖层140的厚度，使绝缘覆盖层140达到期望的厚度，从而增加设计的灵活性。例如，绝缘覆盖层140由聚酰亚胺形成，则粘合层124由除了聚酰亚胺之外的材料(例如氮化硅，氮氧化硅，ABF)形成。本实施例中在模塑料层122和绝缘覆盖层140之间形成粘合层124，可以进一步提高半导体封装结构的稳定性，并且进一步减小天线(第二天线元件130b)脱落或脱离的可能性，保证天线元件安装的稳固。此外，在第一天线元件130a和第二天线元件130b之间除了模塑料层122，还设置粘合层124(粘合层124的材料与模塑料层122的材料可以不同，因此两者具有不同的Dk和Df)，因此可以使得第一天线元件130a和第二天线元件130b之间的谐振器(包括模塑料层122和粘合层124)的Dk和Df可以自由的调整(相对于仅有模塑料层122来说)，从而增加设计的灵活性，以适应不同的需求。并且还可以减小模塑料层122的厚度(模塑料层122的厚度减小之后使用粘合层124补充，而补充的粘合层124的厚度会比模塑料层122的减小的部分更薄，因此第一天线元件130a和第二天线元件130b之间的厚度或距离将会减小)，从而减小半导体封装结构的整体厚度，以减少半导体封装结构的尺寸或高度。这样还可以使第一天线元件130a和第二天线元件130b材料选择的空间更大，减小天线的损耗。本实施例中，模塑料层122，粘合层124和绝缘覆盖层140三者可以采用不同的材料，从而各自具有不同的Dk和Df，因此可以根据天线的需求进一步灵活的调整模塑料层122，粘合层124和绝缘覆盖层140中每个层的厚度，从而满足不同的厚度需求及天线需求(例如粘合层124的Dk和Df比模塑料层122的更大或更小，绝缘覆盖层140的Dk和Df比模塑料层122的更大或更小，粘合层124的Dk和Df比绝缘覆盖层140的更大或更小)，进一步增加设计的灵活性。
图3是根据本发明的一些实施例的示例性半导体封装结构30的截面图。为简洁起见，可以省略下文中与先前参考图1描述的那些相同或相似的实施例的元件的描述。在该实施例中，半导体封装结构30类似于图1中所示的半导体封装结构10。与半导体封装结构10中的绝缘覆盖层140(与图1所示)不同的是，半导体封装结构30中的绝缘覆盖层140'具有基本上均匀的厚度T2，并且天线130的第二天线元件130b的顶表面和侧壁表面被绝缘覆盖层140'共形地(conformally)覆盖。共形地可以是指在顶表面和侧壁表面上同时形成，从结构上来看可以是绝缘覆盖层140'在该两处的厚度相等，且均匀的分布。本实施例中，绝缘覆盖层140'可以通过涂覆(coating)制程形成，因此整个绝缘覆盖层140'的厚度较为均匀。本实施例中除了具有上述图1所示的半导体封装结构10的优势之外，更加方便制造。
在一些实施例中，绝缘覆盖层140'具有从模塑料层122的顶表面122a到绝缘覆盖层140'的直接接触模塑料层122一部分的顶表面141所测量的厚度。在一些实施例中，这种厚度可以基本上等于厚度T2。此外，从第二天线元件130b的顶表面到绝缘覆盖层140'的顶表面143的厚度也可以等于T2。并且从第二天线元件130b的侧面到绝缘覆盖层140'的顶表面141与顶表面143之间的侧面的厚度也可以等于T2。在一些实施例中，绝缘覆盖层140'具有从模塑料层122的顶表面122a到位于天线130的第二天线元件130b上方的绝缘覆盖层140'的一部分的顶表面143所测量的高度H。在一些实施例中，高度H在约10μm至约100μm的范围内。在一些实施例中，绝缘覆盖层140'通过沉积制程(例如化学气相沉积(CVD))或涂覆制程形成。
图4是根据本发明的一些实施例的示例性半导体封装结构40的截面图。以下实施例的元件的描述与先前参考第1，2和3图描述的元件相同或相似，并且为了简洁可以省略。在该实施例中，半导体封装结构40类似于图3所示的半导体封装结构30，不同之处在于半导体封装结构40的半导体封装还包括形成在模塑料层122和绝缘覆盖层之间的粘合层124。在模塑料层122和天线130的第二天线元件130b之间的粘合层124可以改善模塑料层122和第二天线元件130b之间的粘合，例如使它们之间的粘合强度更高，以防脱落等，保证封装结构的稳定性。本实施例中的半导体封装结构40结合了图2所示的半导体封装结构20的优势(粘合层124)和图3所示的半导体封装结构30的优势(均匀厚度的绝缘覆盖层140')。
图5是根据本发明的一些实施例的示例性半导体封装结构50的截面图。为简洁起见，可以省略下文中与先前参考图1描述的那些相同或相似的实施例的元件的描述。在该实施例中，半导体封装结构50类似于图1中所示的半导体封装结构10。与半导体封装结构10不同的是，半导体封装结构50中的天线130的第二天线元件130b形成在模塑料层122中。更具体地，第二天线元件130b形成在绝缘覆盖层140的底表面140b上，具有均匀的厚度T3，厚度T3可以基本上等于图1中所示的厚度T1。此时第二天线元件130b也位于模塑料层122和绝缘覆盖层140之间，只是由模塑料层122围绕，绝缘覆盖层140也可以与第二天线元件130b直接接触，例如与第二天线元件130b的顶表面直接接触。
此外，模塑料层122在第二天线元件130b的侧壁上延伸，使得天线130的第二天线元件130b由模塑料层122包围并与天线130的第一天线元件130a分隔开。在这种情况下，第二天线元件130b的底表面和侧壁表面被模塑料层122覆盖，并且模塑料层122的顶表面与天线130的第二天线元件130b的顶表面基本齐平。本实施例中将第二天线元件130b设置到模塑料层122中，可以由模塑料层122保护第二天线元件130b，并且还可以由绝缘覆盖层140保护第二天线元件130b的顶表面；从而更好的保护第二天线元件130b，并且这种结构可以避免第二天线元件130b的脱离或脱落，使第二天线元件130b安装的更加稳固。此外，本实施例在制程上不同与第1-4图所示的实施例，第1-4图所示的实施例中，均为先形成模塑料层122再于模塑料层122上形成第二天线元件130b；而本实施例中可以先形成第二天线元件130b再形成模塑料层122围绕第二天线元件130b，因此本实施例还提供了另外一种制程方式，从而适应不用的制造需求。
图6是根据本发明的一些实施例的示例性半导体封装结构60的截面图。为简洁起见，可省略对下文中的实施例的元件的描述，这些元件与先前参考第1，2和5图描述的元件相同或相似。在该实施例中，半导体封装结构60类似于图5中所示的半导体封装结构50。与半导体封装结构50不同的是，半导体封装结构20还包括形成在模塑料层122和绝缘层之间的粘合层124。此外，半导体封装结构60中的天线130的第二天线元件130b形成在粘合层124中。此时第二天线元件130b也位于模塑料层122和绝缘覆盖层140之间，第二天线元件130b可以未与模塑料层122直接接触(例如由粘合层124隔开)，第二天线元件130b可以与绝缘覆盖层140直接接触，例如绝缘覆盖层140与第二天线元件130b的顶表面直接接触。
更具体地，第二天线元件130b形成在绝缘覆盖层140的底表面140b上。此外，粘合层124在第二天线元件130b的侧壁上延伸，使得天线130的第二天线元件130b由粘合层124包围。在这种情况下，第二天线元件130b的底表面和侧壁表面由粘合层124覆盖，并且第二天线元件130b的顶表面与粘合层124的顶表面基本齐平。
在一些实施例中，绝缘覆盖层140具有均匀的厚度T3，厚度T3可以基本上等于图1中所示的厚度T1。在一些实施例中，粘合层124具有从模塑料层122的顶表面122a到粘合层124的顶表面所测量的厚度T4。在一些实施例中，厚度T4在约10μm至约100μm的范围内。本实施例中第二天线元件130b设置在粘合层124中可以进一步提高半导体封装结构的稳定性，并且进一步减小天线(第二天线元件130b)脱落或脱离的可能性，保证天线元件安装的稳固；绝缘覆盖层140保护第二天线元件130b的顶表面；从而更好的保护第二天线元件130b。此外，本实施例在制程上不同与第2、4图所示的实施例，第2、4图所示的实施例中，均为先形成粘合层124再于粘合层124上形成第二天线元件130b；而本实施例中可以先形成第二天线元件130b再形成粘合层124围绕第二天线元件130b，因此本实施例还提供了另外一种制程方式，从而适应不用的制造需求。并且，与图2中的半导体封装结构20相似的，本实施例中第一天线元件130a和第二天线元件130b之间的谐振器由于包括模塑料层122和粘合层124，因此谐振器的Dk和Df可以自由的调整(相对于仅有模塑料层122来说)，从而增加设计的灵活性，自由的调整谐振器(包括模塑料层122和粘合层124)的厚度，以适应不同的需求，例如不同的厚度需求及天线需求(例如粘合层124的Dk和Df比模塑料层122的更大或更小)。并且由于谐振器包括模塑料层122和粘合层124(例如粘合层124的Dk和Df比模塑料层122的更小)，使得模塑料层122的厚度更薄，并且新增加的粘合层124的厚度比模塑料层122的减小的部分的厚度更薄，因此第一天线元件130a和第二天线元件130b之间的厚度或距离将会减小，从而减小半导体封装结构的整体厚度，以减少半导体封装结构的尺寸或高度。这样还可以使第一天线元件130a和第二天线元件130b材料选择的空间更大，减小天线的损耗。
根据前述实施例，半导体封装结构设计为制造绝缘覆盖层/保护层和天线集成到半导体封装结构中。绝缘覆盖层/保护层防止模塑料层上的天线元件被氧化，并防止天线元件与下面的模塑料层分层脱离，和/或防止在测试期间天线元件的损坏。因此，可以提高半导体封装结构的可靠性，产率和生产量。因此增加了半导体封装结构的可靠性，良率和产量，并且降低了半导体封装结构的制造成本。另外，集成的绝缘覆盖层/保护层可以为用于集成在半导体封装结构中的贴片天线的材料的选择提供设计灵活性，从而最小化天线损耗。
本领域的技术人员将容易地观察到，在保持本发明教导的同时，可以做出许多该装置和方法的修改和改变。因此，上述公开内容应被解释为仅由所附权利要求书的界限和范围所限制。

Claims (10)

1.一种半导体封装结构，其特征在于，包括：
半导体晶粒；
第一模塑料层，围绕所述半导体晶粒；
第一再分布层结构，形成在所述半导体晶粒的非主动表面和所述第一模塑料层上；
第二模塑料层，形成在所述第一再分布层结构上；
绝缘覆盖层，覆盖所述第二模塑料层；以及
第一天线，包括：
第一天线元件，电耦合到所述半导体晶粒，形成在所述第一再分布层结构中；以及
第二天线元件，形成在所述第二模塑料层和所述绝缘覆盖层之间；
所述绝缘覆盖层具有均匀的厚度，并且其中所述第二天线元件的顶表面和侧壁表面由所述绝缘覆盖层共形地覆盖。
2.如权利要求1所述的半导体封装结构，其特征在于，还包括：
第二再分布层结构，形成在所述半导体晶粒的主动表面上并且电耦合到所述半导体晶粒的主动表面；
第二天线，形成在所述第一模塑料层中，并通过所述第二再分布层结构电耦合到所述半导体晶粒；
通孔结构，形成在所述第一模塑料层中并电耦合在所述第一天线元件和所述第二再分布层结构之间，使得所述半导体晶粒电耦合到所述第一天线元件。
3.如权利要求2所述的半导体封装结构，其特征在于，所述第一天线是贴片天线，所述第二天线是偶极天线。
4.如权利要求2所述的半导体封装结构，其特征在于，还包括导电结构，通过所述第二再分布层结构电耦合到所述半导体晶粒。
5.如权利要求1所述的半导体封装结构，其特征在于，还包括粘合层，形成在所述第二模塑料层和所述绝缘覆盖层之间。
6.如权利要求4所述的半导体封装结构，其特征在于，所述绝缘覆盖层由与所述粘合层的材料不同的材料形成。
7.如权利要求1-6任一所述的半导体封装结构，其特征在于，所述绝缘覆盖层具有位于所述第二天线元件之上第一顶表面和低于所述第一顶表面的第二顶表面，其中从所述第二天线元件的顶表面到所述第一顶表面的厚度等于从所述绝缘覆盖层的底表面到所述第二顶表面的厚度。
8.如权利要求7所述的半导体封装结构，其特征在于，从第二天线元件的侧壁表面到所述绝缘覆盖层的所述第一顶表面与所述第二顶表面之间的侧面的厚度等于从所述绝缘覆盖层的底表面到所述第二顶表面的厚度。
9.一种半导体封装结构，其特征在于，包括：
半导体晶粒；
第一模塑料层，围绕所述半导体晶粒；
第二模塑料层，形成在所述半导体晶粒的第一表面和所述第一模塑料层上；
通孔结构，形成于所述第一模塑料层中；
绝缘覆盖层，覆盖所述第二模塑料层；
贴片天线，包括：第一天线元件，形成在所述第一模塑料层和所述第二模塑料层之间，并通过所述通孔结构电耦合到所述半导体晶粒；以及第二天线元件，所述第二天线元件的顶表面和侧壁表面由所述绝缘覆盖层覆盖；以及
偶极天线，形成在所述第一模塑料层中；
其中，所述绝缘覆盖层具有均匀的厚度，并且其中所述第二天线元件的顶表面和侧壁表面由所述绝缘覆盖层共形地覆盖。
10.一种半导体封装结构，包括：
半导体晶粒；
第一模塑料层，围绕所述半导体晶粒；
第二模塑料层，形成在所述半导体晶粒和所述第一模塑料层上；
通孔结构，形成于所述第一模塑料层中；
绝缘覆盖层，覆盖所述第二模塑料层；
一种贴片天线，包括：
贴片天线，包括：第一天线元件，形成在所述第一模塑料层和所述第二模塑料层之间，并通过所述通孔结构电耦合到所述半导体晶粒；以及第二天线元件，形成在所述绝缘覆盖层的底表面，并通过所述第二模塑料层与所述第一天线元件隔开；以及
偶极天线，形成在所述第一模塑料层中；
其中，所述绝缘覆盖层具有均匀的厚度，并且其中所述第二天线元件的顶表面和侧壁表面由所述绝缘覆盖层共形地覆盖。
CN202210282184.XA 2018-05-14 2019-05-10 半导体封装结构 Pending CN114864559A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862670920P 2018-05-14 2018-05-14
US62/670,920 2018-05-14
US16/387,354 US11043730B2 (en) 2018-05-14 2019-04-17 Fan-out package structure with integrated antenna
US16/387,354 2019-04-17
CN201910390849.7A CN110491863B (zh) 2018-05-14 2019-05-10 半导体封装结构

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201910390849.7A Division CN110491863B (zh) 2018-05-14 2019-05-10 半导体封装结构

Publications (1)

Publication Number Publication Date
CN114864559A true CN114864559A (zh) 2022-08-05

Family

ID=66476384

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210282184.XA Pending CN114864559A (zh) 2018-05-14 2019-05-10 半导体封装结构
CN201910390849.7A Active CN110491863B (zh) 2018-05-14 2019-05-10 半导体封装结构

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201910390849.7A Active CN110491863B (zh) 2018-05-14 2019-05-10 半导体封装结构

Country Status (4)

Country Link
US (2) US11043730B2 (zh)
EP (1) EP3570323A1 (zh)
CN (2) CN114864559A (zh)
TW (1) TW201947728A (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190348747A1 (en) * 2018-05-14 2019-11-14 Mediatek Inc. Innovative air gap for antenna fan out package
US11043730B2 (en) 2018-05-14 2021-06-22 Mediatek Inc. Fan-out package structure with integrated antenna
US11024954B2 (en) 2018-05-14 2021-06-01 Mediatek Inc. Semiconductor package with antenna and fabrication method thereof
US11081453B2 (en) 2018-07-03 2021-08-03 Mediatek Inc. Semiconductor package structure with antenna
US10840197B2 (en) * 2018-10-30 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
KR102561724B1 (ko) * 2018-12-07 2023-07-31 삼성전자주식회사 안테나 모듈 및 그를 포함하는 전자 장치
US11532867B2 (en) * 2018-12-28 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Heterogeneous antenna in fan-out package
CN110943054A (zh) * 2019-12-06 2020-03-31 上海先方半导体有限公司 一种多通道AiP封装结构及其制备方法
KR20210072938A (ko) * 2019-12-10 2021-06-18 삼성전기주식회사 안테나 기판 및 이를 포함하는 안테나 모듈
CN111128909A (zh) * 2019-12-10 2020-05-08 中国电子科技集团公司第五十八研究所 一种射频系统微型封装结构及其制备方法
TWI711131B (zh) * 2019-12-31 2020-11-21 力成科技股份有限公司 晶片封裝結構
CN113381167B (zh) * 2020-02-25 2022-11-01 荣耀终端有限公司 一种天线连接装置、天线组件和电子设备
US20220131277A1 (en) * 2020-10-27 2022-04-28 Mixcomm, Inc. Methods and apparatus for implementing antenna assemblies and/or combining antenna assemblies to form arrays
TWI774221B (zh) * 2021-01-29 2022-08-11 隆達電子股份有限公司 發光裝置及其製造方法
US20240106124A1 (en) * 2022-09-23 2024-03-28 Qualcomm Incorporated Antenna system with floating conductor

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4409014B2 (ja) 1999-11-30 2010-02-03 リンテック株式会社 半導体装置の製造方法
US7405698B2 (en) * 2004-10-01 2008-07-29 De Rochemont L Pierre Ceramic antenna module and methods of manufacture thereof
KR101297645B1 (ko) 2005-06-30 2013-08-20 페어차일드 세미컨덕터 코포레이션 반도체 다이 패키지 및 그의 제조 방법
JP4749795B2 (ja) 2005-08-05 2011-08-17 新光電気工業株式会社 半導体装置
KR20090006336A (ko) * 2007-07-11 2009-01-15 삼성전기주식회사 케이스 일체형 안테나 및 그 제조방법
KR101075192B1 (ko) 2009-03-03 2011-10-21 도레이첨단소재 주식회사 전자부품 제조용 점착테이프
KR101705742B1 (ko) * 2009-11-20 2017-02-10 히타치 긴조쿠 가부시키가이샤 안테나
US8407890B2 (en) * 2010-01-25 2013-04-02 Freescale Semiconductor Inc. Method of manufacting an electronic device module with integrated antenna structure
US9007273B2 (en) * 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8816906B2 (en) * 2011-05-05 2014-08-26 Intel Corporation Chip packages including through-silicon via dice with vertically inegrated phased-array antennas and low-frequency and power delivery substrates
US9711465B2 (en) 2012-05-29 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna cavity structure for integrated patch antenna in integrated fan-out packaging
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US8952521B2 (en) 2012-10-19 2015-02-10 Infineon Technologies Ag Semiconductor packages with integrated antenna and method of forming thereof
US9431369B2 (en) * 2012-12-13 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Antenna apparatus and method
US8890284B2 (en) 2013-02-22 2014-11-18 Infineon Technologies Ag Semiconductor device
JP6279754B2 (ja) 2013-12-09 2018-02-14 インテル コーポレイション パッケージングされたダイ用のセラミック上アンテナ
CN106165196A (zh) 2014-04-18 2016-11-23 川斯普公司 用于电路设计的超材料基板
US9472859B2 (en) 2014-05-20 2016-10-18 International Business Machines Corporation Integration of area efficient antennas for phased array or wafer scale array antenna applications
US9843106B2 (en) 2014-10-09 2017-12-12 Taiwan Semicondcutor Manufacturing Company, Ltd. Integrated fan out antenna and method of forming the same
US20160329299A1 (en) 2015-05-05 2016-11-10 Mediatek Inc. Fan-out package structure including antenna
US10636753B2 (en) * 2015-07-29 2020-04-28 STATS ChipPAC Pte. Ltd. Antenna in embedded wafer-level ball-grid array package
US9953936B2 (en) * 2015-10-30 2018-04-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US9741693B2 (en) 2015-11-12 2017-08-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and method of forming the same
JP6591672B2 (ja) * 2015-11-12 2019-10-16 ディープマインド テクノロジーズ リミテッド デュエリングディープニューラルネットワーク
CA3018260A1 (en) 2016-03-24 2017-09-28 Koninklijke Philips N.V. Method and apparatus for monitoring urination of a subject
US10157807B2 (en) * 2016-05-26 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Sensor packages and manufacturing mehtods thereof
US10770795B2 (en) 2016-05-27 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna device and method for manufacturing antenna device
US10032722B2 (en) 2016-05-31 2018-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structure having am antenna pattern and manufacturing method thereof
WO2018004684A1 (en) 2016-07-01 2018-01-04 Intel Corporation Semiconductor packages with antennas
US10269732B2 (en) 2016-07-20 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Info package with integrated antennas or inductors
US10186756B2 (en) 2016-08-01 2019-01-22 Intel IP Corporation Antennas in electronic devices
US10224298B2 (en) 2016-09-02 2019-03-05 Advanced Semiconductor Engineering, Inc. Semiconductor package device having glass transition temperature greater than binding layer temperature
US10312203B2 (en) * 2016-12-13 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with antenna element
US9935065B1 (en) 2016-12-21 2018-04-03 Infineon Technologies Ag Radio frequency device packages and methods of formation thereof
US10354964B2 (en) 2017-02-24 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated devices in semiconductor packages and methods of forming same
US10460987B2 (en) * 2017-05-09 2019-10-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device with integrated antenna and manufacturing method thereof
US10847869B2 (en) 2017-06-07 2020-11-24 Mediatek Inc. Semiconductor package having discrete antenna device
US10312112B2 (en) 2017-06-20 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package having multi-band antenna and method of forming the same
US10186492B1 (en) 2017-07-18 2019-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
US10461034B2 (en) 2017-07-26 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
US10685924B2 (en) * 2017-08-24 2020-06-16 Qualcomm Incorporated Antenna-on-package arrangements
US10157834B1 (en) * 2017-09-18 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Electronic apparatus
US10867938B2 (en) 2017-09-25 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
US10510693B2 (en) * 2017-09-28 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structure
US10276920B2 (en) * 2017-09-28 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure, electronic device and method of fabricating package structure
US10483617B2 (en) * 2017-09-29 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure
US11355849B2 (en) * 2017-09-29 2022-06-07 Intel Corporation Antenna package using ball attach array to connect antenna and base substrates
US10629539B2 (en) * 2017-11-07 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of fabricating the same
EP3486943A1 (en) * 2017-11-17 2019-05-22 MediaTek Inc Semiconductor package
US10325786B1 (en) * 2017-12-07 2019-06-18 Sj Semiconductor (Jiangyin) Corporation Double-sided plastic fan-out package structure having antenna and manufacturing method thereof
US10468355B2 (en) 2017-12-08 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. EMI Shielding structure in InFO package
US10096558B1 (en) * 2017-12-20 2018-10-09 National Chung Shan Institute Of Science And Technology Multi-band antenna package structure, manufacturing method thereof and communication device
US11043730B2 (en) 2018-05-14 2021-06-22 Mediatek Inc. Fan-out package structure with integrated antenna
US11024954B2 (en) 2018-05-14 2021-06-01 Mediatek Inc. Semiconductor package with antenna and fabrication method thereof
US20190348747A1 (en) 2018-05-14 2019-11-14 Mediatek Inc. Innovative air gap for antenna fan out package
US10868353B2 (en) * 2018-09-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Electronic device and manufacturing method thereof

Also Published As

Publication number Publication date
CN110491863B (zh) 2022-04-19
TW201947728A (zh) 2019-12-16
CN110491863A (zh) 2019-11-22
US20210273317A1 (en) 2021-09-02
EP3570323A1 (en) 2019-11-20
US11742564B2 (en) 2023-08-29
US20190348748A1 (en) 2019-11-14
US11043730B2 (en) 2021-06-22

Similar Documents

Publication Publication Date Title
CN110491863B (zh) 半导体封装结构
CN110690200B (zh) 半导体封装结构
TWI700808B (zh) 半導體封裝結構
US20190252351A1 (en) Semiconductor package structure having an antenna pattern electrically coupled to a first redistribution layer (rdl)
TWI710073B (zh) 具有天線的半導體封裝及其製造方法
US20170040266A1 (en) Fan-out package structure including antenna
EP3772100B1 (en) Semiconductor package structure including antenna
CN110491864B (zh) 半导体封装结构
CN108962878B (zh) 电子封装件及其制法
US11121065B2 (en) Semiconductor packaging structure with antenna assembly
TWI789768B (zh) 天線模組及其製造方法暨電子裝置
US20230402409A1 (en) Electronic package and manufacturing method thereof
CN115411491A (zh) 天线模块及其制造方法、电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination