CN114863972A - 对包括可逆电阻器件的非易失性存储器件进行编程的方法 - Google Patents

对包括可逆电阻器件的非易失性存储器件进行编程的方法 Download PDF

Info

Publication number
CN114863972A
CN114863972A CN202110986572.1A CN202110986572A CN114863972A CN 114863972 A CN114863972 A CN 114863972A CN 202110986572 A CN202110986572 A CN 202110986572A CN 114863972 A CN114863972 A CN 114863972A
Authority
CN
China
Prior art keywords
resistance
resistance state
target
memory cell
reversible
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110986572.1A
Other languages
English (en)
Inventor
韩在贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN114863972A publication Critical patent/CN114863972A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1677—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一种对包括多个存储单元的非易失性存储器件进行编程的方法。多个存储单元中的每个存储单元包括可逆电阻器件。从多个存储单元之中选择目标存储单元。确定用于目标存储单元的可逆电阻器件的目标电阻状态。读取目标存储单元的可逆电阻元件的电阻状态。将所读取的电阻状态与目标电阻状态进行比较。当所读取的电阻状态与目标电阻状态不同时，对目标存储单元的可逆电阻器件执行正编程操作和负编程操作之一。

Description

对包括可逆电阻器件的非易失性存储器件进行编程的方法
相关申请的交叉引用
本申请要求2021年2月5日在韩国知识产权局提交的申请号为10-2021-0017100的韩国专利申请的优先权，其通过引用整体合并于此。
技术领域
本公开总体上涉及一种用于非易失性存储器件的编程方法。
背景技术
可以根据非易失性存储器件的配置而将各种处理和操作应用于将信号信息写入非易失性存储器件中的方法。在作为非易失性存储器件的示例的快闪存储器件的情况下，与写入信号信息相关的方法可以包括将电子储存在存储单元的电荷储存层中的编程操作和从电荷储存层擦除电子的擦除操作。编程操作和擦除操作可以通过分别向存储单元的栅电极施加编程电压和擦除电压以改变电荷储存层中的电子密度来执行。
非易失性存储器件可以是包括可逆电阻器件的阻变存储器件。在具有可逆电阻的阻变存储器件中，可以通过改变存储单元内部的可逆电阻器件的电阻来执行信号信息的写入操作。阻变存储器件的信号信息写入操作可以与快闪存储器件的、将电子填充到电荷储存层中的编程操作或从电荷储存层擦除电子的擦除操作区别开。近来，随着对使用阻变存储器件的工业关注度的增大，已经研究了将信号信息有效地写入阻变存储器件的多个存储单元中的各种方法。
发明内容
提供一种根据本公开的实施例的对非易失性存储器件进行编程的方法。在编程方法中，可以提供包括多个存储单元的存储器件。多个存储单元中的每个存储单元可以包括可逆电阻器件。可以从多个存储单元之中选择目标存储单元。可以确定用于目标存储单元的可逆电阻器件的目标电阻状态。可以读取目标存储单元的可逆电阻器件的电阻状态。可以将所读取的电阻状态与目标电阻状态进行比较。当所读取的电阻状态可以与目标电阻状态不同时，可以对目标存储单元的可逆电阻器件执行正编程操作和负编程操作之一。正编程可以包括向目标存储单元的可逆电阻器件施加具有正极性的编程电压，而负编程可以包括向目标存储单元的可逆电阻器件施加具有负极性的编程电压。
提供一种根据本公开的另一实施例的对非易失性存储器件进行编程的方法。在该编程方法中，可以提供包括多个存储单元的存储元件，多个存储单元沿着在垂直于衬底的上表面的方向上延伸的通道层串联连接。多个存储单元中的每个存储单元可以包括与通道层的侧表面相邻设置的可逆电阻存储层和栅电极层。可以从多个存储单元之中选择目标存储单元，并且可以确定用于目标存储单元的可逆电阻存储层的目标电阻状态。可以通过测量流过目标存储单元的可逆电阻存储层的工作电流来读取电阻状态。可以将所读取的电阻状态与目标电阻状态进行比较。当所读取的电阻状态与目标电阻状态不同时，可以对目标存储单元的可逆电阻存储层执行正编程操作和负编程操作之一，以改变可逆存储层的电阻状态。
附图说明
图1是根据本公开实施例的非易失性存储器件的电路图。
图2是示意性示出根据本公开的实施例的非易失性存储器件的透视图。
图3是沿图2的非易失性存储器件的线I-I′截取的截面图。
图4是示意性地示出根据本公开的实施例的非易失性存储器件的编程操作的流程图。
图5是图示根据本公开的实施例的通过编程操作将信号信息储存在非易失性存储器件中的示例的视图。
图6A和图6B是示意性示出根据本公开的实施例的非易失性存储器件的读取操作的视图。
图7A和图7B是示意性示出根据本公开的实施例的非易失性存储器件的编程操作的视图。
图8A和图8B是示意性示出根据本公开的实施例的编程电压的视图。
具体实施方式
在下文中，将参考附图详细描述本公开的实施例。在附图中，为了清楚地表达每个器件的部件，部件的尺寸(诸如部件的宽度和厚度)被放大了。本文中使用的术语可以对应于考虑到它们在实施例中的功能而选择的词语，并且这些术语的含义可以根据实施例所属领域的普通技术人员而被解释为不同的。如果详细定义，则可以根据定义来解释这些术语。除非另有定义，否则本文中使用的术语(包括技术术语和科学术语)与实施例所属领域的普通技术人员通常理解的含义相同。
此外，除非在上下文中另外明确使用，否则词语的单数形式的表达应被理解为包括该词语的复数形式。应当理解，术语“包括”或“具有”旨在指定特征、数量、步骤、操作、部件、设备、零件或其组合的存在，但不用于排除添加一个或更多个其他特征、数量、步骤、操作、部件、设备、零件或其组合的存在或可能性。
在本说明书中，术语“预定方向”可以表示这样的方向：其包含在坐标系中确定的方向和与该方向相反的方向。例如，在x-y-z坐标系中，x方向可以包括平行于x轴的方向。即，x方向可以表示所有的下述方向：x轴的绝对值从原点0沿x轴正方向增大的方向，以及x轴的绝对值从原点0沿x轴的负方向增大的方向。在x-y-z坐标系中，y方向和z方向均可以以基本相同的方式解释。
本公开的实施例提供一种对非易失性存储器件中的存储单元的可逆电阻器件可靠地执行编程操作的方法，该非易失性存储器件包括存储单元及其可逆电阻器件。通过施加编程电压，存储单元可以将不同的电阻状态非易失性地储存在可逆电阻器件中。本公开的非易失性存储器件可以是利用可逆电阻器件的阻变特性来储存信号信息的存储器件。
图1是根据本公开的实施例的非易失性存储器件的电路图。参考图1，非易失性存储器件1可以包括彼此串联连接的第一存储单元至第四存储单元MC1、MC2、MC3和MC4。第一存储单元至第四存储单元MC1、MC2、MC3和MC4可以在源极线SL与位线BL之间形成存储串(string)S。第一存储单元至第四存储单元MC1、MC2、MC3和MC4可以分别包括对应的第一晶体管器件至第四晶体管器件TR1、TR2、TR3和TR4以及第一可逆电阻器件至第四可逆电阻器件VRa、VRb、VRc和VRd。第一可逆电阻器件至第四可逆电阻器件VRa、VRb、VRc和VRd可以分别并联连接到对应的第一晶体管器件至第四晶体管器件TR1、TR2、TR3和TR4。
第一晶体管器件至第四晶体管器件TR1、TR2、TR3和TR4可以分别包括对应的第一栅电极至第四栅电极G1、G2、G3和G4。第一栅电极至第四栅电极G1、G2、G3和G4中的每个可以连接到不同的字线(未示出)。当大于或等于阈值电压的栅极电压被施加到第一栅电极至第四栅电极G1、G2、G3和G4时，第一晶体管器件至第四晶体管器件TR1、TR2、TR3和TR4可以被导通以形成分别位于第一栅电极至第四栅电极G1、G2、G3和G4下方的导电通道。即，第一晶体管器件至第四晶体管器件TR1、TR2、TR3和TR4中的每个可以分别执行由施加到第一栅电极至第四栅电极G1、G2、G3和G4的栅极电压控制的阈值切换操作。
第一可逆电阻器件至第四可逆电阻器件VRa、VRb、VRc和VRd中的每个可以具有通过施加到第一可逆电阻器件至第四可逆电阻器件VRa、VRb、VRc和VRd中的每个的相反两端的编程电压而可逆地改变的电阻。在编程电压被去除之后，所改变的电阻可以被非易失性地储存在第一可逆电阻器件至第四可逆电阻器件VRa、VRb、VRc和VRd的每个中。即，第一可逆电阻器件至第四可逆电阻器件VRa、VRb、VRc和VRd可以以非易失性方式分别执行储存不同电阻的存储功能。在一个实施例中，第一可逆电阻器件至第四可逆电阻器件VRa、VRb、VRc和VRd中的每个可以是相变随机存取存储(PCRAM)器件、电阻式随机存取存储(ReRAM)器件或磁性随机存取存储(MRAM)器件。
在实施例中，第一可逆电阻器件至第四可逆电阻器件VRa、VRb、VRc和VRd中的每个可以执行储存单级信息的功能。即，第一可逆电阻器件至第四可逆电阻器件VRa、VRb、VRc和VRd中的每个可以储存对应于一(1)比特的信号信息的两个不同电阻。在另一个实施例中，第一可逆电阻器件至第四可逆电阻器件VRa、VRb、VRc和VRd中的每个可以执行储存多级信息的功能。即，第一可逆电阻器件至第四可逆电阻器件VRa、VRb、VRc和VRd中的每个可以储存对应于两(2)比特或更多比特的信号信息的多个不同的电阻。作为示例，第一可逆电阻器件至第四可逆电阻器件VRa、VRb、VRc和VRd中的每个可以储存对应于2比特信号信息的四个不同电阻。作为另一示例，第一可逆电阻器件至第四可逆电阻器件VRa、VRb、VRc和VRd中的每个可以储存对应于3比特信号信息的八个不同电阻。
图2是示意性示出根据本公开的实施例的非易失性存储器件的透视图。图3是沿图2的非易失性存储器件的线I-I′截取的截面图。如图2和图3所示的非易失性存储器件2可以是图1的电路图的实施方式。非易失性存储器件2可以包括对应于图1所示的可逆电阻器件VRa、VRb、VRc和VRd的阻变存储器件。
参考图2和图3，非易失性存储器件2可以包括衬底201和设置在衬底201上方的栅极结构220。此外，非易失性存储器件2可以包括穿透衬底201上方的栅极结构220的孔图案21。非易失性存储器件2可以包括栅极绝缘层230、通道层240和可逆电阻存储层250，这些部件顺序地覆盖栅极结构220的、位于孔图案21内的侧壁表面。
此外，非易失性存储器件2可以包括设置在衬底201与栅极结构220之间的基底绝缘层202和通道下接触层210。通道下接触层210可以接触通道层240的端部。尽管图2和图3中未示出，但非易失性存储器件2可以包括在栅极结构220上方并且与通道层240的另一端接触的通道上接触层。非易失性存储器件2可以包括填充绝缘层260，其填充其中设置有栅极绝缘层230、通道层240和可逆电阻存储层250的孔图案21的其余部分。
参考图2和图3，提供的衬底201可以包括半导体材料。基底绝缘层202可以设置在衬底201上。基底绝缘层202可以使通道下接触层210与衬底201电绝缘。基底绝缘层202可以包括绝缘材料。
尽管未示出，但是可以在衬底201与基底绝缘层202之间设置集成电路。集成电路可以包括用于驱动和控制非易失性存储器件2的多个存储单元的电路。
通道下接触层210可以设置在基底绝缘层202上。通道下接触层210可以电连接到通道层240。虽然未示出，但是通道下接触层210可以电连接到源极线。通道下接触层210可以包括导电材料。
栅极结构220可以设置在通道下接触层210上。栅极结构220可以包括第一栅电极层至第四栅电极层222a、222b、222c和222d以及第一层间绝缘层至第五层间绝缘层223a、223b、223c、223d和223e。栅电极层和层间绝缘层可以沿着垂直于衬底201上表面的第一方向(即，z方向)交替地层叠。如图2和图3所示，第一栅电极层至第四栅电极层222a、222b、222c和222d可以与通道层240或栅极绝缘层230相邻设置。第一层间绝缘层223a可以被设置为接触通道下接触层210。第五层间绝缘层223e可以被设置为栅极结构220的最上层。第一栅电极层至第四栅电极层222a、222b、222c和222d中的每个可以包括导电材料。第一层间绝缘层至第五层间绝缘层223a、223b、223c、223d和223e中的每个可以包括绝缘材料。
栅极结构220的栅电极层的数量不限于四个。在实施例中，栅电极层可以被设置为不同数量，并且层间绝缘层可以沿着第一方向(即，z方向)使不同数量的栅电极层彼此绝缘。
参考图2和图3，孔图案21可以被形成为在第一方向上穿透栅极结构220以使通道下接触层210暴露。作为示例，孔图案21可以通过光刻工艺和刻蚀工艺形成。
覆盖栅极结构220的侧壁表面的栅极绝缘层230可以设置在孔图案21内部。栅极绝缘层230可以包括绝缘材料。通道层240可以在横向方向上设置在栅极绝缘层230上。通道层240可以在孔图案21内部沿第一方向(即，z方向)延伸。即，通道层240可以沿着栅极结构220的侧壁表面设置。通道层240可以包括半导体材料。通道层240可以掺杂有掺杂剂以具有导电性。
可逆电阻存储层250可以设置在通道层240的侧壁表面上。可逆电阻存储层250可以在孔图案21内部在第一方向(即，z方向)上延伸。即，可逆电阻存储层250可以被设置为沿着栅极结构220的侧壁表面接触通道层240。
可逆电阻存储层250的电阻状态可以根据施加到可逆电阻存储层250的电压的极性或幅度而可变地改变。此外，在所施加的电压被去除之后，所改变的电阻状态可以被非易失性地储存在可逆电阻存储层250中。作为示例，可逆电阻存储层250可以具有两个或更多个不同的电阻状态，并且可逆电阻存储层250可以非易失性地储存两个或更多个不同的电阻状态中的一个。换言之，可逆电阻存储层250可以根据施加到该层的电压的极性或幅度而具有两个或更多个电阻值。
可逆电阻存储层250可以包括阻变材料。阻变材料可以具有可移动的氧空位或可移动的金属离子。氧空位可以具有正电荷。金属离子可以是具有正电荷的阳离子或具有负电荷的阴离子。阻变材料可以包括，例如，氧化钛、氧化铝、氧化镍、氧化铜、氧化锆、氧化锰、氧化铪、氧化钨、氧化钽、氧化铌、氧化铁，或者它们中的两种或更多种的组合。在其他实施例中，阻变材料可以包括PCMO(Pr1-xCaxMnO3，0<x<1)、LCMO(La1-xCaxMnO3，0<x<1)、BSCFO(Ba0.5Sr0.5Co0.8Fe0.2O3-δ)、YBCO(YBa2Cu3O7-x，0<x<1)、掺杂有铬或铌的(Ba，Sr)TiO3、掺杂有铬或钒的SrZrO3、(La，Sr)MnO3、Sr1-xLaxTiO3(0<x<1)、La1-xSrxFeO3(0<x<1)、La1-xSrxCoO3(0<x<1)、SrFeO2.7、LaCoO3、RuSr2GdCu2O3、YBa2Cu3O7，或者它们中的两种或更多种的组合。阻变材料可以包括，例如，锗-锑-碲(GST)、砷-锑-碲(As-Sb-Te)、锡-锑-碲(Sn-Sb-Te)、锡-铟-锑-碲(Sn-In-Sb-Te)、砷-锗-锑-碲(As-Ge-Sb-Te)、GexSe1-x(0<x<1)、硫化银(Ag2S)、硫化铜(Cu2S)、硫化镉(CdS)、硫化锌(ZnS)和氧化硒(CeO2)，或者它们中的两种或更多种的组合。
另一方面，填充绝缘层260可以设置在其中形成有栅极绝缘层230、通道层240和可逆电阻存储层250的孔图案21内。填充绝缘层260可以包括绝缘材料。
尽管在图2和图3中未示出，与通道层240接触的通道上接触层可以设置在栅极结构220上。通道上接触层可以电连接到位线(未示出)。通道上接触层可以包括导电材料。通道上接触层可以由与通道下接触层210相同的材料制成。
参考图2和图3，非易失性存储器件2可以包括其中第一存储单元至第四存储单元MC1、MC2、MC3和MC4彼此串联连接的运算单元U21。运算单元U21可以对应于图1中的存储串S。即，图3所示的第一存储单元至第四存储单元MC1、MC2、MC3和MC4可以对应于图1中电路图的第一存储单元至第四存储单元MC1、MC2、MC3和MC4。
作为示例，第二存储单元MC2可以包括晶体管器件，该晶体管器件包括第二栅电极层222b、栅极绝缘层230的可以被第二栅电极层222b电控制的或经由第二栅电极层222b电控制的部分230MC2、以及通道层240的可以被第二栅电极层222b电控制的或经由第二栅电极层222b电控制的部分240MC2。晶体管器件可以对应于图1中的电路图的第二晶体管器件TR2。此外，第二存储单元MC2可以包括可逆电阻存储层250的、与通道层240的部分240MC2相邻的部分250MC2。可逆电阻存储层250的该部分250MC2可以用作第二存储单元MC2的可逆电阻器件。可逆电阻存储层250的该部分250MC2可以对应于图1中电路图的第二可逆电阻器件VRb。
类似地，图3中所示的第一存储单元MC1、第三存储单元MC3和第四存储单元MC4也可以以与第二存储单元MC2基本相同的方式设置有对应的晶体管器件和可逆电阻器件。即，第一存储单元MC1、第三存储单元MC3和第四存储单元MC4可以分别包括第一栅电极层222a、第三栅电极层222c和第四栅电极层222d。此外，第一存储单元MC1、第三存储单元MC3和第四存储单元MC4可以包括分别被第一栅电极层222a、第三栅电极层222c和第四栅电极层222d电控制的或经由第一栅电极层222a、第三栅电极层222c和第四栅电极层222d电控制的栅极绝缘层230的部分和通道层240的部分。此外，第一存储单元MC1、第三存储单元MC3和第四存储单元MC4中的每个可以包括可逆电阻存储层250的一部分，该部分与被栅电极层的相应部分控制的或经由栅电极层的相应部分控制的相应通道层240的部分相邻。
图4是示意性地示出根据本公开的实施例的非易失性存储器件的编程操作的流程图。图5是示出根据本公开的实施例的通过编程操作将信号信息储存在非易失性存储器件中的示例的视图。图6A和图6B是示意性示出根据本公开的实施例的非易失性存储器件的读取操作的视图。图7A和图7B是示意性示出根据本公开的实施例的非易失性存储器件的编程操作的视图。图8A和图8B是示意性示出根据本公开的实施例的编程电压的视图。
如图4所示的对非易失性存储器件执行编程的方法可以用于对图1的非易失性存储器件1的存储单元MC1、MC2、MC3和MC4以及图2和图3的非易失性存储器件2的存储单元MC1、MC2、MC3和MC4进行编程。
参考图4的步骤S10，可以提供包括多个存储单元的存储元件。多个存储单元中的每个可以包括晶体管器件和可逆电阻器件。
在一个实施例中，参考图1，存储元件可以包括在位线BL与源极线SL之间彼此串联连接的第一存储单元至第四存储单元MC1、MC2、MC3和MC4。第一存储单元至第四存储单元MC1、MC2、MC3和MC4可以分别包括第一晶体管至第四晶体管TR1、TR2、TR3和TR4以及第一可逆电阻器件至第四可逆电阻器件VRa、VRb、VRc和VRd。在一个实施例中，参考图2和图3，第一存储单元至第四存储单元MC1、MC2、MC3和MC4可以共享通道层240和可逆电阻存储层250，所述通道层240和可逆电阻存储层250各自在垂直于衬底201的上表面的方向(例如，竖直方向)上延伸。第一存储单元至第四存储单元MC1、MC2、MC3和MC4中的每个可以包括可逆电阻存储层250的部分，这些部分被设置为与通道层240相邻并且被设置为在竖直方向上分别与第一栅电极层至第四栅电极层222a、222b、222c和222d重叠。可逆电阻存储层250的这些部分可以对应于图1中的第一可逆电阻器件至第四可逆电阻器件VRa、VRb、VRc和VRd。此外，第一存储单元至第四存储单元MC1、MC2、MC3和MC4可以包括栅极绝缘层230的部分，这些部分被设置为与通道层240相邻并且被设置为在竖直方向上分别与第一栅电极层至第四栅电极层222a、222b、222c和222d重叠。第一栅电极层至第四栅电极层222a、222b、222c和222d以及栅极绝缘层230的这些部分可以分别构成图1的第一晶体管至第四晶体管TR1、TR2、TR3和TR4。
参考图4的步骤S11，可以从多个存储单元之中选择要被编程的目标存储单元。在下面的描述中，将描述这样的一个实施例，在该实施例中，图1和图2所示的第一存储单元至第四存储单元MC1、MC2、MC3和MC4中的第二存储单元MC2被选择为目标存储单元。在其他实施例中，如果第一存储单元MC1、第三存储单元MC3或第四存储单元MC4被选择为目标存储单元，可以应用基本相同的编程方法。
参考图4的步骤S12，可以确定目标存储单元的目标电阻状态。即，目标电阻状态可以被选择为要写入目标存储单元的可逆电阻器件中的信号信息。在一个实施例中，与1比特信号信息相对应的两个不同电阻状态中的一个电阻状态可以在可逆电阻器件中被保持为信号信息。在其他实施例中，与2比特或更多比特的信号信息相对应的多个不同电阻状态中的一个电阻状态可以在可逆电阻器件中被保持为信号信息。
图5图示了可以在步骤S12中被选择为要写入可逆电阻器件中的目标电阻状态的信号信息的示例。参考图5，在一个实施例中，当作为目标存储单元的第二存储单元MC2储存3比特的信号信息时，第二存储单元MC2可以具有彼此不同的第一电阻状态至第八电阻状态R1、R2、R3、R4、R5、R6、R7和R8中的一个。第一电阻状态至第八电阻状态R1、R2、R3、R4、R5、R6、R7和R8可以分别使用第一参考电阻至第七参考电阻Rv1、Rv2、Rv3、Rv4、Rv5、Rv6和Rv7彼此区分开。第一电阻状态至第八电阻状态R1、R2、R3、R4、R5、R6、R7和R8中的每个可以具有电阻分布。作为示例，第五电阻状态R5的电阻值可以分布在第四参考电阻Rv4与第五参考电阻Rv5之间。在这种情况下，分布概率可以在第四参考电阻Rv4与第五参考电阻Rv5之间的中间值处最高，并且可以在与第四参考电阻Rv4或第五参考电阻Rv5相邻的边界值处最低。除了第五电阻状态之外的其他电阻状态可以具有相同或基本相似的电阻分布形状。在图4的步骤S12中，第一电阻状态至第八电阻状态R1、R2、R3、R4、R5、R6、R7和R8中的一个可以被确定为要写入第二存储单元MC2的可逆电阻器件中的目标电阻状态。
参考图4的步骤S13，可以读取目标存储单元的电阻状态。即，可以读取被储存或保持在目标存储单元的可逆电阻器件中的电阻状态。在一个实施例中，可以使用图6A的电路图和图6B的结构图来描述步骤S13。
参考图6A，第一存储单元MC1的第一晶体管器件TR1、第三存储单元MC3的第三晶体管器件TR3和第四存储单元MC4的第四晶体管器件TR4可以分别被导通以形成第一导电通道ch1、第三导电通道ch3和第四导电通道ch4。此时，作为目标存储单元的第二存储单元MC2的第二晶体管器件TR2可以被关断。作为示例，为了使第一晶体管器件TR1、第三晶体管器件TR3和第四晶体管器件TR4导通，可以向第一栅电极G1、第三栅电极G3和第四栅电极G4施加幅度大于或等于阈值电压的通过电压。0V的电压或低于阈值电压的电压可以被施加到第二晶体管器件TR2的第二栅电极G2。
随后，读取电压可以被施加在位线BL与源极线SL之间，以测量通过第一存储单元至第四存储单元MC1、MC2、MC3和MC4的工作电流Ir1。读取电压可以具有这样的幅度：其不改变储存或保持在第一存储单元至第四存储单元MC1、MC2、MC3和MC4的第一可逆电阻器件至第四可逆电阻器件VR1、VR2、VR3和VR4中的电阻状态。
再次参考图6A，当工作电流Ir1通过第一存储单元MC1、第三存储单元MC3和第四存储单元MC4时，工作电流Ir1可以沿着第一导电通道ch1、第三导电通道ch3和第四导电通道ch4流动。因为在第二存储单元MC2的第二晶体管器件TR2中没有形成导电通道，所以工作电流Ir1在通过第二存储单元MC2时可以沿着第二可逆电阻器件VRb流动。通过基于测量的工作电流Ir1来计算第二可逆电阻器件VRb的电阻，可以读取或确定反映第二存储单元MC2的电阻状态的电流。
参考图6B，幅度大于或等于阈值电压的通过电压可以被施加到第一栅电极层222a、第三栅电极层222c和第四栅电极层222d。因此，导电通道2000可以形成在通道层240的由第一栅电极层222a、第三栅电极层222c和第四栅电极层222d电控制的那些部分中。通过向第二栅电极层222b施加0V的电压或低于阈值电压的电压，在被第二栅电极层222b电控制的通道层240部分中不形成导电通道。因此，导电通道2000可以在属于第二存储单元MC2的通道层240部分内断开。
随后，可以在通道层240的上端与下端之间施加读取电压，并且可以测量工作电流Ir2。作为示例，可以在通道下接触层210与通道上接触层(未示出)之间施加读取电压。通道上接触层可以被设置为在第五层间绝缘层223e上方接触通道层240。工作电流Ir2可以沿通道层240的导电通道2000流动。然而，导电通道2000在通道层240的属于第二存储单元MC2的部分处断开，因此工作电流Ir2可以流经位于导电通道2000的两端2000E1和2000E2之间的可逆电阻存储层250。通过使用所测量的工作电流Ir2来计算导电通道2000的断开端2000E1和2000E2之间的电阻，第二存储单元MC2的电阻状态可以被读取或确定。
参考图4的步骤S14，可以将目标存储单元的读取电阻状态与目标电阻状态进行比较。步骤S14可以包括顺序执行的步骤S141和S142。首先，参考图4的步骤S141，可以判断目标存储单元的读取电阻状态是否与目标电阻状态相同。当目标存储单元的读取电阻状态与目标电阻状态相同时，目标存储单元可以保持读取电阻状态并且可以终止对目标存储单元的编程操作。如果目标存储单元的读取电阻状态与目标电阻状态不同，则过程可以移动到步骤S142。
参考图4的步骤S142，当目标存储单元的读取电阻状态高于目标电阻状态时，过程可以移动至步骤S15以对目标存储单元执行正编程操作。正编程操作可以是这样的操作：其通过使目标存储单元的可逆电阻器件的电阻减小来将目标存储单元的可逆电阻器件的现有电阻状态转换或改变为目标电阻状态。反之，当目标存储单元的读取电阻状态低于目标电阻状态时，过程可以移动至步骤S16以对目标存储单元执行负编程操作。负编程操作可以是这样的操作：其通过使目标存储单元的可逆电阻器件的电阻增大来将目标存储单元的可逆电阻器件的现有电阻状态转换或改变为目标电阻状态。
在一个实施例中，参考图4、图5和图6A，当作为目标存储单元的第二存储单元MC2的读取电阻状态Ri是第五电阻状态R5、并且目标电阻状态Rf1是第三电阻状态R3时，可以在步骤S15中执行正编程操作。在另一实施例中，当作为目标存储单元的第二存储单元MC2的读取电阻状态Ri是第五电阻状态R5、并且目标电阻状态Rf2是第七电阻状态R7时，可以在步骤S16中执行负编程操作。
在下文中，将参考图7A和图7B详细描述用于第二存储单元MC2的正编程操作和负编程操作。
参考图7A，第一存储单元MC1的第一晶体管器件TR1、第三存储单元MC3的第三晶体管器件TR3和第四存储单元MC4的第四晶体管器件TR4可以分别被导通以形成第一导电通道ch1、第三导电通道ch3和第四导电通道ch4。此时，作为目标存储单元的第二存储单元MC2的第二晶体管器件TR2可以被关断。作为示例，为了使第一晶体管器件TR1、第三晶体管器件TR3和第四晶体管器件TR4导通，可以向第一栅电极G1、第三栅电极G3和第四栅电极G4施加幅度大于或等于阈值电压的通过电压。0V的电压或低于阈值电压的电压可以被施加到第二晶体管器件TR2的第二栅电极G2。
随后，可以在位线BL与源极线SL之间施加写入电压。在实施例中，当执行正编程操作时，可以向源极线SL施加0V的电压并且可以向位线BL施加具有正极性的写入电压。在另一实施例中，当执行负编程操作时，可以向源极线SL施加0V的电压，并且可以向位线BL施加具有负极性的写入电压。
在正编程操作的示例中，由具有正极性的写入电压产生的工作电流Iw1可以流过第一存储单元至第四存储单元MC1、MC2、MC3和MC4。当工作电流Iw1通过第一存储单元MC1、第三存储单元MC3和第四存储单元MC4时，工作电流Iw1可以沿着第一导电通道ch1、第三导电通道ch3和第四导电通道ch4流动。因为在第二存储单元MC2的第二晶体管器件TR2中没有形成导电通道，所以工作电流Iw1可以在通过第二存储单元MC2时沿着第二可逆电阻器件VRb流动。因此，当写入电压被施加时，具有正极性的编程电压Vpg1可以被施加到第二存储单元MC2的第二可逆电阻器件VRb的两端。在这种情况下，编程电压Vpg1的极性可以遵循写入电压的极性。编程电压Vpg1可以改变第二可逆电阻器件VRb的电阻。例如，当编程电压Vpg1具有正极性时，可以使第二可逆电阻器件VRb的电阻减小，从而第二可逆电阻器件VRb的电阻状态可以被转换或改变为较低电阻状态。
在另一个实施例中，可以执行负编程操作，其中工作电流从源极线SL流向位线BL。当具有负极性的编程电压Vpg1被施加到第二存储单元MC2的第二可逆电阻器VRb的两端时，第二可逆电阻器VRb的电阻可以增大，使得第二可逆电阻器件VRb的电阻状态可以被转换为较高电阻状态。
在写入电压被去除之后，第二可逆电阻器件VRb可以以非易失性方式保持其改变了的电阻状态。通过上述过程，可以执行对第二存储单元MC2的第二可逆电阻器件VRb的编程操作。
参考图7B，幅度大于或等于阈值电压的通过电压可以被施加到第一栅电极层222a、第三栅电极层222c和第四栅电极层222d。因此，导电通道2000可以形成在通道层240的被第一栅电极层222a、第三栅电极层222c和第四栅电极层222d电控制的部分中。通过向第二栅电极层222b施加0V的电压或低于阈值电压的电压，在通道层240的被第二栅电极层222b电控制的部分中不形成导电通道。因此，导电通道2000可以在通道层240的属于第二存储单元MC2的那部分内断开。
随后，写入电压可以被施加在通道层240的上端与下端之间。作为示例，写入电压可以被施加在通道下接触层210与通道上接触层(未示出)之间。通道上接触层可以被设置为在第五层间绝缘层223e上方接触通道层240。
由具有正极性的写入电压产生的工作电流Iw2可以沿着通道层240的导电通道2000流动。然而，因为导电通道2000在通道层240的属于第二存储单元MC2的部分处断开，所以工作电流Iw2可以流过位于导电通道2000的断开端2000E1和2000E2之间的可逆电阻存储层250。因此，当写入电压被施加时，具有正极性的编程电压Vpg2可以被施加到位于导电通道2000的断开端2000E1和2000E2之间的可逆电阻存储层250。在这种情况下，编程电压Vpg2的极性可以遵循写入电压的极性。编程电压Vpg2可以改变可逆电阻存储层250的属于存储单元MC2的那部分的电阻。作为示例，当具有正极性的编程电压Vpg2被施加时，可以使导电通道2000的断开端2000E1和2000E2之间的可逆电阻存储层250的电阻减小，从而在导电通道2000的断开端2000E1和2000E2之间的可逆电阻存储层250的电阻状态可以被转换为较低电阻状态。
在另一个实施例中，可以执行负编程操作，其中工作电流从通道下接触层210流向通道上接触层。当具有负极性的编程电压Vpg2被施加在导电通道2000的断开端2000E1和2000E2之间时，位于该区域内的可逆电阻存储层250的电阻会增大，使得在导电通道2000的断开端2000E1和2000E2之间的可逆电阻存储层250的电阻状态可以被改变为较高电阻状态。
在写入电压被去除之后，第二可逆电阻存储层250的对应于第二栅电极层222b的部分可以非易失性地保留转变后的电阻状态。通过上述过程，可以对第二存储单元MC2的可逆电阻存储层250部分执行编程操作。
在一个实施例中，再次参考图4，当操作从步骤S142移动到步骤S15时，可以在步骤S15中执行对目标存储单元的正编程操作。在参考图5的示例中，当作为目标存储单元的第二存储单元MC2的读取电阻状态Ri是第五电阻状态R5、并且目标电阻状态Rf1是第三电阻状态R3时，可以对第二存储单元MC2执行正编程操作。在一个实施例中，步骤S15中的正编程操作可以通过下述的编程循环来执行：其如图8A所示包括第一写入步骤至第N写入步骤P1p、P2p、P3p、……和PNp、以及第一验证步骤至第N验证步骤P1f、P2f、P3f、……和PNf。
再次参考图4，步骤S15可以包括顺序执行的步骤S151和S152。在步骤S151中，可以向作为目标存储单元的第二存储单元MC2的可逆电阻器件施加正极性的编程电压。具体地，参考图8A，可以通过施加第一正编程脉冲电压Vsp1作为可逆电阻器件的正极性编程电压来执行将可逆电阻器件的电阻状态转换为对应于目标电阻状态Rf1的第三电阻状态R3的第一写入步骤P1p。在步骤S152中，可以通过向第二存储单元MC2的可逆电阻器件施加图8A所示的具有正极性的验证脉冲电压Vf来执行验证第一写入步骤P1p的第一验证步骤P1f。第一验证步骤P1f可以是验证在第一写入步骤P1p之后写入第二存储单元MC2的可逆电阻器件中的电阻状态是否与目标电阻状态Rf1相同的步骤。
在步骤S152中，当验证了第二存储单元MC2的可逆电阻器件的电阻状态与作为目标电阻状态Rf1的第三电阻状态R3相同时，第二存储单元MC2可以保持第三电阻状态R3，并且可以终止对第二存储单元MC2的编程操作。具体地，如果写入第二存储单元MC2的可逆电阻器件中的电阻是位于图5的第二参考电阻Rv2与第三参考电阻Rv3之间的值，则可以验证电阻为第三电阻状态R3，并且可以终止编程操作。
另一方面，当在步骤S152中验证了写入第二存储单元MC2的可逆电阻器件中的电阻状态与目标电阻状态Rf1不同时，过程返回到步骤S142。然而，不是将读取电阻状态与目标电阻状态进行比较，现在在步骤S142中是将在步骤S151中写入可逆电阻器件中的电阻状态与目标电阻状态Rf1进行比较。根据步骤S142中电阻状态的比较结果，可以在步骤S15中再次执行正编程操作，或者可以在步骤S16中执行负编程操作。例如，当写入第二存储单元MC2的可逆电阻器件的电阻状态高于图5的第三参考电阻Rv3时，可以在步骤S15中再次执行正编程操作。当写入第二存储单元MC2的可逆电阻元件的电阻状态低于图5的第二参考电阻Rv2时，可以在步骤S16中执行负编程操作。
在一个实施例中，当在步骤S15中再次执行正编程操作时，可以在步骤S151中对第二存储单元MC2的可逆电阻器件执行进一步的写入步骤。参考图8A，第二写入步骤P2p可以是向可逆电阻器件施加具有正极性的第二正编程脉冲电压Vsp2的步骤。第二正编程脉冲电压Vsp2的幅度可以比第一写入步骤P1p中的第一正编程脉冲电压Vsp1的幅度大步长电压(step voltage)ΔVs1。
随后，在步骤S152中，执行第二验证步骤P2f，其中如图8A所示的验证脉冲电压Vf被施加到可逆电阻器件以验证第二写入步骤P2p的结果。在第二验证步骤P2f中，当验证了可逆电阻器件中的所得电阻状态与目标电阻状态Rf1相同时，可以终止对第二存储单元MC2的编程操作。然而，如果在第二验证步骤P2f中验证了写入可逆电阻元件的电阻状态与目标电阻状态Rf1不同，则过程可以再次返回步骤S142。
可以重复S15与S142之间的循环。参考图8A，当写入第二存储单元MC2的电阻状态继续大于目标电阻状态Rf1时，可以通过施加正编程脉冲电压Vsp3、……、和PNp来执行额外的正写入步骤P3p、……、PNp、和VspN。每个后续的正编程脉冲电压可以递增一个步长电压ΔVs1，并且写入电阻状态的每个结果改变可以分别通过验证步骤P3f、……和PNf来验证。可以重复正写入步骤P3p、……、PNp和验证步骤P3f、……、PNf，直到写入第二存储单元MC2的电阻状态与目标电阻状态Rf1相同，或者直到写入第二存储单元MC2中的电阻状态低于目标电阻状态Rf1。例如，在顺序执行正写入步骤P3p、……、PNp的过程中，当写入第二存储单元MC2的电阻状态对应于第三电阻状态R3(其为图5的目标电阻状态Rf1)时，可以终止编程操作。在另一个示例中，在顺序执行图8A的正写入步骤P3p、……、和PNp的过程中，当写入第二存储单元MC2的电阻状态低于第三电阻状态R3(图5的目标电阻状态Rf1)时，该过程可以移动到步骤S16并且可以执行负编程操作。
在一个实施例中，可以在于步骤S151中执行图8A的第一写入步骤P1p之前确定步长电压ΔVs1的幅度。在另一实施例中，可以基于步骤S152中第一验证步骤P1f的结果来确定步长电压ΔVs1的幅度。
在另一个实施例中，再次参考图4，当从步骤S142进行到步骤S16时，可以在步骤S16中执行对目标存储单元的负编程操作。在参考图5的示例中，当作为目标存储单元的第二存储单元MC2的读取电阻状态Ri是第五电阻状态R5、并且目标电阻状态Rf2是第七电阻状态R7时，可以对第二存储单元MC2执行负编程操作。在一个实施例中，可以通过下述的编程循环来执行步骤S16中的负编程操作：其包括如图8B所示的第一写入步骤至第N写入步骤P1n、P2n、P3n、……和PNn以及第一验证步骤至第N验证步骤P1f、P2f、P3f、……和PNf。
步骤S16可以包括顺序执行的步骤S161和S162。在步骤S161中，可以向作为目标存储单元的第二存储单元MC2的可逆电阻器件施加负极性的编程电压。具体地，参考图8B，可以通过向可逆电阻器件施加作为负编程电压的第一负编程脉冲电压Vsn1来执行将可逆电阻器件的电阻状态转换为对应于目标电阻状态Rf2的第七电阻状态R7的第一写入步骤P1n。在步骤S162中，可以通过向第二存储单元MC2的可逆电阻器件施加图8B中所示的具有正极性的验证脉冲电压Vf来执行验证第一写入步骤P1n的第一验证步骤P1f。第一验证步骤P1f可以是这样的步骤：其在第一写入步骤P1n之后验证写入第二存储单元MC2的可逆电阻器件中的电阻状态是否与目标电阻状态Rf2相同。
在步骤S162中，当验证了第二存储单元MC2的可逆电阻器件的电阻状态与作为目标电阻状态Rf2的第七电阻状态R7相同时，第二存储单元MC2可以保持第七电阻状态R7，并且可以终止对第二存储单元MC2的编程操作。具体地，如果写入第二存储单元MC2的可逆电阻器件中的电阻状态的值介于图5的第六参考电阻Rv6与第七参考电阻Rv7之间，则可以验证电阻状态为第七电阻状态R7，并且可以终止编程操作。
另一方面，当在步骤S162中验证了写入第二存储单元MC2的可逆电阻器件中的电阻状态与目标电阻状态Rf2不同时，该过程返回到步骤S142。然而，不是将读取电阻状态与目标电阻状态进行比较，而是在步骤S142中将在步骤S161中写入可逆电阻器件中的电阻状态与目标电阻状态Rf2进行比较。根据步骤S142中电阻状态的比较结果，可以在步骤S16中再次执行负编程操作，或者可以在步骤S15中执行正编程操作。例如，当写入第二存储单元MC2的可逆电阻器件中的电阻状态低于第六参考电阻Rv6时，可以在步骤S16中再次执行负编程操作。当写入第二存储单元MC2的可逆电阻器件的电阻状态高于图5中的第七参考电阻Rv7时，可以在步骤S15中执行正编程操作。
在一个实施例中，当在步骤S16中再次执行负编程操作时，可以在步骤S161中对第二存储单元MC2的可逆电阻器件执行进一步的写入步骤。参考图8B，第二写入步骤可以是这样的步骤P2n：其向可逆电阻器件施加具有负极性的第二负编程脉冲电压Vsn2。第二负编程脉冲电压Vsn2的幅度可以比第一写入步骤P1n中的第一负编程脉冲电压Vsn1的幅度大步长电压ΔVs2。
随后，在步骤S162中，可以执行向可逆电阻器件施加如图8B所示的验证脉冲电压Vf的第二验证步骤P2f，以验证第二写入步骤P2n的结果。在第二验证步骤P2f中，当验证了可逆电阻器件中的所得电阻状态与目标电阻状态Rf2相同时，可以终止对第二存储单元MC2的编程操作。然而，如果在第二验证步骤P2f中，验证了写入可逆电阻元件的电阻状态与目标电阻状态Rf2不同，则该过程可以返回至步骤S142。
可以重复S16与S142之间的循环。参考图8B，当写入第二存储单元MC2的电阻状态继续低于目标电阻状态Rf2时，可以通过施加负编程电压Vsn3、……和VsnN来执行额外的负写入步骤P3n、……和PNn。每个后续的负编程脉冲电压可以递增一个步长电压ΔVs2，并且写入电阻状态的每个改变结果可以分别通过验证步骤P3f、……和PNf来验证。可以分别地重复负写入步骤P3n、……和PNn以及验证步骤P3f、……和PNf，同时在每个周期中将脉冲电压的幅度增大一个步长电压ΔVs2。可以重复负写入步骤P3n、P4n、……和PNn直到写入第二存储单元MC2的电阻状态与目标电阻状态Rf2相同，或者直到写入第二存储单元MC2的电阻状态高于目标电阻状态Rf2。例如，当写入第二存储单元MC2的电阻状态高于作为目标电阻状态Rf2的第七电阻状态R7时，该过程可以移动到步骤S15以执行正编程操作。
在一个实施例中，可以在于步骤S161中执行图8B的第一写入步骤P1n之前确定步长电压ΔVs2的幅度。在另一实施例中，步长电压ΔVs2的幅度可以基于步骤S162中的第一验证步骤P1f的结果来确定。
如上所述，通过执行根据图4的流程图的步骤，可以执行根据本公开的实施例的非易失性存储器件的操作方法。
如上所述，图8A的编程循环提供用于图4的步骤S15的正编程操作，而图8B的编程循环提供用于图4的步骤S16的负编程操作，但本公开不一定限于此。具体地，在图8A的编程循环中，第一正编程电压至第N正编程电压Vsp1、Vsp2、Vsp3、……和VspN依次增大恒定的步长电压ΔVs1，但在一些实施例中，第一正编程电压至第N正编程电压Vsp1、Vsp2、Vsp3、……和VspN可能不一定依次地增大恒定的电压水平。类似地，在图8B的编程循环中，第一负编程电压至第N负编程电压Vsn1、Vsn2、Vsn3、……和VsnN依次增大恒定的步长电压ΔVs2，但在一些实施例中，第一负编程电压至第N负编程电压Vsn1、Vsn2、Vsn3、……和VsnN可能不一定依次增大恒定的电压水平。
当对每个根据本公开实施例的具有可逆电阻器件的多个存储单元中的一个重复执行编程操作时，可能不需要与传统快闪存储器件的擦除操作类似的擦除操作。即，在传统快闪存储器件中，当对已经完成第一编程操作的存储单元执行第二编程操作时，在操作之间执行擦除操作——该擦除操作擦除通过第一编程操作储存在存储单元的电荷储存层中的电子。可以对已经完成擦除操作的存储单元执行第二编程操作。相反地，在根据本公开实施例的包括可逆电阻器件的非易失性存储器件中，存储单元中的可逆电阻器件的电阻状态可以直接从当前电阻状态转换为目标电阻状态——其可以是多级电阻状态中的一个。因此，可以通过避免单独的擦除操作来提高存储单元的信号信息的编程速度。
此外，在根据本公开实施例的非易失性存储器件的编程方法中，当执行正编程操作或负编程操作时，可以应用包括多个写入步骤和多个验证步骤的编程循环。因此，当信号信息被储存时，可以更精确地控制信号电平，从而可以可靠地执行编程操作。
根据本公开的各种实施例的非易失性存储器件可以具有类似于传统NAND快闪存储器件的单元结构。作为示例，非易失性存储器件可以包括多个存储串S，所述存储串包括如图1所示的第一存储单元至第四存储单元MC1、MC2、MC3和MC4。多个存储串S中的每个的一端可以连接到公共位线BL，并且多个存储串S中的每个的另一端可以连接到公共源极线SL。以此方式，非易失性存储器件可以包括包含多个存储串S的存储块。
此外，多个存储串S的第一存储单元MC1的第一栅电极G1彼此连接，使得多个第一存储单元MC1可以构成第一页。以相同的方式，多个第二存储单元MC2、多个第三存储单元MC3和多个第四存储单元MC4可以分别构成第二页、第三页和第四页。
在根据本公开实施例的非易失性存储器件的情况下，在上述单元结构中，可以以单元为单位在随机存取方法中执行正编程操作、负编程操作和读取操作。相比之下，在传统的NAND快闪存储器件的情况下，可以以存储块为单位执行擦除操作，并且可以以页为单位执行编程操作和读取操作。因此，根据本公开实施例的非易失性存储器件可以具有由所公开的操作方法导致的、针对单元信号信息的增大的储存容量。
为了说明的目的，已经公开了本公开的实施例。本领域技术人员将理解，在不脱离本公开和所附权利要求的范围和精神的情况下，各种修改、添加和替换是可能的。

Claims (21)

1.一种对非易失性存储器件进行编程的方法，包括：
提供包括多个存储单元的存储元件，所述多个存储单元中的每个存储单元包括可逆电阻器件；
从所述多个存储单元之中选择目标存储单元；
确定用于所述目标存储单元的所述可逆电阻器件的目标电阻状态；
读取所述目标存储单元的所述可逆电阻器件的电阻状态；
将所读取的电阻状态与所述目标电阻状态进行比较；以及
当所读取的电阻状态与所述目标电阻状态不同时，对所述目标存储单元的所述可逆电阻器件执行正编程操作和负编程操作之一，
其中，所述正编程操作包括向所述目标存储单元的所述可逆电阻器件施加具有正极性的编程电压，而所述负编程操作包括向所述目标存储单元的所述可逆电阻器件施加具有负极性的编程电压。
2.如权利要求1所述的方法，还包括：当所读取的电阻状态和所述目标电阻状态相同时，终止对所述目标存储单元的所述可逆电阻器件的正编程操作或负编程操作。
3.如权利要求1所述的方法，
其中，当所读取的电阻状态高于所述目标电阻状态时，所述正编程操作使所述目标存储单元的所述可逆电阻器件的电阻减小，以及
其中，所述正编程操作包括向所述可逆电阻器件施加正极性的第一正编程脉冲电压的第一写入步骤、以及向所述可逆电阻器件施加正极性的验证脉冲电压以验证所述第一写入步骤的第一验证步骤。
4.如权利要求3所述的方法，其中，所述正编程操作还包括：
第二写入步骤，当所述第一验证步骤确定所述可逆电阻器件的电阻状态高于所述目标电阻状态时，向所述可逆电阻器件施加比所述第一正编程脉冲电压大一个步长电压的、正极性的第二正编程脉冲电压；以及
第二验证步骤，向所述可逆电阻器件施加所述验证脉冲电压以验证所述第二写入步骤。
5.如权利要求3所述的方法，其中，当所述第一验证步骤确定所述可逆电阻器件的电阻状态对应于所述目标电阻状态时，终止所述正编程操作。
6.如权利要求3所述的方法，还包括：当所述第一验证步骤确定所述可逆电阻器件的电阻状态低于所述目标电阻状态时，对所述可逆电阻器件执行所述负编程操作。
7.如权利要求1所述的方法，其中，当所读取的电阻状态低于所述目标电阻状态时，所述负编程操作使所述目标存储单元的所述可逆电阻器件的电阻增大，以及
其中，所述负编程操作包括向所述可逆电阻器件施加负极性的第一负编程脉冲电压的第一写入步骤、以及向所述可逆电阻器件施加正极性的验证脉冲电压以验证所述第一写入步骤的第一验证步骤。
8.如权利要求7所述的方法，其中，所述负编程操作还包括：
第二写入步骤，当所述第一验证步骤确定所述可逆电阻器件的电阻状态低于所述目标电阻状态时，向所述可逆电阻器件施加比所述第一负编程脉冲电压大一个步长电压的、负极性的第二负编程脉冲电压；以及
第二验证步骤，向所述可逆电阻器件施加所述验证脉冲电压以验证所述第二写入步骤。
9.如权利要求7所述的方法，其中，当所述第一验证步骤确定所述可逆电阻器件的电阻状态对应于所述目标电阻状态时，终止所述负编程操作。
10.如权利要求7所述的方法，还包括：当所述第一验证步骤确定所述可逆电阻器件的电阻状态高于所述目标电阻状态时，对所述可逆电阻器件执行所述正编程操作。
11.如权利要求1所述的方法，其中，所述正编程操作和所述负编程操作将所述可逆电阻器件的电阻状态改变为所述目标电阻状态，所述目标电阻状态是处于不同级别的多个电阻状态中的一个电阻状态。
12.如权利要求1所述的方法，其中，所述存储元件包括：
衬底；
通道层，所述通道层在垂直于所述衬底的上表面的方向上延伸；
可逆电阻存储层，所述可逆电阻存储层被设置为接触所述通道层；以及
多个栅电极层，所述多个栅电极层与所述通道层相邻设置且沿着垂直于所述衬底的上表面的方向彼此间隔开。
13.一种对非易失性存储器件进行编程的方法，包括：
提供包括多个存储单元的存储元件，所述多个存储单元沿着在垂直于衬底的上表面的方向上延伸的通道层串联连接，所述多个存储单元中的每个存储单元包括与所述通道层相邻设置的可逆电阻存储层和栅电极层；
从所述多个存储单元之中选择目标存储单元，并且确定用于所述目标存储单元的可逆电阻存储层的目标电阻状态；
通过测量流过所述目标存储单元的可逆电阻存储层的工作电流来读取电阻状态；
将所读取的电阻状态与所述目标电阻状态进行比较；以及
当所读取的电阻状态与所述目标电阻状态不同时，对所述目标存储单元的所述可逆电阻存储层执行正编程操作和负编程操作之一，以改变所述可逆电阻存储层的电阻状态。
14.如权利要求13所述的方法，其中，读取所述可逆电阻存储层的电阻状态的步骤包括：
向所述多个存储单元之中的非目标存储单元的栅电极层施加通过电压，以在所述非目标存储单元的通道层部分中形成导电通道；以及
向所述通道层的上端和下端施加读取电压，以测量流过所述非目标存储单元的导电通道和所述目标存储单元的可逆电阻存储层的工作电流。
15.如权利要求13所述的方法，还包括：当所读取的电阻状态和所述目标电阻状态相同时，终止对所述目标存储单元的可逆电阻存储层的编程操作。
16.如权利要求13所述的方法，其中，当所读取的电阻状态高于所述目标电阻状态时，执行使所述目标存储单元的可逆电阻存储层的电阻减小的所述正编程操作，以及
其中，所述正编程操作包括向所述可逆电阻存储层施加正极性的第一正编程脉冲电压的第一写入步骤，以及向所述可逆电阻存储层施加正极性的验证脉冲电压以验证第一写入步骤的第一验证步骤。
17.如权利要求16所述的方法，其中，所述正编程操作还包括：第二写入步骤，当所述第一验证步骤确定所述可逆电阻存储层的电阻状态高于所述目标电阻状态时，向所述可逆电阻存储层施加比所述第一正编程脉冲电压大一个步长电压的、正极性的第二正编程脉冲电压；以及第二验证步骤，向所述可逆电阻存储层施加所述验证脉冲电压以验证所述第二写入步骤，以及
其中，当所述第一验证步骤确定所述可逆电阻存储层的电阻状态低于所述目标电阻状态时，执行使所述可逆电阻存储层的电阻增大的所述负编程操作。
18.如权利要求13所述的方法，其中，当所读取的电阻状态低于所述目标电阻状态时，执行使所述目标存储单元的可逆电阻存储层的电阻增大的所述负编程操作，以及
其中，所述负编程操作包括向所述可逆电阻存储层施加负极性的第一负编程脉冲电压的第一写入步骤、以及向所述可逆电阻存储层施加正极性的验证脉冲电压以验证所述第一写入步骤的第一验证步骤。
19.如权利要求18所述的方法，其中，所述负编程操作还包括：第二写入步骤，当所述第一验证步骤确定所述可逆电阻存储层的电阻状态低于所述目标电阻状态时，向所述可逆电阻存储层施加比所述第一负编程脉冲电压大一个步长电压的、负极性的第二负编程脉冲电压；以及第二验证步骤，向所述可逆电阻存储层施加所述验证脉冲电压以验证所述第二写入步骤，以及
其中，当所述第一验证步骤确定所述可逆电阻存储层的电阻高于所述目标电阻状态时，执行使所述可逆电阻存储层的电阻减小的所述正编程操作。
20.如权利要求13所述的方法，其中，对所述目标存储单元的可逆电阻存储层执行所述正编程操作的步骤包括：
向所述多个存储单元之中的非目标存储单元的栅电极层施加通过电压，以在所述非目标存储单元的通道层部分中形成导电通道；以及
向所述通道层的上端和下端施加具有正极性的写入电压，以改变所述目标存储单元的可逆电阻存储层的电阻状态。
21.如权利要求13所述的方法，其中，对所述目标存储单元的可逆电阻存储层执行所述负编程操作的步骤包括：
向所述多个存储单元之中的非目标存储单元的栅电极层施加通过电压，以在所述非目标存储单元的通道层部分中形成导电通道；以及
向所述通道层的上端和下端施加具有负极性的写入电压，以改变所述目标存储单元的可逆电阻存储层的电阻状态。
CN202110986572.1A 2021-02-05 2021-08-26 对包括可逆电阻器件的非易失性存储器件进行编程的方法 Pending CN114863972A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210017100A KR20220113199A (ko) 2021-02-05 2021-02-05 가변 저항 소자를 포함하는 비휘발성 메모리 장치의 프로그램 방법
KR10-2021-0017100 2021-02-05

Publications (1)

Publication Number Publication Date
CN114863972A true CN114863972A (zh) 2022-08-05

Family

ID=82627147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110986572.1A Pending CN114863972A (zh) 2021-02-05 2021-08-26 对包括可逆电阻器件的非易失性存储器件进行编程的方法

Country Status (3)

Country Link
US (1) US11527290B2 (zh)
KR (1) KR20220113199A (zh)
CN (1) CN114863972A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101544607B1 (ko) 2008-10-28 2015-08-17 삼성전자주식회사 메모리 장치 및 그 프로그램 방법
US8462580B2 (en) * 2010-11-17 2013-06-11 Sandisk 3D Llc Memory system with reversible resistivity-switching using pulses of alternatrie polarity
KR101996020B1 (ko) * 2012-02-08 2019-07-04 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 쓰기 방법
KR20140127577A (ko) 2013-04-25 2014-11-04 에스케이하이닉스 주식회사 3차원 저항 가변 메모리 장치 및 그 제조방법
US9837153B1 (en) * 2017-03-24 2017-12-05 Western Digital Technologies, Inc. Selecting reversible resistance memory cells based on initial resistance switching

Also Published As

Publication number Publication date
US20220254413A1 (en) 2022-08-11
KR20220113199A (ko) 2022-08-12
US11527290B2 (en) 2022-12-13

Similar Documents

Publication Publication Date Title
US7742331B2 (en) Nonvolatile semiconductor memory device and data erase/write method thereof
US7508695B2 (en) Nonvolatile semiconductor memory device and data writing method
US8324065B2 (en) Resistive memory and methods of processing resistive memory
KR100682908B1 (ko) 두개의 저항체를 지닌 비휘발성 메모리 소자
JP4344372B2 (ja) 半導体記憶装置及びその駆動方法
US8331127B2 (en) Nonvolatile memory device having a transistor connected in parallel with a resistance switching device
US8587984B2 (en) Sensing resistance variable memory
JP4195715B2 (ja) 半導体記憶装置
US9478740B2 (en) Switching device structures and methods
KR101239582B1 (ko) 불휘발성 반도체 기억 장치
KR100738070B1 (ko) 한 개의 저항체와 한 개의 트랜지스터를 지닌 비휘발성메모리 소자
US20100108980A1 (en) Resistive memory array
KR20150086182A (ko) 스위치 소자 및 기억 장치
KR101323779B1 (ko) 활성 이온 인터페이스 영역을 갖는 비휘발성 메모리
JP4105760B2 (ja) 記憶素子およびメモリ装置並びに半導体集積回路
JPWO2006137111A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
US10644065B2 (en) Nonvolatile memory device
KR101202199B1 (ko) 3차원 저항 변화 메모리 소자, 이를 포함하는 저항 변화 메모리 소자 어레이 및 전자제품
KR102022419B1 (ko) 가변 저항 메모리 장치 및 그 동작 방법
KR101547606B1 (ko) 히터를 포함하는 저항 변화 메모리 소자, 이의 동작방법, 이의 제조방법 및 이를 포함하는 전자제품
CN114863972A (zh) 对包括可逆电阻器件的非易失性存储器件进行编程的方法
US9679640B1 (en) Multi-level reversible resistance-switching memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination