CN114839405A - 单引脚烧录装置 - Google Patents

单引脚烧录装置 Download PDF

Info

Publication number
CN114839405A
CN114839405A CN202210776306.0A CN202210776306A CN114839405A CN 114839405 A CN114839405 A CN 114839405A CN 202210776306 A CN202210776306 A CN 202210776306A CN 114839405 A CN114839405 A CN 114839405A
Authority
CN
China
Prior art keywords
inverter
unit
trigger
input
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210776306.0A
Other languages
English (en)
Other versions
CN114839405B (zh
Inventor
谭在超
陈朝勇
罗寅
丁国华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Covette Semiconductor Co ltd
Original Assignee
Suzhou Covette Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Covette Semiconductor Co ltd filed Critical Suzhou Covette Semiconductor Co ltd
Priority to CN202210776306.0A priority Critical patent/CN114839405B/zh
Publication of CN114839405A publication Critical patent/CN114839405A/zh
Application granted granted Critical
Publication of CN114839405B publication Critical patent/CN114839405B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416—Connectors, terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明涉及芯片烧录技术领域,公开了单引脚烧录装置，包括输入端互相电连接的第一触发单元和第二触发单元，以及时钟信号产生单元和触发器单元；第一触发单元在输入电压大于第一阈值电压时输出第一状态的第一触发信号，时钟信号产生单元基于第一触发信号输出时钟信号，时钟信号输入到触发器单元；第二触发单元在输入电压大于或小于第二阈值电压时输出两种状态的第二触发信号，第二阈值电压大于第一阈值电压；第二触发信号输入到触发器单元的输入端，在实际使用时，通过控制输入电压与第一阈值电压和第二阈值电压的大小，能产生时钟信号和数据信息，在时钟信号的控制下，数据信息写入到触发器单元，实现单引脚的数据烧录。

Description

单引脚烧录装置
技术领域
本发明涉及芯片烧录技术领域，具体涉及单引脚烧录装置。
背景技术
在对芯片或者电路进行测试时，通常需要向测试模式电路烧录测试数据，常用的烧录大多通过两个芯片引脚来实现，一个芯片引脚用于输入时钟，另一个芯片引脚用于输入数据；又或者在此基础上增加别的控制引脚来控制烧录。但是对于封装管脚较少的电路，其难以提供多个引脚为测试模式服务。如果为了匹配现有的烧录技术在芯片上增加更多引脚的封装会增大芯片面积，而芯片面积的增大会带来电路成本的上升；又或者如果不增加封装引脚，而是将测试用的引脚与芯片的其它功能引脚复用，以此来匹配现有的烧录技术，则会增加芯片的设计难度，甚至对于一些特殊的芯片，通过让芯片的功能引脚复用，芯片的有些功能都不能在测试模式中正常测试，降低了测试效率。
发明内容
鉴于背景技术的不足，本发明是提供了单引脚烧录装置，通过一个引脚便能实现时钟输入和数据输入。
为解决以上技术问题，本发明提供了如下技术方案：单引脚烧录装置，包括第一触发单元、第二触发单元、时钟信号产生单元和触发器单元；
所述第一触发单元的输入端和第二触发单元的输入端电连接；
所述第一触发单元在输入电压大于第一阈值电压时输出第一状态的第一触发信号、在输入电压小于第一阈值电压时输出第二状态的第一触发信号；所述第一触发信号输入到所述时钟信号产生单元，所述时钟信号产生单元基于所述第一触发信号输出时钟信号，所述时钟信号输入到所述触发器单元的时钟输入端；
所述第二触发单元在输入电压大于第二阈值电压时输出第一状态的第二触发信号、在输入电压小于第二阈值电压时输出第二状态的第二触发信号，所述第二阈值电压大于第一阈值电压；所述第二触发信号输入到所述触发器单元的输入端。
在某种实施方式中，所述第一触发单元和第二触发单元均为施密特触发器，所述第一阈值电压为第一触发单元的翻转电压，所述第二阈值电压为第二触发单元的翻转电压。
在某种实施方式中，所述第一状态为低电平状态，所述第二状态为高电平状态。
在某种实施方式中，所述触发器单元的输出端电连接有译码单元。
作为进一步的技术方案，所述触发器单元包括至少一个D触发器，所述时钟信号输入到所有D触发器的时钟输入端；当触发器单元包括两个以上的D触发器时，所述D触发器依次串联，所述串联是指前一个D触发器的Q输出端与后一个D触发器的D输入端电连接，所述D触发器的QN输出端电连接所述译码单元。
更进一步地，本发明的触发器单元包括八个D触发器，所述八个D触发器中的前两个D触发器的QN输出端与第一译码单元电连接，所述八个D触发器中的中间四个D触发器的QN输出端与第二译码单元电连接，所述八个D触发器中的后两个D触发器的QN输出端与第三译码单元电连接。
在某种实施方式中，所述第二触发单元输出的第二触发信号经过反相器输入到所述触发器单元。
在某种实施方式中，所述时钟信号产生单元包括第一延时单元、反相器X6、RS触发器、充放电单元、储能单元、反相器X19、第二延时单元和第三延时单元；所述第一延时单元的输入端输入第一触发信号，所述第一延时单元的输出端通过反相器X6与RS触发器的第一输入端电连接，所述RS触发器的输出端与充放电单元电连接，向所述充放电单元输入充放电控制信号，所述充放电单元与所述储能单元电连接，所述充放电单元响应所述充放电控制信号对所述储能单元提供充电电流或者提供放电通道，所述储能单元与所述反相器X19的输入端电连接，所述反相器X19的输出端与第二延时单元的输入端电连接，所述第二延时单元的输出端与第三延时单元的输入端电连接，所述第三延时单元的输出端与所述RS触发器的第二输入端电连接。
作为进一步的技术方案，所述第一延时单元包括反相器X1、反相器X2、反相器X3、反相器X4、与非门X5、电容C1和电容C2，所述反相器X1、反相器X2、反相器X3和反相器X4依次串联，所述反相器X1的输入端输入所述第一触发信号，所述反相器X1的输出端与与非门X5的第一输入端电连接，所述反相器X2的输出端通过电容C1接地，所述反相器X3的输出端通过电容C2接地，所述反相器X4的输出端与与非门X5的第二输入端电连接，与非门X5的输出端与反相器X6的输入端电连接；
所述第二延时单元包括反相器X18、反相器X17、反相器X16、与非门X15、电容C5和电容C6，所述反相器X18、反相器X17和反相器X16依次串联，反相器X18的输入端分别与反相器X19的输出端和与非门X15的第一输入端电连接，反相器X18的输出端通过电容C5接地，反相器X17的输出端通过电容C6接地，反相器X16的输出端与与非门X15的第二输入端电连接，与非门X15的输出端与第三延时单元电连接；
所述第三延时单元包括反相器X14、反相器X13、反相器X12、反相器X11、反相器、X10、反相器X30、或非门X9、电容C7和电容C8，所述反相器X14、反相器X13、反相器X12、反相器X11、反相器X10和反相器X30依次串联，反相器X14的输入端与与非门X15的输出端电连接，反相器X14的输出端与或非门X9的第一输入端电连接，反相器X13的输出端通过电容C7接地，反相器X12的输出端通过电容C8接地，反相器X30的输出端与或非门X9的第二输入端电连接。
更进一步地，所述充放电单元包括MOS管mp7、MOS管mn9、MOS管mn8和MOS管mn7，MOS管mp7的源极与电源电连接，MOS管mp7的栅极分别与RS触发器的输出端和MOS管mn9的栅极电连接，MOS管mp7的漏极与MOS管mn9的漏极电连接，MOS管mn9的源极与MOS管mn8的漏极电连接，MOS管mn8的源极接地，MOS管mn8的栅极与MOS管mn7的栅极电连接，MOS管mn7的源极接地。
本发明与现有技术相比所具有的有益效果是：本发明通过让第一触发单元的输入端与第二触发单元的输入端电连接即与一个引脚电连接，第一触发单元在其输入电压大于第一阈值电压时产生第一状态的第一触发信号，在其输入电压小于第一阈值电压时产生第二状态的第一触发信号，时钟信号产生单元基于接收到的第一触发信号并产生时钟信号，该时钟信号用于输入到触发器单元来控制数据写入；
在输入电压小于第二阈值电压时，第二触发单元输出第二状态的第二触发信号；在输入电压大于第二阈值电压时，第二触发单元输出第一状态的第二触发信号，因此通过控制输入电压与第二阈值电压的大小关系可以让第二触发单元输出两种状态的第二触发信号，两种状态的第二触发信号可以对应数据0和数据1，在时钟信号的控制下，第二触发信号输入到触发器单元中，以此实现单引脚的时钟和数据烧录。
附图说明
图1为本发明的结构示意图；
图2为本发明的第二种结构示意图；
图3为本发明的时钟信号产生单元的结构示意图；
图4为本发明的第一触发单元的电路图；
图5为本发明的时钟信号产生单元的电路图；
图6为本发明的一种触发器单元与译码单元的电路图。
具体实施方式
现在结合附图对本发明作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。
如图1所示，单引脚烧录装置，包括第一触发单元1、第二触发单元2、时钟信号产生单元3和触发器单元4；
第一触发单元1的输入端和第二触发单元2的输入端电连接，且第一触发单元1的输入端和第二触发单元2的输入端与输入引脚IN电连接；
第一触发单元1在输入电压大于第一阈值电压时输出第一状态的第一触发信号、在输入电压小于第一阈值电压时输出第二状态的第一触发信号；第一触发信号输入到时钟信号产生单元3，时钟信号产生单元3输出时钟信号，时钟信号输入到触发器单元4的时钟输入端；在实际使用时，时钟信号输入到触发器单元4来控制触发器单元4中的触发器的数据写入；
第二触发单元2在输入电压大于第二阈值电压时输出第一状态的第二触发信号、在输入电压小于第二阈值电压时输出第二状态的第二触发信号，第二阈值电压大于第一阈值电压；第二触发信号输入到触发器单元4的输入端。
在实际使用时，通过控制输入引脚IN处的电压与第一阈值电压的大小关系可以产生时钟信号，通过控制输入引脚IN处的电压与第二阈值电压的大小关系可以产生两种状态的第二触发信号，两种状态的第二触发信号对应数据0和数据1，在时钟信号的控制下，第二触发信号对应的数据信息写入到触发器单元4，实现单引脚的数据烧录。
具体地，本实施例中，第一触发单元1和第二触发单元2均为施密特触发器，第一阈值电压为第一触发单元1的翻转电压，第二阈值电压为第二触发单元2的翻转电压。以第一触发单元1为例，第一触发单元1的电路如图4所示，第一触发单元1包括MOS管mp1、MOS管mp2、MOS管mp3、MOS管mn1、MOS管mn2和MOS管mn3，通过增加MOS管mn1、MOS管mn2和MOS管mn3的尺寸可以增加施密特触发器的翻转电压，通过增加MOS管mp1、MOS管mp2和MOS管mp3的尺寸可以降低施密特触发器的翻转电压。
具体地，本实施例中，第一状态为低电平状态，第二状态为高电平状态。低电平状态对应数据0，高电平状态对应数据1。
在实际使用时，虽然将数据写入到了触发器单元4，但是对于一些复杂的测试电路，需要对触发器单元4的输出数据进行译码，然后基于译码后的数据再进行测试，基于此，如图2所示，触发器单元4的输出端电连接有译码单元5。其中译码单元5可以是二译四的译码电路、四译八的译码电路、四译十六的译码电路或者更多译位的译码电路，具体可以根据实际需求设置。
本实施例中，触发器单元4包括至少一个D触发器，时钟信号输入到所有D触发器的时钟输入端；当触发器单元4包括两个以上的D触发器时，D触发器依次串联，串联是指前一个D触发器的Q输出端与后一个D触发器的D输入端电连接，D触发器的QN输出端电连接译码单元5。
在计算机信息技术领域中，字节是一种基本计量单位，包括八位。因此本实施例中，如图6所示，本发明的触发器单元4包括八个D触发器，八个D触发器的QN输出端对应八位二进制数据。对八个D触发器的QN输出端的一种译码方式如下：八个D触发器中的前两个D触发器的QN输出端与第一译码单元50电连接，八个D触发器中的中间四个D触发器的QN输出端与第二译码单元51电连接，八个D触发器中的后两个D触发器的QN输出端与第三译码单元52电连接。其中第一译码单元50和第三译码单元52均是二译四的译码电路，第二译码单元51是四译十六的译码电路，第二译码单元51先将四位数据译码为八位，再将八位数据译码为十六位。
从图6中可以得到，第二触发信号经过反相器X28输入到触发器单元4，当从第二触发信号是低电平状态时，反相器X28向触发器单元4输入高电平信号，当第二触发信号是高电平状态时，反相器X28向触发器单元4输入低电平信号。
在某种实施方式中，触发器单元4还可以包括十六个D触发器、三十二个D触发器、六十四个D触发器或者以字节为单元的M个D触发器，M与八是倍数关系。
在某种实施方式中，触发器单元4可以包括二个D触发器、四个D触发器或者六个D触发器。
如图3所示，本实施例中，时钟信号产生单元3包括第一延时单元30、反相器X6、RS触发器31、充放电单元32、储能单元33、反相器X19、第二延时单元34和第三延时单元35；第一延时单元30的输入端输入第一触发信号，第一延时单元30的输出端通过反相器X6与RS触发器31的第一输入端电连接，RS触发器31的输出端与充放电单元32电连接，向充放电单元32输入充放电控制信号，充放电单元32与储能单元33电连接，充放电单元32响应充放电控制信号对储能单元33提供充电电流或者提供放电通道，储能单元33与反相器X19的输入端电连接，反相器X19的输出端与第二延时单元34的输入端电连接，第二延时单元34的输出端与第三延时单元35的输入端电连接，第三延时单元35的输出端与RS触发器31的第二输入端电连接。
在实际使用时，当第一触发单元1输出低电平的第一触发信号时，第一触发信号经第一延时单元30输入到反相器X6，反相器X6输出高电平信号给RS触发器31，RS触发器31向充放电单元32输出高电平的充放电控制信号，该高电平的充放电控制信号驱动充放电单元32的放电通道导通，储能单元33开始放电，储能单元33的电压开始降低，最后使反相器X19输出高电平信号；
反相器X19输出的高电平信号经过第二延时单元34和第三延时单元35输入到RS触发器31，使RS触发器31输出低电平的充放电控制信号，低电平的充放电控制信号使充放电单元32的放电通道关断，并让充放电单元32向储能单元33提供充电电流，充电电流使储能单元33的电压上升，最后使反相器X19输出低电平信号。
因此第一触发单元1输出高/低电平的第一触发信号可以使时钟信号产生单元3产生时钟信号。
具体地，如图5所示，在图5所示的时钟信号产生单元3的电路中，第一延时单元30包括反相器X1、反相器X2、反相器X3、反相器X4、与非门X5、电容C1和电容C2，反相器X1、反相器X2、反相器X3和反相器X4依次串联，反相器X1的输入端输入第一触发信号，反相器X1的输出端与与非门X5的第一输入端电连接，反相器X2的输出端通过电容C1接地，反相器X3的输出端通过电容C2接地，反相器X4的输出端与与非门X5的第二输入端电连接，与非门X5的输出端与反相器X6的输入端电连接；在实际使用时，通过调整电容C1和电容C2的大小可以调整第一延时单元30的延时时间；
第二延时单元34包括反相器X18、反相器X17、反相器X16、与非门X15、电容C5和电容C6，反相器X18、反相器X17和反相器X16依次串联，反相器X18的输入端分别与反相器X19的输出端和与非门X15的第一输入端电连接，反相器X18的输出端通过电容C5接地，反相器X17的输出端通过电容C6接地，反相器X16的输出端与与非门X15的第二输入端电连接，与非门X15的输出端与第三延时单元35电连接；在实际使用时，通过调整电容C5和电容C6的大小可以调整第二延时单元34的延时时间；
第三延时单元35包括反相器X14、反相器X13、反相器X12、反相器X11、反相器、X10、反相器X30、或非门X9、电容C7和电容C8，反相器X14、反相器X13、反相器X12、反相器X11、反相器X10和反相器X30依次串联，反相器X14的输入端与与非门X15的输出端电连接，反相器X14的输出端与或非门X9的第一输入端电连接，反相器X13的输出端通过电容C7接地，反相器X12的输出端通过电容C8接地，反相器X30的输出端与或非门X9的第二输入端电连接；在实际使用时，通过调整电容C5和电容C6的大小可以调整第二延时单元34的延时时间；通过反相器X10和反相器X30可以提高驱动能力和抗干扰能力；通过设置第二延时单元34和第三延时单元35可以提供三种延时时间，分别是单独使用第二延时单元34、单独使用第三延时单元35与同时使用第二延时单元34和第三延时单元35，便于满足不同的测试需求。
充放电单元32包括MOS管mp7、MOS管mn9、MOS管mn8和MOS管mn7，MOS管mp7的源极与电源电连接，MOS管mp7的栅极分别与RS触发器的输出端和MOS管mn9的栅极电连接，MOS管mp7的漏极与MOS管mn9的漏极电连接，MOS管mn9的源极与MOS管mn8的漏极电连接，MOS管mn8的源极接地，MOS管mn8的栅极与MOS管mn7的栅极电连接，MOS管mn7的源极接地；在实际使用时，当MOS管mp7导通时，充放电单元32向储能单元33充电，当MOS管mn9导通时，储能单元33经MOS管mn9放电。
综上，本发明通过让第一触发单元1的输入端与第二触发单元2的输入端电连接即与一个引脚电连接，第一触发单元1其输入电压大于第一阈值电压时产生第二状态的第一触发信号，在其输入电压小于第一阈值电压时产生第二状态的第一触发信号，时钟信号产生单元基于接收到的第一触发信号并产生时钟信号，该时钟信号用于输入到触发器单元来4控制数据写入；
在输入电压小于第二阈值电压时，第二触发单元2输出第二状态的第二触发信号；在输入电压大于第二阈值电压时，第二触发单元2输出第一状态的第二触发信号，因此通过控制输入电压与第二阈值电压的大小关系可以让第二触发单元2输出两种状态的第二触发信号，两种状态的第二触发信号可以对应数据和数据1，在时钟信号的控制下，第二触发信号输入到触发器单元4中，以此实现单引脚的时钟和数据烧录。
上述依据本发明为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。

Claims (10)

1.单引脚烧录装置，其特征在于，包括第一触发单元、第二触发单元、时钟信号产生单元和触发器单元；
所述第一触发单元的输入端和第二触发单元的输入端电连接；
所述第一触发单元在输入电压大于第一阈值电压时输出第一状态的第一触发信号、在输入电压小于第一阈值电压时输出第二状态的第一触发信号；所述第一触发信号输入到所述时钟信号产生单元，所述时钟信号产生单元基于所述第一触发信号输出时钟信号，所述时钟信号输入到所述触发器单元的时钟输入端；
所述第二触发单元在输入电压大于第二阈值电压时输出第一状态的第二触发信号、在输入电压小于第二阈值电压时输出第二状态的第二触发信号，所述第二阈值电压大于第一阈值电压；所述第二触发信号输入到所述触发器单元的输入端。
2.根据权利要求1所述的单引脚烧录装置，其特征在于，所述第一触发单元和第二触发单元均为施密特触发器，所述第一阈值电压为第一触发单元的翻转电压，所述第二阈值电压为第二触发单元的翻转电压。
3.根据权利要求1或2所述的单引脚烧录装置，其特征在于，所述第一状态为低电平状态，所述第二状态为高电平状态。
4.根据权利要求1所述的单引脚烧录装置，其特征在于，所述触发器单元的输出端电连接有译码单元。
5.根据权利要求4所述的单引脚烧录装置，其特征在于，所述触发器单元包括至少一个D触发器，所述时钟信号输入到所有D触发器的时钟输入端；当触发器单元包括两个以上的D触发器时，所述D触发器依次串联，所述串联是指前一个D触发器的Q输出端与后一个D触发器的D输入端电连接，所述D触发器的QN输出端电连接所述译码单元。
6.根据权利要求5所述的单引脚烧录装置，其特征在于，包括八个D触发器，所述八个D触发器中的前两个D触发器的QN输出端与第一译码单元电连接，所述八个D触发器中的中间四个D触发器的QN输出端与第二译码单元电连接，所述八个D触发器中的后两个D触发器的QN输出端与第三译码单元电连接。
7.根据权利要求1或2所述的单引脚烧录装置，其特征在于，所述第二触发单元输出的第二触发信号经过反相器输入到所述触发器单元。
8.根据权利要求1所述的单引脚烧录装置，其特征在于，所述时钟信号产生单元包括第一延时单元、反相器X6、RS触发器、充放电单元、储能单元、反相器X19、第二延时单元和第三延时单元；所述第一延时单元的输入端输入第一触发信号，所述第一延时单元的输出端通过反相器X6与RS触发器的第一输入端电连接，所述RS触发器的输出端与充放电单元电连接，向所述充放电单元输入充放电控制信号，所述充放电单元与所述储能单元电连接，所述充放电单元响应所述充放电控制信号对所述储能单元提供充电电流或者提供放电通道，所述储能单元与所述反相器X19的输入端电连接，所述反相器X19的输出端与第二延时单元的输入端电连接，所述第二延时单元的输出端与第三延时单元的输入端电连接，所述第三延时单元的输出端与所述RS触发器的第二输入端电连接。
9.根据权利要求8所述的单引脚烧录装置，其特征在于，所述第一延时单元包括反相器X1、反相器X2、反相器X3、反相器X4、与非门X5、电容C1和电容C2，所述反相器X1、反相器X2、反相器X3和反相器X4依次串联，所述反相器X1的输入端输入所述第一触发信号，所述反相器X1的输出端与与非门X5的第一输入端电连接，所述反相器X2的输出端通过电容C1接地，所述反相器X3的输出端通过电容C2接地，所述反相器X4的输出端与与非门X5的第二输入端电连接，与非门X5的输出端与反相器X6的输入端电连接；
所述第二延时单元包括反相器X18、反相器X17、反相器X16、与非门X15、电容C5和电容C6，所述反相器X18、反相器X17和反相器X16依次串联，反相器X18的输入端分别与反相器X19的输出端和与非门X15的第一输入端电连接，反相器X18的输出端通过电容C5接地，反相器X17的输出端通过电容C6接地，反相器X16的输出端与与非门X15的第二输入端电连接，与非门X15的输出端与第三延时单元电连接；
所述第三延时单元包括反相器X14、反相器X13、反相器X12、反相器X11、反相器、X10、反相器X30、或非门X9、电容C7和电容C8，所述反相器X14、反相器X13、反相器X12、反相器X11、反相器X10和反相器X30依次串联，反相器X14的输入端与与非门X15的输出端电连接，反相器X14的输出端与或非门X9的第一输入端电连接，反相器X13的输出端通过电容C7接地，反相器X12的输出端通过电容C8接地，反相器X30的输出端与或非门X9的第二输入端电连接。
10.根据权利要求8或9所述的单引脚烧录装置，其特征在于，所述充放电单元包括MOS管mp7、MOS管mn9、MOS管mn8和MOS管mn7，MOS管mp7的源极与电源电连接，MOS管mp7的栅极分别与RS触发器的输出端和MOS管mn9的栅极电连接，MOS管mp7的漏极与MOS管mn9的漏极电连接，MOS管mn9的源极与MOS管mn8的漏极电连接，MOS管mn8的源极接地，MOS管mn8的栅极与MOS管mn7的栅极电连接，MOS管mn7的源极接地。
CN202210776306.0A 2022-07-04 2022-07-04 单引脚烧录装置 Active CN114839405B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210776306.0A CN114839405B (zh) 2022-07-04 2022-07-04 单引脚烧录装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210776306.0A CN114839405B (zh) 2022-07-04 2022-07-04 单引脚烧录装置

Publications (2)

Publication Number Publication Date
CN114839405A true CN114839405A (zh) 2022-08-02
CN114839405B CN114839405B (zh) 2022-09-09

Family

ID=82574887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210776306.0A Active CN114839405B (zh) 2022-07-04 2022-07-04 单引脚烧录装置

Country Status (1)

Country Link
CN (1) CN114839405B (zh)

Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079663A (ja) * 1996-09-03 1998-03-24 Mitsubishi Electric Corp 内部クロック発生回路および信号発生回路
US5912574A (en) * 1996-12-09 1999-06-15 Sun Microsystems, Inc. Dual loop PLL with secondary loop to achieve 50% duty cycle
JP2002140131A (ja) * 2000-11-01 2002-05-17 Sony Corp クロック生成回路及びそれを用いた昇圧回路
JP2004053438A (ja) * 2002-07-22 2004-02-19 Matsushita Electric Ind Co Ltd 半導体集積回路
CN1726398A (zh) * 2002-12-12 2006-01-25 东京毅力科创株式会社 检验方法及检验装置
CN101075802A (zh) * 2006-05-17 2007-11-21 三洋电机株式会社 振荡电路
US20090158077A1 (en) * 2007-12-12 2009-06-18 Broadcom Coroporation Circuit and method for generation of duty cycle independent core clock
WO2010054669A1 (en) * 2008-11-11 2010-05-20 Verigy (Singapore) Pte.Ltd. Re-configurable test circuit, method for operating an automated test equipment, apparatus, method and computer program for setting up an automated test equipment
CN201876869U (zh) * 2010-12-10 2011-06-22 惠州市蓝微电子有限公司 一种芯片烧录、测试设备
US20120081082A1 (en) * 2010-09-30 2012-04-05 Analog Vision Technology Inc. Frequency generator with frequency jitter
CN103840796A (zh) * 2014-03-06 2014-06-04 上海华虹宏力半导体制造有限公司 一种多相时钟发生电路
US9246490B1 (en) * 2014-08-15 2016-01-26 Himax Analogic, Inc. One-shot circuit
CN106849915A (zh) * 2016-12-29 2017-06-13 北京时代民芯科技有限公司 一种可编程的时钟相移电路
US20170194950A1 (en) * 2016-01-06 2017-07-06 Disruptive Technologies Research As Delay Circuit for Clock Generation
CN108762373A (zh) * 2018-05-31 2018-11-06 努比亚技术有限公司 时钟产生电路及移动终端
CN109542465A (zh) * 2018-10-29 2019-03-29 天浪创新科技（深圳）有限公司 集成电路芯片的数据写入方法、系统、装置、设备及介质
CN111142890A (zh) * 2019-12-30 2020-05-12 无锡矽杰微电子有限公司 一种mcu芯片单线烧录和测试方法
CN111273154A (zh) * 2020-01-21 2020-06-12 浙江大华技术股份有限公司 管脚复用的测试修调系统、方法、计算机设备和存储介质
CN111404550A (zh) * 2019-01-03 2020-07-10 无锡华润上华科技有限公司 模数转换器及其时钟产生电路
CN111710357A (zh) * 2020-06-15 2020-09-25 湖南品腾电子科技有限公司 Mcu的mtp单元读写控制电路
CN113014238A (zh) * 2021-02-19 2021-06-22 苏州赛芯电子科技股份有限公司 一种修调电路和集成芯片
TWM616011U (zh) * 2021-04-27 2021-08-21 捷拓科技股份有限公司 可程式化燒機系統

Patent Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079663A (ja) * 1996-09-03 1998-03-24 Mitsubishi Electric Corp 内部クロック発生回路および信号発生回路
US5912574A (en) * 1996-12-09 1999-06-15 Sun Microsystems, Inc. Dual loop PLL with secondary loop to achieve 50% duty cycle
JP2002140131A (ja) * 2000-11-01 2002-05-17 Sony Corp クロック生成回路及びそれを用いた昇圧回路
JP2004053438A (ja) * 2002-07-22 2004-02-19 Matsushita Electric Ind Co Ltd 半導体集積回路
CN1726398A (zh) * 2002-12-12 2006-01-25 东京毅力科创株式会社 检验方法及检验装置
CN101075802A (zh) * 2006-05-17 2007-11-21 三洋电机株式会社 振荡电路
US20090158077A1 (en) * 2007-12-12 2009-06-18 Broadcom Coroporation Circuit and method for generation of duty cycle independent core clock
WO2010054669A1 (en) * 2008-11-11 2010-05-20 Verigy (Singapore) Pte.Ltd. Re-configurable test circuit, method for operating an automated test equipment, apparatus, method and computer program for setting up an automated test equipment
US20120081082A1 (en) * 2010-09-30 2012-04-05 Analog Vision Technology Inc. Frequency generator with frequency jitter
CN201876869U (zh) * 2010-12-10 2011-06-22 惠州市蓝微电子有限公司 一种芯片烧录、测试设备
CN103840796A (zh) * 2014-03-06 2014-06-04 上海华虹宏力半导体制造有限公司 一种多相时钟发生电路
US9246490B1 (en) * 2014-08-15 2016-01-26 Himax Analogic, Inc. One-shot circuit
US20170194950A1 (en) * 2016-01-06 2017-07-06 Disruptive Technologies Research As Delay Circuit for Clock Generation
CN106849915A (zh) * 2016-12-29 2017-06-13 北京时代民芯科技有限公司 一种可编程的时钟相移电路
CN108762373A (zh) * 2018-05-31 2018-11-06 努比亚技术有限公司 时钟产生电路及移动终端
CN109542465A (zh) * 2018-10-29 2019-03-29 天浪创新科技（深圳）有限公司 集成电路芯片的数据写入方法、系统、装置、设备及介质
CN111404550A (zh) * 2019-01-03 2020-07-10 无锡华润上华科技有限公司 模数转换器及其时钟产生电路
CN111142890A (zh) * 2019-12-30 2020-05-12 无锡矽杰微电子有限公司 一种mcu芯片单线烧录和测试方法
CN111273154A (zh) * 2020-01-21 2020-06-12 浙江大华技术股份有限公司 管脚复用的测试修调系统、方法、计算机设备和存储介质
CN111710357A (zh) * 2020-06-15 2020-09-25 湖南品腾电子科技有限公司 Mcu的mtp单元读写控制电路
CN113014238A (zh) * 2021-02-19 2021-06-22 苏州赛芯电子科技股份有限公司 一种修调电路和集成芯片
TWM616011U (zh) * 2021-04-27 2021-08-21 捷拓科技股份有限公司 可程式化燒機系統

Also Published As

Publication number Publication date
CN114839405B (zh) 2022-09-09

Similar Documents

Publication Publication Date Title
KR101900131B1 (ko) 충방전 제어 회로 및 배터리 장치
US20070103220A1 (en) Clock driver
JP2007013349A (ja) 半導体集積回路装置
CN103903642A (zh) 管理存储器装置的行为的方法和设备
CN112514258A (zh) 低功率时钟门电路
KR20000020101A (ko) 불 휘발성 반도체 메모리 장치
US20220406393A1 (en) Memory, chip, and method for storing repair information of memory
CN114839405B (zh) 单引脚烧录装置
CN113691111B (zh) 驱动电路及dcdc升压系统
CN104168012A (zh) 电压电平转换器和实现其的系统
CN101202458B (zh) 电源供电电路
US8294487B2 (en) Configuration setting device of integrated circuit and the configuration setting method thereof
US20220021230A1 (en) Battery secondary protection circuit and operation method thereof
CN112018839B (zh) 一种负载检测电路
WO2021190290A1 (zh) 锁存器电路
TWI538407B (zh) 脈波寬度調節裝置
Moryani et al. Low power test pattern generator with modified clock for BIST
KR100618688B1 (ko) 파워업 회로
JP2007096661A (ja) 遅延回路、遅延回路におけるコンデンサの充放電方法及び遅延回路を使用した電源システム装置
CN115712050A (zh) 用于测试电源供应电路的电流负载电路与芯片
JP2021068930A (ja) 半導体集積回路およびコントローラ
CN117095729B (zh) 一种用于芯片测试模式的单Pin输入控制码产生电路
CN108008179A (zh) 一种内置mcu可动态切换电压检测点的低电压检测电路
CN109759421B (zh) 闪存芯片销毁装置、电子装置及闪存芯片销毁方法
CN101988939B (zh) 外部电源供应装置及其电源供应方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant