CN114830217B - 选通驱动器、像素结构、显示面板及显示装置 - Google Patents

选通驱动器、像素结构、显示面板及显示装置 Download PDF

Info

Publication number
CN114830217B
CN114830217B CN202080084748.8A CN202080084748A CN114830217B CN 114830217 B CN114830217 B CN 114830217B CN 202080084748 A CN202080084748 A CN 202080084748A CN 114830217 B CN114830217 B CN 114830217B
Authority
CN
China
Prior art keywords
transistor
node
gate
electrode
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080084748.8A
Other languages
English (en)
Other versions
CN114830217A (zh
Inventor
金珍永
朱星焕
孙眩镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Priority to CN202311703422.0A priority Critical patent/CN117524092A/zh
Publication of CN114830217A publication Critical patent/CN114830217A/zh
Application granted granted Critical
Publication of CN114830217B publication Critical patent/CN114830217B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

根据本发明的显示装置包括：显示面板，其中布置有多个单位像素；选通驱动器，其设置在显示面板的上表面处并嵌入在多个像素中，其中，多个单位像素中的每一个包括主像素和副像素，并且选通驱动器向主像素和副像素提供选通电压。因此，在本发明中，即使当主像素有缺陷时，副像素也可以代替主像素发光，从而使显示装置具有增强的针对缺陷的可靠性。

Description

选通驱动器、像素结构、显示面板及显示装置
技术领域
本公开涉及选通驱动器和包括该选通驱动器的显示装置，更具体地，涉及包括能够驱动主像素和冗余像素的选通驱动器的显示装置。
背景技术
迄今为止已经广泛使用的液晶显示装置(LCD)和有机发光显示装置(OLED)具有越来越多的应用。
液晶显示装置和有机发光显示装置广泛地用作诸如移动电话和膝上型计算机的典型电子装置的屏幕，因为它们可以提供高分辨率图像并且可以制成轻薄的。
不幸的是，液晶显示装置和有机发光显示装置包括被观看者看到并且不显示图像的边框，因此显示区域以边框的尺寸减小。例如，液晶显示装置需要用于密封液晶分子并将上基板和下基板附接在一起的密封剂，并且因此在减小边框的尺寸方面存在限制。此外，有机发光显示装置需要封装层以保护有机发光二极管，因为有机发光二极管由有机材料制成，并且因此非常易受湿气或氧气的影响。因此，在减小边框的尺寸方面存在限制。特别地，不可能实现具有单个面板的超大型屏幕，因此超大型屏幕是以平铺(tile)形式具有多个液晶显示面板或多个有机显示面板的图像。在这种屏幕中，可能存在用户看到相邻面板之间的边框的问题。
作为对此的替代，已经提出了包括LED的显示装置。LED由无机材料而不是有机材料制成，因此与液晶显示装置或有机显示装置相比具有优异的可靠性和更长的寿命。此外，LED可以快速地开启和关闭，消耗更少的功率，有强健的耐冲击性且稳定，并且可以显示高亮度图像。因此，LED对于大型屏幕是有利的。
由于这些原因，LED通常用在用于提供具有减小的边框的超大型屏幕的显示装置中。
发明内容
[技术问题]
本申请的发明人已经意识到LED具有比有机发光二极管更好的发光效率，并且因此单个像素的尺寸，即在包括LED的显示装置中发射相同亮度的光所需的发光区域的尺寸比包括有机发光元件的显示装置所需的发光区域的尺寸小得多。因此，本申请的发明人已发现，在使用LED实现的显示装置中，相邻像素的发光区域之间的距离远大于具有相同分辨率的有机显示装置中相邻像素的发光区域之间的距离。鉴于上述内容，本申请的发明人已经意识到，在通过使用以平铺(tile)形式排列的多个显示面板实现的平铺显示器中，一个显示面板的最外面的LED和相邻显示面板的最外面的LED之间的距离可以等于单个显示面板中的LED之间的距离，因此可以实现基本上不形成边框的零边框显示器。然而，为了实现这种平铺显示器，诸如选通驱动器和数据驱动器的各种驱动器应该位于显示面板的下表面而不是上表面上。
为此，本申请的发明人设计了一种具有新颖结构的显示装置，其中诸如薄膜晶体管和LED的元件设置在显示面板的上表面上，并且诸如选通驱动器和数据驱动器的驱动器设置在显示面板的下表面上。
不幸的是，本申请的发明人已经认识到，在具有上述结构的显示装置中，工艺的缺陷率增加。具体地，增加了形成用于将形成在显示面板的上表面上的诸如薄膜晶体管和LED的元件与形成在显示面板的下表面上的诸如选通驱动器和数据驱动器的驱动器连接的连接元件的工艺，从而增加了缺陷率。
鉴于上述内容，本申请的发明人已经设计了一种具有新颖结构的显示装置，其中简化了上述附加工艺。
鉴于上述问题，本公开的目的是提供一种显示装置，其中选通驱动器设置在显示面板的上表面的两侧上，且因此在显示面板的两侧上不需要连接元件，以减少附加工艺的数量。
本公开的另一个目的是提供一种显示装置，其中选通驱动器可以驱动主像素以及冗余像素。
本公开的另一个目的是提供一种零边框显示装置，其中选通驱动器集成在像素中。
本公开的目的不限于上述目的，并且本领域技术人员从以下描述中可以清楚地理解上文未提及的其他目的。
[技术方案]
根据本公开的一方面，提供了一种显示装置，其包括：显示面板，其中设置有多个单位像素；选通驱动器，其设置在显示面板的上表面上并集成在多个像素中。多个单位像素中的每一个包括主像素和冗余像素，并且选通驱动器向主像素和冗余像素提供选通电压。
示例性实施例的其他内容包括在具体实施方式和附图中。
[有利效果]
根据本公开的示例性实施例，不需要形成连接到选通驱动器的侧线，因此通过形成侧线的工艺发生缺陷的概率显著降低。
根据本公开的示例性实施例，通过将主像素和冗余像素设置在单位像素内，即使主像素变得有缺陷，冗余像素也可以代替主像素发光，从而提高显示装置的可靠性。
根据本公开的示例性实施例，可以通过在单位像素内设置选通驱动器来消除非显示区域，从而实现零边框显示器。
根据本公开的效果不限于以上示例的内容，并且更多的各种效果包括在本说明书中。
附图说明
图1是示出根据示例性实施例的显示装置的俯视图。
图2是根据示例性实施例的显示装置的选通驱动器和多个单位像素的框图。
图3是示出根据示例性实施例的显示装置中包括的像素电路的电路图。
图4a是用于示出根据示例性实施例的显示装置的主像素的第一驱动时段的电路图。
图4b是用于示出根据示例性实施例的显示装置的主像素的第一驱动时段的定时图。
图5a是用于示出根据示例性实施例的显示装置的主像素的第二驱动时段的电路图。
图5b是用于示出根据示例性实施例的显示装置的主像素的第二驱动时段的定时图。
图6a是用于示出根据示例性实施例的显示装置的主像素的第三驱动时段的电路图。
图6b是用于示出根据示例性实施例的显示装置的主像素的第三驱动时段的定时图。
图7a是用于示出根据示例性实施例的显示装置的主像素的第四驱动时段的电路图。
图7b是用于示出根据示例性实施例的显示装置的主像素的第四驱动时段的定时图。
图8a是用于示出根据示例性实施例的显示装置的主像素的第五驱动时段的电路图。
图8b是用于示出根据示例性实施例的显示装置的主像素的第五驱动时段的定时图。
图9是示出根据示例性实施例的显示装置的扫描驱动电路的电路图。
图10是示出根据示例性实施例的显示装置的发光驱动电路的电路图。
图11是示出根据本公开的示例性实施例的显示装置的选通驱动器的输入信号/输出信号的定时图。
图12至图18是用于示出根据本公开的示例性实施例的显示装置的选通驱动器的驱动方案的电路图。
图19是根据另一示例性实施例的显示装置的选通驱动器和多个单位像素的框图。
图20是用于示出根据另一示例性实施例的显示装置的扫描驱动电路的电路图。
图21是用于示出根据另一示例性实施例的显示装置的发光驱动电路的电路图。
图22是示出根据本公开的另一示例性实施例的显示装置的选通驱动器的输入信号/输出信号的定时图。
图23至图29是用于示出根据本公开的另一示例性实施例的显示装置的选通驱动器的驱动方案的电路图。
具体实施方式
通过结合附图参考以下详细描述的示例性实施例，本公开的优点和特征以及实现这些优点和特征的方法将变得清楚。然而，本公开不限于这里公开的示例性实施例，而是将以各种形式实现。仅通过示例的方式提供示例性实施例，使得本领域技术人员能够完全理解本公开的公开内容和本公开的范围。因此，本公开将仅由所附权利要求的范围来限定。
在附图中示出的用于描述本公开的示例性实施例的形状、尺寸、比率、角度、数量等仅是示例，并且本公开不限于此。在整个说明书中，相同的附图标记通常表示相同的元件。此外，在本公开的以下描述中，可以省略已知相关技术的详细说明，以避免不必要地模糊本公开的主题。本文使用的术语例如“包括”，“具有”和“由…组成”通常旨在允许添加其它组件，除非该术语与术语“仅”一起使用。除非另有明确说明，否则对单数的任何提及可包括复数。
即使没有明确说明，组件也被解释为包括普通误差范围。
当使用诸如“上”，“上方”，“下方”和“旁边”的术语来描述两个部件之间的位置关系时，一个或更多个部件可以位于两个部件之间，除非该术语与术语“紧接”或“直接”一起使用。
当元件或层设置在另一元件或层“上”时，另一层或另一元件可直接插置在另一元件上或其间。
虽然术语“第一”，“第二”等用于描述各种组件，但是这些组件不受这些术语的限制。这些术语仅用于区分一个组件与其它组件。因此，以下将提及的第一组件可以是本公开的技术构思中的第二部件。
在整个说明书中，相同的附图标记通常表示相同的元件。
附图中所示的每个组件的尺寸和厚度是为了便于描述而示出的，并且本公开不限于所示组件的尺寸和厚度。
本公开的各种实施例的特征可以部分地或全部地彼此粘附或结合，并且可以以技术上的各种方式互锁和操作，并且实施例可以彼此独立地或相关联地执行。
在下文中，将参照附图详细描述根据本公开的示例性实施例的选通驱动器和包括该选通驱动器的显示装置。
图1是示出根据示例性实施例的显示装置的俯视图。
参照图1，显示装置100包括：显示面板110，其包括连接到选通线和数据线的多个单位像素PX；选通驱动器GD，其将选通信号提供给选通线；以及数据驱动器，其将数据信号提供给数据线中的每一个。
显示面板110包括多个单位像素PX，并且每个单位像素PX包括主像素MP和冗余像素RP。
主像素MP用于表现灰度图像，而冗余像素RP用于当主像素MP中出现缺陷时进行操作。然而，应当理解，本公开不限于此。显示装置100的主像素MP和冗余像素RP可以同时发光。例如，当任何主像素MP由于诸如寿命和老化的问题而不能表现期望的灰度值时，相应的冗余像素RP可以进一步发光。
此外，主像素MP和冗余像素RP在显示面板110的每个单位像素PX中布置成一行，并且主像素MP和冗余像素RP彼此相邻地布置。
具体地，主像素MP设置在单位像素PX的奇数行中。另外，主像素MP包括发射不同颜色的光的元件。例如，主像素MP包括红色主像素MPR，绿色主像素MPG和蓝色主像素MPB。
此外，冗余像素RP设置在单位像素PX的偶数行中。冗余像素RP与相应主像素MP发射相同颜色的光。例如，冗余像素RP包括红色冗余像素RPR、绿色冗余像素RPG和蓝色冗余像素RPB。
红色主像素MPR与红色冗余像素RPR设置成一行，绿色主像素MPG与绿色冗余像素RPG设置成一行，并且蓝色主像素MPB与蓝色冗余像素RPB设置成一行。
然而，应当理解，本公开不限于此。主像素MP和冗余像素RP还可以分别包括表现白色的主像素和表现白色的冗余像素。主像素MP和冗余像素RP的类型和数量可以根据示例性实施例而变化。
设置在显示面板110上的多个主像素MP和多个冗余像素RP可以彼此间隔不同的距离。例如，在图1中，多个单位像素PX中的每一个包括以两行平行布置的多个主像素MP和多个冗余像素RP，并且在每个单位像素PX中主像素MP和冗余像素RP彼此间隔开相同的距离。然而，设置为使得单位像素PX的边界位于其间的主像素MP和冗余像素RP之间的距离可以不同于设置在单位像素PX中的主像素MP和冗余像素RP之间的距离。然而，应当理解，本公开不限于此。主像素MP和冗余像素RP可以在显示面板110的整个区域中以彼此相同的距离布置。
如上所述，由于主像素MP和冗余像素RP设置在单位像素PX中，所以即使任何主像素MP变得有缺陷，相应的冗余像素RP也可以代替主像素MP发光。结果，可以提高显示装置100的可靠性，并且可以增加显示装置100的发光时间。
在主像素MP和冗余像素RP的每一个中，设置用作发光元件的LED和用于驱动发光元件的像素电路。
虽然在此使用LED作为发光元件，但是本公开不限于此。有机发光元件、量子点元件等也可以用作发光元件。
多个主像素MP和多个冗余像素RP中的每一个通过选通线从选通驱动器GD接收选通信号，通过数据线从数据驱动器接收数据信号，并通过电源线接收各种电压。
具体地，如稍后将参照图3描述的，多个主像素MP和多个冗余像素RP中的每一个通过选通线接收第一扫描信号SCAN1、第二扫描信号SCAN2和发光控制信号EM，通过数据线接收数据信号VDATA，并通过电源线接收像素高电压VDD，像素低电压VSS和初始化电压VREF。
顺便提及，当通过使用根据本公开的示例性实施例的显示装置100来实现平铺显示(tiling display)时，一个显示面板的最外单位像素PX与相邻显示面板的最外单位像素PX之间的距离可以等于单个显示面板中的单位像素PX之间的距离。因此，可以实现基本上不形成边框的零边框。因此，显示装置100可以被定义为仅具有显示区域，而非显示区域可以被描述为未限定在显示装置100中。
选通驱动器GD通过选通线向多个单位像素PX提供选通信号。选通信号包括第一扫描信号SCAN1、第二扫描信号SCAN2和发光控制信号EM。
具体地，选通驱动器GD可以包括级联在一起的多个级，并且每个级可以包括输出第一扫描信号SCAN1、第二扫描信号SCAN2和进位信号CARRY的扫描驱动电路SD，以及输出发光控制信号EM的发光驱动电路ED。
选通驱动器GD可以形成在显示面板110的上表面上。具体地，在根据本公开的示例性实施方式的显示装置100中，由于作为发光元件的LED的发光效率优异，所以单位像素PX的由LED占据的面积可以非常小。因此，除了作为发光元件的LED和用于驱动LED的像素电路之外，选通驱动器GD可以设置在一个单位像素PX中。换言之，在根据本公开的示例性实施例的显示装置中，选通驱动器GD可以集成在单位像素PX中。也就是说，选通驱动器GD可以以GIA(有源区内选通)的方式集成在单位像素PX中。
也就是说，如图1所示，选通驱动器GD可以设置在形成单位像素PX的主像素MP之间和冗余像素RP之间。更具体地，选通驱动器GD的扫描驱动电路SD可以设置在红色主像素MPR和绿色主像素MPG之间或红色冗余像素RPR和绿色冗余像素RPG之间。选通驱动器GD的发光驱动电路ED可以设置在蓝色主像素MPB和绿色主像素MPG之间，或者设置在蓝色冗余像素RPB和绿色冗余像素RPG之间。但本公开不限于此。例如，选通驱动器GD的扫描驱动电路SD可以设置在蓝色主像素MPB和绿色主像素MPG之间或者蓝色冗余像素RPB和绿色冗余像素RPG之间，同时选通驱动器GD的发光驱动电路ED可以设置在红色主像素MPR和绿色主像素MPG之间或红色冗余像素RPR和绿色冗余像素RPG之间。
数据驱动器将图像数据转换为数据信号VDATA，并通过数据线将转换后的数据信号VDATA提供给单位像素PX。
此外，数据驱动器可以形成在显示面板110的下表面上。
具体地，为了将设置在显示面板110的上表面上的单位像素PX与设置在显示面板110的下表面上的数据驱动器连接，在显示面板110的侧表面上形成侧线。此外，数据驱动器可以设置在显示面板110的下表面的一侧，并且可以通过侧线将数据信号VDATA提供给单位像素PX。
如上所述，根据本公开的示例性实施例，选通驱动器可以在显示装置100中在显示面板的上表面上以GIA(有源区内选通)的方式集成在的单位像素PX中。相反，数据驱动器可以设置在显示面板的下表面上。
在根据本公开的示例性实施例的显示装置100中，不需要为了连接到选通驱动器GD而形成这样的侧线，通过形成侧线的工艺发生缺陷的可能性显著降低。结果，可以提高根据本公开的示例性实施例的显示装置100的工艺良率。
此外，由于选通驱动器GD集成在单位像素PX中，所以不限定非显示区域，实现了零边框。
在下文中，将参照图2详细描述根据示例性实施例的显示装置100中的选通驱动器GD与多个单位像素PX之间的连接关系和信号输入/输出关系。
图2是根据示例性实施例的显示装置的选通驱动器和多个单位像素的框图。
参照图2，在根据本公开的示例性实施例的显示装置中，选通驱动器GD包括多个级联级ST1、ST2和ST3，并且多个单位像素PX1、PX2和PX3分别设置在多个级ST1、ST2和ST3中。尽管为了便于说明，在图2中示出了三个级ST1、ST2和ST3以及三个单位像素PX1、PX2和PX3，但是级的数量和单位像素的数量不限于此。可以设置更多或更少的级和/或单位像素。
也就是说，多个级ST1、ST2和ST3可以分别包括各自输出第一扫描信号SCAN1、第二扫描信号SCAN2和进位信号CARRY的扫描驱动电路SD1、SD2和SD3，以及各自输出发光控制信号EM的发光驱动电路ED1、ED2和ED3。
第一主像素MP1和第一冗余像素RP1可以与第一级ST1相关联，第二主像素MP2和第二冗余像素RP2可以与第二级ST2相关联，并且第三主像素MP3和第三冗余像素RP3可以与第三级ST3相关联。
多个扫描驱动电路SD1、SD2和SD3中的每一个可以包括输出进位信号CARRY的进位输出单元端子CROUT，输出第一扫描信号SCAN1的第一扫描输出单元端子SCOUT1，以及输出第二扫描信号SCAN2的第二扫描输出单元端子SCOUT2。多个发光驱动电路ED1、ED2和ED3中的每一个可以包括输出发光控制信号EM的发光输出端子EMOUT。此外，多个主像素MP1、MP2和MP3以及多个冗余像素RP1、RP2和RP3中的每一个可以包括分别接收第一扫描信号SCAN1、第二扫描信号SCAN2和发光控制信号EM的第一输入端子IN1、第二输入端子IN2和第三输入端子IN3。
利用上述配置，第n级的进位输出单元端子CROUT连接到第(n+1)级的扫描驱动电路和发光驱动电路，其中n是自然数。因此，来自第n级的进位输出单元端子CROUT的进位信号CARRY输出单元被施加到第(n+1)级的扫描驱动电路和发光驱动电路。
第n级的第一扫描输出单元端子SCOUT1连接到第n主像素的第一输入端子IN1和第n冗余像素的第二输入端子IN2。因此，从第n级的扫描驱动电路输出的第一扫描信号SCAN1被施加到第n主像素的第一输入端子IN1和第n冗余像素的第二输入端子IN2。
此外，第n级的第二扫描输出单元端子SCOUT2连接到第n冗余像素的第一输入端子IN1，连接到第(n-1)级的扫描驱动电路和发光驱动电路，并且连接到第(n+1)主像素的第二输入端子IN2。因此，从第n级的扫描驱动电路输出的第二扫描信号SCAN2被施加到第n冗余像素的第一输入端子IN1，被施加到第(n-1)级的扫描驱动电路和发光驱动电路，并被施加到第(n+1)主像素的第二输入端子IN2。
此外，第n级的发光输出端子EMOUT连接到第n主像素的第三输入端子IN3和第n冗余像素的第三输入端子IN3。因此，从第n级的发光驱动电路输出的发光控制信号EM被施加到第n主像素的第三输入端子IN3和第n冗余像素的第三输入端子IN3。
将再次描述第n主像素和第n冗余像素。由于从第n级的扫描驱动电路输出的第一扫描信号SCAN1被提供给第n主像素的第一输入端子IN1和第n冗余像素的第二输入端子IN2，所以提供给第n主像素的第一扫描信号SCAN1的输出定时可以与提供给第n冗余像素的第一扫描信号SCAN1的输出定时相同。
另一方面，从第(n-1)级的扫描驱动电路输出的第二扫描信号SCAN2被提供给第n主像素的第二输入端子IN2，并且从第n级的扫描驱动电路输出的第二扫描信号SCAN2被提供给第n冗余像素的第一输入端子IN1。因此，提供给第n主像素的第二扫描信号SCAN2的输出定时可以不同于提供给第n冗余像素的第二扫描信号SCAN2的输出定时。
在图2所示的示例中，第二扫描驱动电路SD2的进位输出单元端子CROUT连接到第三扫描驱动电路SD3和第三发光驱动电路ED3。因此，来自第二扫描驱动电路SD2的进位输出单元端子CROUT的进位信号CARRY输出单元被施加到第三扫描驱动电路SD3和第三发光驱动电路ED3。
第二扫描驱动电路SD2的第一扫描输出单元端子SCOUT1连接到第二主像素MP2的第一输入端子IN1和第二冗余像素RP2的第二输入端子IN2。因此，从第二扫描驱动电路SD2输出的第一扫描信号SCAN1被施加到第二主像素MP2的第一输入端子IN1和第二冗余像素RP2的第二输入端子IN2。
此外，第二扫描驱动电路SD2的第二扫描输出单元端子SCOUT2连接到第二冗余像素RP2的第一输入端子IN1，连接到第一扫描驱动电路SD1和第一发光驱动电路ED1，并且连接到第三主像素MP3的第二输入端子IN2。因此，从第二扫描驱动电路SD2输出的第二扫描信号SCAN2被施加到第二冗余像素RP2的第一输入端子IN1，被施加到第一扫描驱动电路SD1和第一发光驱动电路ED1，并被施加到第三主像素MP3的第二输入端子IN2。
此外，第二级的发光输出端子EMOUT连接到第二主像素MP2的第三输入端子IN3和第二冗余像素RP的第三输入端子IN3。因此，从第二发光驱动电路ED2输出的发光控制信号EM被施加到第二主像素MP2的第三输入端子IN3和第二冗余像素RP的第三输入端子IN3。
此外，第一扫描驱动电路SD1和发光驱动电路ED1可以分别接收选通起始信号VST，并且第一主像素MP1的第二输入端子IN2可以分别接收起始时钟信号SCST。
在下文中，将参照图3详细描述根据示例性实施例的显示装置包括6T1C像素电路的示例。
下面将要描述的晶体管可以实现为具有n型或p型MOSFET结构的晶体管。尽管将在以下描述中描述p型晶体管，但应了解，本公开并不限于此。
图3是示出根据示例性实施例的显示装置中包括的像素电路的电路图。
下面将要描述的晶体管可以实现为具有n型或p型MOSFET结构的晶体管。尽管将在以下描述中描述p型晶体管，但应了解，本公开并不限于此。
另外，每个晶体管是包括栅极、源极和漏极的三电极器件。源极用于向晶体管提供载流子。在晶体管中，载流子开始从源极流动。载流子通过晶体管的漏极排出。换句话说，在MOSFET中载流子从源极流到漏极。对于其中电子是载流子的n型MOSFET(NMOS)，源极处的电压低于漏极处的电压，以允许电子从源极流到漏极。随着在n型MOSFET中电子从源极流到漏极，电流从漏极流到源极。对于空穴是载流子的p型MOSFET(PMOS)，源极处的电压高于漏极处的电压，以允许空穴从源极流向漏极。随着空穴在p型MOSFET中从源极流向漏极，电流从源极流向漏极。应当注意，MOSFET的源极和漏极不是固定的。例如，MOSFET的源极和漏极可以根据所施加的电压来切换。在以下描述中，本公开不受晶体管的源极和漏极的限制。
在下面的描述中，晶体管的源极被称为第一电极，晶体管的漏极被称为第二电极。应当注意，根据晶体管的类型，晶体管的源极可以称为第二电极，晶体管的漏极可以称为第一电极。
参照图3，根据本公开的示例性实施例的显示装置的主像素MP(n)包括驱动晶体管TDR、第一开关晶体管TSW1、第二开关晶体管TSW2、发光控制晶体管TEM、第一初始化晶体管TIN1、第二初始化晶体管INT2和存储电容器CST。
驱动晶体管TDR驱动LED。在驱动晶体管TDR中，像素高电压VDD施加到第一电极，第二电极连接到第三节点N3，并且栅极连接到第二节点N2。因此，通过根据驱动晶体管TDR的栅-源电压Vgs控制提供给LED的驱动电流和驱动电压来控制LED的亮度。
第一开关晶体管TSW1将从数据线提供的数据电压VDATA施加到第一节点N1。在第一开关晶体管TSW1中，数据电压VDATA输入到第一电极，第二电极连接到第一节点N1，栅极连接到第一输入端子IN1。
参照图2，如上所述，从第n级的扫描驱动电路SD(n)输出的第一扫描信号SCAN1(n)被施加到第n主像素n的第一输入端子IN1。
因此，第一开关晶体管TSW1响应于第一扫描信号SCAN1(n)将从数据线提供的数据电压VDATA施加到第一节点N1。
第二开关晶体管TSW2对驱动晶体管TDR的阈值电压Vth进行采样。在第二开关晶体管TSW2中，第一电极连接到第三节点N3，第二电极连接到第二节点N2，栅极连接到第一输入端子IN1。
因此，第二开关晶体管TSW2响应于第一扫描信号SCAN1(n)将第二节点N2与第三节点N3电连接，以将驱动晶体管TDR的栅极与第二电极二极管连接。因此，通过第二开关晶体管TSW2，第二节点N2的电压随第三节点N3的电压一起增加。随着第二节点N2的电压增加，驱动晶体管TDR的栅-源电压差Vgs逐渐减小，并且当驱动晶体管TDR的栅-源电压差变得小于阈值电压Vth时，驱动晶体管TDR截止。通过上述过程，第二开关晶体管TSW2可以对驱动晶体管TDR的阈值电压Vth进行采样。
发光控制晶体管TEM控制LED的发光。在发光控制晶体管TEM中，第一电极连接到第三节点N3，第二电极连接到LED，栅极连接到第三输入端子IN3。
参照图2，如上所述，从第n级的发光驱动电路ED(n)输出的发光控制信号EM(n)被施加到第n主像素n的第三输入端子IN3。
因此，响应于发光控制信号EM(n)，发光控制晶体管TEM可以在第三节点N3和LED之间形成电流路径，以允许LED发光。
第一初始化晶体管TIN1将初始化电压VREF施加到第三节点N3。
在第一初始化晶体管TIN1中，将初始化电压VREF施加到第一电极，将第二电极连接到第三节点N3，并将栅极连接到第二输入端子。
参照图2，如上所述，从第(n-1)级的扫描驱动电路SD(n-1)输出的第二扫描信号SCAN2(n-1)被施加到第n主像素n的第二输入端子IN2。
因此，第一初始化晶体管TIN1响应于第二扫描信号SCAN2(n-1)将初始化电压VREF施加到第三节点N3。
第二初始化晶体管INT2向第一节点N1施加初始化电压VREF。在第二初始化晶体管INT2中，将初始化电压VREF施加到第一电极，将第二电极连接到第一节点N1，且将第三输入端子IN3连接到栅极。
因此，第二初始化晶体管INT2响应于发光控制信号EM(n)向第一节点N1施加初始化电压VREF。
存储电容器CST存储施加到驱动晶体管TDR的栅极节点的电压。
电容器CST设置在第一节点N1和第二节点N2之间。
因此，存储电容器CST电连接到第一节点N1和第二节点N2，以存储驱动晶体管TDR的栅极的电压和提供给第一开关晶体管TSW1的第二电极的电压之间的差。
在下文中，将参照图4a至图8b详细描述根据本公开的示例性实施例的显示装置的主像素的驱动方案。在图4a至图8a中，截止的晶体管由虚线表示，而导通的晶体管由实线表示。
如上所述，由于晶体管是p型晶体管，当低电平电压施加到其栅极时，每个晶体管导通。因此，低电平电压将被描述为导通电平电压，而高电平电压将被描述为截止电平电压。然而，应当理解，本公开不限于此。当晶体管是n型晶体管时，导通电平电压可以是高电平电压，而截止电平电压可以是低电平电压。
图4a是示出根据示例性实施例的显示装置的主像素的第一驱动时段的电路图。
图4b是示出根据示例性实施例的显示装置的主像素的第一驱动时段的定时图。
如图4b所示，在第一驱动时段P1期间，第一扫描信号SCAN1(n)处于截止电平，第二扫描信号SCAN2(n-1)处于导通电平，并且发光控制信号EM(n)处于截止电平。
因此，如图4a所示，在第一驱动时段P1中，第一初始化晶体管TIN1被第二扫描信号SCAN2(n-1)导通，并且初始化电压VREF被施加到第三节点N3。
图5a是示出根据示例性实施例的显示装置的主像素的第二驱动时段的电路图。
图5b是示出根据示例性实施例的显示装置的主像素的第二驱动时段的定时图。
如图5b所示，在第二驱动时段P2期间，第一扫描信号SCAN1(n)处于导通电平，第二扫描信号SCAN2(n-1)处于导通电平，发光控制信号EM(n)处于截止电平。
因此，如图5a所示，第一初始化晶体管TIN1由第二扫描信号SCAN2(n-1)导通，第二开关晶体管TSW2由第一扫描信号SCAN1(n)导通，以将初始化电压VREF施加到第二节点N2和第三节点N3。此外，第一开关晶体管TSW1由第一扫描信号SCAN1(n)导通，并将从数据线提供的数据电压VDATA施加到第一节点N1。
图6a是示出根据示例性实施例的显示装置的主像素的第三驱动时段的电路图。
图6b是示出根据示例性实施例的显示装置的主像素的第三驱动时段的定时图。
如图6b所示，在第三驱动时段P3期间，第一扫描信号SCAN1(n)处于导通电平，第二扫描信号SCAN2(n-1)处于截止电平，并且发光控制信号EM(n)处于截止电平。
因此，如图6a所示，第二开关晶体管TSW2由第一扫描信号SCAN1(n)导通，并将第二节点N2与第三节点N3电连接，以将驱动晶体管TDR的栅极与第二电极二极管连接。因此，通过第二开关晶体管TSW2，第二节点N2的电压随第三节点N3的电压一起增加。随着第二节点N2的电压增加，驱动晶体管TDR的栅-源电压差Vgs逐渐减小，并且当驱动晶体管TDR的栅-源电压差变得小于阈值电压Vth时，驱动晶体管TDR被截止。因此，第二节点N2的电压由像素高电压VDD与阈值电压Vth之差充电。
此外，第一开关晶体管TSW1由第一扫描信号SCAN1(n)导通，并将从数据线提供的数据电压VDATA施加到第一节点N1。
因此，在第三驱动时段P3期间，电压(VDD-Vth)-VDATA充电在存储电容器CST上。
图7a是示出根据示例性实施例的显示装置的主像素的第四驱动时段的电路图。
图7b是示出根据示例性实施例的显示装置的主像素的第四驱动时段的定时图。
如图7b所示，在第四驱动时段P4期间，第一扫描信号SCAN1(n)，第二扫描信号SCAN2(n-1)和发光控制信号EM(n)都处于截止电平。
因此，如图7a所示，第一开关晶体管TSW1，第二开关晶体管TSW2，发光控制晶体管TEM，第一初始化晶体管TIN1和第二初始化晶体管INT2都截止。因此，在第四驱动时段P4期间，电压(VDD-Vth)-VDATA保持在存储电容器CST上。
图8a是示出根据示例性实施例的显示装置的主像素的第五驱动时段的电路图。
图8b是示出根据示例性实施例的显示装置的主像素的第五驱动时段的定时图。
如图8b所示，在第五驱动时段P5期间，第一扫描信号SCAN1(n)和第二扫描信号SCAN2(n-1)处于截止电平，发光控制信号EM(n)处于导通电平。
因此，如图8a所示，在第五驱动时段P5中，第二初始化晶体管INT2由发光控制信号EM(n)导通，以施加初始化电压VREF。因此，第一节点N1的电压从数据电压VDATA改变为初始化电压VREF，并且通过电容耦合将通过存储电容器CST连接到第一节点N1的第二节点N2的电压改变为电压(VDD-Vth)-(VDATA-VREF)。
然后，在第五驱动时段P5中，发光控制晶体管TEM由发光控制信号EM(n)导通，以在第三节点N3和LED之间形成电流路径，从而允许LED发光。
因此，数据电压反映在连接到第二节点N2的驱动晶体管TDR的栅-源电压Vgs中，因此LED可以与数据电压成比例地发光。
在下文中，将参照图9和图10详细描述根据本公开的示例性实施例的显示装置的选通驱动器的电路结构。
下面将要描述的晶体管可以实现为具有n型或p型MOSFET结构的晶体管。尽管将在以下描述中描述p型晶体管，但应了解，本公开并不限于此。
图9是示出根据示例性实施例的显示装置的扫描驱动电路的电路图。
参照图9，根据示例性实施例的显示装置的第n扫描驱动电路SD(n)包括Q节点控制器T1、T2、Tb1、Tb2、T3、Tb3、Tb4和T9，QB节点控制器T4、T5和T8，进位输出单元T6cr和T7cr，第一扫描输出单元T6m和T7m，第二扫描输出单元T6r和T7r，以及多个电容器C1和C2。
Q节点控制器T1、T2、Tb1、Tb2、T3、Tb3、Tb4和T9控制Q节点Q的电压。换句话说，Q节点控制器T1、T2、Tb1、Tb2、T3、Tb3、Tb4和T9确定Q节点Q的充电和放电定时。
Q节点控制器T1、T2、Tb1、Tb2、T3、Tb3、Tb4和T9包括T1晶体管T1、T2晶体管T2、Tb1晶体管Tb1、Tb2晶体管Tb2、T3晶体管T3、Tb3晶体管Tb3、Tb4晶体管Tb4和T9晶体管T9。
具有导通电平的选通低电压VGL被施加到Tb1晶体管Tb1、Tb2晶体管Tb2、Tb3晶体管Tb3和Tb4晶体管Tb4中的每一个的栅极。因此，Tb1晶体管Tb1、Tb2晶体管Tb2、Tb3晶体管Tb3和Tb4晶体管Tb4总是导通。因此，将主要详细描述除Tb1晶体管Tb1、Tb2晶体管Tb2、Tb3晶体管Tb3和Tb4晶体管Tb4之外的晶体管。
T1晶体管T1响应于前一级的进位信号CARRY(n-1)或选通起始信号VST对Q节点Q放电。具体地，前一级的进位信号CARRY(n-1)或选通起始信号VST被施加到T1晶体管T1的栅极，选通低电压VGL被施加到T1晶体管T1的第一电极，并且T1晶体管T1的第二电极连接到T2晶体管T2。
T2晶体管T2响应于前一级的进位信号CARRY(n-1)或选通起始信号VST对Q节点Q放电。具体地，前一级的进位信号CARRY(n-1)或选通起始信号VST被施加到T2晶体管T2的栅极，T1晶体管T1连接到T2晶体管T2的第一电极，T2晶体管T2的第二电极连接到Tb1晶体管Tb1。
因此，当前一级的进位信号CARRY(n-1)或选通起始信号VST处于导通电平时，T1晶体管T1、T2晶体管T2和Tb1晶体管Tb1都导通，将Q节点Q放电到具有导通电平的选通低电压VGL。
T3晶体管T3响应于QB节点QB的电压对Q节点Q充电。具体地，T3晶体管T3的栅极连接到QB节点QB，具有截止电平的选通高电压VGH施加到T3晶体管T3的第一电极，并且T3晶体管T3的第二电极连接到Tb2晶体管Tb2。此外，Tb2晶体管Tb2的第一电极连接到T3晶体管T3，其第二电极连接到Q节点Q。
因此，当QB节点QB放电时，T3晶体管T3和Tb2晶体管Tb2都导通，并且将Q节点Q充电到具有截止电平的选通高电压VGH。
T9晶体管T9响应于复位信号QRST对Q节点Q充电。具体地，复位信号QRST被施加到T9晶体管T9的栅极，具有截止电平的选通高电压VGH被施加到T9晶体管T9的第一电极，并且T9晶体管T9的第二电极连接到Tb4晶体管Tb4。此外，Tb4晶体管Tb4的第一电极连接到T9晶体管T9，其第二电极连接到Q节点Q。
因此，复位信号QRST在一帧的结束点处下降到导通电平，且T9晶体管T9和Tb4晶体管Tb4均导通，以将Q节点Q充电到具有截止电平的选通高电压VGH。
QB节点控制器T4、T5和T8控制QB节点QB的电压。换句话说，QB节点控制器T4、T5和T8确定QB节点QB的充电和放电定时。
QB节点控制器T4、T5和T8包括T4晶体管T4、T5晶体管T5和T8晶体管T8。
T4晶体管T4通过后续级的第二扫描信号SCAN2(n+1)对QB节点QB充电。具体地，将后续级的第二扫描信号SCAN2(n+1)施加到T4晶体管T4的栅极，将选通低电压VGL施加到T4晶体管T4的第一电极，并且将T4晶体管T4的第二电极连接到QB节点QB。因此，当后续级的第二扫描信号SCAN2(n+1)处于导通电平时，T4晶体管T4导通，且QB节点QB放电到选通低电压VGL。
T5晶体管T5响应于前一级的进位信号CARRY(n-1)或选通起始信号VST对QB节点QB充电。具体地，将前一级的进位信号CARRY(n-1)或选通起始信号VST施加到T5晶体管T5的栅极，将选通高电压VGH施加到T5晶体管T5的第一电极，并且将T5晶体管T5的第二电极连接到QB节点QB。
因此，当前一级的进位信号CARRY(n-1)或选通起始信号VST处于导通电平时，T5晶体管T5导通以将QB节点QB充电到具有截止电平的选通高电压VGH。
T8晶体管T8响应于Q节点Q的电压对QB节点QB充电。具体地，T8晶体管T8的栅极连接到Tb3晶体管Tb3，选通高电压VGH施加到T8晶体管T8的第一电极，并且T8晶体管T8的第二电极连接到QB节点QB。此外，Tb3晶体管Tb3的第一电极连接到Q节点Q，Tb3晶体管Tb3的第二电极连接到T8晶体管。
因此，当Q节点Q放电时，第八晶体管T8导通以将QB节点QB充电到选通高电压VGH。
进位输出单元T6cr和T7cr通过Q节点Q和QB节点QB的电压输出进位信号CARRY(n)。
具体地说，进位输出单元T6cr和T7cr包括上拉进位信号CARRY(n)的T6cr晶体管T6cr和下拉进位信号CARRY(n)的T7cr晶体管T7cr。
T6cr晶体管T6cr的栅极连接到Q节点Q，进位时钟信号CRCLK(n)施加到T6cr晶体管T6cr的第一电极，T6cr晶体管T6cr的第二电极连接到进位输出单元端子CROUT(n)。因此，当Q节点Q放电时，T6cr晶体管T6cr导通，以输出进位时钟信号CRCLK(n)作为进位信号CARRY(n)。
T7cr晶体管T7cr的栅极连接到QB节点QB，选通高电压VGH施加到T7cr晶体管T7cr的第一电极，T7cr晶体管T7cr的第二电极连接到进位输出单元端子CROUT(n)。因此，当QB节点QB放电时，T7cr晶体管T7cr导通并输出选通高电压VGH作为进位信号CARRY(n)。
第一扫描输出单元T6m和T7m通过Q节点Q和QB节点QB的电压输出第一扫描信号SCAN1(n)。
具体地，进位输出单元T6m和T7m包括上拉第一扫描信号SCAN1(n)的T6m晶体管T6m和下拉第一扫描信号SCAN1(n)的T7m晶体管T7m。
T6m晶体管T6m的栅极连接到Q节点Q，扫描时钟信号SCCLK(2(n-1))施加到T6m晶体管T6m的第一电极，并且T6m晶体管T6m的第二电极连接到第一扫描输出单元端子SCOUT1(n)。因此，当Q节点Q放电时，T6m晶体管T6m导通，以输出扫描时钟信号SCCLK(2n-1))作为第一扫描信号SCAN1(n)。
T7m晶体管T7m的栅极连接到QB节点QB，选通高电压VGH施加到T7m晶体管T7m的第一电极，T7m晶体管T7m的第二电极连接到第一扫描输出单元端子SCOUT1(n)。因此，当QB节点QB放电时，T7m晶体管T7m导通并输出选通高电压VGH作为第一扫描信号SCAN1(n)。
第二扫描输出单元T6r和T7r通过Q节点Q和QB节点QB的电压输出第二扫描信号SCAN2(n)。
具体地，第二扫描输出单元T6r和T7r包括上拉第二扫描信号SCAN2(n)的T6r晶体管T6r和下拉第二扫描信号SCAN2(n)的T7r晶体管T7r。
T6r晶体管T6r的栅极连接到Q节点Q，扫描时钟信号SCCLK(2n)施加到T6r晶体管T6r的第一电极，并且T6r晶体管T6r的第二电极连接到第二扫描输出单元端子SCOUT2(n)。因此，当Q节点Q放电时，T6r晶体管T6r导通，以输出扫描时钟信号SCCLK(2n)作为第二扫描信号SCAN2(n)。
T7r晶体管T7r的栅极连接到QB节点QB，选通高电压VGH施加到T7r晶体管T7r的第一电极，T7r晶体管T7r的第二电极连接到第二扫描输出单元端子SCOUT2(n)。因此，当QB节点QB放电时，T7r晶体管T7r导通并输出选通高电压VGH作为第二扫描信号SCAN2(n)。
C1cr电容器C1cr用作提升Q节点处的电压的自举电容器。具体地说，C1cr电容器C1cr的一端连接到T6cr晶体管T6cr的栅极，而C1cr电容器C1cr的另一端连接到T6cr晶体管T6cr的第二电极，它是进位输出单元端子CROUT(n)。因此，如果在Q节点Q放电的同时从作为T6cr晶体管T6cr的第二电极的进位输出单元端子CROUT(n)输出的进位信号CRRAY(n)下降到导通电平，则Q节点Q处的电压可由C1cr电容器C1cr升高。
C1m电容器C1m用作提升Q节点处的电压的自举电容器。具体地，C1m电容器C1m的一端连接到T6m晶体管T6m的栅极，而C1m电容器C1m的另一端连接到T6m晶体管T6m的第二电极，该第二电极是第一扫描输出单元端子SCOUT1(n)。因此，如果在Q节点Q放电的同时，从作为T6m晶体管T6m的第二电极的第一扫描输出单元端子SCOUT1(n)输出的第一扫描信号SCAN1(n)下降到导通电平，则可以通过C1m电容器C1m升高Q节点Q处的电压。
C1r电容器C1r用作提升Q节点处的电压的自举电容器。具体地，C1r电容器C1r的一端连接到T6r晶体管T6r的栅极，而C1r电容器C1r的另一端连接到T6r晶体管T6r的第二电极，该第二电极是第二扫描输出单元端子SCOUT2(n)。因此，如果在Q节点Q放电的同时，从作为T6r晶体管T6r的第二电极的第二扫描输出单元端子SCOUT2(n)输出的第二扫描信号SCAN2(n)下降到导通电平，则可以通过C1r电容器C1r升高Q节点Q处的电压。
第二电容器C2稳定QB节点QB。选通高电压VGH恒定地施加到第二电容器C2的一端，并且第二电容器C2的另一端连接到QB节点QB。因此，第二电容器C2的一端的电位不改变，并且因此QB节点QB的电压得到稳定，使得第一扫描信号SCAN1(N)、第二扫描信号SCAN2(N)和进位信号CARRY(N)可以无延迟地输出。
图10是示出根据示例性实施例的显示装置的发光驱动电路的电路图。
参照图10，根据示例性实施例的显示装置的第n发光驱动电路ED(n)包括QE节点控制器T10和T11，发光输出单元T6e、T7e和T8e，T12晶体管T12和第三电容器C3。
QE节点控制器T10和T11控制QE节点QE的电压。换句话说，QE节点控制器T10和T11确定QE节点QE的充电和放电定时。
QE节点控制器T10和T11包括T10晶体管T10和T11晶体管T11。
T10晶体管T10响应于后续级的第二扫描信号SCAN2(n+1)而使QE节点QE放电。具体地，将第二扫描信号SCAN2(n+1)施加到T10晶体管T10的栅极，将发光低电压EVGL施加到T10晶体管T10的第一电极，并且将T10晶体管T10的第二电极连接到QE节点QE。
因此，当后续级的第二扫描信号SCAN2(n+1)处于导通电平时，T10晶体管T10导通，使得QE节点QE放电到具有导通电平的发光低电压EVGL。
T11晶体管T11响应于前一级的进位信号CARRY(n-1)或选通起始信号VST对QE节点QE充电。具体地，将前一级的进位信号CARRY(n-1)或选通起始信号VST施加到T11晶体管T11的栅极，将具有截止电平的发光高电压EVGH施加到T11晶体管T11的第一电极，并且将T11晶体管T11的第二电极连接到QE节点QE。
因此，当前一级的进位信号CARRY(n-1)或选通起始信号VST处于导通电平时，T11晶体管T11导通以将QE节点QE充电到具有截止电平的发光高电压EVGH。
发光输出T6e、T7e和T8e通过QE节点QE的电压输出发光控制信号EM(n)。
具体地，发光输出T6e、T7e和T8e包括上拉发光控制信号EM(n)的T6e晶体管T6e，和下拉发光控制信号EM(n)的T7e晶体管T7e和T8e晶体管T8e。
T6e晶体管T6e的栅极连接到QE节点QE，发光低电压EVGL施加到T6e晶体管T6e的第一电极，T6e晶体管T6e的第二电极连接到发光输出端子EMOUT(n)。因此，当QE节点QE放电时，T6e晶体管T6e导通以输出发光低电压EVGL作为发光控制信号EM(n)。
前一级的进位信号CARRY(n-1)或选通起始信号VST被施加到T7e晶体管T7e的栅极，第四节点N4连接到T7e晶体管T7e的第一电极，T7e晶体管T7e的第二电极连接到发光输出端子EMOUT(n)。
前一级的进位信号CARRY(n-1)或选通起始信号VST被施加到T8e晶体管T8e的栅极，具有截止电平的发光高电压EVGH被施加到T8e晶体管T8e的第一电极，并且T8e晶体管T8e的第二电极连接到第四节点N4。
因此，在前一级的进位信号CARRY(n-1)或选通起始信号VST处于导通电平时，T7e晶体管T7e和T8e晶体管T8e导通，以输出发光高电压EVGH作为发光控制信号EM(n)。
此外，第三电容器C3用作提升QE节点处的电压的自举电容器。具体地说，第三电容器C3的一端连接到T6e晶体管T6e的栅极，第三电容器C3的另一端连接到T6e晶体管T6e的第二电极，其为输出端子EMOUT(n)。因此，如果在QE节点QE放电的同时，从作为T6e晶体管T6e的第二电极的发光输出端子EMOUT(n)输出的发光控制信号EM(n)下降到导通电平，则QE节点QE处的电压可由第三电容器C3提升。
T12晶体管T12响应发光输出端子EMOUT(n)的电压对第四节点N4充电。具体地，T12晶体管T12的栅极连接到发光输出端子EMOUT(n)，发光高电压EVGH施加到T12晶体管T12的第一电极，并且T12晶体管T12的第二电极连接到第四节点N4。因此，当从发光输出端子EMOUT(n)输出的发光控制信号EM(n)处于截止电平时，T12晶体管T12截止，在第四节点N4处不对具有导通电平的发光低电压EVGL充电。
在下文中，将参照图11和18详细描述根据本公开的示例性实施例的显示装置100的选通驱动器GD的驱动方案。
图11是示出根据本公开的示例性实施例的显示装置的选通驱动器的输入信号/输出信号的定时图。
图12至图18是用于示出根据本公开的示例性实施例的显示装置的选通驱动器的驱动方案的电路图。
具体地，图12是用于示出根据本公开的示例性实施例的显示装置的选通驱动器在图11的第一时间点的驱动方案的电路图。图13是用于示出根据本公开的示例性实施例的显示装置的选通驱动器在图11的第二时间点的驱动方案的电路图。图14是用于示出根据本公开的示例性实施例的显示装置的选通驱动器在图11的第三时间点的驱动方案的电路图。图15是用于示出根据本公开的示例性实施例的显示装置的选通驱动器在图11的第四时间点的驱动方案的电路图。图16是用于示出根据本公开的示例性实施例的显示装置的选通驱动器在图11的第五时间点的驱动方案的电路图。图17是用于示出根据本公开的示例性实施例的显示装置的选通驱动器在图11的第六时间点的驱动方案的电路图。图18是用于示出根据本公开的示例性实施例的显示装置的选通驱动器在图11的第七时间点的驱动方案的电路图。
参考图11和图12，在第一时间点T1，选通起始信号VST下降到作为导通电平的低电平。
因此，在第一扫描驱动电路SD(1)中，T1晶体管T1、T2晶体管T2和Tb1晶体管Tb1都导通，使得Q节点Q(1)放电到具有导通电平的选通低电压VGL，并且T5晶体管T5导通以将QB节点QB(1)充电到具有截止电平的选通高电压VGH。
由于Q节点Q(1)在第二扫描驱动电路SD(1)中被放电到选通低电压VGL，所以T8晶体管T8导通，使得QB节点QB(1)被充电到选通高电压VGH。
此外，在第一发光驱动电路ED(1)中，T11晶体管T11导通，并且QE节点QE(1)被充电到具有截止电平的发光高电压EVGH。T7e晶体管T7e和T8e晶体管T8e导通，并且发光输出端子EMOUT(1)用发光高电压EVGH充电，使得发光高电压EVGH作为发光控制信号EM(1)输出。
参考图11和图13，在第二时间点T2，第一扫描时钟信号SCCLK(1)和第一进位时钟信号CRCLK(1)下降到作为导通电平的低电平。
因此，在第一扫描驱动电路SD(1)中，Q节点Q(1)被放电到具有导通电平的选通低电压VGL，因此T6cr晶体管T6cr和T6m晶体管T6m都导通。因此，T6cr晶体管T6cr将低电平的第一进位时钟信号CRCLK(1)输出到进位输出单元端子CROUT(1)，并将其作为进位信号CARRY(1)输出。此外，T6m晶体管T6m将低电平的第一扫描时钟信号SCCLK(1)输出到第一扫描输出单元端子SCOUT1(1)，并将其作为第一扫描信号SCAN1(1)输出。
因此，在第二扫描驱动电路SD(2)中，T1晶体管T1和T2晶体管T2都由作为导通电平的第一扫描驱动电路SD(1)的进位信号CARRY(1)导通，使得Q节点Q(2)放电到具有导通电平的选通低电压VGL，并且T5晶体管T5导通以将QB节点QB(2)充电到具有截止电平的选通高电压VGH。
由于Q节点Q(2)在第二扫描驱动电路SD(2)中被放电到选通低电压VGL，所以T8晶体管T8导通，使得QB节点QB(2)被充电到选通高电压VGH。
此外，在第二发光驱动电路ED(2)中，T11晶体管T11由第一扫描驱动电路SD(1)的进位信号CARRY(1)导通，使得QE节点QE(2)被充电到具有截止电平的发光高电压EVGH。T7e晶体管T7e和T8e晶体管T8e由第一扫描驱动电路SD(1)的进位信号CARRY(1)导通，使得发光输出端子EMOUT(2)由发光高电压EVGH充电，因此发光高电压EVGH作为发光控制信号EM(2)输出。
参考图11和图14，在第三时间点T3，第二扫描时钟信号SCCLK(2)下降到作为导通电平的低电平。
因此，在第一扫描驱动电路SD(1)中，Q节点Q(1)被放电到具有导通电平的选通低电压VGL，因此T6r晶体管T6r被导通。因此，T6r晶体管T6r将低电平的第二扫描时钟信号SCCLK(2)输出到第二扫描输出单元端子SCOUT2(1)，并将其作为第二扫描信号SCAN2(1)输出。
参考图11和图15，在第四时间点T4，第三扫描时钟信号SCCLK(3)和第二进位时钟信号CRCLK(2)下降到作为导通电平的低电平。
因此，在第二扫描驱动电路SD(2)中，Q节点Q(2)被放电到具有导通电平的选通低电压VGL，因此T6cr晶体管T6cr和T6m晶体管T6m都导通。因此，T6cr晶体管T6cr将低电平的第二进位时钟信号CRCLK(2)输出到进位输出单元端子CROUT(2)，并将其作为进位信号CARRY(2)输出。此外，T6m晶体管T6m将低电平的第三扫描时钟信号SCCLK(3)输出到第一扫描输出单元端子SCOUT1(2)，并将其作为第一扫描信号SCAN1(2)输出。
因此，在第三扫描驱动电路SD(3)中，T1晶体管T1和T2晶体管T2都由作为导通电平的第二扫描驱动电路SD(2)的进位信号CARRY(2)导通，使得Q节点Q(3)放电到具有导通电平的选通低电压VGL，并且T5晶体管T5导通以将QB节点QB(3)充电到具有截止电平的选通高电压VGH。
由于Q节点Q(3)在第三扫描驱动电路SD(3)中被放电到选通低电压VGL，所以T8晶体管T8导通，使得QB节点QB(3)被充电到选通高电压VGH。
此外，在第三发光驱动电路ED(3)中，T11晶体管T11由第二扫描驱动电路SD(2)的进位信号CARRY(2)导通，使得QE节点QE(3)被充电到具有截止电平的发光高电压EVGH。T7e晶体管T7e和T8e晶体管T8e由第二扫描驱动电路SD(2)的进位信号CARRY(2)导通，使得发光输出端子EMOUT(3)由发光高电压EVGH充电，因此发光高电压EVGH作为发光控制信号EM(3)输出。
参考图11和图16，在第五时间点T5，第四扫描时钟信号SCCLK(4)下降到作为导通电平的低电平。
因此，在第二扫描驱动电路SD(2)中，Q节点Q(2)被放电到具有导通电平的选通低电压VGL，因此T6r晶体管T6r被导通。因此，T6r晶体管T6r将处于低电平的第四扫描时钟信号SCCLK(4)输出到第二扫描输出单元端子SCOUT2(2)，并将其作为第二扫描信号SCAN2(2)输出。
因此，在第一扫描驱动电路SD(1)中，T4晶体管T4由第二扫描驱动电路SD(2)的第二扫描信号SCAN2(2)导通，以将QB节点QB(1)放电到具有导通电平的选通低电压VGL。由于QB节点QB(1)在第一扫描驱动电路SD(1)中被放电到选通低电压VGL，所以T3晶体管T3导通，使得Q节点Q(1)被充电到选通高电压VGH。
此外，在第一发光驱动电路ED(1)中，T10晶体管T10由第二扫描驱动电路SD(2)的第二扫描信号SCAN2(2)导通，使得QE节点QE(1)放电到具有导通电平的发光低电压EVGL。T6e晶体管T6e也由第二扫描驱动电路SD(2)的第二扫描信号SCAN2(2)导通，使得发光输出端子EMOUT(1)放电到发光低电压EVGL，且因此发光低电压EVGL作为发光控制信号EM(1)输出。
参考图11和图17，在第六时间点T6，第五扫描时钟信号SCCLK(5)和第三进位时钟信号CRCLK(3)下降到作为导通电平的低电平。
因此，在第三扫描驱动电路SD(3)中，Q节点Q(3)被放电到具有导通电平的选通低电压VGL，因此T6cr晶体管T6cr和T6m晶体管T6m都导通。因此，T6cr晶体管T6cr将低电平的第三进位时钟信号CRCLK(3)输出到进位输出单元端子CROUT(3)，并将其作为进位信号CARRY(3)输出。此外，T6m晶体管T6m将处于低电平的第五扫描时钟信号SCCLK(5)输出到第一扫描输出单元端子SCOUT1(3)，并将其作为第一扫描信号SCAN1(3)输出。
参考图11和图18，在第七时间点T7，第六扫描时钟信号SCCLK(6)下降到作为导通电平的低电平。
因此，在第三扫描驱动电路SD(3)中，Q节点Q(3)被放电到具有导通电平的选通低电压VGL，因此T6r晶体管T6r被导通。因此，T6r晶体管T6r将低电平的第六扫描时钟信号SCCLK(6)输出到第二扫描输出单元端子SCOUT2(3)，并将其作为第二扫描信号SCAN2(3)输出。
因此，在第二扫描驱动电路SD(2)中，T4晶体管T4由第三扫描驱动电路SD(3)的第二扫描信号SCAN2(2)导通，以将QB节点QB(2)放电到具有导通电平的选通低电压VGL。由于QB节点QB(2)在第二扫描驱动电路SD(2)中被放电到选通低电压VGL，所以T3晶体管T3导通，使得Q节点Q(2)被充电到选通高电压VGH。
此外，在第二发光驱动电路ED(2)中，T10晶体管T10由第三扫描驱动电路SD(3)的第二扫描信号SCAN2(3)导通，使得QE节点QE(2)放电到具有导通电平的发光低电压EVGL。T6e晶体管T6e也由第三扫描驱动电路SD(3)的第二扫描信号SCAN2(3)导通，使得发光输出端子EMOUT(2)放电到发光低电压EVGL，且因此发光低电压EVGL作为发光控制信号EM(2)输出。
在下文中，将参照图19至图28描述根据本公开的另一示例性实施例的显示装置。除了选通驱动器GD和多个单位像素PX之间的连接关系和信号输入关系之外，根据本示例性实施例的显示装置具有与根据上述示例性实施例的显示装置基本相同的电路结构；因此，将省略多余的描述。
首先参考图19，将详细描述选通驱动器GD和多个单位像素PX之间的连接关系和信号输入/输出关系。
图19是根据另一示例性实施例的显示装置的选通驱动器和多个单位像素的框图。
参照图19，在根据本公开的另一示例性实施例的显示装置中，选通驱动器GD包括多个级联级ST1、ST2和ST3，并且多个单位像素PX1、PX2和PX3被布置为使得它们分别与级ST1、ST2和ST3相关联。尽管为了便于说明，在图19中示出了三个级ST1、ST2和ST3以及三个单位像素PX1、PX2和PX3，但是级的数量和单位像素的数量不限于此。可以设置更多或更少的级和/或单位像素。
也就是说，多个级ST1、ST2和ST3可以分别包括各自输出第一扫描信号SCAN1，第二扫描信号SCAN2和进位信号CARRY的扫描驱动电路SD1、SD2和SD3，以及各自输出发光控制信号EM的发光驱动电路ED1、ED2和ED3。
第一主像素MP1和第一冗余像素RP1可以与第一级ST1相关联，第二主像素MP2和第二冗余像素RP2可以与第二级ST2相关联，并且第三主像素MP3和第三冗余像素RP3可以与第三级ST3相关联。
多个扫描驱动电路SD1、SD2和SD3中的每一个可以包括输出进位信号CARRY的进位输出单元端子CROUT，输出第一扫描信号SCAN1的第一扫描输出单元端子SCOUT1，以及输出第二扫描信号SCAN2的第二扫描输出单元端子SCOUT2。多个发光驱动电路ED1、ED2和ED3中的每一个可以包括输出发光控制信号EM的发光输出端子EMOUT。此外，多个主像素MP1、MP2和MP3以及多个冗余像素RP1、RP2和RP3中的每一个可以包括分别接收第一扫描信号SCAN1、第二扫描信号SCAN2和发光控制信号EM的第一输入端子IN1、第二输入端子IN2和第三输入端子IN3。
利用上述配置，第n级的进位输出单元端子CROUT连接到第(n-1)级的扫描驱动电路和发光驱动电路，并且连接到第(n+1)级的扫描驱动电路和发光驱动电路，其中n是自然数。因此，来自第n级的进位输出单元端子CROUT的进位信号CARRY输出单元被施加到第(n-1)级的扫描驱动电路和发光驱动电路，并且被施加到第(n+1)级的扫描驱动电路和发光驱动电路。
第n级的第一扫描输出单元端子SCOUT1连接到第n主像素的第一输入端子IN1和第n冗余像素的第二输入端子IN2。因此，从第n级的扫描驱动电路输出的第一扫描信号SCAN1被施加到第n主像素的第一输入端子IN1和第n冗余像素的第二输入端子IN2。
此外，第n级的第二扫描输出单元端子SCOUT2连接到第n冗余像素的第一输入端子IN1，并且连接到第(n+1)主像素的第二输入端子IN2。因此，从第n级的扫描驱动电路输出的第二扫描信号SCAN2被施加到第n冗余像素的第一输入端子IN1和第(n+1)主像素的第二输入端子IN2。
此外，第n级的发光输出端子EMOUT连接到第n主像素的第三输入端子IN3和第n冗余像素的第三输入端子IN3。因此，从第n级的发光驱动电路输出的发光控制信号EM被施加到第n主像素的第三输入端子IN3和第n冗余像素的第三输入端子IN3。
在图19所示的例子中，第二扫描驱动电路SD2的进位输出单元端子CROUT连接到第一扫描驱动电路SD1和第一发光驱动电路ED1，并且连接到第三扫描驱动电路SD3和第三发光驱动电路ED3。因此，来自第二扫描驱动电路SD2的进位输出单元端子CROUT的进位信号CARRY输出单元被施加到第一扫描驱动电路SD1和第一发光驱动电路ED1，并且被施加到第三扫描驱动电路SD3和第三发光驱动电路ED3。
第二扫描驱动电路SD2的第一扫描输出单元端子SCOUT1连接到第二主像素MP2的第一输入端子IN1和第二冗余像素RP2的第二输入端子IN2。因此，从第二扫描驱动电路SD2输出的第一扫描信号SCAN1被施加到第二主像素MP2的第一输入端子IN1和第二冗余像素RP2的第二输入端子IN2。
此外，第二扫描驱动电路SD2的第二扫描输出单元端子SCOUT2连接到第二冗余像素RP2的第一输入端子IN1，并且连接到第三主像素MP3的第二输入端子IN2。因此，从第二扫描驱动电路SD2输出的第二扫描信号SCAN2被施加到第二冗余像素RP2的第一输入端子IN1和第三主像素MP3的第二输入端子IN2。
此外，第二级的发光输出端子EMOUT连接到第二主像素MP2的第三输入端子IN3和第二冗余像素RP的第三输入端子IN3。因此，从第二发光驱动电路ED2输出的发光控制信号EM被施加到第二主像素MP2的第三输入端子IN3和第二冗余像素RP的第三输入端子IN3。
图20是用于示出根据另一示例性实施例的显示装置的扫描驱动电路的电路图。
参照图20，根据示例性实施例的显示装置的第n扫描驱动电路SD(n)包括Q节点控制器T1、T2、Tb1、Tb2、T3、Tb3、Tb4和T9，QB节点控制器T4、T5和T8，进位输出单元T6m和T7m，第一扫描输出单元T6sc1和T6sc1，第二扫描输出单元T6r和T7r，以及多个电容器C1和C2。
Q节点控制器T1、T2、Tb1、Tb2、T3、Tb3、Tb4和T9控制Q节点Q的电压。换句话说，Q节点控制器T1、T2、Tb1、Tb2、T3、Tb3、Tb4和T9确定Q节点Q的充电和放电定时。
Q节点控制器T1、T2、Tb1、Tb2、T3、Tb3、Tb4和T9包括T1晶体管T1、T2晶体管T2、Tb1晶体管Tb1、Tb2晶体管Tb2、T3晶体管T3、Tb3晶体管Tb3、Tb4晶体管Tb4和T9晶体管T9。
具有导通电平的选通低电压VGL被施加到Tb1晶体管Tb1、Tb2晶体管Tb2、Tb3晶体管Tb3和Tb4晶体管Tb4中的每一个的栅极。因此，Tb1晶体管Tb1、Tb2晶体管Tb2、Tb3晶体管Tb3和Tb4晶体管Tb4总是导通。因此，将主要详细描述除Tb1晶体管Tb1、Tb2晶体管Tb2、Tb3晶体管Tb3和Tb4晶体管Tb4之外的晶体管。
T1晶体管T1响应于前一级的进位信号CARRY(n-1)或选通起始信号VST对Q节点Q放电。具体地，前一级的进位信号CARRY(n-1)或选通起始信号VST被施加到T1晶体管T1的栅极，选通低电压VGL被施加到T1晶体管T1的第一电极，并且T1晶体管T1的第二电极连接到T2晶体管T2。
T2晶体管T2响应于前一级的进位信号CARRY(n-1)或起始信号VST对Q节点Q放电。具体地，前一级的进位信号CARRY(n-1)或选通起始信号VST被施加到T2晶体管T2的栅极，T1晶体管T1连接到T2晶体管T2的第一电极，T2晶体管T2的第二电极连接到Tb1晶体管Tb1。
因此，当前一级的进位信号CARRY(n-1)或选通起始信号VST处于导通电平时，T1晶体管T1、T2晶体管T2和Tb1晶体管Tb1都导通，将Q节点Q放电到具有导通电平的选通低电压VGL。
T3晶体管T3响应于QB节点QB的电压对Q节点Q充电。具体地，T3晶体管T3的栅极连接到QB节点QB，具有截止电平的选通高电压VGH施加到T3晶体管T3的第一电极，并且T3晶体管T3的第二电极连接到Tb2晶体管Tb2。此外，Tb2晶体管Tb2的第一电极连接到T3晶体管T3，其第二电极连接到Q节点Q。
因此，当QB节点QB放电时，T3晶体管T3和Tb2晶体管Tb2都导通，并且将Q节点Q充电到具有截止电平的选通高电压VGH。
T9晶体管T9响应于复位信号QRST对Q节点Q充电。具体地，复位信号QRST被施加到T9晶体管T9的栅极，具有截止电平的选通高电压VGH被施加到T9晶体管T9的第一电极，并且T9晶体管T9的第二电极连接到Tb4晶体管Tb4。此外，Tb4晶体管Tb4的第一电极连接到T9晶体管T9，其第二电极连接到Q节点Q。
因此，复位信号QRST在一帧的结束点处下降到导通电平，且T9晶体管T9和Tb4晶体管Tb4均导通，以将Q节点Q充电到具有截止电平的选通高电压VGH。
QB节点控制器T4、T5和T8控制QB节点QB的电压。换句话说，QB节点控制器T4、T5和T8确定QB节点QB的充电和放电定时。
QB节点控制器T4、T5和T8包括T4晶体管T4、T5晶体管T5和T8晶体管T8。
T4晶体管T4通过后续级的进位信号CARRY(n+1)对QB节点QB充电。具体地，将后续级的进位信号CARRY(n+1)施加到T4晶体管T4的栅极，将选通低电压VGL施加到T4晶体管T4的第一电极，并且将T4晶体管T4的第二电极连接到QB节点QB。因此，当后续级的进位信号CARRY(n+1)处于导通电平时，T4晶体管T4导通，且QB节点QB放电到选通低电压VGL。
T5晶体管T5响应于前一级的进位信号CARRY(n-1)或选通起始信号VST对QB节点QB充电。具体地，将前一级的进位信号CARRY(n-1)或选通起始信号VST施加到T5晶体管T5的栅极，将选通高电压VGH施加到T5晶体管T5的第一电极，并且将T5晶体管T5的第二电极连接到QB节点QB。
因此，当前一级的进位信号CARRY(n-1)或选通起始信号VST处于导通电平时，T5晶体管T5导通以将QB节点QB充电到具有截止电平的选通高电压VGH。
T8晶体管T8响应于Q节点Q的电压对QB节点QB充电。具体地，T8晶体管T8的栅极连接到Tb3晶体管Tb3，选通高电压VGH施加到T8晶体管T8的第一电极，并且T8晶体管T8的第二电极连接到QB节点QB。此外，Tb3晶体管Tb3的第一电极连接到Q节点Q，Tb3晶体管Tb3的第二电极连接到T8晶体管。
因此，当Q节点Q放电时，第八晶体管T8导通以将QB节点QB充电到选通高电压VGH。
进位输出单元T6cr和T7cr通过Q节点Q和QB节点QB的电压输出进位信号CARRY(n)。
具体地说，进位输出单元T6cr和T7cr包括上拉进位信号CARRY(n)的T6cr晶体管T6cr和下拉进位信号CARRY(n)的T7cr晶体管T7cr。
T6cr晶体管T6cr的栅极连接到Q节点Q，进位时钟信号CRCLK(n)施加到T6cr晶体管T6cr的第一电极，T6cr晶体管T6cr的第二电极连接到进位输出单元端子CROUT(n)。因此，当Q节点Q放电时，T6cr晶体管T6cr导通，以输出进位时钟信号CRCLK(n)作为进位信号CARRY(n)。
T7cr晶体管T7cr的栅极连接到QB节点QB，选通高电压VGH施加到T7cr晶体管T7cr的第一电极，T7cr晶体管T7cr的第二电极连接到进位输出单元端子CROUT(n)。因此，当QB节点QB放电时，T7cr晶体管T7cr导通并输出选通高电压VGH作为进位信号CARRY(n)。
第一扫描输出单元T6m和T7m通过Q节点Q和QB节点QB的电压输出第一扫描信号SCAN1(n)。
具体地，进位输出单元T6m和T7m包括上拉第一扫描信号SCAN1(n)的T6m晶体管T6m和下拉第一扫描信号SCAN1(n)的T7m晶体管T7m。
T6m晶体管T6m的栅极连接到Q节点Q，扫描时钟信号SCCLK(2(n-1))施加到T6m晶体管T6m的第一电极，并且T6m晶体管T6m的第二电极连接到第一扫描输出单元端子SCOUT1(n)。因此，当Q节点Q放电时，T6m晶体管T6m导通，以输出扫描时钟信号SCCLK(2n-1))作为第一扫描信号SCAN1(n)。
T7m晶体管T7m的栅极连接到QB节点QB，选通高电压VGH施加到T7m晶体管T7m的第一电极，T7m晶体管T7m的第二电极连接到第一扫描输出单元端子SCOUT1(n)。因此，当QB节点QB放电时，T7m晶体管T7m导通并输出选通高电压VGH作为第一扫描信号SCAN1(n)。
第二扫描输出单元T6r和T7r通过Q节点Q和QB节点QB的电压输出第二扫描信号SCAN2(n)。
具体地，第二扫描输出单元T6r和T7r包括上拉第二扫描信号SCAN2(n)的T6r晶体管T6r和下拉第二扫描信号SCAN2(n)的T7r晶体管T7r。
T6r晶体管T6r的栅极连接到Q节点Q，扫描时钟信号SCCLK(2n)施加到T6r晶体管T6r的第一电极，并且T6r晶体管T6r的第二电极连接到第二扫描输出单元端子SCOUT2(n)。因此，当Q节点Q放电时，T6r晶体管T6r导通，以输出扫描时钟信号SCCLK(2n)作为第二扫描信号SCAN2(n)。
T7r晶体管T7r的栅极连接到QB节点QB，选通高电压VGH施加到T7r晶体管T7r的第一电极，T7r晶体管T7r的第二电极连接到第二扫描输出单元端子SCOUT2(n)。因此，当QB节点QB放电时，T7r晶体管T7r导通并输出选通高电压VGH作为第二扫描信号SCAN2(n)。
C1cr电容器C1cr用作提升Q节点处的电压的自举电容器。具体地说，C1cr电容器C1cr的一端连接到T6cr晶体管T6cr的栅极，而C1cr电容器C1cr的另一端连接到T6cr晶体管T6cr的第二电极，该第二电极是进位输出单元端子CROUT(n)。因此，如果在Q节点Q被放电的同时，从作为T6cr晶体管T6cr的第二电极的进位输出单元端子CROUT(n)输出的进位信号CRRAY(n)下降到导通电平，则Q节点Q处的电压可由C1cr电容器C1cr升高。
C1m电容器C1m用作提升Q节点处的电压的自举电容器。具体地，C1m电容器C1m的一端连接到T6m晶体管T6m的栅极，而C1m电容器C1m的另一端连接到T6m晶体管T6m的第二电极，该第二电极是第一扫描输出单元端子SCOUT1(n)。因此，如果在Q节点Q放电的同时，从作为T6m晶体管T6m的第二电极的第一扫描输出单元端子SCOUT1(n)输出的第一扫描信号SCAN1(n)下降到导通电平，则可以通过C1m电容器C1m升高Q节点Q处的电压。
C1r电容器C1r用作提升Q节点处的电压的自举电容器。具体地，C1r电容器C1r的一端连接到T6r晶体管T6r的栅极，而C1r电容器C1r的另一端连接到T6r晶体管T6r的第二电极，该第二电极是第二扫描输出单元端子SCOUT2(n)。因此，如果从作为T6r晶体管T6r的第二电极的第二扫描输出单元端子SCOUT2(n)输出的第二扫描信号SCAN2(n)下降到导通电平，则可以通过C1r电容器C1r升高Q节点Q处的电压。
第二电容器C2稳定QB节点QB。选通高电压VGH恒定地施加到第二电容器C2的一端，并且第二电容器C2的另一端连接到QB节点QB。因此，第二电容器C2的一端的电位不改变，因此QB节点QB的电压得到稳定，使得第一扫描信号SCAN1(N)、第二扫描信号SCAN2(N)和进位信号CARRY(N)可以无延迟地输出。
图21是用于示出根据另一示例性实施例的显示装置的发光驱动电路的电路图。
参照图21，根据示例性实施例的显示装置的第n发光驱动电路ED(n)包括QE节点控制器T10和T11，发光输出单元T6e、T7e和T8e，T12晶体管T12和第三电容器C3。
QE节点控制器T10和T11控制QE节点QE的电压。换句话说，QE节点控制器T10和T11确定QE节点QE的充电和放电定时。
QE节点控制器T10和T11包括T10晶体管T10和T11晶体管T11。
T10晶体管T10响应于后续级的进位信号CARRY(n+1)而使QE节点QE放电。具体地，将后续级的进位信号CARRY(n+1)施加到T10晶体管T10的栅极，将发光低电压EVGL施加到T10晶体管T10的第一电极，并且将T10晶体管T10的第二电极连接到QE节点QE。
因此，当后续级的进位信号CARRY(n+1)处于导通电平时，T10晶体管T10导通，使得QE节点QE放电到具有导通电平的发光低电压EVGL。
T11晶体管T11响应于前一级的进位信号CARRY(n-1)或选通起始信号VST对QE节点QE充电。具体地，将前一级的进位信号CARRY(n-1)或选通起始信号VST施加到T11晶体管T11的栅极，将具有截止电平的发光高电压EVGH施加到T11晶体管T11的第一电极，并且将T11晶体管T11的第二电极连接到QE节点QE。
因此，当前一级的进位信号CARRY(n-1)或选通起始信号VST处于导通电平时，T11晶体管T11导通以将QE节点QE充电到具有截止电平的发光高电压EVGH。
发光输出T6e、T7e和T8e通过QE节点QE的电压输出发光控制信号EM(n)。
具体地，发光输出T6e、T7e和T8e包括上拉发光控制信号EM(n)的T6e晶体管T6e，和下拉发光控制信号EM(n)的T7e晶体管T7e和T8e晶体管T8e。
T6e晶体管T6e的栅极连接到QE节点QE，发光低电压EVGL施加到T6e晶体管T6e的第一电极，T6e晶体管T6e的第二电极连接到发光输出端子EMOUT(n)。因此，当QE节点QE放电时，T6e晶体管T6e导通以输出发光低电压EVGL作为发光控制信号EM(n)。
前一级的进位信号CARRY(n-1)或选通起始信号VST被施加到T7e晶体管T7e的栅极，第四节点N4连接到T7e晶体管T7e的第一电极，T7e晶体管T7e的第二电极连接到发光输出端子EMOUT(n)。
前一级的进位信号CARRY(n-1)或选通起始信号VST被施加到T8e晶体管T8e的栅极，具有截止电平的发光高电压EVGH被施加到T8e晶体管T8e的第一电极，并且T8e晶体管T8e的第二电极连接到第四节点N4。
因此，在前一级的进位信号CARRY(n-1)或选通起始信号VST处于导通电平时，T7e晶体管T7e和T8e晶体管T8e导通，以输出发光高电压EVGH作为发光控制信号EM(n)。
此外，第三电容器C3用作提升QE节点处的电压的自举电容器。具体地说，第三电容器C3的一端连接到T6e晶体管T6e的栅极，第三电容器C3的另一端连接到T6e晶体管T6e的第二电极，该第二电极为输出端子EMOUT(n)。因此，如果在QE节点QE放电的同时，从作为T6e晶体管T6e的第二电极的发光输出端子EMOUT(n)输出的发光控制信号EM(n)下降到导通电平，则QE节点QE处的电压可由第三电容器C3升压。
T12晶体管T12响应于发光输出端子EMOUT(n)的电压对第四节点N4充电。具体地，T12晶体管T12的栅极连接到发光输出端子EMOUT(n)，发光高电压EVGH施加到T12晶体管T12的第一电极，并且T12晶体管T12的第二电极连接到第四节点N4。因此，当从发光输出端子EMOUT(n)输出的发光控制信号EM(n)处于截止电平时，T12晶体管T12截止，具有导通电平的发光低电压EVGL不在第四节点N4处充电。
在下文中，将参照图22至图28详细描述根据本公开的另一示例性实施例的显示装置100的选通驱动器GD的驱动方案。
图22是示出根据本公开的另一示例性实施例的显示装置的选通驱动器的输入信号/输出信号的定时图。
图23至图29是用于示出根据本公开的另一示例性实施例的显示装置的选通驱动器的驱动方案的电路图。
具体地，图23是用于示出根据本公开的示例性实施例的显示装置的选通驱动器在图22的第一时间点的驱动方案的电路图。图24是用于示出根据本公开的示例性实施例的显示装置的选通驱动器在图22的第二时间点的驱动方案的电路图。图25是用于示出根据本公开的示例性实施例的显示装置的选通驱动器在图22的第三时间点的驱动方案的电路图。图26是用于示出根据本公开的示例性实施例的显示装置的选通驱动器在图22的第四时间点的驱动方案的电路图。图27是用于示出根据本公开的示例性实施例的显示装置的选通驱动器在图22的第五时间点的驱动方案的电路图。图28是用于示出根据本公开的示例性实施例的显示装置的选通驱动器在图22的第六时间点的驱动方案的电路图。图29是用于示出根据本公开的示例性实施例的显示装置的选通驱动器在图22的第七时间点的驱动方案的电路图。
参考图22和图23，在第一时间点T1，选通起始信号VST下降到作为导通电平的低电平。
因此，在第一扫描驱动电路SD(1)中，T1晶体管T1、T2晶体管T2和Tb1晶体管Tb1都导通，使得Q节点Q(1)放电到具有导通电平的选通低电压VGL，并且T5晶体管T5导通以将QB节点QB(1)充电到具有截止电平的选通高电压VGH。
由于Q节点Q(1)在第二扫描驱动电路SD(1)中被放电到选通低电压VGL，所以T8晶体管T8导通，使得QB节点QB(1)被充电到选通高电压VGH。
此外，在第一发光驱动电路ED(1)中，T11晶体管T11导通，并且QE节点QE(1)被充电到具有截止电平的发光高电压EVGH。T7e晶体管T7e和T8e晶体管T8e导通，并且发光输出端子EMOUT(1)由发光高电压EVGH充电，使得发光高电压EVGH作为发光控制信号EM(1)输出。
参考图22和图24，在第二时间点T2，第一扫描时钟信号SCCLK(1)下降到作为导通电平的低电平。
因此，在第一扫描驱动电路SD(1)中，Q节点Q(1)被放电到具有导通电平的选通低电压VGL，因此T6m晶体管T6m被导通。此外，T6m晶体管T6m将低电平的第一扫描时钟信号SCCLK(1)输出到第一扫描输出单元端子SCOUT1(1)，并将其作为第一扫描信号SCAN1(1)输出。
参照图22和图25，在第三时间点T3，第一扫描时钟信号SCCLK(2)和第一进位时钟信号CRCLK(2)下降到作为导通电平的低电平。
因此，在第一扫描驱动电路SD(1)中，Q节点Q(1)被放电到具有导通电平的选通低电压VGL，因此T6cr晶体管T6cr和T6r晶体管T6r都导通。因此，T6cr晶体管T6cr将低电平的第一进位时钟信号CRCLK(1)输出到进位输出单元端子CROUT2(1)，并将其作为进位信号CARRY(1)输出。因此，T6r晶体管T6r将低电平的第二扫描时钟信号SCCLK(2)输出到第二扫描输出单元端子SCOUT2(1)，并将其作为第二扫描信号SCAN2(1)输出。
因此，在第二扫描驱动电路SD(2)中，T1晶体管T1和T2晶体管T2都由作为导通电平的第一扫描驱动电路SD(1)的进位信号CARRY(1)导通，使得Q节点Q(2)放电到具有导通电平的选通低电压VGL，并且T5晶体管T5导通以将QB节点QB(2)充电到具有截止电平的选通高电压VGH。
由于Q节点Q(2)在第二扫描驱动电路SD(2)中被放电到选通低电压VGL，所以T8晶体管T8导通，使得QB节点QB(2)被充电到选通高电压VGH。
此外，在第二发光驱动电路ED(2)中，T11晶体管T11由第一扫描驱动电路SD(1)的进位信号CARRY(1)导通，使得QE节点QE(2)被充电到具有截止电平的发光高电压EVGH。T7e晶体管T7e和T8e晶体管T8e由第一扫描驱动电路SD(1)的进位信号CARRY(1)导通，使得发光输出端子EMOUT(2)由发光高电压EVGH充电，因此发光高电压EVGH作为发光控制信号EM(2)输出。
参考图22和图26，在第四时间点T4，第三扫描时钟信号SCCLK(3)下降到作为导通电平的低电平。
因此，在第二扫描驱动电路SD(2)中，Q节点Q(2)被放电到具有导通电平的选通低电压VGL，因此T6m晶体管T6m被导通。此外，T6m晶体管T6m将低电平的第一扫描时钟信号SCCLK(3)输出到第一扫描输出单元端子SCOUT1(2)，并将其作为第一扫描信号SCAN1(2)输出。
参照图22和图27，在第五时间点T5，第二进位时钟信号CRCLK(2)和第四扫描时钟信号SCCLK(4)下降到作为导通电平的低电平。
因此，在第二扫描驱动电路SD(2)中，Q节点Q(2)被放电到具有导通电平的选通低电压VGL，并且因此T6cr晶体管T6cr和T6r晶体管T6r都导通。因此，T6cr晶体管T6cr将低电平的第二进位时钟信号CRCLK(2)输出到进位输出单元端子CROUT2(2)，并将其作为进位信号CARRY(2)输出。因此，T6r晶体管T6r将处于低电平的第四扫描时钟信号SCCLK(4)输出到第二扫描输出单元端子SCOUT2(2)，并将其作为第二扫描信号SCAN2(2)输出。
因此，在第一扫描驱动电路SD(1)中，T4晶体管T4由第二扫描驱动电路SD(2)的进位信号CARRY(2)导通，以将QB节点QB(1)放电到具有导通电平的选通低电压VGL。由于QB节点QB(1)在第一扫描驱动电路SD(1)中被放电到选通低电压VGL，所以T3晶体管T3导通，使得Q节点Q(1)被充电到选通高电压VGH。
此外，在第一发光驱动电路ED(1)中，T10晶体管T10由第二扫描驱动电路SD(2)的进位信号CARRY(2)导通，使得QE节点QE(1)放电到具有导通电平的发光低电压EVGL。T6e晶体管T6e也由第二扫描驱动电路SD(2)的进位信号CARRY(2)导通，使得发光输出端子EMOUT(1)放电到发光低电压EVGL，且因此发光低电压EVGL作为发光控制信号EM(1)输出。
另外，在第三扫描驱动电路SD(3)中，T1晶体管T1和T2晶体管T2都由作为导通电平的第二扫描驱动电路SD(2)的进位信号CARRY(2)导通，使得Q节点Q(3)放电到具有导通电平的选通低电压VGL，且T5晶体管T5导通以将QB节点QB(3)充电到具有截止电平的选通高电压VGH。
由于Q节点Q(3)在第三扫描驱动电路SD(3)中被放电到选通低电压VGL，所以T8晶体管T8导通，使得QB节点QB(3)被充电到选通高电压VGH。
此外，在第三发光驱动电路ED(3)中，T11晶体管T11由第二扫描驱动电路SD(2)的进位信号CARRY(2)导通，使得QE节点QE(3)被充电到具有截止电平的发光高电压EVGH。T7e晶体管T7e和T8e晶体管T8e由第二扫描驱动电路SD(2)的进位信号CARRY(2)导通，使得发光输出端子EMOUT(3)由发光高电压EVGH充电，因此发光高电压EVGH作为发光控制信号EM(3)输出。
参考图22和图28，在第六时间点T6，第五扫描时钟信号SCCLK(5)下降到作为导通电平的低电平。
因此，在第三扫描驱动电路SD(3)中，Q节点Q(3)被放电到具有导通电平的选通低电压VGL，因此T6m晶体管T6m被导通。此外，T6m晶体管T6m将处于低电平的第五扫描时钟信号SCCLK(5)输出到第一扫描输出单元端子SCOUT1(3)，并将其作为第一扫描信号SCAN1(3)输出。
参照图22和图29，在第七时间点T7，第三进位时钟信号CRCLK(3)和第六扫描时钟信号SCCLK(6)下降到作为导通电平的低电平。
因此，在第三扫描驱动电路SD(3)中，Q节点Q(3)被放电到具有导通电平的选通低电压VGL，并且因此T6cr晶体管T6cr和T6r晶体管T6r都导通。因此，T6cr晶体管T6cr将低电平的第二进位时钟信号CRCLK(3)输出到进位输出单元端子CROUT2(3)，并将其作为进位信号CARRY(3)输出。因此，T6r晶体管T6r将低电平的第六扫描时钟信号SCCLK(6)输出到第二扫描输出单元端子SCOUT2(3)，并将其作为第二扫描信号SCAN2(3)输出。
因此，在第二扫描驱动电路SD(2)中，T4晶体管T4由第三扫描驱动电路SD(3)的进位信号CARRY(3)导通，以将QB节点QB(2)放电到具有导通电平的选通低电压VGL。由于QB节点QB(2)在第二扫描驱动电路SD(2)中被放电到选通低电压VGL，所以T3晶体管T3导通，使得Q节点Q(2)被充电到选通高电压VGH。
此外，在第二发光驱动电路ED(2)中，T10晶体管T10由第三扫描驱动电路SD(3)的进位信号CARRY(3)导通，使得QE节点QE(2)放电到具有导通电平的发光低电压EVGL。T6e晶体管T6e也通过第三扫描驱动电路SD(3)的进位信号CARRY(3)导通，使得发光输出端子EMOUT(2)放电到发光低电压EVGL，且因此发光低电压EVGL作为发光控制信号EM(2)输出。
本公开的示例性实施例还可以描述如下：
根据本公开的一方面，提供了一种显示装置，其包括显示面板，在该显示面板中设置有多个单位像素；以及选通驱动器，其设置在所述显示面板的上表面上并且集成在所述多个单位像素中的每一个中，其中，所述多个单位像素中的每一个被独立地驱动并且包括发射相同颜色的主像素和冗余像素，其中，所述选通驱动器向所述主像素和所述冗余像素提供第一扫描信号和第二扫描信号，其中，提供给所述主像素的所述第一扫描信号的输出定时与提供给所述冗余像素的所述第一扫描信号的输出定时相同，并且其中，提供给所述主像素的所述第二扫描信号的输出定时不同于提供给所述冗余像素的所述第二扫描信号的输出定时。
选通驱动器可以包括多个级，多个级中的第n级可以包括扫描驱动电路，其用于输出第一扫描信号、第二扫描信号和进位信号；以及发光驱动电路，其用于输出发光控制信号，其中n是自然数。
扫描驱动电路可以包括：Q节点控制器，其用于控制Q节点的电压；QB节点控制器，其用于控制QB节点的电压；进位输出单元，其用于通过Q节点的电压和QB节点的电压而输出进位信号；第一扫描输出单元，其用于通过所述Q节点的电压和所述QB节点的电压而输出所述第一扫描信号；以及第二扫描输出单元，其用于通过所述Q节点的电压和所述QB节点的电压而输出所述第二扫描信号。
Q节点控制器可包括T1晶体管，T2晶体管和T3晶体管，其中，在T1晶体管中，第(n-1)级的进位信号或选通起始信号可施加到栅极，选通低电压可施加到第一电极，并且第二电极可连接到T2晶体管，其中，在T2晶体管中，第(n-1)级的进位信号或选通起始信号可施加到栅极，第一电极可连接到T1晶体管，并且第二电极可连接到Q节点，并且其中，在T3晶体管中，栅极可连接到QB节点，选通高电压可施加到第一电极，并且第二电极可以连接到Q节点。
QB节点控制器包括T4晶体管、T5晶体管和T8晶体管，其中，在T4晶体管中，第(n+1)级的第二扫描信号施加到栅极，选通低电压可以施加到第一电极，并且第二电极可以连接到QB节点，其中，在T5晶体管中，第(n-1)级的进位信号或选通起始信号可以施加到栅极，选通高电压可以施加到第一电极，并且第二电极可以连接到QB节点，其中，在T8晶体管中，栅极可以连接到Q节点，选通高电压可以施加到第一电极，并且第二电极可以连接到QB节点。
多个第二侧布线的宽度可以大于多个第一侧布线的宽度，并且多个第二侧布线可以连接到电源布线。
QB节点控制器可以包括T4晶体管，T5晶体管和T8晶体管，其中，在T4晶体管中，第(n+1)级的进位信号可以施加到栅极，选通低电压可以施加到第一电极，并且第二电极可以连接到QB节点，其中，在T5晶体管中，第(n-1)级的进位信号或选通起始信号可以施加到栅极，选通高电压可以施加到第一电极，并且第二电极可以连接到QB节点，并且其中，在T8晶体管中，栅极可以连接到Q节点，选通高电压可以施加到第一电极，并且第二电极可以连接到QB节点。
发光驱动电路可以包括QE节点控制器，其用于控制QE节点的电压；以及发光输出单元，其用于通过所述QE节点的电压输出所述发光控制信号。
QB节点控制器可以包括T10晶体管和T11晶体管，其中，在T10晶体管中，第(n+1)级的第二扫描信号可以施加到栅极，发光低电压可以施加到第一电极，并且第二电极可以连接到QE节点，并且其中，在T11晶体管中，第(n-1)级的进位信号或选通起始信号可以施加到栅极，发光高电压可以施加到第一电极，并且第二电极可以连接到QE节点。
QB节点控制器包括T10晶体管和T11晶体管，其中，在T10晶体管中，第(n+1)级的进位信号可以施加到栅极，发光低电压可以施加到第一电极，并且第二电极可以连接到QE节点，并且其中，在T11晶体管中，第(n-1)级的进位信号或选通起始信号可以施加到栅极，发光高电压可以施加到第一电极，并且第二电极可以连接到QE节点。
第n级的扫描驱动电路可以将进位信号施加到第(n+1)级的扫描驱动电路和发光驱动电路，并且将第二扫描信号施加到第(n-1)级的扫描驱动电路和发光驱动电路。
第n级的扫描驱动电路可以将进位信号施加到第(n-1)级的扫描驱动电路和发光驱动电路，并且可以将进位信号施加到第(n+1)级的扫描驱动电路和发光驱动电路。
主像素和冗余像素中的每一个可以包括第一输入端子，第二输入端子和第三输入端子，其中，第n级的扫描驱动电路可以将第一扫描信号施加到第n主像素的第一输入端子和第n冗余像素的第二输入端子，并且可以将第二扫描信号施加到第n冗余像素的第一输入端子和第(n+1)主像素的第二输入端子，并且其中，第n级的发光驱动电路可以将发光控制信号施加到第n主像素的第三输入端子和第n冗余像素的第三输入端子。
主像素和冗余像素中的每一个可以包括驱动晶体管、第一开关晶体管、第二开关晶体管、发光控制晶体管、第一初始化晶体管和第二初始化晶体管，其中，在第一开关晶体管中，数据电压可以输入到第一电极，第二电极可以连接到第一节点，第一输入端子可以连接到栅极，其中，在驱动晶体管中，像素高电压可以施加到第一电极，第二电极可以连接到第三节点，栅极可以连接到第二节点，当在第二开关晶体管中时，第一电极可以连接到第三节点，第二电极可以连接到第二节点，并且栅极可以连接到第一输入端子，其中，在发光控制晶体管中，第一电极可以连接到第三节点，第二电极可以连接到LED，并且栅极可以连接到第三输入端子，其中，在所述第一初始化晶体管中，可以将初始化电压施加到第一电极，可以将第二电极连接到所述第三节点，并且可以将栅极连接到所述第二输入端子，并且其中，在所述第二初始化晶体管中，可以将所述初始化电压施加到第一电极，可以将第二电极连接到所述第一节点，并且可以将所述第三输入端子连接到栅极。
显示装置还可以包括设置在显示面板的下表面上并向多个单位像素中的每一个提供数据信号的数据驱动器。
主像素可以包括红色主像素，绿色主像素和蓝色主像素，其中，冗余包括红色冗余像素，绿色冗余像素和蓝色冗余像素，并且其中，选通驱动器可以设置在红色主像素，绿色主像素和蓝色主像素中的每两个之间或者红色冗余像素，绿色冗余像素和蓝色冗余像素中的每两个之间。
虽然已经参照附图详细描述了本公开的示例性实施例，但是本公开不限于此，并且可以在不脱离本公开的技术构思的情况下以许多不同的形式来实现。因此，提供本公开的示例性实施例仅用于说明目的，而不旨在限制本公开的技术构思。本公开的技术构思的范围不限于此。因此，应当理解，上述示例性实施例在所有方面都是说明性的，而不限制本公开。本公开的保护范围应基于所附权利要求来解释，并且其等同范围内的所有技术构思应被解释为落入本公开的范围内。

Claims (22)

1.一种显示装置，所述显示装置包括：
显示面板，多个单位像素设置在所述显示面板处；以及
选通驱动器，所述选通驱动器设置在所述显示面板的上表面上并且集成在所述多个单位像素中的每一个中，
其中，所述多个单位像素中的每一个被独立地驱动，并且包括主像素和冗余像素，
其中，所述选通驱动器向所述主像素和所述冗余像素提供第一扫描信号和第二扫描信号，
其中，提供给所述主像素的所述第一扫描信号的输出定时与提供给所述冗余像素的所述第一扫描信号的输出定时相同，并且
其中，提供给所述主像素的所述第二扫描信号的输出定时不同于提供给所述冗余像素的所述第二扫描信号的输出定时。
2.根据权利要求1所述的显示装置，
其中，所述选通驱动器包括多个级，并且
其中，所述多个级中的第n级包括：
扫描驱动电路，所述扫描驱动电路用于输出所述第一扫描信号、所述第二扫描信号和进位信号；以及
发光驱动电路，所述发光驱动电路用于输出发光控制信号，其中n是自然数。
3.根据权利要求2所述的显示装置，
其中，所述扫描驱动电路包括：
Q节点控制器，所述Q节点控制器用于控制Q节点的电压；
QB节点控制器，所述QB节点控制器用于控制QB节点的电压；
进位输出单元，所述进位输出单元用于通过所述Q节点的电压和所述QB节点的电压来输出所述进位信号；
第一扫描输出单元，所述第一扫描输出单元用于通过所述Q节点的电压和所述QB节点的电压来输出所述第一扫描信号；以及
第二扫描输出单元，所述第二扫描输出单元用于通过所述Q节点的电压和所述QB节点的电压来输出所述第二扫描信号。
4.根据权利要求3所述的显示装置，
其中，所述Q节点控制器包括T1晶体管、T2晶体管和T3晶体管，
其中，在所述T1晶体管中，第n-1级的进位信号或选通起始信号施加到所述T1晶体管的栅极，选通低电压施加到所述T1晶体管的第一电极，并且所述T1晶体管的第二电极连接到所述T2晶体管，
其中，在所述T2晶体管中，所述第n-1级的进位信号或选通起始信号施加到所述T2晶体管的栅极，所述T2晶体管的第一电极连接到所述T1晶体管，并且所述T2晶体管的第二电极连接到所述Q节点，并且
其中，在所述T3晶体管中，所述T3晶体管的栅极连接到所述QB节点，选通高电压施加到所述T3晶体管的第一电极，并且所述T3晶体管的第二电极连接到所述Q节点。
5.根据权利要求3所述的显示装置，
其中，所述QB节点控制器包括T4晶体管、T5晶体管和T8晶体管，
其中，在所述T4晶体管中，第n+1级的第二扫描信号施加到所述T4晶体管的栅极，选通低电压施加到所述T4晶体管的第一电极，并且所述T4晶体管的第二电极连接到所述QB节点，
其中，在所述T5晶体管中，第n-1级的进位信号或选通起始信号施加到所述T5晶体管的栅极，选通高电压施加到所述T5晶体管的第一电极，并且所述T5晶体管的第二电极连接到所述QB节点，并且
其中，在所述T8晶体管中，所述T8晶体管的栅极连接到所述Q节点，所述选通高电压施加到所述T8晶体管的第一电极，并且所述T8晶体管的第二电极连接到所述QB节点。
6.根据权利要求3所述的显示装置，
其中，所述QB节点控制器包括T4晶体管、T5晶体管和T8晶体管，
其中，在所述T4晶体管中，第n+1级的进位信号施加到所述T4晶体管的栅极，选通低电压施加到所述T4晶体管的第一电极，并且所述T4晶体管的第二电极连接到所述QB节点，
其中，在所述T5晶体管中，第n-1级的进位信号或选通起始信号施加到所述T5晶体管的栅极，选通高电压施加到所述T5晶体管的第一电极，并且所述T5晶体管的第二电极连接到所述QB节点，并且
其中，在所述T8晶体管中，所述T8晶体管的栅极连接到所述Q节点，所述选通高电压施加到所述T8晶体管的第一电极，并且所述T8晶体管的第二电极连接到所述QB节点。
7.根据权利要求2所述的显示装置，
其中，所述发光驱动电路包括：QE节点控制器，所述QE节点控制器用于控制QE节点的电压；以及发光输出单元，所述发光输出单元用于通过所述QE节点的电压输出所述发光控制信号。
8.根据权利要求7所述的显示装置，
其中，所述QE节点控制器包括T10晶体管和T11晶体管，
其中，在所述T10晶体管中，第n+1级的第二扫描信号施加到所述T10晶体管的栅极，发光低电压施加到所述T10晶体管的第一电极，并且所述T10晶体管的第二电极连接到所述QE节点，并且
其中，在所述T11晶体管中，第n-1级的进位信号或选通起始信号施加到所述T11晶体管的栅极，发光高电压施加到所述T11晶体管的第一电极，并且所述T11晶体管的第二电极连接到所述QE节点。
9.根据权利要求7所述的显示装置，
其中，所述QE节点控制器包括T10晶体管和T11晶体管，
其中，在所述T10晶体管中，第n+1级的进位信号施加到所述T10晶体管的栅极，发光低电压施加到所述T10晶体管的第一电极，并且所述T10晶体管的第二电极连接到所述QE节点，并且
其中，在所述T11晶体管中，第n-1级的进位信号或选通起始信号施加到所述T11晶体管的栅极，发光高电压施加到所述T11晶体管的第一电极，并且所述T11晶体管的第二电极连接到所述QE节点。
10.根据权利要求2所述的显示装置，
其中，所述第n级的所述扫描驱动电路将所述进位信号施加到第n+1级的扫描驱动电路和发光驱动电路，并将所述第二扫描信号施加到第n-1级的扫描驱动电路和发光驱动电路。
11.根据权利要求2所述的显示装置，
其中，所述第n级的所述扫描驱动电路将所述进位信号施加到第n-1级的扫描驱动电路和发光驱动电路，并将所述进位信号施加到第n+1级的扫描驱动电路和发光驱动电路。
12.根据权利要求2所述的显示装置，其中，所述主像素和所述冗余像素中的每一个包括第一输入端子、第二输入端子和第三输入端子，
其中，所述第n级的所述扫描驱动电路将所述第一扫描信号施加到第n主像素的第一输入端子和第n冗余像素的第二输入端子，将所述第二扫描信号施加到所述第n冗余像素的第一输入端子和第n+1主像素的第二输入端子，并且
其中，所述第n级的所述发光驱动电路将所述发光控制信号施加到所述第n主像素的第三输入端子和所述第n冗余像素的第三输入端子。
13.根据权利要求1所述的显示装置，
其中，所述主像素和所述冗余像素中的每一个包括驱动晶体管、第一开关晶体管、第二开关晶体管、发光控制晶体管、第一初始化晶体管和第二初始化晶体管，
其中，在所述第一开关晶体管中，数据电压输入至所述第一开关晶体管的第一电极，所述第一开关晶体管的第二电极连接至第一节点，并且第一输入端子连接至所述第一开关晶体管的栅极，
其中，在所述驱动晶体管中，像素高电压施加到所述驱动晶体管的第一电极，所述驱动晶体管的第二电极连接到第三节点，并且所述驱动晶体管的栅极连接到第二节点，
其中，在所述第二开关晶体管中，所述第二开关晶体管的第一电极连接到所述第三节点，所述第二开关晶体管的第二电极连接到所述第二节点，并且所述第二开关晶体管的栅极连接到所述第一输入端子，
其中，在所述发光控制晶体管中，所述发光控制晶体管的第一电极连接到所述第三节点，所述发光控制晶体管的第二电极连接到发光二极管LED，并且所述发光控制晶体管的栅极连接到第三输入端子，
其中，在所述第一初始化晶体管中，向所述第一初始化晶体管的第一电极施加初始化电压，所述第一初始化晶体管的第二电极连接到所述第三节点，并且所述第一初始化晶体管的栅极连接到第二输入端子，并且
其中，在所述第二初始化晶体管中，向所述第二初始化晶体管的第一电极施加所述初始化电压，所述第二初始化晶体管的第二电极连接到所述第一节点，并且所述第三输入端子连接到所述第二初始化晶体管的栅极。
14.根据权利要求13所述的显示装置，
其中，所述主像素和所述冗余像素中的每一个还包括设置在所述第一节点和所述第二节点之间的电容器。
15.根据权利要求1所述的显示装置，
所述显示装置还包括数据驱动器，所述数据驱动器设置在所述显示面板的下表面上，并且向所述多个单位像素中的每一个提供数据信号。
16.根据权利要求15所述的显示装置，
所述显示装置还包括侧线，所述侧线形成在所述显示面板的侧表面上，以用于将从所述数据驱动器提供的所述数据信号传输到所述多个单位像素中的每一个。
17.根据权利要求1所述的显示装置，
其中，所述主像素包括第一颜色的主像素、第二颜色的主像素和第三颜色的主像素，
其中，所述冗余像素包括第一颜色的冗余像素、第二颜色的冗余像素和第三颜色的冗余像素，并且
其中，所述选通驱动器设置在所述第一颜色的主像素、所述第二颜色的主像素和所述第三颜色的主像素中的每两个之间，或者设置在所述第一颜色的冗余像素、所述第二颜色的冗余像素和所述第三颜色的冗余像素中的每两个之间。
18.根据权利要求17所述的显示装置，
其中，所述第一颜色、所述第二颜色和所述第三颜色彼此不同，并且选自红色、绿色和蓝色。
19.根据权利要求1所述的显示装置，
其中，所述冗余像素被配置为与所述主像素同时发光，或者在主像素中出现缺陷时发光。
20.一种显示面板，所述显示面板包括：
多个单位像素；以及
选通驱动器，所述选通驱动器集成在所述多个单位像素中的每一个中，
其中，所述多个单位像素中的每一个包括主像素和冗余像素，
其中，所述选通驱动器向所述主像素和所述冗余像素提供第一扫描信号和第二扫描信号，
其中，提供给所述主像素的所述第一扫描信号的输出定时与提供给所述冗余像素的所述第一扫描信号的输出定时相同，并且
其中，提供给所述主像素的所述第二扫描信号的输出定时不同于提供给所述冗余像素的所述第二扫描信号的输出定时。
21.一种像素结构，所述像素结构包括：
主像素和冗余像素；以及
选通驱动器的级，
其中，所述选通驱动器的所述级向所述主像素和所述冗余像素提供第一扫描信号和第二扫描信号；
其中，提供给所述主像素的所述第一扫描信号的输出定时与提供给所述冗余像素的所述第一扫描信号的输出定时相同，并且
其中，提供给所述主像素的所述第二扫描信号的输出定时不同于提供给所述冗余像素的所述第二扫描信号的输出定时。
22.根据权利要求21所述的像素结构，
其中，所述选通驱动器的所述级包括：
扫描驱动电路，所述扫描驱动电路用于输出所述第一扫描信号、所述第二扫描信号和进位信号；以及
发光驱动电路，所述发光驱动电路用于输出发光控制信号，
其中，所述主像素包括第一颜色的主像素、第二颜色的主像素和第三颜色的主像素，并且所述冗余像素包括第一颜色的冗余像素、第二颜色的冗余像素和第三颜色的冗余像素，并且
其中，所述扫描驱动电路设置在所述第一颜色的主像素和所述第二颜色的主像素之间，或者设置在所述第一颜色的冗余像素和所述第二颜色的冗余像素之间，并且
所述发光驱动电路设置在所述第二颜色的主像素和所述第三颜色的主像素之间，或者设置在所述第二颜色的冗余像素和所述第三颜色的冗余像素之间。
CN202080084748.8A 2019-12-16 2020-03-13 选通驱动器、像素结构、显示面板及显示装置 Active CN114830217B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311703422.0A CN117524092A (zh) 2019-12-16 2020-03-13 像素结构、显示面板及显示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020190168282A KR20210076761A (ko) 2019-12-16 2019-12-16 게이트 드라이버 및 이를 포함하는 표시 장치
KR10-2019-0168282 2019-12-16
PCT/KR2020/003524 WO2021125446A1 (ko) 2019-12-16 2020-03-13 게이트 드라이버 및 이를 포함하는 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311703422.0A Division CN117524092A (zh) 2019-12-16 2020-03-13 像素结构、显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN114830217A CN114830217A (zh) 2022-07-29
CN114830217B true CN114830217B (zh) 2023-12-29

Family

ID=76478306

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311703422.0A Pending CN117524092A (zh) 2019-12-16 2020-03-13 像素结构、显示面板及显示装置
CN202080084748.8A Active CN114830217B (zh) 2019-12-16 2020-03-13 选通驱动器、像素结构、显示面板及显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202311703422.0A Pending CN117524092A (zh) 2019-12-16 2020-03-13 像素结构、显示面板及显示装置

Country Status (5)

Country Link
US (2) US11900861B2 (zh)
EP (1) EP4080497A4 (zh)
KR (1) KR20210076761A (zh)
CN (2) CN117524092A (zh)
WO (1) WO2021125446A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210080781A (ko) * 2019-12-23 2021-07-01 엘지디스플레이 주식회사 게이트 드라이버 및 이를 포함하는 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1794339A (zh) * 2004-12-23 2006-06-28 三星电子株式会社 接触可检测显示装置
CN105388675A (zh) * 2015-12-21 2016-03-09 深圳市华星光电技术有限公司 一种阵列基板及液晶显示器
CN109817154A (zh) * 2017-11-21 2019-05-28 乐金显示有限公司 选通驱动器和包括该选通驱动器的电致发光显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101040855B1 (ko) * 2009-01-29 2011-06-14 삼성모바일디스플레이주식회사 발광 제어선 구동부 및 이를 이용한 유기전계발광 표시장치
KR101653246B1 (ko) * 2010-02-03 2016-09-12 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
US9798339B2 (en) * 2012-10-30 2017-10-24 Sharp Kabushiki Kaisha Active-matrix substrate, display panel and display device including the same
US8791474B1 (en) 2013-03-15 2014-07-29 LuxVue Technology Corporation Light emitting diode display with redundancy scheme
WO2014162792A1 (ja) * 2013-04-02 2014-10-09 シャープ株式会社 表示装置およびその駆動方法
CN104793366B (zh) * 2015-04-23 2018-01-16 深圳市华星光电技术有限公司 经亮点修复后的液晶面板及其亮点修复方法
KR102360787B1 (ko) * 2015-06-30 2022-02-10 엘지디스플레이 주식회사 내장형 게이트 드라이버 및 그를 이용한 표시 장치
KR102503160B1 (ko) 2015-09-30 2023-02-24 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR102479918B1 (ko) * 2016-04-05 2022-12-22 삼성디스플레이 주식회사 표시 장치
US10127859B2 (en) * 2016-12-29 2018-11-13 Lg Display Co., Ltd. Electroluminescent display
KR102335811B1 (ko) * 2017-04-29 2021-12-03 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치
KR20190021985A (ko) 2017-08-24 2019-03-06 엘지디스플레이 주식회사 유기발광 표시장치
KR102476465B1 (ko) 2017-12-06 2022-12-12 엘지디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 유기발광 표시장치
KR102550325B1 (ko) * 2017-12-20 2023-06-30 엘지디스플레이 주식회사 마이크로led 표시장치 및 그 구동방법
KR102577240B1 (ko) * 2018-11-21 2023-09-12 삼성디스플레이 주식회사 타일드 표시 장치
KR20200108146A (ko) * 2019-03-06 2020-09-17 삼성디스플레이 주식회사 디스플레이 패널 및 이를 포함한 디스플레이 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1794339A (zh) * 2004-12-23 2006-06-28 三星电子株式会社 接触可检测显示装置
CN105388675A (zh) * 2015-12-21 2016-03-09 深圳市华星光电技术有限公司 一种阵列基板及液晶显示器
CN109817154A (zh) * 2017-11-21 2019-05-28 乐金显示有限公司 选通驱动器和包括该选通驱动器的电致发光显示装置

Also Published As

Publication number Publication date
US11900861B2 (en) 2024-02-13
CN117524092A (zh) 2024-02-06
WO2021125446A1 (ko) 2021-06-24
EP4080497A4 (en) 2023-12-27
US20240087510A1 (en) 2024-03-14
KR20210076761A (ko) 2021-06-24
US20220375401A1 (en) 2022-11-24
EP4080497A1 (en) 2022-10-26
CN114830217A (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
US11398181B2 (en) Display module and driving method thereof
US8963816B2 (en) Light emitting display and method of driving thereof
US8004480B2 (en) Organic light emitting display
KR101476961B1 (ko) 표시장치 및 표시장치의 구동방법
EP4083986A1 (en) Gate driver and display device comprising same
US10733935B2 (en) Display device
KR20190048591A (ko) 유기 발광 표시 장치
US9293087B2 (en) Pixel and organic light emitting display device using the same
US11250775B2 (en) Display device
JP2006189756A (ja) 表示装置，表示装置の駆動方法，及び発光表示装置
JP2006039544A (ja) 画素回路及びこれを用いた有機発光表示装置
US10403203B2 (en) Organic light emitting display device
CN109427297B (zh) 栅极驱动器和包括该栅极驱动器的显示装置
CN114999384A (zh) 栅极驱动器和使用栅极驱动器的电致发光显示装置
KR101968117B1 (ko) 유기발광 표시장치 및 이의 구동방법
KR20080063082A (ko) 전압공급 회로, 표시장치, 전자기기 및 전압공급 방법
US20240087510A1 (en) Gate Driver and Display Device Comprising Same
KR20220085928A (ko) 표시 장치
US7486261B2 (en) Electro-luminescent display device
KR20200106576A (ko) 화소 및 화소의 구동 방법
US20100164931A1 (en) Pixel circuit and method for driving a pixel
CN114519976B (zh) 显示装置
KR102567327B1 (ko) 전계발광 표시장치
JP2005156703A (ja) 電子装置の静電保護回路、電気光学装置の静電保護回路及び電子機器
GB2625632A (en) Display panel and display device including the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant