CN114823835A - 显示基板、显示面板及显示装置 - Google Patents

显示基板、显示面板及显示装置 Download PDF

Info

Publication number
CN114823835A
CN114823835A CN202210459383.3A CN202210459383A CN114823835A CN 114823835 A CN114823835 A CN 114823835A CN 202210459383 A CN202210459383 A CN 202210459383A CN 114823835 A CN114823835 A CN 114823835A
Authority
CN
China
Prior art keywords
signal line
transistor
display
sub
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210459383.3A
Other languages
English (en)
Other versions
CN114823835B (zh
Inventor
卢辉
刘珂
张振华
石领
刘畅畅
刘烺
谢帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202210459383.3A priority Critical patent/CN114823835B/zh
Publication of CN114823835A publication Critical patent/CN114823835A/zh
Application granted granted Critical
Publication of CN114823835B publication Critical patent/CN114823835B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种显示基板、显示面板及显示装置，显示基板包括第一显示区和第二显示区，所述第一显示区包括多个第一子像素以及位于所述多个第一子像素之间的透光区域，所述第一子像素包括像素驱动电路以及与像素驱动电路电连接的发光元件，所述像素驱动电路包括多条信号线，所述第二显示区包括多个第二子像素；在所述第一显示区的透光区域以外的区域，至少部分信号线的材料采用金属走线。本公开能够更好地实现高频显示。

Description

显示基板、显示面板及显示装置
本案是专利申请202111088853.1的分案申请，原申请的申请日为2021年9月16日，申请号为202111088853.1，发明创造名称为“显示基板及其制备方法、显示面板”。
技术领域
本公开实施例涉及但不限于显示技术领域，尤其涉及一种显示基板、显示面板及显示装置。
背景技术
随着技术的发展，移动终端的外观越来越受到人们的关注，其中，屏占比相对较大的大屏幕终端，逐渐成为移动终端的主流设计之一。大屏幕终端可以提升用户的游戏娱乐体验，有利于分屏显示，且整机的科技感更高，从而可以为用户带来更强的视觉冲击。
目前，全屏显示已成为手机显示的主流趋势。全面屏压缩了摄像头、红外传感器、听筒等器件的设计空间，将摄像头、红外传感器等器件置于显示屏之下，成为当下比较有潜力的显示装置设计。
发明内容
本公开实施例提供了一种显示基板、显示面板及显示装置，能够更好地实现高频显示。
本公开实施例提供了一种显示基板，包括第一显示区和第二显示区，所述第一显示区包括多个第一子像素以及位于所述多个第一子像素之间的透光区域，所述第一子像素包括像素驱动电路以及与像素驱动电路电连接的发光元件，所述像素驱动电路包括多条信号线；所述第二显示区包括多个第二子像素；在所述第一显示区的透光区域以外的区域，至少部分信号线的材料采用金属走线。
在一些示例性实施方式中，所述多条信号线包括扫描信号线、数据信号线、第一电源线、初始信号线和发光信号线，其中：
所述扫描信号线、数据信号线、第一电源线和初始信号线均为金属走线，所述发光信号线为透明走线。
在一些示例性实施方式中，在垂直于所述显示基板的平面上，所述显示基板包括基底以及位于所述基底上的多个导电层；
在所述第一显示区，所述第一电源线和所述数据信号线位于不同的导电层上，且所述第一电源线在所述基底上的正投影与所述数据信号线在所述基底上的正投影存在重叠区域。
在一些示例性实施方式中，在垂直于所述显示基板的平面上，所述显示基板包括基底以及位于所述基底上的多个导电层；所述扫描信号线包括第一扫描信号线和第二扫描信号线，所述第一扫描信号线和第二扫描信号线位于不同的导电层上；
所述像素驱动电路包括驱动子电路、数据写入子电路和第一复位子电路，所述驱动子电路被配置为在第一节点的控制下，在第二节点和第三节点之间产生驱动电流；所述数据写入子电路被配置为在所述第一扫描信号线的控制下，向第二节点写入数据信号；所述第一复位子电路被配置为在所述第二扫描信号线的控制下，对所述第一节点进行复位；
在所述第一显示区，所述第一扫描信号线在基底上的正投影与所述第二扫描信号线在基底上的正投影存在重叠区域。
在一些示例性实施方式中，在所述第一显示区，所述第二扫描信号线沿第一方向延伸，所述第二扫描信号线包含间隔设置的弯折部，所述弯折部沿第二方向延伸，所述第一方向与第二方向正相交。
在一些示例性实施方式中，在所述第一显示区，所述第一扫描信号线在基底上的正投影、所述初始信号线在基底上的正投影以及所述第二扫描信号线在基底上的正投影存在三者相重叠的区域。
在一些示例性实施方式中，在垂直于所述显示基板的平面上，所述显示基板包括基底以及依次设置在所述基底上的半导体层、第一栅金属层、第二栅金属层、第一源漏金属层、第一透明导电层和第二源漏金属层；
所述半导体层包括多个晶体管的有源层，所述第一栅金属层和第二栅金属层中的至少一层包括所述第二扫描信号线，所述第一源漏金属层包括所述初始信号线和第一电源线，所述第一透明导电层包括所述发光信号线，所述第二源漏金属层包括所述第一扫描信号线和数据信号线。
在一些示例性实施方式中，所述第一显示区包括多列所述第一子像素，每一列的第一子像素中的半导体层与相邻列的第一子像素中的半导体层在行方向上呈交错排列。
在一些示例性实施方式中，在所述第一显示区，所述第一扫描信号线包括多个分支，所述第一透明导电层包括第十四连接电极和第十五连接电极，所述第一源漏金属层包括第六连接电极和第七连接电极，所述第一栅金属层包括第一连接电极；
所述第六连接电极和第七连接电极分别通过过孔与所述第一连接电极的两端电连接，所述第十四连接电极通过过孔与所述第七连接电极电连接，所述第十五连接电极通过过孔与所述第六连接电极电连接；
所述第一扫描信号线的每个分支分别通过过孔与同一行的相邻两个第一子像素中的第十四连接电极和第十五连接电极电连接。
在一些示例性实施方式中，在所述第一显示区，所述初始信号线包括多个分支，所述第二栅金属层包括第三连接电极；
所述初始信号线的每个分支分别通过过孔与同一行的相邻两个第一子像素中的第三连接电极电连接。
在一些示例性实施方式中，在所述第一显示区，所述第一电源线包括多个分支，所述第一透明导电层包括第十一连接电极和第十二连接电极，所述第二源漏金属层包括第十七连接电极；
所述第十七连接电极分别通过过孔与所述第十一连接电极和第十二连接电极电连接，所述第一电源线的每个分支分别通过过孔与同一列的相邻两个第一子像素中的第十一连接电极和第十二连接电极电连接。
本公开实施例还提供了一种显示面板，包括：如上任一所述的显示基板及设置在显示基板出光侧的偏光片、盖板和设置在显示基板背光侧的支撑层、散热层等。
本公开实施例还提供了一种显示装置，包括如上任一所述的显示面板，还包括成像结构，所述成像结构位于所述透光区域。
本公开实施例的显示基板、显示面板及显示装置，通过使第一显示区的部分信号走线采用金属材料，更好地实现高频显示，此外，通过多种信号线重叠走线，有效减少了第一显示区的金属走线占用面积，增加了第一显示区的光透过率，提高了前置摄像头的自拍、人脸识别等摄像功能。此外，本公开的制备工艺可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。
本公开的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本公开而了解。本公开的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。
附图说明
附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。
图1为本公开实施例提供的一种显示面板的结构示意图；
图2为本公开实施例提供的一种显示面板的结构示意图；
图3为图2所示的显示面板中的一种像素排列结构示意图；
图4为本公开实施例提供的一种像素驱动电路的等效电路图；
图5为图4所示的像素驱动电路的一种工作时序图；
图6a为本公开实施例提供的一种显示基板的平面结构示意图；
图6b为图6a中沿着A-A位置的剖视图；
图7为本公开实施例提供的一种显示基板的半导体层的结构示意图；
图8为本公开实施例提供的一种显示基板的第一导电层的结构示意图；
图9为本公开实施例提供的一种显示基板的第二导电层的结构示意图；
图10为本公开实施例提供的一种显示基板的第四绝缘层的结构示意图；
图11为本公开实施例提供的一种显示基板的第三导电层的结构示意图；
图12为本公开实施例提供的一种显示基板的第五绝缘层的结构示意图；
图13为本公开实施例提供的一种显示基板的第四导电层的结构示意图；
图14为本公开实施例提供的一种显示基板的第一平坦层的结构示意图；
图15为本公开实施例提供的一种显示基板的第五导电层的结构示意图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
在附图中，有时为了明确起见，夸大表示了各构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中各部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。
图1为一种显示面板的结构示意图。如图1所示，OLED显示面板可以包括时序控制器、数据信号驱动器、扫描信号驱动器、发光信号驱动器和像素阵列，像素阵列可以包括多个扫描信号线(S1到Sm)、多个数据信号线(D1到Dn)、多个发光信号线(E1到Eo)和多个子像素Pxij。在一些示例性实施方式中，时序控制器可以将适合于数据信号驱动器的规格的灰度值和控制信号提供到数据信号驱动器，可以将适合于扫描信号驱动器的规格的时钟信号、扫描起始信号等提供到扫描信号驱动器，可以将适合于发光信号驱动器的规格的时钟信号、发射停止信号等提供到发光信号驱动器。数据信号驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线D1、D2、D3、……和Dn的数据电压。例如，数据信号驱动器可以利用时钟信号对灰度值进行采样，并且以像素行为单位将与灰度值对应的数据电压施加到数据信号线D1至Dn，n可以是自然数。扫描信号驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线S1、S2、S3、……和Sm的扫描信号。例如，扫描信号驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线S1至Sm。例如，扫描信号驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号，m可以是自然数。发光信号驱动器可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光信号线E1、E2、E3、……和Eo的发射信号。例如，发光信号驱动器可以将具有截止电平脉冲的发射信号顺序地提供到发光信号线E1至Eo。例如，发光信号驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发光停止信号传输到下一级电路的方式产生发光信号，o可以是自然数。像素阵列可以包括多个子像素Pxij，每个子像素Pxij可以连接到对应的数据信号线、对应的扫描信号线和对应的发光信号线，i和j可以是自然数。子像素Pxij可以指其中晶体管连接到第i扫描信号线且连接到第j数据信号线的子像素。
图2为本公开示例性实施例一种显示面板的平面结构示意图。如图2所示，本发明实施例提供的显示面板包括第一显示区100和第二显示区200，第一显示区100包括多个第一子像素以及多个透光区域，第二显示区200包括多个第二子像素，第一子像素和第一子像素满足以下至少之一：第一子像素的分布密度小于第二子像素的分布密度，第一子像素所占面积小于第二子像素所占面积。通过降低第一显示区100内的第一子像素的分布密度或者减小第一子像素所占的面积，增加第一显示区100内的透光区域的面积，从而可以将成像结构设置在透光区域内，使得第一显示区100既可以用于显示，提高显示区域的屏占比，也可以通过透光区域进行成像，满足用户的多种需求。
在一些示例性实施方式中，第一显示区100和第二显示区200之间的相对位置关系可以是，第一显示区100的至少部分边与第二显示区200的至少部分边重合，并且第一显示区100的其余部分被第二显示区200包围，如此一来，可以将第一显示区100设置在显示面板显示区的边缘。在另一些示例性实施方式中，第二显示区200和第一显示区100之间的相对位置关系还可以是，第二显示区200包围第一显示区100，如此一来，可以将第一显示区100设置在显示面板显示区的内部，如图2所示。比如，可以将第一显示区100设置在第二显示区200的左上角。再比如，可以将第一显示区100设置在第二显示区200的右上角。再比如，可以将第一显示区100设置在第二显示区200的左侧。再比如，可以将第一显示区100设置在第二显示区200的上侧。当然，在实际应用中，第一显示区100的具体位置可以根据实际应用环境来设计确定，在此不作限定。
在实际实施过程中，可以将第一显示区100的形状设置为规则的形状，比如矩形，该矩形的顶角可以为直角，或者该矩形的顶角还可以为弧形的角。再比如，还可以将第一显示区20的形状设置为梯形，该梯形可以是正梯形，还可以是倒梯形。此外，该梯形的顶角可以为正规的夹角或者也可以为弧形的角。再比如，还可以将第一显示区100的形状设置为不规则的形状。比如，可以将第一显示区100的形状设置为水滴形。当然，在实际应用中，对第一显示区100的形状可以根据第一显示区100内设置的元件的形状进行设计，在此不作限定。
在一些示例性实施方式中，第一显示区100的面积小于第二显示区200的面积。当然，在实际应用中，可以根据第一显示区100内设置的元件进行设计，在此不作限定。
图3为本公开示例性实施例一种像素阵列的排布结构示意图。如图3所示，显示基板可以包括以矩阵方式排布的多个像素单元P，多个像素单元P的至少一个包括出射第一颜色光线的第一发光单元P1、出射第二颜色光线的第二发光单元P2和出射第三颜色光线的第三发光单元P3，第一发光单元P1、第二发光单元P2和第三发光单元P3均包括像素驱动电路和发光元件。第一发光单元P1、第二发光单元P2和第三发光单元P3中的像素驱动电路分别与扫描信号线、数据信号线和发光信号线连接，像素驱动电路被配置为在扫描信号线和发光信号线的控制下，接收数据信号线传输的数据电压，向发光元件输出相应的电流。第一发光单元P1、第二发光单元P2和第三发光单元P3中的发光元件分别与所在发光单元的像素驱动电路连接，发光元件被配置为响应所在发光单元的像素驱动电路输出的电流发出相应亮度的光。
在示例性实施方式中，像素单元P中可以包括红色(R)发光单元、绿色(G)发光单元和蓝色(B)发光单元，或者可以包括红色发光单元、绿色发光单元、蓝色发光单元和白色发光单元，本公开在此不做限定。在示例性实施方式中，像素单元中发光单元的形状可以是矩形状、菱形、五边形或六边形。像素单元包括三个发光单元时，三个发光单元可以采用水平并列、竖直并列或品字方式排列，像素单元包括四个发光单元时，四个发光单元可以采用水平并列、竖直并列或正方形(Square)方式排列，本公开在此不做限定。
在一些示例性实施方式中，像素驱动电路可以是3T1C、4T1C、5T1C、5T2C、6T1C或7T1C结构。图4为本公开示例性实施例一种像素驱动电路的等效电路示意图。如图4所示，像素驱动电路可以包括7个晶体管(第一晶体管T1到第七晶体管T7)、1个存储电容C和多个信号线(数据信号线D、第一扫描信号线S1、第二扫描信号线S2、初始信号线INIT、第一电源线VDD、第二电源线VSS和发光控制信号线E)。
在一些示例性实施方式中，第一晶体管T1的栅电极与第二扫描信号线S2连接，第一晶体管T1的第一极与初始信号线INIT连接，第一晶体管T1的第二极与第一节点N1连接。第二晶体管T2的栅电极与第一扫描信号线S1连接，第二晶体管T2的第一极与第三节点N3连接，第二晶体管T2的第二极与第一节点N1连接。第三晶体管T3的栅电极与第一节点N1连接，第三晶体管T3的第一极与第二节点N2连接，第三晶体管T3的第二极与第三节点N3连接。第四晶体管T4的栅电极与第一扫描信号线S1连接，第四晶体管T4的第一极与数据信号线D连接，第四晶体管T4的第二极与第二节点N2连接。第五晶体管T5的栅电极与发光控制信号线E连接，第五晶体管T5的第一极与第一电源线VDD连接，第五晶体管T5的第二极与第二节点N2连接。第六晶体管T6的栅电极与发光控制信号线E连接，第六晶体管T6的第一极与第三节点N3连接，第六晶体管T6的第二极与第四节点N4(即发光元件的第一极)连接。第七晶体管T7的栅电极与第一扫描信号线S1或者复位控制信号线Reset连接，第七晶体管T7的第一极与初始信号线INIT连接，第七晶体管T7的第二极与第四节点N4连接。存储电容C的第一端与第一电源线VDD连接，存储电容C的第二端与第一节点N1连接。
在一些示例性实施方式中，第一晶体管T1到第七晶体管T7可以是P型晶体管，或者可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在一些可能的实现方式中，第一晶体管T1到第七晶体管T7可以包括P型晶体管和N型晶体管。
在一些示例性实施方式中，发光元件的第二极与第二电源线VSS连接，第二电源线VSS的信号为持续提供低电平信号，第一电源线VDD的信号为持续提供高电平信号。第一扫描信号线S1为本显示行像素驱动电路中的扫描信号线，第二扫描信号线S2为上一显示行像素驱动电路中的扫描信号线，即对于第n显示行，第一扫描信号线S1为S(n)，第二扫描信号线S2为S(n-1)，本显示行的第二扫描信号线S2与上一显示行像素驱动电路中的第一扫描信号线S1可以为同一信号线，以减少显示面板的信号线，实现显示面板的窄边框。
在一些示例性实施方式中，第一扫描信号线S1、第二扫描信号线S2、发光信号线E和初始信号线INIT均沿水平方向延伸，第二电源线VSS、第一电源线VDD和数据信号线D沿竖直方向延伸。
在一些示例性实施方式中，发光元件可以是有机电致发光二极管(OLED)，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)。
图5为图4所示的像素驱动电路的一种工作时序图。下面通过图5示例的像素驱动电路的工作过程说明本公开示例性实施例，图4中的像素驱动电路包括7个晶体管(第一晶体管T1到第六晶体管T7)、1个存储电容C1和7个信号线(数据信号线DATA、第一扫描信号线S1、第二扫描信号线S2、初始信号线INIT、第一电源线VDD、第二电源线VSS和发光信号线EM)，7个晶体管均为P型晶体管。
在示例性实施方式中，像素驱动电路的工作过程可以包括：
第一阶段A1，称为复位阶段，第二扫描信号线S2的信号为低电平信号，第一扫描信号线S1和发光信号线E的信号为高电平信号。第二扫描信号线S2的信号为低电平信号，使第一晶体管T1导通，初始信号线INIT的信号提供至第一节点N1，对存储电容C进行初始化，清除存储电容中原有数据电压。第一扫描信号线S1和发光信号线E的信号为高电平信号，使第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7断开，此阶段OLED不发光。
第二阶段A2、称为数据写入阶段或者阈值补偿阶段，第一扫描信号线S1的信号为低电平信号，第二扫描信号线S2和发光信号线E的信号为高电平信号，数据信号线D输出数据电压。此阶段由于存储电容C的第二端为低电平，因此第三晶体管T3导通。第一扫描信号线S1的信号为低电平信号使第二晶体管T2、第四晶体管T4和第七晶体管T7导通。第二晶体管T2和第四晶体管T4导通使得数据信号线D输出的数据电压经过第二节点N2、导通的第三晶体管T3、第三节点N3、导通的第二晶体管T2提供至第一节点N1，并将数据信号线D输出的数据电压与第三晶体管T3的阈值电压之和充入存储电容C，存储电容C的第二端(第二节点N2)的电压为Vdata+Vth，Vdata为数据信号线D输出的数据电压，Vth为第三晶体管T3的阈值电压。第七晶体管T7导通使得初始信号线INIT的初始电压提供至OLED的第一极，对OLED的第一极进行初始化(复位)，清空其内部的预存电压，完成初始化，确保OLED不发光。第二扫描信号线S2的信号为高电平信号，使第一晶体管T1断开。发光信号线E的信号为高电平信号，使第五晶体管T5和第六晶体管T6断开。
第三阶段A3、称为发光阶段，发光信号线E的信号为低电平信号，第一扫描信号线S1和第二扫描信号线S2的信号为高电平信号。发光信号线E的信号为低电平信号，使第五晶体管T5和第六晶体管T6导通，第一电源线VDD输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向OLED的第一极提供驱动电压，驱动OLED发光。
在像素驱动电路驱动过程中，流过第三晶体管T3(驱动晶体管)的驱动电流由其栅电极和第一极之间的电压差决定。由于第二节点N2的电压为Vdata+Vth，因而第三晶体管T3的驱动电流为：
I＝K*(Vgs-Vth)2＝K*[(Vdata+Vth-Vdd)-Vth]2＝K*[(Vdata–Vdd)]2
其中，I为流过第三晶体管T3的驱动电流，也就是驱动OLED的驱动电流，K为常数，Vgs为第三晶体管T3的栅电极和第一极之间的电压差，Vth为第三晶体管T3的阈值电压，Vdata为数据信号线D输出的数据电压，Vdd为第一电源线VDD输出的电源电压。
由上述公式可以看出，流经发光元件的电流I与第三晶体管T3的阈值电压Vth无关，消除了第三晶体管T3的阈值电压Vth对电流I的影响，保证了亮度的均一性。
基于上述工作时序，该像素驱动电路消除了发光元件在上次发光后残余的正电荷，实现了对第三晶体管栅极电压的补偿，避免了第三晶体管的阈值电压漂移对发光元件驱动电流的影响，提高了显示图像的均匀性和显示面板的显示品质。
在常规的像素驱动电路设计中，第一显示区的像素驱动电路之间信号线通过透明氧化铟锡(ITO)或者氧化铟锌(IZO)走线连接，但由于透明ITO或者IZO走线其本身的电阻值较大，非常不利于高频显示的应用。
图6a为本公开实施例提供的显示基板在第一显示区的结构示意图，图6b为图6a中沿着A-A位置的剖视图。如图6a和图6b所示，在第一显示区，多个第一子像素包括像素驱动电路(位于非透光区)，像素驱动电路包括多条信号线，相邻像素驱动电路之间通过信号线相互连接，各条信号线用于为像素驱动电路提供不同的信号；在第一显示区的透光区域中，至少部分信号线采用透明走线；在第一显示区的透光区域以外的区域，至少部分信号线采用金属走线。
在一些示例性实施方式中，多条信号线包括扫描信号线、数据信号线D、第一电源线VDD、初始信号线INIT和发光信号线E。其中，扫描信号线用于为像素驱动电路提供扫描信号，数据信号线D用于为像素驱动电路提供数据信号，第一电源线VDD用于为像素驱动电路提供第一电源信号，初始信号线INIT用于为像素驱动电路提供初始信号，发光信号线E用于为像素驱动电路提供发光控制信号。
在一些示例性实施方式中，扫描信号线、数据信号线D、第一电源线VDD、初始信号线INIT均为金属走线，发光信号线E为透明走线。
在一些示例性实施方式中，在垂直于显示基板的平面上，显示基板包括基底90以及位于基底90上的多个导电层，扫描信号线包括第一扫描信号线S1和第二扫描信号线S2，第一扫描信号线S1和第二扫描信号线S2位于不同的导电层上。
在一些示例性实施方式中，像素驱动电路包括驱动子电路、数据写入子电路和第一复位子电路，驱动子电路被配置为在第一节点的控制下，在第二节点和第三节点之间产生驱动电流；数据写入子电路被配置为在第一扫描信号线S1的控制下，向第二节点写入数据信号；第一复位子电路被配置为在第二扫描信号线S2的控制下，对第一节点进行复位。
在一些示例性实施方式中，第一扫描信号线S1和第二扫描信号线S2均为金属走线。
由于第一扫描信号线S1、第二扫描信号线S2、数据信号线D、第一电源线VDD和初始信号线INIT等信号走线的负载对高频影响较大，因此，本公开实施例的显示基板，将第一扫描信号线S1、第二扫描信号线S2、数据信号线D、第一电源线VDD和初始信号线INIT等信号走线的ITO走线换成常规金属走线，减小了信号走线的电阻，从而有利于第一显示区更好地进行高频显示；此外，由于发光信号线E对高频显示的影响较小，所以不做更改，仍然使用透明导电走线，如氧化铟锡ITO或氧化铟锌IZO。
在一些示例性实施方式中，如图7至图15所示，在垂直于显示基板的平面上，该显示基板包括基底以及依次设置在基底上的半导体层、第一栅金属层、第二栅金属层、第一源漏金属层、第一透明导电层和第二源漏金属层；
半导体层包括多个晶体管的有源层，第一栅金属层和第二栅金属层中的至少一层包括第二扫描信号线S2，第一源漏金属层包括初始信号线INIT和第一电源线VDD，第一透明导电层包括发光信号线E，第二源漏金属层包括第一扫描信号线S1和数据信号线D。
在一些示例性实施方式中，如图7所示，第一显示区包括多列第一子像素，每一列的第一子像素中的半导体层与相邻列的第一子像素中的半导体层在第一方向X上呈交错排列。
在一些示例性实施方式中，如图6a所示，在第一显示区，第一扫描信号线S1在基底上的正投影与第二扫描信号线S2在基底上的正投影存在重叠区域。本实施例中，通过使第一扫描信号线S1与第二扫描信号线S2重叠走线，可以最大程度地减小金属走线对透过率的影响。
在一些示例性实施方式中，如图8所示，在第一显示区，第二扫描信号线S2沿第一方向X(水平方向)延伸，第二扫描信号线S2包含间隔设置的弯折部，弯折部沿第二方向Y(竖直方向)延伸，第一方向X与第二方向Y正相交。
在一些示例性实施方式中，如图7至图15所示，在第一显示区，第一扫描信号线包括多个分支，第一透明导电层包括第十四连接电极44和第十五连接电极45，第一源漏金属层包括第六连接电极33和第七连接电极34，第一栅金属层包括第一连接电极11；
第六连接电极33和第七连接电极34分别通过过孔与第一连接电极11的两端电连接，第十四连接电极44通过过孔与第七连接电极34电连接，第十五连接电极45通过过孔与第六连接电极33电连接；
第一扫描信号线S1的每个分支分别通过过孔与同一行的相邻两个第一子像素中的第十四连接电极44和第十五连接电极45电连接。
在一些示例性实施方式中，如图7至图15所示，在第一显示区，第一扫描信号线S1在基底上的正投影、初始信号线INIT在基底上的正投影以及第二扫描信号线S2在基底上的正投影存在三者相重叠的区域。本实施例中，为了降低第一扫描信号线S1和第二扫描信号线S2两者的信号由于叠层走线造成的信号串扰，本公开实施例的显示基板，使用两种信号走线的中间层走初始信号线INIT(直流信号)，从而最大程度地屏蔽串扰的影响。
在一些示例性实施方式中，在第一显示区，初始信号线INIT包括多个分支，第二栅金属层包括第三连接电极21；初始信号线INIT的每个分支分别通过过孔与同一行的相邻两个第一子像素中的第三连接电极21电连接。
在一些示例性实施方式中，如图6a所示，在第一显示区，第一电源线VDD在基底上的正投影与数据信号线D在基底上的正投影存在重叠区域。本实施例中，通过使第一电源线VDD与数据信号线D重叠走线，可以最大程度地减小金属走线对透过率的影响。
在一些示例性实施方式中，如图11至图15所示，在第一显示区，第一电源线VDD包括多个分支，第一透明导电层包括第十一连接电极41和第十二连接电极42，第二源漏金属层包括第十七连接电极51；
第十七连接电极51分别通过过孔与第十一连接电极41和第十二连接电极42电连接，第一电源线VDD的每个分支分别通过过孔与同一列的相邻两个第一子像素中的第十一连接电极41和第十二连接电极42电连接。
下面通过显示基板的制备过程，示例性说明本公开实施例显示基板的结构。本公开所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀和剥离光刻胶等处理。沉积可以采用选自溅射、蒸镀和化学气相沉积中的任意一种或多种，涂覆可以采用选自喷涂和旋涂中的任意一种或多种，刻蚀可以采用选自干刻和湿刻中的任意一种或多种。“薄膜”是指将某一种材料在基底上利用沉积或涂覆工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需构图工艺，则该“薄膜”还可以称为“层”。当在整个制作过程当中该“薄膜”还需构图工艺，则在构图工艺前称为“薄膜”，构图工艺后称为“层”。经过构图工艺后的“层”中包含至少一个“图案”。本公开中所说的“A和B同层设置”是指，A和B通过同一次构图工艺同时形成。“A的正投影包含B的正投影”是指，B的正投影落入A的正投影范围内，或者A的正投影覆盖B的正投影。
在一些示例性实施例中，图6a和图6b所示的显示基板的制备过程可以包括如下步骤：
(1)在基底90上形成半导体层图案。在基底90上形成半导体层图案包括：先在基底90上沉积一层绝缘薄膜，形成覆盖整个基底90的第一绝缘层91图案。随后沉积一层有源层薄膜，通过构图工艺对有源层薄膜进行构图，形成设置在第一绝缘层91上的半导体层图案，如图7所示。其中，第一显示区的半导体层图案可以包括第一晶体管T1的有源层10、第二晶体管T2的有源层20、第三晶体管T3的有源层30、第四晶体管T4的有源层40、第五晶体管T5的有源层50、第六晶体管T6的有源层60和第七晶体管T7的有源层70。在一些示例性实施方式中，第一有源层10、第二有源层20、第三有源层30、第四有源层40、第五有源层50、第六有源层60和第七有源层70可以为相互连接的一体结构。
在一些示例性实施方式中，第一有源层10的形状可以呈门框形，第二有源层20的形状可以呈
Figure BDA0003619952860000161
形，第三有源层30的形状可以呈“几”字形，第四有源层40的形状可以呈“1”字形，第五有源层50和第六有源层60的形状可以呈“L”字形，第七有源层70的形状可以呈哑铃形。
在一些示例性实施方式中，每个晶体管的有源层可以包括第一区、第二区以及位于第一区和第二区之间的沟道区。在一些示例性实施方式中，第一有源层10的第二区102同时作为第二有源层20的第二区202，即第一有源层10的第二区102和第二有源层20的第二区202之间相互连接。第三有源层30的第一区301同时作为第四有源层40的第二区402和第五有源层50的第二区502，即第三有源层30的第一区301、第四有源层40的第二区402和第五有源层50的第二区502之间相互连接。第三有源层30的第二区302同时作为第六有源层60的第一区601和第二有源层20的第一区201，即第三有源层30的第二区302、第六有源层60的第一区601和第二有源层20的第一区201之间相互连接。第一有源层10的第一区101同时作为第七有源层70的第一区701，即第一有源层10的第一区101和第七有源层70的第一区701之间相互连接。第四有源层40的第一区401、第五有源层50的第一区501、第六有源层60的第二区602和第七有源层70的第二区702单独设置。
在一些示例性实施方式中，在第一显示区100中，多个第一子像素包括两列或两列以上，且每一列的第一子像素的半导体层与相邻列的第一子像素的半导体层在第一方向上呈交错排列。通过使相邻列的第一子像素的半导体层在第一方向上呈交错排列，增加了相邻列的第一子像素的半导体层在第一方向上的间距(Margin)，以使得第一子像素的两侧用于成像的透光区域更大。
在一些示例性实施方式中，半导体层可以采用多晶硅(p-Si)，即第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和第七晶体管可以均为LTPS薄膜晶体管。
本次工艺后，显示基板包括设置在基底90上的第一绝缘层91和设置在第一绝缘层91上的半导体层，半导体层可以包括多个晶体管的有源层。
(2)形成第一导电层图案。在一些示例性实施方式中，形成第一导电层图案可以包括：在形成前述图案的基底90上，依次沉积第二绝缘薄膜和第一金属薄膜，通过图案化工艺对第一金属薄膜进行图案化，形成覆盖半导体层图案的第二绝缘层92，以及设置在第二绝缘层92上的第一导电层图案，第一显示区的第一导电层图案至少包括：第二扫描信号线S2、第一连接电极11、第二连接电极12和存储电容的第一极板Ce1，如图8所示。在一些示例性实施方式中，第一导电层可以称为第一栅金属(GATE1)层。
本公开实施例中，通过使第一显示区的第二扫描信号线S2采用金属走线，可以减小走线负载对高频显示的影响，从而使第一显示区能够更好地实现高频显示。
在一些示例性实施方式中，在每个子像素内，第二扫描信号线S2位于第一连接电极11远离存储电容的第一极板Ce1的一侧，存储电容的第一极板Ce1设置在第一连接电极11和第二连接电极12之间。
在一些示例性实施方式中，第二扫描信号线S2与第一晶体管T1的第一有源层相重叠的区域作为第一晶体管T1双栅结构的栅电极。
在一些示例性实施方式中，在第一显示区100中，第二扫描信号线S2为折线结构。由于在第一显示区100中，每一列的第一子像素的半导体层与相邻列的第一子像素的半导体层在第一方向上呈交错排列，而第二扫描信号线S2与一行第一子像素中的第一晶体管T1的第一有源层包含交叠区域，因此，第二扫描信号线S2为折线结构。
在一些示例性实施方式中，第一连接电极11与第四晶体管T4的第四有源层相重叠的区域作为第四晶体管T4的栅电极。第一连接电极11设置有向第二扫描信号线S2一侧凸起的栅极块11-1，栅极块11-1在基底90上的正投影与第二晶体管T2的第二有源层在基底90上的正投影存在重叠区域，第一连接电极11和栅极块11-1与第二晶体管T2的第二有源层相重叠的区域作为第二晶体管T2双栅结构的栅电极。第一连接电极11与第七晶体管T7的第七有源层相重叠的区域作为第七晶体管T7的栅电极。即第二晶体管T2的栅电极、第四晶体管T4的栅电极与第七晶体管T7的栅电极相互连接成一体结构。
在一些示例性实施方式中，第二连接电极12与第五晶体管T5的第五有源层相重叠的区域作为第五晶体管T5的栅电极，第二连接电极12与第六晶体管T6的第六有源层相重叠的区域作为第六晶体管T6的栅电极。即第五晶体管T5的栅电极与第六晶体管T6的栅电极相互连接成一体结构。
在一些示例性实施方式中，第一极板Ce1可以为矩形状，矩形状的角部可以设置倒角，第一极板Ce1在基底90上的正投影与第三晶体管T3的第三有源层在基底90上的正投影存在重叠区域。在一些示例性实施方式中，第一极板Ce1同时作为第三晶体管T3的栅电极，第三晶体管T3的第三有源层与第一极板Ce1相重叠的区域作为第三晶体管T3的沟道区，沟道区的一端连接第三有源层的第一区，另一端连接第三有源层的第二区。
在一些示例性实施方式中，形成第一导电层图案后，可以利用第一导电层作为遮挡，对半导体层进行导体化处理，被第一导电层遮挡区域的半导体层形成各个晶体管的沟道区域，未被第一导电层遮挡区域的半导体层被导体化，即各个有源层的第一区和第二区均被导体化。
本次工艺后，显示基板包括设置在基底90上的第一绝缘层91、设置在第一绝缘层91上的半导体层、覆盖半导体层上的第二绝缘层92和设置在第二绝缘层92上的第一导电层，第一导电层可以包括第二扫描信号线S2、第一连接电极11、第二连接电极12和存储电容的第一极板Ce1。
(3)形成第二导电层图案。在一些示例性实施方式中，形成第二导电层图案可以包括：在形成前述图案的基底90上，依次沉积第三绝缘薄膜和第二金属薄膜，采用图案化工艺对第二金属薄膜进行图案化，形成覆盖第一导电层的第三绝缘层93，以及设置在第三绝缘层93上的第二导电层图案，第一显示区的第二导电层图案至少包括：存储电容的第二极板Ce2和第三连接电极21，如图9所示。在一些示例性实施方式中，第二导电层可以称为第二栅金属(GATE2)层。
在一些示例性实施方式中，在每个子像素内，第三连接电极21位于第二扫描信号线S2远离第一连接电极11的一侧，第三连接电极21用于连接后续形成的初始信号线INIT。
在一些示例性实施方式中，第二极板Ce2的轮廓可以为带有缺口H的矩形状，矩形状的角部可以设置倒角，第二极板Ce2在基底90上的正投影与第一极板Ce1在基底90上的正投影存在重叠区域。缺口H可以位于第二极板Ce2的角部。缺口H可以为多边形，缺口H暴露出覆盖第一极板Ce1的第三绝缘层，且第一极板Ce1在基底90上的正投影与缺口H在基底90上的正投影交叠。在一些示例性实施方式中，缺口H配置为容置后续形成的第三过孔，第三过孔位于缺口H内并暴露出第一极板Ce1，使后续形成的第二晶体管T2的第二极与第一极板Ce1连接。
本次工艺后，显示基板包括设置在基底90上的第一绝缘层91、设置在第一绝缘层91上的半导体层、覆盖半导体层上的第二绝缘层92、设置在第二绝缘层92上的第一导电层，覆盖第一导电层的第三绝缘层93和设置在第三绝缘层93上的第二导电层，第二导电层至少包括存储电容的第二极板Ce2和第三连接电极21。
(4)形成第四绝缘层94图案。形成第四绝缘层94图案包括：在形成上述结构的基底90上，沉积第四绝缘薄膜，通过构图工艺对第四绝缘薄膜进行构图，形成开设有多个过孔的第四绝缘层94图案，多个过孔包括：第一过孔V1、第二过孔V2、第三过孔V3、第四过孔V4、第五过孔V5、第六过孔V6、第七过孔V7、第八过孔V8、第九过孔V9、第十过孔V10、第十一过孔V11、第十二过孔V12、第十三过孔V13以及第十四过孔V14，如图10所示。
在一种示例性实施例中，第一过孔V1内的第四绝缘层被刻蚀掉，暴露出存储电容的第二极板Ce2的表面，配置为使后续形成的第一电源线VDD的第二分支VDD-B2通过该过孔与存储电容的第二极板Ce2电连接。
在一种示例性实施例中，第二过孔V2内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第五有源层的第一区501的表面，配置为使后续形成的第一电源线VDD的第二分支VDD-B2通过该过孔与第五有源层的第一区501连接。
在一种示例性实施例中，第三过孔V3内的第四绝缘层和第三绝缘层被刻蚀掉，暴露出存储电容的第一极板Ce1的表面，配置为使后续形成的第四连接电极31通过该过孔与存储电容的第一极板Ce1电连接。
在一种示例性实施例中，第四过孔V4内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第一有源层的第二区102(也是第二有源层的第二区202)的表面，配置为使后续形成的第一晶体管T1的第二极通过该过孔与第一有源层连接，以及使后续形成的第二晶体管T2的第二极通过该过孔与第二有源层连接。
在一种示例性实施例中，第五过孔V5内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第七有源层的第二区702的表面，配置为使后续形成的第五连接电极32通过该过孔与第七有源层的第二区702电连接。
在一种示例性实施例中，第六过孔V6内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第六有源层的第二区602的表面，配置为使后续形成的第五连接电极32通过该过孔与第六有源层的第二区602电连接。
在一种示例性实施例中，第七过孔V7内的第四绝缘层被刻蚀掉，暴露出第三连接电极21的一端的表面，配置为使后续形成的初始信号线INIT的第一分支INIT-B1通过该过孔与第三连接电极21的一端电连接。
在一种示例性实施例中，第八过孔V8内的第四绝缘层被刻蚀掉，暴露出第三连接电极21的另一端的表面，配置为使后续形成的初始信号线INIT的第二分支INIT-B2通过该过孔与第三连接电极21的另一端电连接。
在一种示例性实施例中，第九过孔V9内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第一有源层的第一区101(也是第七有源层的第一区701)的表面，配置为使后续形成的初始信号线通过该过孔与第一有源层的第一区101(也是第七有源层的第一区701)电连接。
在一种示例性实施例中，第十过孔V10内的第四绝缘层和第三绝缘层被刻蚀掉，暴露出第一连接电极11的一端的表面，配置为使后续形成的第六连接电极33通过该过孔与第一连接电极11的一端电连接。
在一种示例性实施例中，第十一过孔V11内的第四绝缘层被刻蚀掉，暴露出第一连接电极11的另一端的表面，配置为使后续形成的第七连接电极34通过该过孔与第一连接电极11的另一端电连接。
在一种示例性实施例中，第十二过孔V12内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第四有源层的第一区401的表面，配置为使后续形成的第八连接电极35通过该过孔与第四有源层的第一区401电连接。
在一种示例性实施例中，第十三过孔V13内的第四绝缘层和第三绝缘层被刻蚀掉，暴露出第二连接电极12的一端的表面，配置为使后续形成的第九连接电极36通过该过孔与第二连接电极12的一端电连接。
在一种示例性实施例中，第十四过孔V14内的第四绝缘层和第三绝缘层被刻蚀掉，暴露出第二连接电极12的另一端的表面，配置为使后续形成的第十连接电极37通过该过孔与第二连接电极12的另一端电连接。
(5)形成第三导电层图案。在一些示例性实施方式中，形成第三导电层可以包括：在形成前述图案的基底90上，沉积第三金属薄膜，采用图案化工艺对第三金属薄膜进行图案化，形成设置在第四绝缘层94上的第三导电层。如图11所示，第一显示区的第三导电层可以包括第一电源线VDD的第一分支VDD-B1、第一电源线VDD的第二分支VDD-B2、初始信号线INIT的第一分支INIT-B1、初始信号线INIT的第二分支INIT-B2、第四连接电极31、第五连接电极32、第六连接电极33、第七连接电极34、第八连接电极35、第九连接电极36、第十连接电极37。在一些示例性实施方式中，第三导电层可以称为第一源漏金属(SD1)层。
本公开实施例中，通过使第一显示区的第一电源线VDD和初始信号线INIT采用金属走线，可以减小走线负载对高频显示的影响，从而使第一显示区能够更好地实现高频显示。
在一些示例性实施方式中，第一电源线VDD的第一分支VDD-B1通过后续形成的多个过孔及多个连接电极(此处，多个过孔包括：第十五过孔V15、第十六过孔V16、第二十六过孔以及第二十七过孔V27，多个连接电极包括：第十一连接电极41、第十二连接电极42以及第十七连接电极51)与第一电源线VDD的第二分支VDD-B2电连接。
在一些示例性实施方式中，第一电源线VDD的第二分支VDD-B2通过第一过孔V1与存储电容的第二极板Ce2电连接，并通过第二过孔V2与第五有源层的第一区501连接，使第五晶体管T5的第一极与第一电源线VDD具有相同的电位。
在一些示例性实施方式中，第一电源线VDD的第一分支VDD-B1一方面通过后续形成的多个过孔及多个连接电极与本子像素内的第一电源线VDD的第二分支VDD-B2电连接，另一方面向本子像素所在列的上一子像素延伸，作为本子像素所在列的上一子像素中的第一电源线VDD的第二分支VDD-B2。
在一些示例性实施方式中，第一电源线VDD的第二分支VDD-B2一方面通过后续形成的多个过孔及多个连接电极与本子像素内的第一电源线VDD的第一分支VDD-B1电连接，另一方面向本子像素所在列的下一子像素延伸，作为本子像素所在列的下一子像素中的第一电源线VDD的第一分支VDD-B1。
在一些示例性实施方式中，初始信号线INIT的第一分支INIT-B1通过第七过孔V7与第三连接电极21的一端连接，初始信号线INIT的第二分支INIT-B2通过第八过孔V8与第三连接电极21的另一端连接。本实施例中，通过第三连接电极21、第七过孔V7和第八过孔V8，实现了初始信号线INIT的第一分支INIT-B1与初始信号线INIT的第二分支INIT-B2的电连接。
在一些示例性实施方式中，初始信号线INIT的第二分支INIT-B2通过第九过孔V9与第一有源层的第一区101(也是第七有源层的第一区701)连接，使第一晶体管T1的第一极(也是第七晶体管T7的第一极)与第一初始信号线INIT1具有相同的电位。
在一些示例性实施方式中，初始信号线INIT的第一分支INIT-B1一方面通过第三连接电极21与本子像素内的初始信号线INIT的第二分支INIT-B2电连接，另一方面向本子像素所在行的上一子像素延伸，作为本子像素所在行的上一子像素中的初始信号线INIT的第二分支INIT-B2。
在一些示例性实施方式中，初始信号线INIT的第二分支INIT-B2一方面通过第三连接电极21与本子像素内的初始信号线INIT的第一分支INIT-B1电连接，另一方面向本子像素所在行的下一子像素延伸，作为本子像素所在行的下一子像素中的初始信号线INIT的第一分支INIT-B1。
在一些示例性实施方式中，初始信号线INIT的第一分支INIT-B1和初始信号线INIT的第二分支INIT-B2在基底上的正投影，与第二扫描信号线S2在基底上的正投影存在重叠区域。
在一些示例性实施方式中，第四连接电极31通过第三过孔V3与存储电容的第一极板Ce1电连接，并通过第四过孔V4与第一有源层的第二区102(也是第二有源层的第二区202)连接。在一些示例性实施方式中，第四连接电极31可以作为第一晶体管T1的第二极和第二晶体管T2的第二极。
在一些示例性实施方式中，第五连接电极32通过第五过孔V5与第七有源层的第二区702电连接，并通过第六过孔V6与第六有源层的第二区602连接。在一些示例性实施方式中，第五连接电极32可以作为第七晶体管T7的第二极和第六晶体管T6的第二极。
在一些示例性实施方式中，第六连接电极33通过第十过孔V10与第一连接电极11的一端电连接。
在一些示例性实施方式中，第七连接电极34通过第十一过孔V11与第一连接电极11的另一端电连接。
在一些示例性实施方式中，第八连接电极35通过第十二过孔V12与第四有源层的第一区401电连接。在一些示例性实施方式中，第八连接电极35可以作为第四晶体管T4的第一极。
在一些示例性实施方式中，第九连接电极36通过第十三过孔V13与第二连接电极12的一端电连接。
在一些示例性实施方式中，第十连接电极37通过第十四过孔V14与第二连接电极12的另一端电连接。
(6)形成第五绝缘层95图案。形成第五绝缘层95图案包括：在形成前述图案的基底90上涂覆第五绝缘薄膜，通过掩膜曝光显影的光刻工艺形成覆盖第三导电层的第五绝缘层95图案，第一显示区的第五绝缘层95开设有第十五过孔V15、第十六过孔V16、第十七过孔V17、第十八过孔V18、第十九过孔V19、第二十过孔V20、第二十一过孔V21和第二十二过孔V22，如图12所示。
在一些示例性实施方式中，第十五过孔V15内的第五绝缘层被刻蚀掉，暴露出第一电源线VDD的第二分支VDD-B2的表面，配置为使后续形成的第十一连接电极41通过该过孔与第一电源线VDD的第二分支VDD-B2电连接。
在一些示例性实施方式中，第十六过孔V16内的第五绝缘层被刻蚀掉，暴露出第一电源线VDD的第一分支VDD-B1的表面，配置为使后续形成的第十二连接电极42通过该过孔与第一电源线VDD的第一分支VDD-B1电连接。
在一些示例性实施方式中，第十七过孔V17内的第五绝缘层被刻蚀掉，暴露出第九连接电极36的表面，配置为使后续形成的发光信号线E的第一分支E-B1通过该过孔与第九连接电极36电连接。
在一些示例性实施方式中，第十八过孔V18内的第五绝缘层被刻蚀掉，暴露出第十连接电极37的表面，配置为使后续形成的发光信号线E的第二分支E-B2通过该过孔与第十连接电极37电连接。
在一些示例性实施方式中，第十九过孔V19内的第五绝缘层被刻蚀掉，暴露出第五连接电极32的表面，配置为使后续形成的第十三连接电极43通过该过孔与第五连接电极32电连接。
在一些示例性实施方式中，第二十过孔V20内的第五绝缘层被刻蚀掉，暴露出第七连接电极34的表面，配置为使后续形成的第十四连接电极44通过该过孔与第七连接电极34电连接。
在一些示例性实施方式中，第二十一过孔V21内的第五绝缘层被刻蚀掉，暴露出第六连接电极33的表面，配置为使后续形成的第十五连接电极45通过该过孔与第六连接电极33电连接。
在一些示例性实施方式中，第二十二过孔V22内的第五绝缘层被刻蚀掉，暴露出第八连接电极35的表面，配置为使后续形成的第十六连接电极46通过该过孔与第八连接电极35电连接。
(7)形成第四导电层图案。在一些示例性实施方式中，形成第四导电层可以包括：在形成前述图案的基底90上，沉积第一透明导电薄膜，采用图案化工艺对第一透明导电薄膜进行图案化，形成设置在第五绝缘层95上的第四导电层。如图13所示，第一显示区的第四导电层可以包括发光信号线E的第一分支E-B1、发光信号线E的第二分支E-B2、第十一连接电极41、第十二连接电极42、第十三连接电极43、第十四连接电极44、第十五连接电极45和第十六连接电极46。在一些示例性实施方式中，第四导电层可以称为第一透明导电层。
本公开实施例中，通过使第一显示区的发光信号线E采用透明导电材料，增大了摄像头区的光透过率，提高了成像效果；同时，由于发光信号线E的信号负载对于高频显示的影响较小，因此，发光信号线E采用透明导电材料，不影响高频显示的效果。
在一些示例性实施方式中，发光信号线E的第一分支E-B1一方面通过第十七过孔V17与本子像素内的第二连接电极12的一端电连接，另一方面向本子像素所在行的上一子像素延伸，通过本子像素所在行的上一子像素中的第十八过孔V18与本子像素所在行的上一子像素中的第二连接电极12的另一端电连接。
在一些示例性实施方式中，发光信号线E的第二分支E-B2一方面通过第十八过孔V18与本子像素内的第二连接电极12的另一端电连接，另一方面向本子像素所在行的下一子像素延伸，通过本子像素所在行的下一子像素中的第十七过孔V17与本子像素所在行的下一子像素中的第二连接电极12的一端电连接。
本实施例中，通过第二连接电极12、第十七过孔V17和第十八过孔V18，实现了发光信号线E的第一分支E-B1与发光信号线E的第二分支E-B2的电连接。
在一些示例性实施方式中，第十一连接电极41通过第十五过孔V15与第一电源线VDD的第二分支VDD-B2电连接。
在一些示例性实施方式中，第十二连接电极42通过第十六过孔V16与第一电源线VDD的第一分支VDD-B1电连接。
在一些示例性实施方式中，第十三连接电极43通过第十九过孔V19与第五连接电极32电连接。
在一些示例性实施方式中，第十四连接电极44通过第二十过孔V20与第七连接电极34电连接。
在一些示例性实施方式中，第十五连接电极45通过第二十一过孔V21与第六连接电极33电连接。
在一些示例性实施方式中，第十六连接电极46通过第二十二过孔V22与第八连接电极35电连接。
(8)形成第一平坦层96图案。形成第一平坦层96图案包括：在形成前述图案的基底90上沉积第一平坦薄膜，采用图案化工艺对第一平坦薄膜进行图案化，形成设置在第四导电层上的第一平坦层96，第一平坦层96开设有第二十三过孔V23、第二十四过孔V24、第二十五过孔V25、第二十六过孔V26、第二十七过孔V27和第二十八过孔V28，第十三过孔V13暴露出第四连接线L4，第十四过孔V14暴露出第七连接线L7，如图14所示。
在一些示例性实施方式中，第二十三过孔V23内的第一平坦层被刻蚀掉，暴露出第十四连接电极44的表面，配置为使后续形成的第一扫描信号线S1的第一分支S1-B1通过该过孔与第十四连接电极44电连接。
在一些示例性实施方式中，第二十四过孔V24内的第一平坦层被刻蚀掉，暴露出第十五连接电极45的表面，配置为使后续形成的第一扫描信号线S1的第二分支S1-B2通过该过孔与第十五连接电极45电连接。
在一些示例性实施方式中，第二十五过孔V25内的第一平坦层被刻蚀掉，暴露出第十六连接电极46的表面，配置为使后续形成的数据信号线D通过该过孔与第十六连接电极46电连接。
在一些示例性实施方式中，第二十六过孔V26内的第一平坦层被刻蚀掉，暴露出第十二连接电极42的表面，配置为使后续形成的第十七连接电极51通过该过孔与第十二连接电极42电连接。
在一些示例性实施方式中，第二十七过孔V27内的第一平坦层被刻蚀掉，暴露出第十一连接电极41的表面，配置为使后续形成的第十七连接电极51通过该过孔与第十一连接电极41电连接。
在一些示例性实施方式中，第二十八过孔V28内的第一平坦层被刻蚀掉，暴露出第十三连接电极43的表面，配置为使后续形成的第十八连接电极52通过该过孔与第十三连接电极43电连接。
(9)形成第五导电层图案。形成第五导电层可以包括：在形成前述图案的基底90上，沉积第五金属薄膜，采用图案化工艺对第五金属薄膜进行图案化，形成设置在第一平坦层上的第五导电层。如图15所示，第一显示区的第五导电层可以包括第一扫描信号线S1的第一分支S1-B1、第一扫描信号线S1的第二分支S1-B2、数据信号线D、第十七连接电极51、第十八连接电极52。在一些示例性实施方式中，第五导电层可以称为第二源漏金属(SD2)层。
本公开实施例中，通过使第一显示区的第一扫描信号线S1和数据信号线D采用金属走线，可以减小走线负载对高频显示的影响，从而使第一显示区能够更好地实现高频显示。
在一些示例性实施方式中，第一扫描信号线S1的第一分支S1-B1一方面通过第二十三过孔V23与本子像素内的第十四连接电极44电连接，另一方面向本子像素所在行的上一子像素延伸，通过本子像素所在行的上一子像素中的第二十四过孔V24与本子像素所在行的上一子像素中的第十五连接电极45电连接。
在一些示例性实施方式中，第一扫描信号线S1的第二分支S1-B2一方面通过第二十四过孔V24与本子像素内的第十五连接电极45电连接，另一方面向本子像素所在行的下一子像素延伸，通过本子像素所在行的下一子像素中的第二十三过孔V23与本子像素所在行的下一子像素中的第十四连接电极44电连接。
由于第十四连接电极44通过第二十过孔V20与第七连接电极34电连接，第十五连接电极45通过第二十一过孔V21与第六连接电极33电连接，第六连接电极33通过第十过孔V10与第一连接电极11的一端电连接，第七连接电极34通过第十一过孔V11与第一连接电极11的另一端电连接，因而实现了第一扫描信号线S1的第一分支S1-B1与第一扫描信号线S1的第二分支S1-B2之间的电连接。
在一些示例性实施方式中，第一扫描信号线S1的第一分支S1-B1在基底90上的正投影与初始信号线INIT的第一分支INIT-B1在基底90上的正投影存在重叠区域，第一扫描信号线S1的第二分支S1-B2在基底90上的正投影与初始信号线INIT的第二分支INIT-B2在基底90上的正投影存在重叠区域。
在一些示例性实施方式中，第一扫描信号线S1的第一分支S1-B1和第一扫描信号线S1的第二分支S1-B2在基底90上的正投影，与第二扫描信号线S2在基底90上的正投影存在重叠区域。
在一些示例性实施方式中，第一扫描信号线S1的第一分支S1-B1、初始信号线INIT的第一分支INIT-B1以及第二扫描信号线S2三者在基底90上的正投影存在重叠区域，第一扫描信号线S1的第二分支S1-B2、初始信号线INIT的第二分支INIT-B2以及第二扫描信号线S2三者在基底90上的正投影存在重叠区域。
本公开实施例中，通过使第一扫描信号线S1和第二扫描信号线S2两者在基底90上的正投影存在重叠区域，可以最大程度地减小金属走线对透过率的影响，第一显示区的透光率更高，拍摄性能更好。而通过在第一扫描信号线S1和第二扫描信号线S2中间设置初始信号线INIT，可以减少第一扫描信号线S1和第二扫描信号线S2之间的信号串扰，进而使第一显示区能够更好地实现高频显示，大大提高了显示质量。
在一些示例性实施方式中，数据信号线D通过第二十五过孔V25与第十六连接电极46电连接。由于第十六连接电极46通过第二十二过孔V22与第八连接电极35电连接，第八连接电极35通过第十二过孔V12与第四有源层的第一区401电连接，因而实现了数据信号线与第四晶体管的第一极的电连接，使数据信号线D传输的数据信号可以写入第四晶体管。
在一些示例性实施方式中，数据信号线D、第一电源线VDD的第一分支VDD-B1和第一电源线VDD的第二分支VDD-B2三者在基底90上的正投影存在重叠区域。
本公开实施例中，通过使数据信号线D和第一电源线VDD两者在基底上的正投影存在重叠区域，可以最大程度地减小金属走线对透过率的影响，第一显示区的透光率更高，拍摄性能更好。此外，第一电源线VDD可以屏蔽第三导电层以下的金属走线对数据信号线D产生的信号串扰，进而使第一显示区能够更好地实现高频显示，大大提高了显示质量。
在一些示例性实施方式中，第十七连接电极51一方面通过第二十六过孔V26与第十二连接电极42电连接，另一方面通过第二十七过孔V27与第十一连接电极41电连接。由于第十二连接电极42通过第十六过孔V16与第一电源线VDD的第一分支VDD-B1电连接，第十一连接电极41通过第十五过孔V15与第一电源线VDD的第二分支VDD-B2电连接，因而实现了第一电源线VDD的第一分支VDD-B1与第一电源线VDD的第二分支VDD-B2的电连接。
在一些示例性实施方式中，第十八连接电极52通过第二十八过孔V28与第十三连接电极43电连接。
(10)形成第二平坦层97图案。在一些示例性实施方式中，形成第二平坦层97图案可以包括：在形成前述图案的基底90上，涂覆第二平坦薄膜，采用图案化工艺对第二平坦薄膜进行图案化，形成覆盖第五导电层的第二平坦层97，第一显示区的第二平坦层97上至少设置有第二十九过孔V29，如图6a所示。
在一些示例性实施方式中，第二十九过孔V29位于第十八连接电极52所在区域，第二十九过孔V29内的第二平坦层被去掉，暴露出第十八连接电极52的表面，第二十九过孔V29配置为使后续形成的阳极通过该过孔与第十八连接电极52电连接。
(11)在一些示例性实施方式中，形成阳极图案可以包括：在形成前述图案的基底90上，沉积透明导电薄膜，采用图案化工艺对透明导电薄膜进行图案化，形成设置在第二平坦层97上的阳极。
在一些示例性实施方式中，在第一显示区，阳极通过第二十九过孔V29与第十八连接电极52连接。由于第十八连接电极52通过第二十八过孔V28与第十三连接电极43电连接，第十三连接电极43通过第十九过孔V19与第五连接电极32电连接，第五连接电极32通过第五过孔V5与第七有源层的第二区702电连接，并通过第六过孔V6与第六有源层的第二区602连接，因而实现了像素驱动电路可以驱动发光元件发光。
在一些示例性实施方式中，后续制备流程可以包括：涂覆像素定义薄膜，通过图案化工艺对像素定义薄膜进行图案化，形成像素定义层(PDL)，每个子像素的像素定义层设置有子像素开口(Subpixel Apertures，SA)，子像素开口暴露出阳极。采用蒸镀或喷墨打印工艺形成有机发光层，在有机发光层上形成阴极。形成封装层，封装层可以包括叠设的第一封装层、第二封装层和第三封装层，第一封装层和第三封装层可以采用无机材料，第二封装层可以采用有机材料，第二封装层设置在第一封装层和第三封装层之间，可以保证外界水汽无法进入发光结构层。
在一些示例性实施方式中，基底90可以是柔性基底，或者可以是刚性基底。刚性衬底可以为但不限于玻璃、石英中的一种或多种，柔性衬底可以为但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。在一些示例性实施方式中，柔性基底可以包括叠设的第一柔性材料层、第一无机材料层、半导体层、第二柔性材料层和第二无机材料层，第一柔性材料层和第二柔性材料层的材料可以采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料，第一无机材料层和第二无机材料层的材料可以采用氮化硅(SiNx)或氧化硅(SiOx)等，用于提高基底的抗水氧能力，半导体层的材料可以采用非晶硅(a-si)。
在一些示例性实施方式中，第一导电层、第二导电层、第三导电层和第五导电层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。第四导电层和阳极可以采用氧化铟锡ITO或氧化铟锌IZO等透明导电材料。第一绝缘层、第二绝缘层、第三绝缘层、第四绝缘层和第五绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或多种，可以是单层、多层或复合层。第一绝缘层称为缓冲(BUF)层，用于提高基底的抗水氧能力，第二绝缘层称为第一栅绝缘(GI1)层，第三绝缘层称为第二栅绝缘(GI2)层，第四绝缘层称为层间绝缘(ILD)层，第五绝缘层称为钝化(PVX)层。第一平坦(PLN1)层和第二平坦(PLN2)层可以采用有机材料。半导体层可以采用多晶硅(p-Si)或者氧化物。
本公开实施例的显示基板通过将第一扫描信号线S1、第二扫描信号线S2、数据信号线D、第一电源线VDD和初始信号线INIT等信号走线的ITO走线换成常规金属走线，减小了信号走线的电阻，从而有利于第一显示区更好地进行高频显示，此外，通过多种信号线重叠走线，有效减少了第一显示区的金属走线占用面积，增加了第一显示区的光透过率，提高了前置摄像头的自拍、人脸识别等摄像功能。此外，本公开的制备工艺可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。
本公开所示显示基板的结构及其制备过程仅仅是一种示例性说明，在一些示例性实施方式中，可以根据实际需要变更相应结构以及增加或减少构图工艺，本公开在此不做限定。本公开所示显示基板的结构及其制备过程以图3所示的8T1C的像素驱动电路为例进行说明，在其他示例性实施方式中，像素驱动电路也可以为3T1C、4T1C、5T1C、5T2C、6T1C或7T1C等结构，本公开对此不作限制。
本公开还提供一种显示面板，显示面板包括前述的显示基板及设置在显示基板出光侧的偏光片、盖板和设置在显示基板背光侧的支撑层、散热层等。显示面板可以用于：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本发明实施例并不以此为限。
本公开还提供一种显示装置，该显示装置包括前述的显示面板，还包括成像结构，成像结构位于透光区域。
虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本发明。任何所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (20)

1.一种显示基板，其特征在于，包括第一显示区和第二显示区，所述第一显示区包括多个第一子像素以及位于所述多个第一子像素之间的透光区域；
所述第二显示区包括多个第二子像素；
所述第一子像素包括像素驱动电路以及与像素驱动电路电连接的发光元件，所述像素驱动电路包括多条信号线；
在所述第一显示区的透光区域以外的区域，至少部分信号线的材料采用金属走线。
2.根据权利要求1所述的显示基板，其特征在于，所述第一显示区包括以矩阵方式排布的多个像素单元，多个所述像素单元的至少一个包括多个第一子像素，所述发光元件包括出射第一颜色光线的第一发光元件、出射第二颜色光线的第二发光元件和出射第三颜色光线的第三发光元件，所述像素驱动电路分别与扫描信号线、数据信号线和发光信号线连接。
3.根据权利要求1所述的显示基板，其特征在于，在所述第一显示区，所述像素驱动电路包括多条信号线，相邻所述像素驱动电路之间通过信号线相互连接，各条信号线用于为所述像素驱动电路提供不同的信号。
4.根据权利要求1所述的显示基板，其特征在于，在所述第一显示区，多个不同发光颜色的第一子像素组成像素单元，所述像素单元之间为透光区域，所述像素驱动电路在显示基板上的正投影与所述发光元件在显示基板上的正投影存在重叠区域。
5.根据权利要求1所述的显示基板，其特征在于，相邻所述像素驱动电路之间通过信号线相互连接，同一信号线的至少部分为金属走线。
6.根据权利要求5所述的显示基板，其特征在于，所述采用金属走线的信号线包括扫描信号线、初始信号线、发光信号线、数据信号线和第一电源线中的至少一个。
7.根据权利要求1所述的显示基板，其特征在于，在垂直于所述显示基板的平面上，所述显示基板包括基底以及位于所述基底上的多个导电层；
在所述第一显示区，存在至少两种所述信号线位于不同的导电层上，且至少两种所述信号线在所述基底上的正投影存在重叠区域。
8.根据权利要求7所述的显示基板，其特征在于，在所述基底上的正投影存在重叠区域的至少两种所述信号线包括扫描信号线和初始信号线；
在所述第一显示区，多个第一子像素包括两列或两列以上，且每一列的第一子像素的像素驱动电路与相邻列的第一子像素的像素驱动电路在第一方向上呈交错排列；在相邻两列第一子像素的像素驱动电路之间的区域，所述扫描信号线在基底上的正投影与所述初始信号线在基底上的正投影存在重叠区域。
9.根据权利要求7所述的显示基板，其特征在于，所述信号线包括第一扫描信号线和第二扫描信号线，所述第一扫描信号线和第二扫描信号线位于不同的导电层上，且所述第一扫描信号线在基底上的正投影与所述第二扫描信号线在基底上的正投影存在重叠区域。
10.根据权利要求9所述的显示基板，其特征在于，所述第一扫描信号线的材料采用金属走线，所述第二扫描信号线的材料采用金属走线。
11.根据权利要求9所述的显示基板，其特征在于，所述第二扫描信号线为连续的几字形折线结构；
所述第一扫描信号线包括第一扫描信号线的第一分支和第一扫描信号线的第二分支，所述第一扫描信号线的第一分支的一端通过过孔与所述第一扫描信号线的第一分支的一端所在子像素内的连接电极连接，另一端向所述第一扫描信号线的第一分支的一端所在行的上一子像素延伸；所述第一扫描信号线的第二分支的一端通过过孔与所述第一扫描信号线的第二分支的一端所在子像素内的连接电极连接，另一端向所述第一扫描信号线的第二分支的一端所在行的下一子像素延伸。
12.根据权利要求1所述的显示基板，其特征在于，所述像素驱动电路包括存储电容，所述存储电容包括第一极板和第二极板，所述第一极板和/或第二极板的形状为不规则形状。
13.根据权利要求12所述的显示基板，其特征在于，所述第二极板的形状为带有缺口的矩形，所述缺口位于所述第二极板的角部，所述第一极板在显示基板上的正投影与所述缺口在显示基板上的正投影存在重叠区域。
14.根据权利要求1所述的显示基板，其特征在于，所述像素驱动电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和存储电容，其中：
所述第一晶体管的栅电极与第二扫描信号线连接，所述第一晶体管的第一极与初始信号线连接，所述第一晶体管的第二极与第一节点连接；所述第二晶体管的栅电极与第一扫描信号线连接，所述第二晶体管的第一极与第三节点连接，所述第二晶体管的第二极与第一节点连接；所述第三晶体管的栅电极与第一节点连接，所述第三晶体管的第一极与第二节点连接，所述第三晶体管的第二极与第三节点连接；所述第四晶体管的栅电极与第一扫描信号线连接，所述第四晶体管的第一极与数据信号线连接，所述第四晶体管的第二极与第二节点连接；所述第五晶体管的栅电极与发光信号线连接，所述第五晶体管的第一极与第一电源线连接，所述第五晶体管的第二极与第二节点连接；所述第六晶体管的栅电极与发光信号线连接，所述第六晶体管的第一极与第三节点连接，所述第六晶体管的第二极与第四节点连接；所述第七晶体管的栅电极与第一扫描信号线或者复位控制信号线连接，所述第七晶体管的第一极与初始信号线连接，所述第七晶体管的第二极与第四节点连接；所述存储电容的第一端与第一电源线连接，所述存储电容的第二端与第一节点连接。
15.根据权利要求1所述的显示基板，其特征在于，所述第一显示区包括以矩阵方式排布的多个像素单元，多个所述像素单元的至少一个包括多个第一子像素，所述发光元件包括红色发光元件、绿色发光元件和蓝色发光元件，或者，所述发光元件包括红色发光元件、绿色发光元件、蓝色发光元件和白色发光元件。
16.根据权利要求1所述的显示基板，其特征在于，所述第一子像素的分布密度小于所述第二子像素的分布密度。
17.根据权利要求1所述的显示基板，其特征在于，所述第一显示区的至少部分边与所述第二显示区的至少部分边重合，且所述第一显示区的其余部分被所述第二显示区包围；或者，所述第二显示区包围所述第一显示区。
18.根据权利要求1所述的显示基板，其特征在于，所述第一显示区的面积小于所述第二显示区的面积。
19.一种显示面板，其特征在于，包括：如权利要求1至18任一所述的显示基板。
20.一种显示装置，其特征在于，包括如权利要求19所述的显示面板，还包括成像结构，所述成像结构位于所述透光区域。
CN202210459383.3A 2021-09-16 2021-09-16 显示基板、显示面板及显示装置 Active CN114823835B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210459383.3A CN114823835B (zh) 2021-09-16 2021-09-16 显示基板、显示面板及显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111088853.1A CN113793864A (zh) 2021-09-16 2021-09-16 显示基板及其制备方法、显示面板
CN202210459383.3A CN114823835B (zh) 2021-09-16 2021-09-16 显示基板、显示面板及显示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202111088853.1A Division CN113793864A (zh) 2021-09-16 2021-09-16 显示基板及其制备方法、显示面板

Publications (2)

Publication Number Publication Date
CN114823835A true CN114823835A (zh) 2022-07-29
CN114823835B CN114823835B (zh) 2023-12-26

Family

ID=79183618

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202210459383.3A Active CN114823835B (zh) 2021-09-16 2021-09-16 显示基板、显示面板及显示装置
CN202310078659.8A Pending CN116234382A (zh) 2021-09-16 2021-09-16 显示基板、显示面板及显示装置
CN202111088853.1A Pending CN113793864A (zh) 2021-09-16 2021-09-16 显示基板及其制备方法、显示面板

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN202310078659.8A Pending CN116234382A (zh) 2021-09-16 2021-09-16 显示基板、显示面板及显示装置
CN202111088853.1A Pending CN113793864A (zh) 2021-09-16 2021-09-16 显示基板及其制备方法、显示面板

Country Status (1)

Country Link
CN (3) CN114823835B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115152031B (zh) * 2022-05-30 2023-09-01 京东方科技集团股份有限公司 显示基板及显示装置
CN115020461A (zh) * 2022-05-31 2022-09-06 京东方科技集团股份有限公司 显示基板及显示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190265532A1 (en) * 2016-11-09 2019-08-29 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and method for manufacturing the display device
US20190392190A1 (en) * 2018-06-26 2019-12-26 Shanghai Tianma AM-OLED Co., Ltd. Display panel and display apparatus
WO2020110714A1 (ja) * 2018-11-27 2020-06-04 株式会社ジャパンディスプレイ 表示パネル、表示パネルの製造方法、及び基板
WO2020110715A1 (ja) * 2018-11-27 2020-06-04 株式会社ジャパンディスプレイ 表示パネル、表示パネルの製造方法、及び基板
CN112164764A (zh) * 2020-09-30 2021-01-01 京东方科技集团股份有限公司 显示模组及其制备方法、显示装置
CN112259588A (zh) * 2020-10-21 2021-01-22 京东方科技集团股份有限公司 一种显示基板的制备方法、显示基板及显示装置
CN112271205A (zh) * 2020-11-06 2021-01-26 武汉华星光电半导体显示技术有限公司 显示装置及电子设备
US20210064087A1 (en) * 2019-08-27 2021-03-04 Wuhan Tianma Micro-Electronics Co.,Ltd Display panel and display device
CN113138504A (zh) * 2021-04-27 2021-07-20 厦门天马微电子有限公司 显示面板及其制作方法、显示装置
CN113299229A (zh) * 2021-05-21 2021-08-24 京东方科技集团股份有限公司 显示面板和显示装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190265532A1 (en) * 2016-11-09 2019-08-29 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and method for manufacturing the display device
US20190392190A1 (en) * 2018-06-26 2019-12-26 Shanghai Tianma AM-OLED Co., Ltd. Display panel and display apparatus
WO2020110714A1 (ja) * 2018-11-27 2020-06-04 株式会社ジャパンディスプレイ 表示パネル、表示パネルの製造方法、及び基板
WO2020110715A1 (ja) * 2018-11-27 2020-06-04 株式会社ジャパンディスプレイ 表示パネル、表示パネルの製造方法、及び基板
US20210064087A1 (en) * 2019-08-27 2021-03-04 Wuhan Tianma Micro-Electronics Co.,Ltd Display panel and display device
CN112164764A (zh) * 2020-09-30 2021-01-01 京东方科技集团股份有限公司 显示模组及其制备方法、显示装置
CN112259588A (zh) * 2020-10-21 2021-01-22 京东方科技集团股份有限公司 一种显示基板的制备方法、显示基板及显示装置
CN112271205A (zh) * 2020-11-06 2021-01-26 武汉华星光电半导体显示技术有限公司 显示装置及电子设备
CN113138504A (zh) * 2021-04-27 2021-07-20 厦门天马微电子有限公司 显示面板及其制作方法、显示装置
CN113299229A (zh) * 2021-05-21 2021-08-24 京东方科技集团股份有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
CN116234382A (zh) 2023-06-06
CN113793864A (zh) 2021-12-14
CN114823835B (zh) 2023-12-26

Similar Documents

Publication Publication Date Title
CN114784082B (zh) 显示基板和显示装置
CN112951892A (zh) 显示基板及其制备方法、显示装置
CN114730538B (zh) 显示基板及其制备方法、显示装置
CN115004376B (zh) 显示基板及显示装置
CN114823835B (zh) 显示基板、显示面板及显示装置
WO2022241747A1 (zh) 显示基板及其制备方法、显示装置
CN216719948U (zh) 显示基板、显示装置
CN115377165A (zh) 显示基板及显示装置
CN115020461A (zh) 显示基板及显示装置
CN115398639B (zh) 显示基板及其制备方法、显示装置
CN115398641A (zh) 显示基板及其制备方法、显示装置
US20240081115A1 (en) Display substrate, manufacturing method thereof, and display device
CN216698368U (zh) 显示基板、显示面板
US20230180521A1 (en) Display Substrate, Preparation Method thereof, and Display Apparatus
WO2022170547A1 (zh) 显示基板及其制备方法、显示装置
CN115552627A (zh) 显示基板及其制备方法、显示装置
US20240172522A1 (en) Display substrate and preparation method therefor, and display apparatus
WO2023039886A1 (zh) 显示基板及其制备方法、显示装置
CN116686414B (zh) 显示基板及其驱动方法、显示装置
WO2022193315A1 (zh) 触控显示基板及其制备方法、触控显示装置
CN116546855A (zh) 显示基板及显示装置
CN116456774A (zh) 显示基板及其制备方法、显示装置
CN115529844A (zh) 显示基板及其制备方法、显示装置
CN117652231A (zh) 显示基板和显示装置
CN115332305A (zh) 显示基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant