CN114808119B - 一种InN自组装纳米柱制备方法及其产物 - Google Patents

一种InN自组装纳米柱制备方法及其产物 Download PDF

Info

Publication number
CN114808119B
CN114808119B CN202210250161.0A CN202210250161A CN114808119B CN 114808119 B CN114808119 B CN 114808119B CN 202210250161 A CN202210250161 A CN 202210250161A CN 114808119 B CN114808119 B CN 114808119B
Authority
CN
China
Prior art keywords
inn
substrate
nano
temperature
pillars
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210250161.0A
Other languages
English (en)
Other versions
CN114808119A (zh
Inventor
吴国光
管祺曾
王成
胡逸凡
张宝林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jilin University
Original Assignee
Jilin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jilin University filed Critical Jilin University
Priority to CN202210250161.0A priority Critical patent/CN114808119B/zh
Publication of CN114808119A publication Critical patent/CN114808119A/zh
Application granted granted Critical
Publication of CN114808119B publication Critical patent/CN114808119B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/16Controlling or regulating
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/186Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02488Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Composite Materials (AREA)
  • Inorganic Chemistry (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明公开了一种InN自组装纳米柱制备方法及其产物,包括以下步骤:(1)对表面有二氧化硅薄层的衬底进行低温退火处理;(2)采用氮等离子体对二氧化硅薄层进行低温氮化处理形成成核点;(3)采用低温外延形成InN纳米柱形貌;(4)升高衬底温度后,继续生长InN纳米柱。本发明提供的制备方法采用对衬底表面二氧化硅薄层进行氮化处理,在氮化处理后形成的成核层上低温获得InN纳米柱形貌,并且本发明采用的SiO2/InN异质结结构可实现不同衬底上InN纳米柱异质结结构的制备,有助于实现新型InN基光电子器件的设计,本发明全工艺流程均在低温下进行,具有良好的工艺兼容性,制备成本低,并且制备的InN纳米柱分布均匀、形貌可控,具有广阔的应用前景。

Description

一种InN自组装纳米柱制备方法及其产物
技术领域
本发明属于半导体材料制备技术领域,更具体地,涉及一种InN自组装纳米柱制备方法及其产物。
背景技术
Ⅲ族氮化物半导体材料是一种具有广阔发展前景和巨大潜力的光电材料,作为氮化物中的重要一员,InN具有许多独特的优良特性,如极高的饱和电子漂移速度和电子迁移率,特别是其0.7eV左右窄直接带隙和纳米结构InN材料光泵浦近红外激射现象的发现,使氮化物的应用从传统的可见-紫外发光器件、高速大功率电子器件等领域扩展到近红外激光器、高效太阳能电池等新的领域。而纳米结构的氮化物材料由于能够有效释放应力,并具有量子尺寸效应、表面效应及小尺寸效应等特性,使其在制备新型高性能氮化物光电子及电子器件方面具有巨大潜力。
由于沿着c轴方向生长的InN纳米柱有金属极性面和氮极性面两种结构,而两种极性面InN材料具有相反方向的极化电场,其在生长动力学、器件能带结构、化学和物理性质上存在明显差异,适于制备不同结构类型的光电子器件及电子器件。相对于氮极性面氮化物纳米柱材料,金属极性面氮化物纳米柱材料的外延技术较为成熟。目前常见的有金属催化剂诱导生长InN纳米柱方法,但是该方法不可避免的在纳米柱中引入金属杂质,并引入大量缺陷从而增强非辐射复合,生长结束时金属催化剂会残存在纳米柱顶端,会对后期制备器件的性能产生影响并增加工艺复杂性。而采用在衬底上直接生长InN纳米柱时,由于生长初期衬底表面上吸附的In原子与N原子的迁移能力不同导致其在衬底表面分布不均匀,因而制备的样品呈现出In极性和N极性混杂的情况,并且制备的纳米柱存在尺寸不均匀、有序性差的问题。目前多采用对晶格失配度比较大的蓝宝石衬底高温氮化形成AlN成核点制备氮极性面氮化物薄膜材料,但是在具有更大晶格失配的Si衬底及其他类型衬底上实现氮极性氮化物纳米柱的制备还存在极大的挑战。因此如何获得单一极性、尺寸分布均匀并且形貌可控的高质量InN纳米柱是制备高性能InN基光电子器件及电子器件的前提。
发明内容
针对相关技术的缺陷,本发明的目的在于提供一种InN自组装纳米柱制备方法及其产物,旨在解决现有制备方法容易引入其他杂质且制备的InN纳米柱尺寸分布不均匀、形貌不可控、实现单一氮极性困难的问题。
为实现上述目的,本发明的一个方面提供了一种InN自组装纳米柱制备方法,包括以下步骤:
(1)对表面有二氧化硅层的衬底进行低温退火处理;
(2)对所述二氧化硅层进行低温氮化处理形成成核点;
(3)采用低温分子束外延技术,在所述成核点上生长InN纳米柱;
(4)升高所述衬底温度后,继续生长InN纳米柱。
进一步地,所述步骤(3)和(4)中,通过调节反应束流比实现InN纳米柱极性及形貌的调控。
进一步地,所述表面有二氧化硅层的衬底是保留自然氧化层的硅衬底,或者沉积二氧化硅层的Si衬底、GaAs衬底、SiC衬底、GaN衬底或NiO等衬底。
进一步地,所述二氧化硅层的厚度为5-100nm。
进一步地,所述沉积二氧化硅层的方法为热氧化硅衬底,或采用LPCVD、PECVD方法在Si衬底、GaAs衬底、SiC衬底、GaN衬底或NiO等衬底上直接沉积。
进一步地,所述步骤(1)中低温退火处理时,所述衬底的温度为500~550℃,保持时间30~60分钟。
进一步地,所述步骤(2)包括:采用氮等离子体对所述二氧化硅层进行氮化处理,形成成核点,且衬底温度为500~550℃,氮等离子体功率为300~500W,氮气流量为1~5sccm,氮化时间为30~60分钟。
进一步地,所述的InN自组装纳米柱制备方法,其特征在于,所述步骤(3)包括:
采用分子束外延技术,在富氮条件下,将衬底温度降为380~430℃,铟束流源温度为640~690℃,氮等离子体功率为300~500W,氮气流量为1~5sccm,在所述成核点上开始InN纳米柱的生长。
进一步地,所述步骤(4)包括:升高衬底温度为460~550℃,铟束流源温度为640~690℃,氮等离子体功率为300~500W,氮气流量为1~5sccm,在步骤(3)所得InN纳米柱上继续生长。
本发明的另一方面提供了一种根据上述的制备方法得到的产物,所述InN纳米柱的长度为100~1000nm。
通过本发明所构思的以上技术方案,与现有技术相比,能够取得下列有益效果:
(1)本发明提供的InN自组装纳米柱,通过采用氮等离子体对二氧化硅薄层进行低温氮化处理,高能活性氮原子轰击衬底表面二氧化硅形成SiOxNy成核点,氮原子和氧化层之间形成稳定的价键并处于样品的最顶部表面,一方面为后续InN纳米柱的自组装生长提供了成核点,另一方面最顶部N原子在后续生长中会形成自下而上排列依次为N原子与In原子的N-In键,有效抑制了金属极性面InN的生长,从而有助于实现单一氮极性InN纳米柱的生长。
(2)本发明采用自组装生长InN纳米柱,通过生长制备过程中对氮化工艺、反应束流比的控制实现成核点密度及纵横向生长速率的调控,进而获得尺寸分布均匀并且形貌可控的氮极性InN纳米柱,解决了在衬底上直接生长InN纳米柱存在的尺寸不均匀、有序性差、极性混杂的问题。
(3)本发明采用自组装生长InN纳米柱不需要引入其他金属,因此避免了因金属引入而引起的缺陷和位错,在减少外延InN纳米柱的缺陷密度的同时避免了后期制备器件时对残存在纳米柱顶端金属催化剂的处理、降低了工艺复杂性,可有效提高InN基光电子器件及电子器件的性能。
(4)本发明通过对衬底上的二氧化硅薄层进行低温氮化处理并进行InN纳米柱的外延,可在不同衬底上制备SiO2后实现氮极性InN纳米柱的生长,适用于不同衬底上氮极性InN纳米柱形核及外延生长,同时形成的SiO2/InN异质结具有跨立型能带结构,可以调整InN基异质结器件能带结构改善载流子传输特性,有助于实现新型高性能InN基光电子器件的制备,并且全工艺流程均在低温下进行,具有良好的工艺兼容性、制备成本低。
附图说明
图1是本发明实施例制备方法流程图;
图2是本发明实施例制备的InN自组装纳米柱结构示意图;
图3中的(a)和(b)分别是本发明实施例1制备的InN自组装纳米柱正面及截面SEM照片;
图4中的(a)和(b)分别是本发明实施例1中未进行氮化处理直接生长InN样品正面及截面SEM照片;
图5中的(a)和(b)分别是本发明实施例2中金属铟源温度为660℃制备样品的正面及截面SEM照片;
图6中的(a)和(b)分别是本发明实施例2中金属铟源温度为680℃制备样品的正面及截面SEM照片;
图7中的(a)为Si衬底上直接制备InN的异质结能带结构示意图,(b)为表面有二氧化硅层的Si衬底上制备InN的异质结能带结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。此外,下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明实施例提供了一种InN自组装纳米柱制备方法,如图1所示,包括以下步骤:
(1)对表面有二氧化硅层的衬底进行低温退火处理;
(2)对所述二氧化硅层进行低温氮化处理形成成核点;
(3)采用低温分子束外延技术,在所述成核点上生长InN纳米柱;
(4)升高所述衬底温度后,继续生长InN纳米柱。
优选地,所述步骤(1)中低温退火处理时,所述衬底的温度为500~550℃,保持时间30~60分钟。在该温度范围退火可实现样品表面吸附杂质的热脱附,也避免了高温下二氧化硅层的分解从而保持致密平整的表面,同时有利于选择不能承受温度高于550℃的材料作为衬底实现多种衬底上InN纳米柱材料的制备。
优选地,所述表面有二氧化硅层的衬底是保留自然氧化层的单晶硅衬底,或者沉积二氧化硅层的单晶Si衬底、GaAs衬底、SiC衬底、GaN衬底或NiO等衬底。优选地,所述二氧化硅层的厚度为5-100nm。
优选地,所述沉积二氧化硅层的方法为热氧化硅衬底,或采用LPCVD、PECVD方法在Si衬底、GaAs衬底、SiC衬底、GaN衬底或NiO等衬底上直接沉积。
优选地,所述步骤(2)包括:采用氮等离子体功率为300~500W,氮气流量为1~5sccm,在500~550℃低温条件下对所述二氧化硅层进行30~60分钟氮化处理,形成SiOxNy成核点。在该温度范围氮化有利于对氮化效果的精确控制,在实现氮原子与氧化层之间价键结合同时避免高温下氮原子的再脱附及氧化层的分解,进而形成均匀分布、晶格排列规则的SiOxNy成核点,有利于实现后续氮极性InN纳米柱的有序生长。
所述步骤(3)和(4)中,通过调节反应束流比保持氮极性面InN的生长并实现InN纳米柱形貌的调控。
优选地,所述步骤(3)包括:
采用低温分子束外延技术,在富氮条件下,将衬底温度降为380~430℃,铟束流源温度为640~690℃,氮等离子体功率为300~500W,氮气流量为1~5sccm,在所述成核点上开始InN纳米柱的生长,纳米柱的长度为20~50nm。在该温度范围低温生长有利于实现反应束流与步骤(2)中氮悬挂键的结合并保持氮极性面氮化铟的生长,同时有利于抑制材料的横向生长速率实现纳米柱结构的制备;长度20~50nm的低温InN纳米柱即可有效降低异质外延时的晶格失配和热失配,同时也有利于减少异质结界面较高缺陷密度区域从而提升器件性能。当纳米柱的长度为20~50nm时,开始进行步骤(4)。
优选地,所述步骤(4)包括:升高衬底温度为460~550℃,铟束流源温度为640~690℃,氮等离子体功率为300~500W,氮气流量为1~5sccm,在步骤(3)所得InN纳米柱上继续生长。升高生长温度有利于降低外延InN纳米柱中的位错密度,同时可进一步调节反应束流比实现InN纳米柱形貌的调控,最终实现头部呈现倒金字塔形状的氮极性InN纳米柱的制备。
所述制备的SiO2上外延InN纳米柱后构成SiO2/InN异质结具有跨立型能带结构,该能带结构能够有效改善InN基异质结的载流子传输特性。
本发明还提供了基于上述的制备方法得到的产物,所述InN纳米柱的长度为100~1000nm,头部呈现倒金字塔形状,下部直径为10~200nm。
下面结合若干优选实施例,对上述实施例中涉及的内容进行说明。
实施例1
本实施例的自组装InN纳米柱制备方法在保留自然氧化层的硅衬底表面进行制备,具体包括以下步骤:
(1)选择Si(111)单晶衬底,保留表面的自然氧化层,依次在丙酮、乙醇、去离子水中超声清洗,并用高纯氮气吹干;
(2)将样品导入生长腔室,在衬底温度为500℃条件下,退火30分钟,去除表面吸附杂质;
(3)采用射频等离子体源离化高纯N2(5N),在衬底温度为500℃、等离子体功率为400W、氮气流量为1.5sccm条件下,进行氮化处理60分钟,形成SiOxNy成核点;
(4)采用分子束外延技术,在富氮条件下,降低并保持衬底温度为400℃,设置金属铟源温度为670℃,保持氮等离子体条件不变,开始低温InN纳米柱的外延生长,在步骤(3)得到的SiOxNy成核点上制备出直径为~30nm的InN纳米柱;
(5)升高衬底温度为475℃,保持金属铟源温度670℃,等离子体功率为400W、氮气流量为1.5sccm条件下,进行高温InN纳米柱的生长;
如图2所示,本发明制备的自组装InN纳米柱,自下至上依次包括衬底1,衬底1上保留的自然氧化层2,对自然氧化层进行氮化处理后得到的SiOxNy成核点3,低温下制备的InN纳米柱缓冲层4,高温下制备的InN纳米柱层5。
图3为实施例1制备的InN自组装纳米柱正面(如图3(a)所示)及截面(如图3(b)所示)SEM照片,可以看出低温制备的InN纳米柱缓冲层的直径为~30nm且具有良好的一致性,当后续升温生长后获得的InN纳米柱的头部均呈现倒金字塔形状。
图4为采用实施例1中除步骤(3)以外完全相同实验步骤,即在保留表面自然氧化层的Si(111)单晶衬底上采用步骤(1)(2)(4)(5)制备的InN样品SEM照片,从正面SEM图可以观察到纳米柱尺寸的一致性较差,其直径位于50–450nm这一较宽的范围内,从其截面SEM图可以看出制备的部分InN纳米柱纵向上直径分布较为均匀,同时也有部分纳米柱头部呈现倒金字塔形状,表明未采用氮化处理情况下制备的样品呈现出不同极性InN纳米柱混杂的形貌。
对比图3和图4中InN纳米柱的形貌,图4直接在衬底上生长InN时,由于In原子与N原子迁移能力不同,衬底表面会出现In原子聚集点与SiOxNy成核点,在后续外延时In原子聚集点基于金属催化诱导机制形成金属极性面InN纳米柱,而SiOxNy成核点上顶部N原子基于自组装生长形成头部呈倒金字塔形状的氮极性InN纳米柱,因而样品呈现出极性混杂的情况;图3由于采用高能活性氮原子轰击衬底表面后形成均匀分布的SiOxNy成核点,最顶部N原子在后续生长中会形成自下而上排列依次为N原子与In原子的N-In键,有效抑制了金属极性面InN的生长,进一步通过两步外延法中反应束流的调控实现了单一氮极性InN纳米柱的生长,有效提高了外延InN纳米柱的密度分布和尺寸一致性。
实施例2
本实施例在保留自然氧化层的硅衬底表面通过调节反应束流比实现InN纳米柱形貌的调控,具体包括以下步骤:
(1)选择Si(111)单晶衬底,保留表面的自然氧化层,依次在丙酮、乙醇、去离子水中超声清洗,并用高纯氮气吹干;
(2)将样品导入生长腔室,在衬底温度为500℃条件下,退火30分钟,去除表面吸附杂质;
(3)采用射频等离子体源离化高纯N2(5N),在衬底温度为500℃、等离子体功率为400W、氮气流量为1.5sccm条件下,进行氮化处理60分钟,形成SiOxNy成核点;
(4)采用上述步骤处理的衬底,分别设置金属铟源温度为660℃和680℃,制备两个InN样品,设置其他条件一致为:在富氮条件下,衬底温度为400℃,等离子体功率为400W、氮气流量为1.5sccm,在步骤(3)得到的SiOxNy成核点上制备InN低温纳米柱缓冲层;
(5)升高衬底温度为475℃,保持金属铟源温度和氮等离子体条件为步骤(4)中条件,进行高温InN纳米柱的生长。
如图5、图6所示,分别为金属铟源温度为660℃和680℃制备的垂直排列的InN纳米柱样品,可以看出低温外延和后续升温外延温度都相同的两个样品形貌发生了改变,表明在富氮条件下增加铟源束流/氮源束流比后,纳米柱底部直径基本没有变化但是纳米柱头部的尺寸明显变大,同时纳米柱的密度降低。
这是由于在富氮条件下,保持氮束流条件不变,随着铟源束流的增加,成核点上和氮原子结合的铟原子增多导致纳米柱纵向生长速度加快,横向生长速度受到抑制因而降低了纳米柱的密度;另外由于纳米柱顶面化学势较低,后续生长时吸附在纳米柱侧壁的原子具有向纳米柱顶端迁移的趋势,并且纳米柱顶端优先接触到反应束流,因而较多的In原子和N原子在纳米柱顶端成键,导致纳米柱头部尺寸增大。表明通过调节铟氮反应束流比可以实现氮极性InN纳米柱尺寸、密度等形貌的调控。
实施例3
本实施例的自组装InN纳米柱制备方法在保留自然氧化层的硅衬底表面进行制备,具体包括以下步骤:
(1)选择Si(111)单晶衬底,保留表面的自然氧化层,依次在丙酮、乙醇、去离子水中超声清洗,并用高纯氮气吹干;
(2)将样品导入生长腔室,在衬底温度为500℃条件下,退火60分钟,去除表面吸附杂质;
(3)采用射频等离子体源离化高纯N2(5N),保持衬底温度为500℃、等离子体功率为400W、氮气流量为1sccm条件下,进行氮化处理60分钟,形成SiOxNy成核点;
(4)采用分子束外延技术,在富氮条件下,降低并保持衬底温度为380℃,设置金属铟源温度为640℃,等离子体功率为400W、氮气流量为1sccm条件下,开始低温InN纳米柱的外延生长,在步骤(3)得到的SiOxNy成核点上制备出长度为50nm的InN纳米柱;
(5)升高衬底温度为460℃,保持金属铟源温度640℃,等离子体功率为400W、氮气流量为1.5sccm条件下,进行高温InN纳米柱的生长;
实施例4
本实施例的自组装InN纳米柱制备方法在热氧化处理后的硅衬底表面进行制备,具体包括以下步骤:
(1)选择Si(111)单晶衬底,依次在丙酮、乙醇、去离子水中超声清洗,并用高纯氮气吹干;
(2)将样品放入热氧化炉,在高纯O2(5N)气氛下,550℃氧化10min;
(3)导入生长腔室,在衬底温度为550℃条件下,退火30分钟,去除表面吸附杂质;
(4)采用射频等离子体源离化高纯N2(5N),保持衬底温度为550℃、等离子体功率为500W、氮气流量为3sccm条件下,进行氮化处理30分钟,形成SiOxNy成核点;
(5)采用分子束外延技术,在富氮条件下,降低并保持衬底温度为430℃,设置金属铟源温度为690℃,等离子体功率为500W、氮气流量为4.5sccm条件下,开始低温InN纳米柱的外延生长,在步骤(3)得到的SiOxNy成核点上制备出长度为50nm的InN纳米柱;
(6)升高衬底温度为550℃,保持金属铟源温度690℃,等离子体功率为500W、氮气流量为5sccm条件下,进行高温InN纳米柱的生长。
本发明采用的SiO2/InN异质结结构一方面可以实现不同衬底上InN纳米柱异质结结构的制备,另一方面有助于提高InN基光电子器件的器件性能。如图7(a)所示,由于直接在Si衬底上制备InN构成的异质结为破隙型能带结构,Si价带中的空穴和InN导带中的电子会发生隧穿效应,而图7(b)引入的SiO2/InN异质结具有跨立型能带结构,能够有效避免Si/InN异质结的隧穿效应改善载流子传输特性,有助于实现高性能InN基光电子器件的制备。图7中,χ(InN)、χ(SiO2)和χ(Si)分别为InN、SiO2和Si的电子亲和势,E0为真空能级,EC为导带能级,EV为价带能级。
本领域的技术人员容易理解,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (9)

1.一种InN自组装纳米柱制备方法,其特征在于,包括以下步骤:
(1)对表面有二氧化硅层的衬底进行低温退火处理;
(2)对所述二氧化硅层进行低温氮化处理形成成核点;
(3)采用低温分子束外延技术,在所述成核点上生长InN纳米柱;
(4)升高所述衬底温度后,继续生长InN纳米柱;
所述步骤(2)包括:采用氮等离子体对所述二氧化硅层进行氮化处理,形成成核点,且衬底温度为500~550℃,氮等离子体功率为300~500W,氮气流量为1~5sccm,氮化时间为30~60分钟。
2.如权利要求1所述的InN自组装纳米柱制备方法,其特征在于,所述步骤(3)和(4)中,通过调节反应束流比实现InN纳米柱极性及形貌的调控。
3.如权利要求1或2所述的InN自组装纳米柱制备方法,其特征在于,所述表面有二氧化硅层的衬底是保留自然氧化层的硅衬底,或者沉积二氧化硅层的Si衬底、GaAs衬底、SiC衬底、GaN衬底或NiO衬底。
4.如权利要求3所述的InN自组装纳米柱制备方法,其特征在于,所述二氧化硅层的厚度为5-100nm。
5.如权利要求3所述的InN自组装纳米柱制备方法,其特征在于,所述沉积二氧化硅层的方法为热氧化硅衬底,或采用LPCVD、PECVD方法在Si衬底、GaAs衬底、SiC衬底、GaN衬底或NiO衬底上直接沉积。
6.如权利要求1或2所述的InN自组装纳米柱制备方法,其特征在于,所述步骤(1)中低温退火处理时,所述衬底的温度为500~550℃,保持时间30~60分钟。
7.如权利要求1或2所述的InN自组装纳米柱制备方法,其特征在于,所述步骤(3)包括:采用分子束外延技术,在富氮条件下,将衬底温度降为380~430℃,铟束流源温度为640~690℃,氮等离子体功率为300~500W,氮气流量为1~5sccm,在所述成核点上开始InN纳米柱的生长。
8.如权利要求7所述的InN自组装纳米柱制备方法,其特征在于,所述步骤(4)包括:升高衬底温度为460~550℃,铟束流源温度为640~690℃,氮等离子体功率为300~500W,氮气流量为1~5sccm,在步骤(3)所得InN纳米柱上继续生长。
9.如权利要求8所述的InN自组装纳米柱制备方法,其特征在于,所述InN纳米柱的长度为100~1000nm。
CN202210250161.0A 2022-03-14 2022-03-14 一种InN自组装纳米柱制备方法及其产物 Active CN114808119B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210250161.0A CN114808119B (zh) 2022-03-14 2022-03-14 一种InN自组装纳米柱制备方法及其产物

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210250161.0A CN114808119B (zh) 2022-03-14 2022-03-14 一种InN自组装纳米柱制备方法及其产物

Publications (2)

Publication Number Publication Date
CN114808119A CN114808119A (zh) 2022-07-29
CN114808119B true CN114808119B (zh) 2023-11-07

Family

ID=82529454

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210250161.0A Active CN114808119B (zh) 2022-03-14 2022-03-14 一种InN自组装纳米柱制备方法及其产物

Country Status (1)

Country Link
CN (1) CN114808119B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102842662A (zh) * 2012-09-10 2012-12-26 马鞍山圆融光电科技有限公司 一种纳米柱阵列化合物半导体器件的自组装制备方法
CN206271710U (zh) * 2016-12-16 2017-06-20 华南理工大学 生长在Si衬底上的InN纳米柱外延片
CN108206130A (zh) * 2018-01-11 2018-06-26 华南理工大学 生长在铝箔衬底上的氮化铟纳米柱外延片及其制备方法
CN108231545A (zh) * 2018-01-11 2018-06-29 华南理工大学 生长在铜箔衬底上的InN纳米柱外延片及其制备方法
CN108735866A (zh) * 2018-07-20 2018-11-02 华南理工大学 生长在Si/石墨烯复合衬底上InN纳米柱外延片及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102842662A (zh) * 2012-09-10 2012-12-26 马鞍山圆融光电科技有限公司 一种纳米柱阵列化合物半导体器件的自组装制备方法
CN206271710U (zh) * 2016-12-16 2017-06-20 华南理工大学 生长在Si衬底上的InN纳米柱外延片
CN108206130A (zh) * 2018-01-11 2018-06-26 华南理工大学 生长在铝箔衬底上的氮化铟纳米柱外延片及其制备方法
CN108231545A (zh) * 2018-01-11 2018-06-29 华南理工大学 生长在铜箔衬底上的InN纳米柱外延片及其制备方法
CN108735866A (zh) * 2018-07-20 2018-11-02 华南理工大学 生长在Si/石墨烯复合衬底上InN纳米柱外延片及其制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Catalyst free self-assembled growth of InN nanorings on stepped Si(5 5 3) surface;Amit Kumar Singh Chauhan,et al.;《Applied Surface Science》;第345卷;第156-161页 *
InN Nano-column Grown on a Si (111) Substrate by Using a Au + In Solid Solution Method with MOCVD;Seon-Ho Lee, et al.;《Journal of the Korean Physical Society》;第55卷(第3期);第1070-1073页 *

Also Published As

Publication number Publication date
CN114808119A (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
JP6177295B2 (ja) h−BN上におけるグラフェンナノリボンの製造方法
CN105655238B (zh) 基于石墨烯与磁控溅射氮化铝的硅基氮化镓生长方法
CN107611004B (zh) 一种制备自支撑GaN衬底材料的方法
CN113235047B (zh) 一种AlN薄膜的制备方法
CN106783948B (zh) 生长在Si衬底上的InN纳米柱外延片及其制备方法
JPH04223330A (ja) 単結晶珪素基板上への化合物半導体単結晶の作製方法
CN112670161B (zh) 一种低热阻氮化镓高电子迁移率晶体管外延材料制备方法
CN109097834B (zh) 多孔网状结构GaN单晶薄膜、其制备方法及应用
KR20110020963A (ko) 금속산화물 나노구조체의 제조방법 및 금속산화물 나노구조체가 구비된 전자소자
CN112366130A (zh) 一种降低碳化硅外延材料缺陷密度的方法
CN114023646B (zh) 一种高阻值GaN基HEMT器件及其制备方法
JP4790723B2 (ja) 発光素子用シリコン窒化膜及びこれを利用した発光素子、並びに、発光素子用シリコン窒化膜の製造方法
TW201536669A (zh) 外延結構
JP4511378B2 (ja) SOI基板を用いた単結晶SiC層を形成する方法
CN111725371B (zh) 一种led外延底层结构及其生长方法
CN111334856A (zh) 用等离子体辅助分子束外延以准范德华外延生长高质量ZnO单晶薄膜的方法
CN114808119B (zh) 一种InN自组装纳米柱制备方法及其产物
CN106783553B (zh) 石墨烯/介质材料为复合衬底的三族氮化物微米柱结构及制备方法
CN112501689A (zh) 一种氮化镓pin结构的外延生长方法
CN115838971B (zh) 氧化镓薄膜及其制备方法
TW201536668A (zh) 外延結構的製備方法
CN115332057A (zh) 一种提高氮化硼二维材料结晶质量的外延生长方法
CN213459739U (zh) 用于外延生长氮化镓晶体的复合衬底及氮化镓外延结构
CN110504159B (zh) 硅衬底上立式GaSb纳米线及其制备方法
JP6927429B2 (ja) SiCエピタキシャル基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant