CN114743831A - 一种继电器控制使能电路 - Google Patents
一种继电器控制使能电路 Download PDFInfo
- Publication number
- CN114743831A CN114743831A CN202210333117.6A CN202210333117A CN114743831A CN 114743831 A CN114743831 A CN 114743831A CN 202210333117 A CN202210333117 A CN 202210333117A CN 114743831 A CN114743831 A CN 114743831A
- Authority
- CN
- China
- Prior art keywords
- pin
- relay
- buffer
- monostable
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 102100039435 C-X-C motif chemokine 17 Human genes 0.000 claims abstract description 8
- 101000889048 Homo sapiens C-X-C motif chemokine 17 Proteins 0.000 claims abstract description 8
- 239000003990 capacitor Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H47/00—Circuit arrangements not adapted to a particular application of the relay and designed to obtain desired operating characteristics or to provide energising current
- H01H47/02—Circuit arrangements not adapted to a particular application of the relay and designed to obtain desired operating characteristics or to provide energising current for modifying the operation of the relay
Landscapes
- Relay Circuits (AREA)
Abstract
本发明公开了一种继电器控制使能电路，包括电源模块、单稳态触发模块、反向器、缓冲模块、驱动器和继电器，所述电源模块包括第一电源端VCC1和第二电源端VCC2；所述单稳态触发模块的输入端和所述缓冲模块的输入端均与处理器连接；所述单稳态触发模块的输出端通过所述反向器连接到所述缓冲模块的输出使能端；所述缓冲模块的信号输出端与所述驱动器连接，并且通过所述驱动器控制所述继电器开合；本发明能够有效控制继电器的断开和吸合，避免因处理器输出控制信号状态不确定导致继电器工作状态不确定的问题。
Description
技术领域
本发明涉及继电器控制技术领域，更具体的说是涉及一种继电器控制使能电路。
背景技术
继电器状态的控制，一般可以通过处理器输出高电平或者低电平逻辑状态来控制继电器的断开和吸合。但是当处理器从上电瞬间到初始化完成的该段时间内，或者从正常工作状态突然转为非正常工作状态时，处理器输出信号状态不确定，从而使继电器也处于不确定工作状态。此类控制继电器工作状态的方法存在一定的局限性。
因此，如何提供一种继电器控制使能方法，避免因处理器输出控制信号状态不确定导致继电器工作状态不确定的问题，是本领域技术人员亟需解决的问题。
发明内容
有鉴于此，本发明提供了一种继电器控制使能电路，能够输出稳定的使能控制信号，并且有效控制继电器的断开和吸合，避免因处理器输出控制信号状态不确定导致继电器工作状态不确定的问题。
为了实现上述目的，本发明采用如下技术方案：
一种继电器控制使能电路，包括电源模块、单稳态触发模块、反向器、缓冲模块、驱动器和继电器，所述电源模块包括第一电源端VCC1和第二电源端VCC2；
所述单稳态触发模块的输入端和所述缓冲模块的输入端均与处理器连接；
所述单稳态触发模块的输出端通过所述反向器连接到所述缓冲模块的输出使能端；
所述缓冲模块的信号输出端与所述驱动器连接，并且通过所述驱动器控制所述继电器开合。
进一步的，所述单稳态触发模块包括单稳态触发器，所述单稳态触发器的第二管脚为输出使能端，用于接收处理器的脉冲使能信号；所述单稳态触发器的第三管脚为高电平控制信号输入端，用于接收处理器高电平控制信号；所述单稳态触发器的第十三管脚与所述反向器连接。
进一步的，所述单稳态触发模块包括电阻器R1、R2和R3电容器C1和C2；
所述电阻器R1一端与单稳态触发器的第二管脚相连，所述电阻器R1的另一端与第一信号地GND相连；所述电阻器R2一端与单稳态触发器的第三管脚相连，所述电阻器R2的另一端与第一信号地GND相连；
所述单稳态触发器的第十六管脚外接所述第一电源端VCC1，并且通过电容器C1接地；所述单稳态触发器的第十五管脚通过电阻器R3外接电压，并且所述第十五管脚连接电容器C2后与所述单稳态触发器的第十四管脚接地。
进一步的，所述缓冲模块包括缓冲器和电阻器R4，所述缓冲器的第二管脚为继电器控制信号输入端，用于接收处理器的继电器控制信号；所述缓冲器的第一管脚和第十九管脚为使能信号输入端，用于接收所述反向器输出的使能信号；所述缓冲器的第十八管脚通过电阻器R4与所述驱动器连接；所述驱动器与第二电源端VCC2连接。
进一步的，所述缓冲模块还包括电容器C4，所述缓冲器的第二十管脚外接所述第一电源端VCC1；并且，所述缓冲器的第二十管脚通过电容器C4接地。
进一步的，所述继电器为信号继电器或功率继电器；所述驱动器为达林顿驱动器或达林顿管；所述所述反向器为施密特触发反向器。
经由上述的技术方案可知，与现有技术相比，本发明公开提供了一种继电器控制使能电路，单稳态触发器的触发输入端接收处理器输出的脉冲信号，并输出稳定的使能控制信号，使能继电器控制电路，最终有效控制继电器的断开和吸合，避免因处理器输出控制信号状态不确定导致继电器工作状态不确定的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1附图为本发明提供的一种继电器控制使能电路的结构示意图；
图2附图为本发明提供的一种继电器控制使能电路的电路图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1和图2，本发明实施例公开了一种继电器控制使能电路包括电源模块、单稳态触发模块、反向器、缓冲模块、驱动器和继电器，所述电源模块包括第一电源端VCC1和第二电源端VCC2；
所述单稳态触发模块的输入端和所述缓冲模块的输入端均与处理器连接；
所述单稳态触发模块的输出端通过所述反向器连接到所述缓冲模块的输出使能端；
所述缓冲模块的信号输出端与所述驱动器连接，并且通过所述驱动器控制所述继电器开合。
其中，反向器D2为施密特触发反向器；驱动器N1包为达林顿驱动器或达林顿管；继电器K1可以是信号继电器或功率继电器。
在一种实施例中，单稳态触发模块包括单稳态触发器D1，单稳态触发器D1的第二管脚为使能信号输入端EN，用于接收处理器的使能信号；单稳态触发器D1的第三管脚为高电平控制信号输入端CPUCtrl，用于接收处理器的高电平控制信号；单稳态触发器D1的第十三管脚与反向器D2连接。单稳态触发器D1为可重触发单稳态触发器。
在本实施例中，单稳态触发模块还包括电阻器R1、R2和R3电容器C1和C2；电阻器R1一端与单稳态触发器D1的第二管脚相连，电阻器R1的另一端与第一信号地GND相连；电阻器R2一端与单稳态触发器D1的第三管脚相连，电阻器R2的另一端与第一信号地GND相连；单稳态触发器D1的第十六管脚外接，并且通过电容器C1接地；单稳态触发器D1的第十五管脚通过电阻器R3第一电源端VCC1，并且第十五管脚连接电容器C2后与单稳态触发器D1的第十四管脚接地。
在一种实施例中，缓冲模块包括缓冲器D3和电阻器R4，缓冲器D3的第二管脚为继电器控制信号输入端IN1，用于接收处理器的继电器控制信号；缓冲器D3的第一管脚和第十九管脚为使能信号输入端，用于接收反向器D2输出的使能信号；缓冲器D3的第十八管脚通过电阻器R4与驱动器连接；驱动器N1与第二电源端VCC2连接。缓冲器D3为具有三态输出的缓冲器或线路驱动器。
其中，反向器D2的第五管脚外接第一电源端VCC1，并且该引脚连接电容器C3后接地。
单稳态触发器D1接收使能信号输入端EN的脉冲信号，且单稳态触发器D1的第三管脚接收第二输入端CPUCtrl的高电平控制信号，在脉冲使能信号的上升沿作用下，单稳态触发器D1的第十三管脚输出高电平，且将延时TW，此时，TW＝K×R3×C2。当在输出高电平期间，单稳态触发器D1的第二管脚不断接收到脉冲信号，则单稳态触发器D1的第十三管脚输出的高电平将被无限期延迟，那么，单稳态触发器D1将输出稳定的高电平使能信号。
缓冲模块包括缓冲器D3和电阻器R4，缓冲器D3的第二管脚为控制信号输入端，用于接收处理器控制信号；缓冲器N1的第一管脚和第十九管脚为使能信号输入端，用于接收反向器D2输出的使能信号；缓冲器D3的第十八管脚通过电阻器R4与驱动器N1连接；驱动器N1与第二电源端VCC2连接。
在本实施中，驱动器N1的第十八管脚与继电器K1连接，通过继电器K1控制串行通讯端口的开合，继电器K1与第二电源端VCC2连接，继电器K1的第九管脚接地。
在本实施例中，缓冲模块还包括电容器C4，缓冲器D3的第二十管脚外接第一电源端VCC1；并且，缓冲器D3的第二十管脚通过电容器C4接地。
单稳态触发器输出使能信号过程：
单稳态触发器D1的第十三管脚输出高电平使能信号到反向器D2的第二管脚，反向器D2的第四管脚输出低电平使能信号到缓冲器D3的第一和第十九管脚，此时缓冲器D3处于使能状态，缓冲器D3的第二管脚接收继电器控制信号IN1，该控制信号通过驱动器N1控制继电器K1工作。
本发明通过单稳态触发器D1输出使能信号使能继电器的控制电路，最终有效控制继电器的的断开和吸合。当单稳态触发器的清零脚(CLR)处于高电平时，单稳态触发器的触发输入端接收处理器输出的脉冲使能信号，在触发脉冲的上升沿或者下降沿的作用下，输出Q为高电平，经过延时TW后(TW＝K×Rext×Cext)后，输出Q返回低电平，如果输出高电平期间，触发脉冲又到来，则高电平又会从此刻延时TW，因此如果触发脉冲在高电平期间不断到来，则输出的高电平将被无限期的延迟，那么将输出稳定的高电平使能信号。单稳态触发器输出的高电平使能信号经过反向器，反向器再输出低电平使能信号，使缓冲器处于使能状态，同时缓冲器接收处理器的控制信号并输出到驱动器，驱动器再驱动继电器工作，以此来控制继电器的断开和吸合。
当处理器从上电瞬间到初始化完成的该段时间内，或者从正常工作状态突然转为非正常工作状态时，脉冲信号不输出，单稳态触发器不工作，此时，继电器控制电路不使能，继电器将处于确定的不工作状态。因此，避免因处理器输出控制信号状态不确定导致继电器工作状态不确定的问题。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (8)
1.一种继电器控制使能电路，其特征在于，包括电源模块、单稳态触发模块、反向器、缓冲模块、驱动器和继电器，所述电源模块包括第一电源端VCC1和第二电源端VCC2；
所述单稳态触发模块的输入端和所述缓冲模块的输入端均与处理器连接；
所述单稳态触发模块的输出端通过所述反向器连接到所述缓冲模块的输出使能端；
所述缓冲模块的信号输出端与所述驱动器连接，并且通过所述驱动器控制所述继电器开合。
2.根据权利要求1所述的一种继电器控制使能电路，其特征在于，所述单稳态触发模块包括单稳态触发器，所述单稳态触发器的第二管脚为输出使能端，用于接收处理器的脉冲使能信号；所述单稳态触发器的第三管脚为高电平控制信号输入端，用于接收处理器高电平控制信号；所述单稳态触发器的第十三管脚与所述反向器连接。
3.根据权利要求2所述的一种继电器控制使能电路，其特征在于，所述单稳态触发模块还包括电阻器R1、R2和R3电容器C1和C2；
所述电阻器R1一端与单稳态触发器的第二管脚相连，所述电阻器R1的另一端与第一信号地GND相连；所述电阻器R2一端与单稳态触发器的第三管脚相连，所述电阻器R2的另一端与第一信号地GND相连；
所述单稳态触发器的第十六管脚外接所述第一电源端VCC1，并且通过电容器C1接地；所述单稳态触发器的第十五管脚通过电阻器R3外接电压，并且所述第十五管脚连接电容器C2后与所述单稳态触发器的第十四管脚接地。
4.根据权利要求1所述的一种继电器控制使能电路，其特征在于，所述缓冲模块包括缓冲器和电阻器R4，所述缓冲器的第二管脚为继电器控制信号输入端，用于接收处理器的继电器控制信号；所述缓冲器的第一管脚和第十九管脚为使能信号输入端，用于接收所述反向器输出的使能信号；所述缓冲器的第十八管脚通过电阻器R4与所述驱动器连接；所述驱动器与第二电源端VCC2连接。
5.根据权利要求4所述的一种继电器控制使能电路，其特征在于，所述缓冲模块还包括电容器C4，所述缓冲器的第二十管脚外接所述第一电源端VCC1；并且，所述缓冲器的第二十管脚通过电容器C4接地。
6.根据权利要求1所述的一种继电器控制使能电路，其特征在于，所述继电器为信号继电器或功率继电器。
7.根据权利要求1所述的一种继电器控制使能电路，其特征在于，所述驱动器为达林顿驱动器或达林顿管。
8.根据权利要求1所述的一种继电器控制使能电路，其特征在于，所述所述反向器为施密特触发反向器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210333117.6A CN114743831B (zh) | 2022-03-30 | 2022-03-30 | 一种继电器控制使能电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210333117.6A CN114743831B (zh) | 2022-03-30 | 2022-03-30 | 一种继电器控制使能电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114743831A true CN114743831A (zh) | 2022-07-12 |
| CN114743831B CN114743831B (zh) | 2024-01-02 |
Family
ID=82280047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210333117.6A Active CN114743831B (zh) | 2022-03-30 | 2022-03-30 | 一种继电器控制使能电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114743831B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006315620A (ja) * | 2005-05-16 | 2006-11-24 | Advics:Kk | 車載電子制御装置のリレー駆動回路 |
| CN202084176U (zh) * | 2011-05-25 | 2011-12-21 | 上海第二工业大学 | 电源插座红外遥控装置 |
| JP2014107042A (ja) * | 2012-11-26 | 2014-06-09 | Denso Corp | ラッチングリレーの駆動回路 |
| CN212799133U (zh) * | 2020-04-30 | 2021-03-26 | 山东声智物联科技有限公司 | 电梯控制电路及电梯控制系统 |
| CN113782388A (zh) * | 2021-01-12 | 2021-12-10 | 青岛鼎信通讯股份有限公司 | 一种应用于电力行业产品的继电器开关缓冲电路 |
-
2022
- 2022-03-30 CN CN202210333117.6A patent/CN114743831B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006315620A (ja) * | 2005-05-16 | 2006-11-24 | Advics:Kk | 車載電子制御装置のリレー駆動回路 |
| CN202084176U (zh) * | 2011-05-25 | 2011-12-21 | 上海第二工业大学 | 电源插座红外遥控装置 |
| JP2014107042A (ja) * | 2012-11-26 | 2014-06-09 | Denso Corp | ラッチングリレーの駆動回路 |
| CN212799133U (zh) * | 2020-04-30 | 2021-03-26 | 山东声智物联科技有限公司 | 电梯控制电路及电梯控制系统 |
| CN113782388A (zh) * | 2021-01-12 | 2021-12-10 | 青岛鼎信通讯股份有限公司 | 一种应用于电力行业产品的继电器开关缓冲电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114743831B (zh) | 2024-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5563532A (en) | Double filtering glitch eater for elimination of noise from signals on a SCSI bus | |
| US5539337A (en) | Clock noise filter for integrated circuits | |
| US9118315B2 (en) | Scheme to improve the performance and reliability in high voltage IO circuits designed using low voltage devices | |
| CN108322211B (zh) | 一种i/o接口电路输出状态的检测电路和电子系统 | |
| US6356101B1 (en) | Glitch removal circuitry | |
| WO2020033818A1 (en) | Loss of signal detection circuit | |
| US20180367127A1 (en) | Ringing suppression circuit | |
| GB2348754A (en) | Three-state and open-drain buffers for high-speed interfacing | |
| KR19990080830A (ko) | 수신 장치 및 통신 장치의 전송 라인 종단 회로 | |
| CN114743831B (zh) | 一种继电器控制使能电路 | |
| KR100486301B1 (ko) | 전력 소비를 감소시키는 종단 회로. | |
| US8988123B2 (en) | Small area low power data retention flop | |
| CN108055022B (zh) | 一种带抗振荡结构的rs触发器电路 | |
| US9419613B2 (en) | Low power scheme to protect the low voltage capacitors in high voltage IO circuits | |
| JP3643822B2 (ja) | インタフェース回路 | |
| CN209897021U (zh) | 一种用于减少数字信号上升时间的电路结构 | |
| US6046605A (en) | Bidirectional asynchronous open collector buffer | |
| JP4083914B2 (ja) | 終端回路 | |
| US6731137B1 (en) | Programmable, staged, bus hold and weak pull-up for bi-directional I/O | |
| CN116208144A (zh) | 一种通用输入输出接口电路及片上系统 | |
| CN108400792B (zh) | 一种信号发送电路 | |
| CN220190847U (zh) | 一种脉宽精确可调的脉冲发生电路 | |
| US6265914B1 (en) | Predriver for high frequency data transceiver | |
| US6903569B2 (en) | Input terminal with combined logic threshold and reset function | |
| CA2572462A1 (en) | Dynamic-to-static logic converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |