CN220190847U - 一种脉宽精确可调的脉冲发生电路 - Google Patents
一种脉宽精确可调的脉冲发生电路 Download PDFInfo
- Publication number
- CN220190847U CN220190847U CN202321550653.8U CN202321550653U CN220190847U CN 220190847 U CN220190847 U CN 220190847U CN 202321550653 U CN202321550653 U CN 202321550653U CN 220190847 U CN220190847 U CN 220190847U
- Authority
- CN
- China
- Prior art keywords
- pin
- nb3n551
- pull
- gate
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Pulse Circuits (AREA)
Abstract
一种脉宽精确可调的脉冲发生电路，包括：时钟缓冲器NB3N551、可编程延时电路以及与门；NB3N551的第1引脚用于连接MCU的PWM信号输出端，第7引脚连接正电源，第8引脚与第7引脚之间连接使能端电阻，NB3N551的其中一个输出引脚串接第一上拉电阻后连接上拉电源，并连接可编程延时电路的信号输入端，可编程延时电路的信号输出端连接与门的其中一个输入端，NB3N551的另一个输出引脚串接第二上拉电阻后连接所述上拉电源，并连接与门的另一个输入端。本实用新型用MCU输出PWM当做信号源，代替了原来的脉冲芯片输出脉冲信号，可以输出2ns脉宽的脉冲信号，精度更高，且脉冲的周期和频率调节简单，只需要调节MCU的配置以写入的延时时间数据即可。
Description
技术领域
本实用新型涉及脉冲发生电路领域，更具体地说，涉及一种脉宽精确可调的脉冲发生电路。
背景技术
在脉宽可调的脉冲发生电路背景下，现有PWM信号源基本是采用脉冲芯片实现，精度有限，而且还要成本较高。
实用新型内容
本实用新型的目的在于设计一种新的脉宽连续可调的脉冲发生电路，同时满足电路简单，成本低廉的设计要求。
本实用新型的脉宽精确可调的脉冲发生电路包括：时钟缓冲器NB3N551、可编程延时电路以及与门；
NB3N551的第1引脚用于连接MCU的PWM信号输出端，第7引脚连接正电源，第8引脚与第7引脚之间连接使能端电阻，NB3N551的其中一个输出引脚一方面串接第一上拉电阻后连接上拉电源，另一方面连接可编程延时电路的信号输入端，可编程延时电路的信号输出端连接与门的其中一个输入端，NB3N551的另一个输出引脚一方面串接第二上拉电阻后连接所述上拉电源，另一方面连接与门的另一个输入端，与门的输出端为所述脉宽精确可调的脉冲发生电路的输出端。
在本实用新型的脉宽精确可调的脉冲发生电路中，所述正电源为5V，所述使能端电阻为10KΩ。
在本实用新型的脉宽精确可调的脉冲发生电路中，所述MCU型号为STM32F103RCT6TR。
在本实用新型的脉宽精确可调的脉冲发生电路中，NB3N551的第8引脚还连接至MCU的控制信号输出端。
在本实用新型的脉宽精确可调的脉冲发生电路中，所述可编程延时电路采用芯片DS1124实现，DS1124的第1引脚连接NB3N551的第4引脚，DS1124的第6引脚的作为可编程延时电路的所述信号输出端连接至与门，DS1124的第2、3、7、8引脚分别连接MCU的通信连接端。
在本实用新型的脉宽精确可调的脉冲发生电路中，所述第一上拉电阻和第二上拉电阻为10KΩ，所述上拉电源为5V。
在本实用新型的脉宽精确可调的脉冲发生电路中，所述与门通过芯片SN74LVC1G08实现，SN74LVC1G08的第1、2引脚分别为与门的两个输入端。
在本实用新型的连续本实用新型的脉宽精确可调的脉冲发生电路可以用MCU输出PWM当做信号源，代替了原来的脉冲芯片输出脉冲信号，可以输出2ns脉宽的脉冲信号，精度更高，且脉冲的周期和频率调节简单，只需要调节MCU的配置以写入的延时时间数据即可。
附图说明
下面将结合附图及实施例对本实用新型作进一步说明，附图中：
图1是本实用新型的脉宽精确可调的脉冲发生电路一实施例的原理图。
具体实施方式
为了对本实用新型的技术特征、目的和效果有更加清楚的理解，现对照附图详细说明本实用新型的具体实施方式。
参考图1，本实用新型的脉宽精确可调的脉冲发生电路包括：时钟缓冲器NB3N551、可编程延时电路以及与门；
NB3N551的第1引脚用于连接MCU的PWM信号输出端，第7引脚连接正电源5V，第8引脚与第7引脚之间连接使能端电阻R500，使能端电阻R500为10KΩ。NB3N551的其中一个输出引脚Q3一方面串接第一上拉电阻R502后连接上拉电源5V，另一方面连接可编程延时电路的信号输入端，可编程延时电路的信号输出端连接与门的其中一个输入端，NB3N551的另一个输出引脚Q4一方面串接第二上拉电阻R508后连接所述上拉电源，另一方面连接与门的另一个输入端，与门的输出端为所述脉宽精确可调的脉冲发生电路的输出端，NB3N551的第8引脚还连接至MCU的控制信号输出端。其中，第一上拉电阻R502和第二上拉电阻R508为10KΩ。
与门通过芯片SN74LVC1G08实现，SN74LVC1G08的第1、2引脚分别为与门的两个输入端。
可编程延时电路采用芯片DS1124实现，DS1124的第1引脚连接NB3N551的第4引脚，DS1124的第6引脚的作为可编程延时电路的所述信号输出端连接至与门，DS1124的第2、3、7、8引脚分别连接MCU的通信连接端。与门通过芯片SN74LVC1G08实现，SN74LVC1G08的第1、2引脚分别为与门的两个输入端。通过DS1124的第2、3、7、8引脚与MCU进行SPI通信，从而可以向DS1124写入延时数据。
在本实施例中，MCU型号为STM32F103RCT6TR，其中，NB3N551的第1引脚连接至STM32F103RCT6TR的第59引脚，NB3N551的第8引脚连接至STM32F103RCT6TR的第53引脚，DS1124的第2、3、7、8引脚分别连接STM32F103RCT6TR的第50、56、55、57引脚。
本实用新型的工作原理为：MCU的PWM信号输出端输出一路PWM至NB3N551的第1引脚，NB3N551的第8引脚为使能端，MCU的控制信号输出端输出高电平时，NB3N551为脉冲输出，MCU的控制信号输出端输出低电平时，NB3N551为常亮模式。在本实施例中，MCU的控制信号输出端输出高电平，NB3N551的输出引脚Q3、Q4输出一样的PWM信号，其中一路PWM信号在可编程延时电路中进行延迟后，两路信号在与门中做与运算，从而输出脉冲信号，用MCU输出PWM当做信号源，代替了原来的脉冲芯片输出脉冲信号，可以输出2ns脉宽的脉冲信号，精度更高，且脉冲的周期和频率调节简单，只需要调节MCU的配置以写入的延时时间数据即可。
上面结合附图对本实用新型的实施例进行了描述，但是本实用新型并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本实用新型的启示下，在不脱离本实用新型宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本实用新型的保护之内。
Claims (7)
1.一种脉宽精确可调的脉冲发生电路，其特征在于，包括：时钟缓冲器NB3N551、可编程延时电路以及与门；
NB3N551的第1引脚用于连接MCU的PWM信号输出端，第7引脚连接正电源，第8引脚与第7引脚之间连接使能端电阻，NB3N551的其中一个输出引脚一方面串接第一上拉电阻后连接上拉电源，另一方面连接可编程延时电路的信号输入端，可编程延时电路的信号输出端连接与门的其中一个输入端，NB3N551的另一个输出引脚一方面串接第二上拉电阻后连接所述上拉电源，另一方面连接与门的另一个输入端，与门的输出端为所述脉宽精确可调的脉冲发生电路的输出端。
2.根据权利要求1所述的一种脉宽精确可调的脉冲发生电路，其特征在于，所述正电源为5V，所述使能端电阻为10KΩ。
3.根据权利要求2所述的一种脉宽精确可调的脉冲发生电路，其特征在于，所述MCU型号为STM32F103RCT6TR。
4.根据权利要求1所述的一种脉宽精确可调的脉冲发生电路，其特征在于，NB3N551的第8引脚还连接至MCU的控制信号输出端。
5.根据权利要求1所述的一种脉宽精确可调的脉冲发生电路，其特征在于，所述可编程延时电路采用芯片DS1124实现，DS1124的第1引脚连接NB3N551的第4引脚，DS1124的第6引脚的作为可编程延时电路的所述信号输出端连接至与门，DS1124的第2、3、7、8引脚分别连接MCU的通信连接端。
6.根据权利要求5所述的一种脉宽精确可调的脉冲发生电路，其特征在于，所述第一上拉电阻和第二上拉电阻为10KΩ，所述上拉电源为5V。
7.根据权利要求1所述的一种脉宽精确可调的脉冲发生电路，其特征在于，所述与门通过芯片SN74LVC1G08实现，SN74LVC1G08的第1、2引脚分别为与门的两个输入端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321550653.8U CN220190847U (zh) | 2023-06-15 | 2023-06-15 | 一种脉宽精确可调的脉冲发生电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321550653.8U CN220190847U (zh) | 2023-06-15 | 2023-06-15 | 一种脉宽精确可调的脉冲发生电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220190847U true CN220190847U (zh) | 2023-12-15 |
Family
ID=89114379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202321550653.8U Active CN220190847U (zh) | 2023-06-15 | 2023-06-15 | 一种脉宽精确可调的脉冲发生电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN220190847U (zh) |
-
2023
- 2023-06-15 CN CN202321550653.8U patent/CN220190847U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6686787B2 (en) | High-speed fully balanced differential flip-flop with reset | |
| US9653147B1 (en) | Asymmetrical emphasis in a memory data bus driver | |
| US20140293710A1 (en) | Data Transmission Using Delayed Timing Signals | |
| US7863936B1 (en) | Driving circuit with impedence calibration and pre-emphasis functionalities | |
| US9118315B2 (en) | Scheme to improve the performance and reliability in high voltage IO circuits designed using low voltage devices | |
| CN109800192B (zh) | 电子设备、fpga芯片及其接口电路 | |
| US7868660B2 (en) | Serial communications bus with active pullup | |
| CN220190847U (zh) | 一种脉宽精确可调的脉冲发生电路 | |
| US20080001628A1 (en) | Level conversion circuit | |
| CN108984446B (zh) | 基于fpga原语的phy接口及fpga芯片 | |
| JP3567601B2 (ja) | 入出力バッファ回路及び出力バッファ回路 | |
| US20080159412A1 (en) | Conductive DC biasing for capacitively coupled on-chip drivers | |
| JP2532740B2 (ja) | アドレス遷移検出回路 | |
| JP2003036674A5 (zh) | ||
| CN204272075U (zh) | 自适应输入输出电路及其芯片 | |
| CN208820751U (zh) | 一种低成本小型化的窄脉冲发生电路 | |
| CN104300960B (zh) | 自适应输入输出电路及其芯片 | |
| CN210038764U (zh) | 一种pcie接口测速卡结构 | |
| JP4454013B2 (ja) | 差動出力回路 | |
| WO2009128921A3 (en) | Method and apparatus for producing a metastable flip flop | |
| CN106201950B (zh) | 一种soc异步时钟域信号接口的方法 | |
| TWI436584B (zh) | 降低超越量的輸出級電路 | |
| CA2572462A1 (en) | Dynamic-to-static logic converter | |
| WO2023105865A1 (ja) | プロトコル判定回路およびプロトコル切替回路 | |
| CN113572468B (zh) | 一种双输入信号同步检测电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |