CN114743585B - 用于测试闪速存储器的编程方法、装置及闪速存储器 - Google Patents

用于测试闪速存储器的编程方法、装置及闪速存储器 Download PDF

Info

Publication number
CN114743585B
CN114743585B CN202210654745.4A CN202210654745A CN114743585B CN 114743585 B CN114743585 B CN 114743585B CN 202210654745 A CN202210654745 A CN 202210654745A CN 114743585 B CN114743585 B CN 114743585B
Authority
CN
China
Prior art keywords
data
flash memory
programming
bit
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210654745.4A
Other languages
English (en)
Other versions
CN114743585A (zh
Inventor
虞安华
徐明揆
徐光明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xtx Technology Inc
Original Assignee
Xtx Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xtx Technology Inc filed Critical Xtx Technology Inc
Priority to CN202210654745.4A priority Critical patent/CN114743585B/zh
Publication of CN114743585A publication Critical patent/CN114743585A/zh
Application granted granted Critical
Publication of CN114743585B publication Critical patent/CN114743585B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

本发明涉及闪速存储器技术领域，具体公开了一种用于测试闪速存储器的编程方法、装置及闪速存储器，其中，编程方法包括以下步骤：获取测试模式指令；根据所述测试模式指令生成奇偶位编程信息；根据所述奇偶位编程信息设定所述闪速存储器的页缓存电路的锁存数据，以使所述页缓存电路根据所述锁存数据对所述闪速存储器的存储器阵列进行编程；该编程方法生成奇偶位编程信息以设定闪速存储器的页缓存电路的锁存数据，使得闪速存储器的存储器阵列的存储数据能被快速编程为测试所需的数据类型，有效提高测试闪速存储器的测试效率，并能避免闪速存储器输入输出产生的串扰问题。

Description

用于测试闪速存储器的编程方法、装置及闪速存储器
技术领域
本申请涉及闪速存储器技术领域，具体而言，涉及一种用于测试闪速存储器的编程方法、装置及闪速存储器。
背景技术
闪速存储器由于工艺及制造技术等原因存在一定的失效单元，在制造后一般需要进行测试筛选，测试过程中需要对闪速存储器写入固定数据进行数据校验或特定测试来判断闪速存储器是否存在缺陷，现有的写入固定数据的过程需要进行数据输入、编程处理，需要耗费较多时间，严重制约了闪速存储器的测试效率。
针对上述问题，目前尚未有有效的技术解决方案。
发明内容
本申请的目的在于提供一种用于测试闪速存储器的编程方法、装置及闪速存储器，减小编程数据写入所需的时间，以提高测试闪速存储器的测试效率。
第一方面，本申请提供了一种用于测试闪速存储器的编程方法，用于将闪速存储器的存储数据编程为测试所需的数据类型，所述方法包括以下步骤：
获取测试模式指令；
根据所述测试模式指令生成奇偶位编程信息；
根据所述奇偶位编程信息设定所述闪速存储器的页缓存电路的锁存数据，以使所述页缓存电路根据所述锁存数据对所述闪速存储器的存储器阵列进行编程。
本申请的用于测试闪速存储器的编程方法，基于测试所需的编程数据具有奇数位数据、偶数位数据分别相同的特点，生成奇偶位编程信息以设定闪速存储器的页缓存电路的锁存数据，使得闪速存储器的存储器阵列的存储数据能被快速编程为测试所需的数据类型，省去了编程数据外部输入所需的时间。
所述的用于测试闪速存储器的编程方法，其中，所述方法还包括执行于所述根据所述奇偶位编程信息设定所述闪速存储器的页缓存电路的锁存数据的步骤之前的步骤：
清空所述页缓存电路的在先锁存数据。
该示例的用于测试闪速存储器的编程方法能避免在先锁存数据影响设定页缓存电路的锁存数据的过程而导致存储器阵列数据写入失败的问题出现。
所述的用于测试闪速存储器的编程方法，其中，所述奇偶位编程信息包括奇数位信息和偶数位信息，所述根据所述奇偶位编程信息设定所述闪速存储器的页缓存电路的锁存数据的步骤包括：
根据所述奇数位信息设定所述页缓存电路的所有奇数位锁存器的锁存数据；
根据所述偶数位信息设定所述页缓存电路的所有偶数位锁存器的锁存数据。
该示例的编程方法，利用奇数位信息和偶数位信息两个简单的数据便能完成整个页缓存电路的锁存数据设定，具有数据处理量小的特点，有效减少闪速存储器内部数据传输时间，实现存储器阵列的快速编程。
所述的用于测试闪速存储器的编程方法，其中，所述根据所述测试模式指令生成奇偶位编程信息的步骤包括：
根据所述测试模式指令及预设的数据模式生成奇偶位编程信息。
所述的用于测试闪速存储器的编程方法，其中，所述根据所述测试模式指令及预设的数据模式生成奇偶位编程信息的步骤包括：
获取所述存储器阵列的待编程区域的奇偶页信息；
根据所述测试模式指令、预设的数据模式及所述奇偶页信息生成奇偶位编程信息。
所述的用于测试闪速存储器的编程方法，其中，所述获取所述存储器阵列的待编程区域的奇偶页信息的步骤包括：
获取所述存储器阵列的所述待编程区域的行地址最低位地址符；
根据所述最低位地址符确定奇偶页信息。
所述的用于测试闪速存储器的编程方法，其中，所述测试所需的数据类型包括全00数据、全FF数据、棋盘格数据、行交错数据、列交错数据及最强干扰数据中的一种或多种。
第二方面，本申请还提供了一种用于测试闪速存储器的编程装置，用于将闪速存储器的存储数据编程为测试所需的数据类型，所述装置包括测试模式控制单元，所述测试模式控制单元包括：
触发模块，用于获取测试模式指令；
编程模块，用于根据所述测试模式指令生成奇偶位编程信息；
设定模块，用于根据所述奇偶位编程信息设定所述闪速存储器的页缓存电路的锁存数据，以使所述页缓存电路根据所述锁存数据对所述闪速存储器的存储器阵列进行编程。
本申请的用于测试闪速存储器的编程装置，基于测试所需的编程数据具有奇数位数据、偶数位数据分别相同的特点，生成奇偶位编程信息以设定闪速存储器的页缓存电路的锁存数据，使得闪速存储器的存储器阵列的存储数据能被快速编程为测试所需的数据类型，省去了编程数据外部输入所需的时间。
第三方面，本申请还提供了一种闪速存储器，所述闪速存储器包括：
接口指令单元，用于接收外部输入的指令；
测试模式控制单元，与所述接口指令单元电性连接；
页缓存电路，与所述测试模式控制单元电性连接；
存储器阵列，与所述页缓存电路电性连接；
所述测试模式控制单元用于获取来自所述接口指令单元的测试模式指令；
所述测试模式控制单元还用于根据所述测试模式指令生成奇偶位编程信息；
所述测试模式控制单元用于根据所述奇偶位编程信息设定所述页缓存电路的锁存数据，以使所述页缓存电路根据所述锁存数据对所述存储器阵列进行编程。
本申请的闪速存储器，基于测试所需的编程数据具有奇数位数据、偶数位数据分别相同的特点，利用测试模式控制单元生成奇偶位编程信息以设定闪速存储器的页缓存电路的锁存数据，使得闪速存储器的存储器阵列的存储数据能被快速编程为测试所需的数据类型。
所述的闪速存储器，其中，所述测试模式控制单元具有奇数位编程控制线和偶数位编程控制线，所述奇数位编程控制线与页缓存电路的所有奇数位锁存器并联，所述偶数位编程控制线与页缓存电路的所有偶数位锁存器并联。
该示例的闪速存储器实现了页缓存电路的批量化锁存数据设定，有效简化了页缓存电路的设定过程、设定逻辑，有效提高了存储器阵列的编程效率，从而缩减测试所需时间。
由上可知，本申请提供了一种用于测试闪速存储器的编程方法、装置及闪速存储器，其中，编程方法基于测试所需的编程数据具有奇数位数据、偶数位数据分别相同的特点，生成奇偶位编程信息以设定闪速存储器的页缓存电路的锁存数据，使得闪速存储器的存储器阵列的存储数据能被快速编程为测试所需的数据类型，无需依赖外部输入的编程数据进行编程，省去了编程数据外部输入所需的时间，有效提高测试闪速存储器的测试效率，并能避免闪速存储器输入输出产生的串扰问题。
附图说明
图1为本申请实施例提供的用于测试闪速存储器的编程方法的流程图。
图2为本申请实施例提供的用于测试闪速存储器的编程装置的结构示意图。
图3为本申请实施例提供的闪速存储器的结构示意图。
图4为奇数位编程控制线及偶数位编程控制线与页缓存电路连接的结构示意图。
附图标记：100、接口指令单元；200、测试模式控制单元；300、页缓存电路；400、存储器阵列；201、触发模块；202、编程模块；203、设定模块；204、奇数位编程控制线；205、偶数位编程控制线。
具体实施方式
下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
由于工艺及制造技术等原因，闪速存储器，即NAND FLASH（SPI NAND FLASH 或PARALLEL NAND FLASH）的存储器阵列可能会存在早期失效的单元，这就要求能筛选出性能较差和失效的内存颗粒，确保闪速存储器的出产质量。
测试筛选流程的其中一步是对闪速存储器的每一个页写入固定的数据模式，再读出来进行数据校验，如果读出来的数据与写入的数据模式不同，则说明该存储阵列有缺陷。这个过程需要进行数据的输入、编程、读出并校验。
现有的测试筛选流程写入的数据模式一般具有规律性，以便进行校验获取失效的单元，其规律性一般表现为奇数位数据、偶数位数据分别相同，如较为常用的棋盘格数据表现为01交替的数据及10交替的数据，但对于闪速存储器而言，即便这些数据具备规律性，闪速存储器仍需通过外部逐步输入数据进行编程，导致编写这些具有规律性的数据与正常编程所耗费的时间相近。
此外，数据的输入和读出是连接芯片的时钟引脚、数据引脚等串行输入输出的，为防止串扰，时钟频率也不能太高，因此需要花费较多的测试时间，使得时间成本大大增加。
第一方面，请参照图1，图1是本申请一些实施例中的一种用于测试闪速存储器的编程方法，用于将闪速存储器的存储数据编程为测试所需的数据类型，方法包括以下步骤：
S1、获取测试模式指令；
具体地，闪速存储器正常编程时需要获取外部的编程指令信号及对应的编程数据，再利用页缓存电路对存储器阵列进行编程，而本申请实施例的方法旨在提供一种不需要依赖外部输入的编程数据便能完成闪速存储器自动编程的方法，使得闪速存储器的存储器阵列能被编程为具有测试所需的数据类型的编程数据；因此，本申请实施例的编程方法的测试编程过程为了与闪速存储器正常编程过程区分运行，需要获取测试模式指令作为触发命令来进行闪速存储器自动编程。
更具体地，测试模式指令为表征闪速存储器需要进入测试编程模式的输入指令，闪速存储器能通过判断是否产生了该测试模式指令来确定是否需要执行步骤S2-S3，使得本申请实施例的编程方法的测试编程过程能区别于正常编程过程进行运行，即测试模式指令相当于一个能触发步骤S2-S3的使能信号。
更具体地，本申请实施例的编程方法的测试编程过程与闪速存储器正常编程过程为择一运行，即步骤S1成功获取测试模式指令后，闪速存储器的正常编程过程为暂停或屏蔽状态，包括屏蔽用于接收外部输入数据的接口（如图3所示的输入/输出锁存）。
S2、根据测试模式指令生成奇偶位编程信息；
具体地，由前述内容可知，测试所需的编程数据具有规律性，一般表现为同一字线上的存储元的奇数位数据、偶数位数据分别相同，如对于测试中常用的16进制的AA数据、55数据、FF数据、00数据而言，转换为二进制数据则表现10交替数据、01交替数据、全1数据、全0数据，这些数据均符合奇数位数据、偶数位数据分别相同的特点；因此，对于闪速存储器测试而言，页缓存电路仅需确定对应奇数位数据、偶数位数据便能对闪速存储器的存储器阵列进行编程。
更具体地，奇偶位编程信息为表征了测试所需的数据类型的奇数位和偶数位数据特点的编程信息。
更具体地，步骤S2为依赖步骤S1获取到测试模式指令启动，生成的奇偶位编程信息为后续存储器阵列进行编程的数据基础。
更具体地，由于测试所需的编程数据具有奇数位数据、偶数位数据分别相同的特点，闪速存储器内置用于存储对应于测试所需的编程数据的奇偶位编程信息的寄存器或用于生成对应于测试所需的编程数据的奇偶位编程信息的组合状态机便能根据测试模式指令生成奇偶位编程信息，使得闪速存储器能从内部生成奇偶位编程信息以实现自动编程。
S3、根据奇偶位编程信息设定闪速存储器的页缓存电路的锁存数据，以使页缓存电路根据锁存数据对闪速存储器的存储器阵列进行编程。
具体地，页缓存电路为存储器阵列编程的执行电路，其通过与存储器阵列位线连接而将数据写入存储器阵列中，本申请实施例的编程方法基于奇数位数据、偶数位数据分别相同的特点生成奇偶位编程信息，然后将该信息设定为页缓存电路的锁存数据，便能通过页缓存电路将存储器阵列的存储数据编程为测试所需的数据类型。
更具体地，页缓存电路的锁存数据为存储器阵列对应位置所需要写入的编程数据。
本申请实施例的用于测试闪速存储器的编程方法，基于测试所需的编程数据具有奇数位数据、偶数位数据分别相同的特点，生成奇偶位编程信息以设定闪速存储器的页缓存电路的锁存数据，使得闪速存储器的存储器阵列的存储数据能被快速编程为测试所需的数据类型，无需依赖外部输入的编程数据进行编程，省去了编程数据外部输入所需的时间，有效提高测试闪速存储器的测试效率，并能避免闪速存储器输入输出产生的串扰问题。
更具体地，传统的编程数据的输入过程需要依赖时钟逐步将数据进行输入，编程数据的传输效率受限于时钟频率，而本申请实施例的编程方法则直接根据奇偶位编程信息设定闪速存储器的页缓存电路的锁存数据，能减少页缓存电路的锁存数据的写入时间，极大地减少了闪速存储器测试所需时间，有效降低测试成本。
在一些优选的实施方式中，方法还包括执行于根据奇偶位编程信息设定闪速存储器的页缓存电路的锁存数据的步骤之前的步骤：
S2’、清空页缓存电路的在先锁存数据。
具体地，在先锁存数据为执行步骤S1前已存入页缓存电路中的锁存数据。
更具体地，本申请实施例的方法执行时的测试编程过程为在测试模式指令出现时从正常编程过程切换进入的，因此，页缓存电路中可能留存有正常编程过程中存入的锁存数据，为了避免这类数据影响设定页缓存电路的锁存数据的过程而最终导致存储器阵列数据写入失败，在步骤S3执行前需要执行步骤S2’以确保步骤S3能顺利根据奇偶位编程信息设定闪速存储器的页缓存电路的锁存数据。
更具体地，步骤S2’仅需限定执行在步骤S3前，故可在步骤S1和步骤S2之间执行，还可以在步骤S2和步骤S3之间执行，还可以与步骤S2同步执行。
在一些优选的实施方式中，奇偶位编程信息包括奇数位信息和偶数位信息，根据奇偶位编程信息设定闪速存储器的页缓存电路的锁存数据的步骤包括：
S31、根据奇数位信息设定页缓存电路的所有奇数位锁存器的锁存数据；
S32、根据偶数位信息设定页缓存电路的所有偶数位锁存器的锁存数据。
具体地，由于测试所需的编程数据具有奇数位数据、偶数位数据分别相同的特点，因此，奇偶位编程信息包含分别用于表征编程数据奇数位数据特点的奇数位信息和用于表征编程数据偶数位数据特点的偶数位信息，以便能指导存储器阵列进行编程；现有技术中，页缓存电路包括多个线性设置的锁存器，用于在存储器阵列的行地址选定后，对存储器阵列字线行上的存储单元进行编程，因此，在该行地址中，每个锁存器均对应待编程的存储元，即页缓存电路中锁存器的奇偶位特性与存储器阵列的奇偶位特性对应，故根据奇数位信息及偶数位信息分别设定页缓存电路中的奇数位锁存器及偶数位锁存器的锁存数据便能确保页缓存电路能将存储器阵列对应行地址中的所有存储元编程为测试所需的编程数据。
更具体地，结合奇数位数据、偶数位数据分别相同的特点，本申请实施例的编程方法，利用奇数位信息和偶数位信息两个简单的数据便能完成整个页缓存电路的锁存数据设定，具有数据处理量小的特点，有效减少闪速存储器内部数据传输时间，实现存储器阵列的快速编程。
更具体地，步骤S31和步骤S32分别为对页缓存电路的奇数位锁存器和偶数位锁存器进行处理，两类锁存器之间相互独立，因此，步骤S31和步骤S32不限定先后执行关系，在本申请实施例中，优选为同时执行步骤S31和步骤S32以节省步骤S3的执行时间，以提高测试效率。
在一些优选的实施方式中，步骤S31优选为根据奇数位信息同时设定页缓存电路的所有奇数位锁存器的锁存数据。
具体地，根据闪速存储器的测试需求，存储器阵列对应行地址需要编程为奇数位数据一致的形式，故该编程步骤无需按照传统方法逐一对锁存器设定锁存数据，而是可以根据奇数位信息同时设定所有奇数位锁存器的锁存数据，以进一步缩减页缓存电路的锁存数据设定所耗费的时间，以进一步提高测试效率。
更具体地，锁存数据表现为数据0或数据1，因此，奇数位信息表现为一个高电平信号或低电平信号，以便能对锁存数据进行设定，该信号可以通过一条或多条控制线连接页缓存电路的所有奇数位锁存器来实现所有奇数位锁存器的锁存数据的设定。
在一些优选的实施方式中，步骤S32优选为根据偶数位信息同时设定页缓存电路的所有偶数位锁存器的锁存数据。
具体地，根据闪速存储器的测试需求，存储器阵列对应行地址需要编程为偶数位数据一致的形式，故该编程步骤无需按照传统方法逐一对锁存器设定锁存数据，而是可以根据偶数位信息同时设定所有偶数位锁存器的锁存数据，以进一步缩减页缓存电路的锁存数据设定所耗费的时间，以进一步提高测试效率。
更具体地，锁存数据表现为数据0或数据1，因此，偶数位信息表现为一个高电平信号或低电平信号，以便能对锁存数据进行设定，该信号可以通过一条或多条控制线连接页缓存电路的所有偶数位锁存器来实现所有偶数位锁存器的锁存数据的设定。
在一些优选的实施方式中，根据测试模式指令生成奇偶位编程信息的步骤包括：
S21、根据测试模式指令及预设的数据模式生成奇偶位编程信息。
具体地，预设的数据模式可以为一个或多个，对于特定模式的测试需求，只需要预设一种数据模式以将存储器阵列编程为特定的编程数据便能满足使用需求，对于多种测试需求，则需要预设多种数据模式以根据测试需求调用不同的数据模式来生成对应的奇偶位编程信息，以将存储器阵列编程为所需的编程数据。
更具体地，由前述内容可知，奇偶位编程信息包含表现为高电平或低电平的奇数位信息及偶数位信息，故能在几乎不影响闪速存储器结构的情况下通过简单的寄存器寄存预设的数据模式。
在一些优选的实施方式中，根据测试模式指令及预设的数据模式生成奇偶位编程信息的步骤包括：
S211、获取存储器阵列的待编程区域的奇偶页信息；
S212、根据测试模式指令、预设的数据模式及奇偶页信息生成奇偶位编程信息。
具体地，由前述内容可知，页缓存电路为对存储器阵列行地址上的存储元进行编程的，待编程区域即为页缓存电路即将进行编程的存储器阵列行地址上的存储元所在区域，其对应于一个编程页；但在不同行地址上的编程数据可能存在一定差异，如对于棋盘格数据而言，一个行地址上存储元的编程数据表现为10数据，则其两个相邻行地址上的存储元的编程数据表现为01数据，即奇偶相间的两个编程页之间需要写入不同数据，因此，若要使存储器阵列编程出诸如棋盘格数据这类行间数据具有差异的编程数据，需要识别出行地址对应的奇偶页信息以使生成的奇偶位编程信息匹配于存储器阵列，使存储器阵列最终能编程出所需的编程数据。
更具体地，预设的数据模式包含一种或两种数据类型，包含一种数据类型的数据模式能指导生成全00数据、全FF数据这些奇偶编程页数据一致所对应的奇偶位编程信息，包含两种数据类型的数据模式能指导生成棋盘格数据、行交错数据、列交错数据及最强干扰数据这些奇偶编程页数据不同所对应的奇偶位编程信息；因此，步骤S211-S212尤其适用于编程奇偶编程页数据不同的编程数据，在一些实施例中，对于奇偶编程页数据一致的编程数据，可根据测试模式指令及预设的数据模式中的一种数据类型直接生成奇偶位编程信息。
在一些优选的实施方式中，获取存储器阵列的待编程区域的奇偶页信息的步骤包括：
S2111、获取存储器阵列的待编程区域的行地址最低位地址符；
S2112、根据最低位地址符确定奇偶页信息。
具体地，存储元的地址由行地址和列地址组成，行地址为按照行间排列顺序逐步增大，因此行地址的最低位地址符能反映该行地址对应的待编程区域在存储器阵列中的位置，能反映出该待编程区域属于奇编程页还是偶编程页，故本申请实施例的编程方法能根据行地址最低位地址符快速准确地获取待编程区域的奇偶页信息，以生成对应的奇偶位编程信息，具有逻辑判断准确、快捷的特点。
在一些优选的实施方式中，测试所需的数据类型包括全00数据、全FF数据、棋盘格数据、行交错数据、列交错数据及最强干扰数据中的一种或多种。
具体地，上述类型的数据均具有奇数位数据、偶数位数据分别相同的特点，且为闪速存储器常用的测试数据类型。
更具体地，在本申请实施例中，测试所需的数据类型可以是全00数据、全FF数据、棋盘格数据、行交错数据、列交错数据及最强干扰数据中的一种，以避免不同类型的编程数据混合影响测试效果。
更具体地，测试所需的数据类型还可以是翻转后的全00数据、全FF数据、棋盘格数据、行交错数据、列交错数据及最强干扰数据中的一种，翻转后的全00数据、全FF数据、棋盘格数据、行交错数据、列交错数据及最强干扰数据也具有奇数位数据、偶数位数据分别相同的特点。
在一些优选的实施方式中，对于闪速存储器具有多种预设的测试模式时，生成奇偶位编程信息的过程需要确定选用的测试模式，即确定存储器阵列所要写入的编程数据类型，该测试模式选用过程可以通过外部调节配置信息进行选定，还可以在根据测试模式指令进行设定，即测试模式指令包含了选定测试模式的标记信息，在本申请实施例中，该标记信息为标记位信息，如预设的测试模式为四种时，标记位信息可以为一个二位二进制数据，即表现为00、01、10、11的标记位信息分别能选定对应的测试模式，该实施方式能通过测试模式指令确定编程数据类型，适用于不同测试使用。
第二方面，请参照图2，图2是本申请一些实施例中提供的一种用于测试闪速存储器的编程装置，用于将闪速存储器的存储数据编程为测试所需的数据类型，装置包括测试模式控制单元，测试模式控制单元包括：
触发模块201，用于获取测试模式指令；
编程模块202，用于根据测试模式指令生成奇偶位编程信息；
设定模块203，用于根据奇偶位编程信息设定闪速存储器的页缓存电路的锁存数据，以使页缓存电路根据锁存数据对闪速存储器的存储器阵列进行编程。
本申请实施例的用于测试闪速存储器的编程装置，基于测试所需的编程数据具有奇数位数据、偶数位数据分别相同的特点，生成奇偶位编程信息以设定闪速存储器的页缓存电路的锁存数据，使得闪速存储器的存储器阵列的存储数据能被快速编程为测试所需的数据类型，无需依赖外部输入的编程数据进行编程，省去了编程数据外部输入所需的时间，有效提高测试闪速存储器的测试效率，并能避免闪速存储器输入输出产生的串扰问题。
在一些优选的实施方式中，本申请实施例的用于测试闪速存储器的编程装置用于执行上述第一方面提供的用于测试闪速存储器的编程方法。
第三方面，请参照图3和图4，图3和图4是本申请一些实施例中提供的一种闪速存储器，闪速存储器包括：
接口指令单元100，用于接收外部输入的指令；
测试模式控制单元200，与接口指令单元100电性连接；
页缓存电路300，与测试模式控制单元200电性连接；
存储器阵列400，与页缓存电路300电性连接；
测试模式控制单元200用于获取来自接口指令单元100的测试模式指令；
测试模式控制单元200还用于根据测试模式指令生成奇偶位编程信息；
测试模式控制单元200用于根据奇偶位编程信息设定页缓存电路300的锁存数据，以使页缓存电路300根据锁存数据对存储器阵列400进行编程。
具体地，如图3所示，该闪速存储器还包括正常编程所需要的行地址解码器、列地址解码器、用户模式控制单元、高压产生器、输入/输出锁存；闪速存储器在通过接口指令单元输入正常的编程指令后，进入正常控制模式，利用用户模式控制单元、高压产生器、行地址解码器、列地址解码器、页缓存电路、输入/输出锁存相互配合以实现对存储器阵列进行正常编程，该正常编程过程属于现有技术，在此不作详述；本申请实施例的闪速存储器在闪速存储器内部增设测试模式控制单元200，使得接口指令单元100接收外部输入的指令为测试模式指令时，能暂时屏蔽掉用户模式控制单元的运行，利用测试模式控制单元200进行闪速存储器内部测试编程，使得存储器阵列能在不依赖外部输入的编程数据的情况下写入测试所需的编程数据。
本申请实施例的闪速存储器，基于测试所需的编程数据具有奇数位数据、偶数位数据分别相同的特点，利用测试模式控制单元200生成奇偶位编程信息以设定闪速存储器的页缓存电路的锁存数据，使得闪速存储器的存储器阵列的存储数据能被快速编程为测试所需的数据类型，无需依赖外部输入的编程数据进行编程，省去了编程数据外部输入所需的时间，有效提高测试闪速存储器的测试效率，并能避免闪速存储器输入输出产生的串扰问题。
在一些优选的实施方式中，测试模式控制单元200具有奇数位编程控制线204和偶数位编程控制线205，奇数位编程控制线204与页缓存电路的所有奇数位锁存器并联，偶数位编程控制线205与页缓存电路的所有偶数位锁存器并联。
具体地，测试模式控制单元200采用奇数位编程控制线204并联所有页缓存电路的所有奇数位锁存器，能通过产生一个奇数位信息来同时设定所有奇数位锁存器的锁存数据，并采用偶数位编程控制线205并联所有页缓存电路的所有偶数位锁存器，能通过产生一个偶数位信息来同时设定所有偶数位锁存器的锁存数据，实现了页缓存电路的批量化锁存数据设定，有效简化了页缓存电路的设定过程、设定逻辑，有效提高了存储器阵列的编程效率，从而缩减测试所需时间。
更具体地，如图4所示，PB_o为奇数位锁存器，PB_e为偶数位锁存器，奇数位编程控制线204与所有PB_o连接，偶数位编程控制线205与所有PB_e连接；其中，PBRST_o为奇数位信息，PBRST_e为偶数位信息，测试模式控制单元200生成奇数位信息及偶数位信息后，分别通过奇数位编程控制线204和偶数位编程控制线205将PBRST_o和PBRST_e输送至PB_o和PB_e中以批量性地改写PB_o和PB_e的锁存数据。
实施例1
为更清晰地阐述本申请实施例的闪速存储器写入测试所需的编程数据的过程，下面以写入棋盘格数据为例描述整个测试编程过程：
A1、对接口指令单元输入测试模式指令，并通过参数设定测试模式为棋盘格数据模式；
A2、启用测试模式控制单元200处理测试模式指令；
A3、清空页缓存电路300的锁存数据，使所有锁存数据为数据1；
A4、获取待编程区域的行地址最低位地址符（即最低有效位），若行地址最低位地址符为0（视为偶数页），执行步骤A5；若行地址最低位地址符为1（视为奇数页），执行步骤A6；
A5、将PBRST_o设定为高电平、PBRST_e设定为低电平，使页缓存电路的锁存器数据表现为“101010……”，执行步骤A7
A6、将PBRST_o设定为低电平、PBRST_e设定为高电平，使页缓存电路的锁存器数据表现为“010101……”，执行步骤A7；
A7、利用页缓存电路对存储器阵列进行编程；
A8、将待编程区域切换至下一行，返回步骤A3，直至所有待编程区域均完成编程。
实施例2
为更清晰地阐述本申请实施例的闪速存储器写入测试所需的编程数据的过程，下面以写入最强干扰数据（表现为奇数行数据为01交替数据，偶数行数据为全0数据）为例描述整个测试编程过程：
A1、对接口指令单元输入测试模式指令，并通过参数设定测试模式为棋盘格数据模式；
A2、启用测试模式控制单元200处理测试模式指令；
A3、清空页缓存电路300的锁存数据，使所有锁存数据为数据1；
A4、获取待编程区域的行地址最低位地址符（即最低有效位），若行地址最低位地址符为0（视为偶数页），执行步骤A5；若行地址最低位地址符为1（视为奇数页），执行步骤A6；
A5、将PBRST_o设定为高电平、PBRST_e设定为高电平，使页缓存电路的锁存器数据表现为“000000……”，执行步骤A7
A6、将PBRST_o设定为低电平、PBRST_e设定为高电平，使页缓存电路的锁存器数据表现为“010101……”，执行步骤A7；
A7、利用页缓存电路对存储器阵列进行编程；
A8、将待编程区域切换至下一行，返回步骤A3，直至所有待编程区域均完成编程。
综上，本申请实施例提供了一种用于测试闪速存储器的编程方法、装置及闪速存储器，其中，编程方法基于测试所需的编程数据具有奇数位数据、偶数位数据分别相同的特点，生成奇偶位编程信息以设定闪速存储器的页缓存电路的锁存数据，使得闪速存储器的存储器阵列的存储数据能被快速编程为测试所需的数据类型，无需依赖外部输入的编程数据进行编程，省去了编程数据外部输入所需的时间，有效提高测试闪速存储器的测试效率，并能避免闪速存储器输入输出产生的串扰问题。
在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (9)

1.一种用于测试闪速存储器的编程方法，用于将闪速存储器的存储数据编程为测试所需的数据类型，其特征在于，所述测试所需的数据类型表现为同一字线上的存储元的奇数位数据、偶数位数据分别相同，所述方法包括以下步骤：
获取测试模式指令；
根据所述测试模式指令生成奇偶位编程信息；
根据所述奇偶位编程信息设定所述闪速存储器的页缓存电路的锁存数据，以使所述页缓存电路根据所述锁存数据对所述闪速存储器的存储器阵列进行编程；
所述奇偶位编程信息包括表现为高电平或低电平的奇数位信息和偶数位信息，所述根据所述奇偶位编程信息设定所述闪速存储器的页缓存电路的锁存数据的步骤包括：
根据所述奇数位信息设定所述页缓存电路的所有奇数位锁存器的锁存数据；
根据所述偶数位信息设定所述页缓存电路的所有偶数位锁存器的锁存数据。
2.根据权利要求1所述的用于测试闪速存储器的编程方法，其特征在于，所述方法还包括执行于所述根据所述奇偶位编程信息设定所述闪速存储器的页缓存电路的锁存数据的步骤之前的步骤：
清空所述页缓存电路的在先锁存数据。
3.根据权利要求1所述的用于测试闪速存储器的编程方法，其特征在于，所述根据所述测试模式指令生成奇偶位编程信息的步骤包括：
根据所述测试模式指令及预设的数据模式生成奇偶位编程信息。
4.根据权利要求3所述的用于测试闪速存储器的编程方法，其特征在于，所述根据所述测试模式指令及预设的数据模式生成奇偶位编程信息的步骤包括：
获取所述存储器阵列的待编程区域的奇偶页信息；
根据所述测试模式指令、预设的数据模式及所述奇偶页信息生成奇偶位编程信息。
5.根据权利要求4所述的用于测试闪速存储器的编程方法，其特征在于，所述获取所述存储器阵列的待编程区域的奇偶页信息的步骤包括：
获取所述存储器阵列的所述待编程区域的行地址最低位地址符；
根据所述最低位地址符确定奇偶页信息。
6.根据权利要求1所述的用于测试闪速存储器的编程方法，其特征在于，所述测试所需的数据类型包括全00数据、全FF数据、棋盘格数据、行交错数据、列交错数据及表现为奇数行数据为01交替数据、偶数行数据为全0数据的数据中的一种或多种。
7.一种用于测试闪速存储器的编程装置，用于将闪速存储器的存储数据编程为测试所需的数据类型，其特征在于，所述测试所需的数据类型表现为同一字线上的存储元的奇数位数据、偶数位数据分别相同，所述装置包括测试模式控制单元，所述测试模式控制单元包括：
触发模块，用于获取测试模式指令；
编程模块，用于根据所述测试模式指令生成奇偶位编程信息；
设定模块，用于根据所述奇偶位编程信息设定所述闪速存储器的页缓存电路的锁存数据，以使所述页缓存电路根据所述锁存数据对所述闪速存储器的存储器阵列进行编程；
所述奇偶位编程信息包括表现为高电平或低电平的奇数位信息和偶数位信息，所述根据所述奇偶位编程信息设定所述闪速存储器的页缓存电路的锁存数据的步骤包括：
根据所述奇数位信息设定所述页缓存电路的所有奇数位锁存器的锁存数据；
根据所述偶数位信息设定所述页缓存电路的所有偶数位锁存器的锁存数据。
8.一种闪速存储器，其特征在于，所述闪速存储器包括：
接口指令单元，用于接收外部输入的指令；
测试模式控制单元，与所述接口指令单元电性连接；
页缓存电路，与所述测试模式控制单元电性连接；
存储器阵列，与所述页缓存电路电性连接；
所述测试模式控制单元用于将闪速存储器的存储数据编程为测试所需的数据类型，所述测试所需的数据类型表现为同一字线上的存储元的奇数位数据、偶数位数据分别相同；
所述测试模式控制单元用于获取来自所述接口指令单元的测试模式指令；
所述测试模式控制单元还用于根据所述测试模式指令生成奇偶位编程信息；
所述测试模式控制单元用于根据所述奇偶位编程信息设定所述页缓存电路的锁存数据，以使所述页缓存电路根据所述锁存数据对所述存储器阵列进行编程；
所述奇偶位编程信息包括表现为高电平或低电平的奇数位信息和偶数位信息，所述根据所述奇偶位编程信息设定所述闪速存储器的页缓存电路的锁存数据的步骤包括：
根据所述奇数位信息设定所述页缓存电路的所有奇数位锁存器的锁存数据；
根据所述偶数位信息设定所述页缓存电路的所有偶数位锁存器的锁存数据。
9.根据权利要求8所述的闪速存储器，其特征在于，所述测试模式控制单元具有奇数位编程控制线和偶数位编程控制线，所述奇数位编程控制线与页缓存电路的所有奇数位锁存器并联，所述偶数位编程控制线与页缓存电路的所有偶数位锁存器并联。
CN202210654745.4A 2022-06-10 2022-06-10 用于测试闪速存储器的编程方法、装置及闪速存储器 Active CN114743585B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210654745.4A CN114743585B (zh) 2022-06-10 2022-06-10 用于测试闪速存储器的编程方法、装置及闪速存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210654745.4A CN114743585B (zh) 2022-06-10 2022-06-10 用于测试闪速存储器的编程方法、装置及闪速存储器

Publications (2)

Publication Number Publication Date
CN114743585A CN114743585A (zh) 2022-07-12
CN114743585B true CN114743585B (zh) 2022-08-30

Family

ID=82287260

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210654745.4A Active CN114743585B (zh) 2022-06-10 2022-06-10 用于测试闪速存储器的编程方法、装置及闪速存储器

Country Status (1)

Country Link
CN (1) CN114743585B (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275500A (ja) * 1997-04-01 1998-10-13 Nec Corp 半導体メモリのテスト方法及びテスト回路
US6621751B1 (en) * 2002-06-04 2003-09-16 Micron Technology, Inc. Method and apparatus for programming row redundancy fuses so decoding matches internal pattern of a memory array
KR100567912B1 (ko) * 2004-05-28 2006-04-05 주식회사 하이닉스반도체 플래시 메모리 장치의 페이지 버퍼 및 이를 이용한 데이터프로그램 방법
JP2007207319A (ja) * 2006-01-31 2007-08-16 Toshiba Corp 半導体記憶装置
CN101779249B (zh) * 2007-06-14 2013-03-27 桑迪士克科技股份有限公司 半导体存储器中的可编程芯片使能和芯片地址
KR100933859B1 (ko) * 2007-11-29 2009-12-24 주식회사 하이닉스반도체 플래시 메모리 소자 및 그것의 프로그램 방법
CN100576342C (zh) * 2008-07-08 2009-12-30 北京时代民芯科技有限公司 一种大容量flash固存控制器
KR101069004B1 (ko) * 2008-08-01 2011-09-29 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램 방법
US7983078B2 (en) * 2008-09-24 2011-07-19 Sandisk Technologies Inc. Data retention of last word line of non-volatile memory arrays
KR101736457B1 (ko) * 2011-07-12 2017-05-17 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치의 소거 방법, 불휘발성 메모리 장치의 동작 방법, 불휘발성 메모리 장치를 포함하는 메모리 시스템, 메모리 시스템의 동작 방법, 불휘발성 메모리 장치를 포함하는 메모리 카드 및 솔리드 스테이트 드라이브
US8726104B2 (en) * 2011-07-28 2014-05-13 Sandisk Technologies Inc. Non-volatile memory and method with accelerated post-write read using combined verification of multiple pages
US8446772B2 (en) * 2011-08-04 2013-05-21 Sandisk Technologies Inc. Memory die self-disable if programmable element is not trusted
US10861550B1 (en) * 2019-06-06 2020-12-08 Microchip Technology Incorporated Flash memory cell adapted for low voltage and/or non-volatile performance
CN111785317A (zh) * 2020-07-30 2020-10-16 上海华力集成电路制造有限公司 闪存卡耐久性测试中测试参数设置方法及系统

Also Published As

Publication number Publication date
CN114743585A (zh) 2022-07-12

Similar Documents

Publication Publication Date Title
US8289770B2 (en) Semiconductor memory device and system including the same
KR100327136B1 (ko) 반도체 메모리 장치 및 이 장치의 병렬 비트 테스트 방법
KR101095639B1 (ko) 시험 장치 및 시험 방법
US20060265636A1 (en) Optimized testing of on-chip error correction circuit
US6297997B1 (en) Semiconductor device capable of reducing cost of analysis for finding replacement address in memory array
US6452844B2 (en) Semiconductor storage device having redundancy circuit for replacement of defect cells under tests
US5142541A (en) Error-bit generating circuit for use in a non-volatile semiconductor memory device
US20050138513A1 (en) Multiple on-chip test runs and repairs for memories
CN101013602B (zh) 半导体存储装置
EP0234937A2 (en) Tag buffer with testing capability
US20050166111A1 (en) Memory built-in self test circuit with full error mapping capability
US6798701B2 (en) Semiconductor integrated circuit device having data input/output configuration variable
US6611469B2 (en) Asynchronous FIFO memory having built-in self test logic
JP2002216496A (ja) 半導体メモリ装置
US20110302470A1 (en) Test mode for parallel load of address dependent data to enable loading of desired data backgrounds
US6516430B1 (en) Test circuit for semiconductor device with multiple memory circuits
US10325669B2 (en) Error information storage circuit and semiconductor apparatus including the same
US20080013389A1 (en) Random access memory including test circuit
US20060090108A1 (en) Method and apparatus for testing a memory device with compressed data using a single output
CN114743585B (zh) 用于测试闪速存储器的编程方法、装置及闪速存储器
CN116631486A (zh) 一种低复杂度内存内置自测试电路
US7461306B2 (en) Output data compression scheme using tri-state
JPH0652697A (ja) 誤り訂正機能付半導体メモリ
GB2366890A (en) Testing a memory with redundant cells
JP2003505816A (ja) 誤りパターンの間の所定の対応関係の検出時にその誤りパターンのうちの１つのみを圧縮応答の形式で信号化するための誤り応答信号化モードによってテストすることのできる、メモリアレイおよびメモリベース装置をテストする方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant