CN114730789A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN114730789A
CN114730789A CN202080080120.0A CN202080080120A CN114730789A CN 114730789 A CN114730789 A CN 114730789A CN 202080080120 A CN202080080120 A CN 202080080120A CN 114730789 A CN114730789 A CN 114730789A
Authority
CN
China
Prior art keywords
disposed
lines
substrate
pads
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080080120.0A
Other languages
English (en)
Inventor
李昌昊
郑寭乱
裵顺根
李孝燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN114730789A publication Critical patent/CN114730789A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/244—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

根据本发明的实施方式的显示装置包括：基板，在该基板上设置有多个发光元件；设置在基板的上表面上的多条线；设置在基板的上表面上并且连接至多条线的多个上焊盘；设置在基板的下表面上的多条链接线；设置在基板的下表面上并且连接至多条链接线的多个下焊盘；以及将多个上焊盘连接至多个下焊盘的多条侧线，其中，多条侧线包括多条第一侧线和多条第二侧线，并且多条第一侧线和多条第二侧线被设置在不同的层上。

Description

显示装置
技术领域
本发明涉及显示装置，并且更具体地，涉及能够确保侧线的布置空间并防止侧线中的迁移现象(migration phenomenon)的显示装置。
背景技术
到现在为止已经被广泛使用的液晶显示装置(LCD)和有机发光显示装置(OLED)正在逐渐地扩展其应用范围。
由于能够提供高分辨率屏幕以及允许变薄和其重量减少的优点，液晶显示装置和有机发光显示装置被广泛应用于例如移动电话和笔记本电脑等的常用电子装置的屏幕，并且显示装置的应用范围还在逐渐扩展。
然而，在液晶显示装置和有机发光显示装置中，在减小对用户可见的边框区域的尺寸方面存在限制，该边框区域是在显示装置中不显示图像的区域。例如，在液晶显示装置的情况下，由于需要密封剂用于密封液晶以及接合上基板和下基板，因此存在对减小边框区域的尺寸的限制。另外，在有机发光显示装置的情况下，由于有机发光元件由有机材料形成并且非常容易受到湿气或氧气的影响，需要设置用于保护有机发光元件的封装，因此存在对减小边框区域的尺寸的限制。特别地，由于不能将超大屏幕实现为单个面板，所以当多个液晶显示面板或多个有机发光显示面板以平铺(tile)形状的类型设置从而实现超大屏幕时，可能导致用户可以看见在相邻面板之间的边框区域的问题。
作为对此的替选方案，已经提出了包括LED的显示装置。由于LED由无机材料而不是有机材料形成，因此与液晶显示装置或有机发光显示装置相比，其具有优异的可靠性并且具有更长的寿命。另外，LED是适合于应用于超大屏幕的元件，原因是其不仅具有快速的照明速度，而且还具有低功耗和由于强大的抗冲击性而引起的优异的稳定性，并且可以显示高亮度图像。
因此，LED元件通常用于显示装置中，以用于提供能够使边框区域最小化的超大屏幕。
发明内容
技术问题
本发明的发明人已经认识到，由于与有机发光元件相比，LED具有更好的发光效率，因此与使用有机发光元件的显示装置相比，在包括LED的显示装置的情况下，一个像素的尺寸，即，需要发射相同亮度的光的发光区域的尺寸非常小。因此，本发明的发明人已经认识到，当使用LED实现显示装置时，相邻像素的发光区域之间的距离远大于具有相同分辨率的有机显示装置中的相邻像素的发光区域之间的距离。因此，本发明的发明人已经认识到，当通过以平铺的形式设置多个显示面板来实现平铺显示器时，由于设置在显示面板的最外侧处的LED与设置在与该显示面板相邻的另一显示面板的最外侧处的LED之间的间隔可以被实现为与设置在一个显示面板中的LED之间的间隔相同，因此可以实现基本上不存在边框区域的零边框。然而，如上所述，为了将设置在显示面板的最外侧处的LED与设置在与该显示面板相邻的另一显示面板的最外侧处的LED之间的间隔实现为与设置在一个显示面板中的LED之间的间隔相同，需要将先前定位在显示面板的上表面上的诸如栅极驱动器和数据驱动器的各种驱动器定位在显示面板的下表面而不是上表面上。
因此，本发明的发明人已经发明了一种具有新结构的显示装置，在该新结构中诸如薄膜晶体管和LED的元件被设置在显示面板的上表面上并且诸如栅极驱动器和数据驱动器的驱动器被设置在显示面板的下表面上。另外，本发明的发明人已经发明了如下制造技术：在显示板的侧表面上形成侧线，以将设置在显示面板的上表面上的元件和设置在显示面板的下表面上的驱动器连接。具体地，使用印刷焊盘在显示面板上形成侧线。因此，通过使用小尺寸的印刷焊盘多次进行印刷，可以在大面积显示面板上形成侧线而不限制显示面板的尺寸。
然而，本发明的发明人已经认识到，线设计空间在具有如上所述的结构的显示装置中成为问题。如上所述的使用印刷焊盘形成侧线的技术是使用印刷焊盘印刷侧线的方法：在形成金属板模具中蚀刻的凹版图案之后，在凹版图案中填充导电膏，并且在印刷焊盘上施加填充的导电膏之后，使用印刷焊盘印刷侧线。然而，在使用光致抗蚀剂执行蚀刻工艺以形成凹版图案时，存在的问题在于，凹版图案之间的间隙由于蚀刻工艺的工艺裕度而可能不会过度变窄。另外，当使用最大裕度以将凹版图案之间的间隙减小到几微米时，可能存在如下问题：导电膏不能适当地填充在凹版图案中，或者导电膏可能残留在凹版图案中。因此，为了工艺稳定性，需要确保凹版图案之间的间隙，例如，确保约50μm或更大的间隙。
另外，由于需要显示面板的高分辨率，显示装置的每单位面积设置的发光元件的数目增加。因此，用于向发光元件传输信号的线的数目也增加。因此，虽然要在预定空间中设置的线的数目增加，但是在减小侧线之间的间隔方面存在限制。
同时，本发明的发明人已经认识到在彼此相邻的侧线之间可能发生迁移现象的问题。迁移现象是如下现象：当存在湿气并且在两个相邻的电极或线之间存在电位差时，金属离子通过电化学反应从一个电极或线移动到另一个电极或线，使得彼此相邻的两个电极或线电连接。也就是说，当在驱动显示装置的过程中在长时间段内在彼此相邻的侧线之间形成电位差时，可能发生如下问题，其中构成侧线的金属离子从一条侧线移动到另一条侧线并且彼此相邻的侧线彼此电连接。特别地，当显示装置的分辨率较高时，由于要设置的侧线的数目增加并且侧线之间的间隔也降低，因此如上所述的迁移问题可能加剧。
因此，本发明的发明人已经发明了一种显示装置，该显示装置具有能够增加可以设置在预定空间中的侧线的数目并确保在侧线之间的间隔的新结构。
因此，本发明要实现的目的是提供一种显示装置，该显示装置能够通过以双层结构设置侧线来增加设置在有限空间中的侧线的数目。
另外，本发明要实现的另一个目的是提供一种显示装置，在该显示装置中侧线被设置在不同的层上，使得可以增加线之间的间隔。
另外，本发明要实现的另一个目的是提供一种能够延伸设置在显示装置上的侧线的线宽的显示装置。
本公开的目的不限于上面提到的目的，并且本领域技术人员通过以下描述可以清楚地理解上面未提到的其他目的。
技术方案
根据本发明的示例性实施方式的显示装置包括：基板，在该基板上设置有多个发光元件；设置在基板的上表面上的多条线；设置在基板的下表面上的多条链接线；以及连接多条线和多条链接线的多条侧线，其中，多条侧线包括多条第一侧线和多条第二侧线，其中，多条第一侧线和多条第二侧线被设置在不同的层上。
根据本发明的示例性实施方式的显示装置包括：基板，在该基板上设置有多个发光元件；设置在基板的上表面上的多条第一线和多条第二线；设置在基板的上表面上并且连接至多条第一线和多条第二线的多个第一上焊盘和多个第二上焊盘；设置在基板的下表面上的多条第一链接线和多条第二链接线；设置在基板的下表面上并且连接至多条第一链接线和多条第二链接线的多个第一下焊盘和多个第二下焊盘；连接多个第一上焊盘和多个第一下焊盘的多条第一侧线；被设置成覆盖多条第一侧线的第一绝缘层；以及连接多个第二上焊盘和多个第二下焊盘并且设置在第一绝缘层上的多条第二侧线。
示例性实施方式的其他详细事项包括在具体实施方式和附图中。
有利效果
根据本发明，通过将侧线设置在不同的层上，可以增加侧线的数目。
根据本发明，通过将侧线设置在不同的层上，可以增加侧线之间的间隔，并且可以防止在侧线中可能发生的迁移现象。
根据本发明，可以通过增加侧线的宽度来减小在显示装置中可能发生的电压降。
根据本发明的效果不受上述内容的限制，并且在本发明中包括更多各种效果。
附图说明
图1是根据本发明的示例性实施方式的显示装置的示意性顶视图。
图2是图1的区域A的示意性放大平面图。
图3是沿图1的线III-III'截取的截面图。
图4是根据本发明的另一示例性实施方式的显示装置的放大平面图。
图5是根据本发明的又一示例性实施方式的显示装置的放大平面图。
图6是根据本发明的又一示例性实施方式的显示装置的截面图。
图7是根据本发明的又一示例性实施方式的显示装置的截面图。
图8是根据本发明的再一示例性实施方式的显示装置的截面图。
具体实施方式
通过参考以下详细描述的示例性实施方式以及附图，本公开的优点和特征以及实现这些优点和特征的方法将变得清楚。然而，本公开不限于本文中公开的示例性实施方式，而是将以各种形式被实现。仅通过示例的方式提供示例性实施方式，使得本领域技术人员能够完全理解本公开的公开内容和本公开的范围。因此，本公开将仅由所附权利要求的范围来限定。
附图中所示的用于描述本公开的示例性实施方式的形状、尺寸、比率、角度、数目等仅为示例，并且本公开不限于此。在整个说明书中，相同的附图标记通常表示相同的元件。此外，在本公开的以下描述中，可以省略对已知相关技术的详细解释，以避免不必要地模糊本公开的主题。除非本文中使用的诸如“包括”、“具有”和“由……组成”的术语与术语“仅”一起使用，否则这些术语通常意指允许添加其他部件。除非另有明确说明，否则对单数的任何引用也包括复数。
即使没有明确说明，部件也被解释成包括普通误差范围。
当使用诸如“在……上”、“在……上方”、“在……下方”、“在……旁边”的术语描述两个部分之间的位置关系时，除非这些术语与术语“紧接”或“直接”一起使用，否则一个或更多个部分可以被定位在这两个部分之间。
当元件或层被设置在另一元件或层“上”时，另外的层或另外的元件可以直接设置在另一元件上或在它们之间。
尽管术语“第一”、“第二”等用于描述各种部件，但这些部件不受这些术语的限制。这些术语仅用于将一个部件与其他部件区分开。因此，在本公开的技术概念中，下面要提到的第一部件可以是第二部件。
在整个说明书中，相似的附图标记通常表示相似的元件。
为便于描述，示出了附图中所示的各部件的尺寸和厚度，但本公开不限于所示部件的尺寸和厚度。
本公开的各种实施方式的特征可以被部分地或全部地彼此结合或组合并可以以各种技术方式互锁和操作，并且实施方式可以彼此独立或彼此相关联地执行。
下文中，将参照附图详细描述本公开的各种示例性实施方式。
图1是根据本发明的示例性实施方式的显示装置的示意性顶视图。
参照图1，起发光元件作用的LED(130)被设置在显示装置(100)的单位像素(P)中的每一个中。尽管本文已经描述了LED(130)被用作发光元件，但本发明不限于此，并且也可以使用有机发光元件、量子点元件等。
LED(130)包括第一LED(131)和第二LED(132)。第一LED(131)和第二LED(132)在基板(110)的单位像素(P)内成线设置，并且第一LED(131)和第二LED(132)彼此相邻设置。
第一LED(131)被设置在单位像素(P)的第一行中。第一LED(131)由发射不同颜色的光的元件构成。例如，第一LED(131)包括第一红色LED(131R)、第一绿色LED(131G)和第一蓝色LED(131B)。
第二LED(132)被设置在单位像素(P)的第二行中。第二LED(132)由发射与第一LED(131)相同颜色的光的元件构成。例如，第二LED(132)包括第二红色LED(132R)、第二绿色LED(132G)和第二蓝色LED(132B)。然而，本发明不限于此，以及第一LED(131)和第二LED(132)还可以包括用于实现白色子像素的白色LED。此外，构成第一LED(131)和第二LED(132)的LED的类型和数目可以根据实施方式被不同地配置。
设置在显示装置(100)中的多个LED(130)可以以不同的间隔彼此间隔开。例如，多个单位像素(P)包括并排设置成两条线的多个第一LED(131)和多个第二LED(132)，并且在每个单位像素(P)中，第一LED(131)和第二LED(132)以相同的间隔间隔开。然而，在具有单位像素(P)的边界的情况下设置的第一LED(131)与第二LED(132)之间的间隔可以不同于设置在单位像素(P)内的第一LED(131)与第二LED(132)之间的间隔。然而，并不限于此，以及第一LED(131)和第二LED(132)中的每一个可以在显示装置(100)的整个区域中以彼此相同的间隔设置。
多个第一LED(131)和多个第二LED(132)可以由不同的薄膜晶体管驱动。此外，在多个第一LED(131)和多个第二LED(132)中，发射相同颜色的光的第一LED(131)和第二LED(132)可以由不同的栅极线和数据线驱动。
第一LED(131)可以是主LED，而第二LED(132)可以是冗余LED。也就是说，第二LED(132)在特定单位像素的第一LED(131)中出现缺陷时进行操作，由此改进显示装置(100)的可靠性。然而，本发明不限于此，以及发光显示装置(100)的第一LED(131)和第二LED(132)两者均可以是在显示图像时发射光的主LED。
同时，当使用根据本发明的示例性实施方式的显示装置(100)实现平铺显示器时，由于一个显示面板的最外侧LED(130)与和其相邻的另一显示面板的最外侧LED(130)之间的间隔可以被实现为与一个显示面板中的LED(130)之间的间隔相同，因此可以实现基本上不存在边框区域的零边框。因此，可以描述，显示装置(100)被定义成仅具有显示区域，并且在显示装置(100)中没有定义非显示区域。
图2是图1中的区域A的示意性放大平面图。图3是沿着图1的线III-III’截取的截面视图。参照图2和图3，显示装置(100)包括基板(110)、LED(130)、薄膜晶体管(120)、多个焊盘(180)、多条线(160)、多条链接线、多个绝缘层以及多条侧线(150)。在图2中，为了便于说明，在显示装置(100)的各种部件中，仅示出了上焊盘(180T)、线(160)、基板(110)、第一绝缘层(171)和侧线(150)。
首先，参照图3，基板(110)包括第一基板(111)和第二基板(112)。第一基板(111)是支承设置在显示装置(100)的上部的部件的基板，并且可以是绝缘基板。例如，第一基板(111)可以由玻璃或树脂等形成。此外，第一基板(111)可以形成为包括聚合物或塑料。在一些实施方式中，第一基板(111)可以由具有柔性的塑料材料形成。此外，尽管在图3中基板(110)被描述为包括两个基板的结构，但本发明不限于此，以及基板(110)可以被配置为单个基板。
LED(130)、上焊盘(180T)、线(160)和薄膜晶体管(120)被设置在第一基板(111)上。在下文中，显示装置(100)被描述为顶部发射型显示装置，但是不限于此。
参照图3，薄膜晶体管(120)被设置在第一基板(111)上。薄膜晶体管(120)被示出为具有底栅结构的薄膜晶体管，在底栅结构中，栅极电极(121)被设置在最下部，有源层(122)被设置在栅极电极(121)上，以及源极电极(123)和漏极电极(124)被设置在有源层(122)上，但是不限于此。
用于保护薄膜晶体管(120)的钝化层(114)被设置在源极电极(123)和漏极电极(124)上。然而，在一些实施方式中，可以省略钝化层(114)。
公共线(CL)被设置在栅极绝缘层(113)上。公共线(CL)是用于向LED(130)施加公共电压的线，并且可以被设置成与栅极线或数据线间隔开。公共线(CL)可以由与源极电极(123)和漏极电极(124)或多条线相同的材料形成，但是不限于此。
反射层(143)被设置在显示区域中的钝化层(114)上。反射层(143)是用于将从LED(130)发射的光中的朝向第一基板(111)发射的光向显示装置(100)的上方反射、从而使光发射到显示装置(100)的外部的层。反射层(143)可以由具有高反射率的金属材料形成。
粘合剂层(115)被设置在反射层(143)上。粘合剂层(115)是用于将LED(130)接合在反射层(143)上的粘合剂层(115)，并且可以使由金属材料形成的反射层(143)与LED(130)绝缘。粘合剂层(115)可以由热固化材料或光固化材料形成，但是不限于此。
LED(130)被设置在粘合剂层(115)上。LED(130)包括n型层(133)、有源层(134)、p型层(135)、n电极(137)和p电极(136)。在图3中，具有横向结构的LED被示出为LED(130)，但LED(130)的结构不限于此。
n型层(133)被设置在LED(130)的下部。n型层(133)是用于向有源层(134)提供电子的层，并且可以通过将n型杂质注入氮化镓(GaN)中而形成，但是不限于此。
有源层(134)被设置在n型层(133)上。有源层(134)是通过使电子和空穴结合来发射光的发光层，并且可以由例如铟镓氮(InGaN)的氮化物半导体形成。
p型层(135)被设置在有源层(134)上。p型层(135)是用于将空穴注入到有源层(134)中的层，并且可以通过将p型杂质注入氮化镓(GaN)中而形成，但是不限于此。
n电极(137)被设置在n型层(133)上。n电极(137)可以由铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟锡锌氧化物(ITZO)、锌氧化物(ZnO)和锡氧化物(TO)基透明导电氧化物形成，但是不限于此。
p电极(136)被设置在p型层(135)上。p电极(136)可以由铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟锡锌氧化物(ITZO)、锌氧化物(ZnO)和锡氧化物(TO)基透明导电氧化物形成，但是不限于此。p电极(136)可以由与n电极(137)相同的材料并且通过与n电极(137)相同的工艺(例如，掩模工艺)同时形成，但是不限于此。
第一平坦化层(116)被设置在薄膜晶体管(120)上。第一平坦化层(116)的上表面可以在除接触孔和设置有LED(130)的区域之外的区域中具有与第一基板(111)平行的表面。因此，第一平坦化层(116)可以使由于设置在其下方的部件而可能出现的台阶平坦化。在这种情况下，第一平坦化层(116)可以形成为使得LED(130)的p电极(136)和n电极(137)的部分区域敞开。
同时，图3所示的LED(130)的结构可以是适用于第一LED(131)和第二LED(132)两者的结构。
第一电极(141)被设置在第一平坦化层(116)上。第一电极(141)可以通过形成在第一平坦化层(116)、钝化层(114)和粘合剂层(115)中的接触孔使薄膜晶体管(120)的源极电极(123)与LED(130)的p电极(136)电连接。然而，并不限于此，根据薄膜晶体管(120)的类型，第一电极(141)可以被限定为与薄膜晶体管(120)的漏极电极(124)接触。
第二电极(142)被设置在第一平坦化层(116)上。第二电极(142)可以通过形成在第一平坦化层(116)、钝化层(114)和粘合剂层(115)中的接触孔使公共线(CL)与LED(130)的n电极(137)电连接。在图3中，描述的是，薄膜晶体管(120)电连接至p电极(136)，以及公共线(CL)电连接至n电极(137)，但本发明不限于此，以及薄膜晶体管(120)可以电连接至n电极(137)，以及公共线(CL)可以电连接至p电极(136)。
堤层(119)被设置在第一电极(141)、第二电极(142)和第一平坦化层(116)上。堤层(119)可以由绝缘材料形成。此外，堤层(119)可以包括例如能够阻挡光的黑色材料(诸如黑色颜料)，以便减少由于显示装置(100)的部件引起的外部光的反射。
上焊盘(180T)被设置在第一基板(111)上。上焊盘(180T)是多个焊盘(180)中的被设置在基板(110)上的焊盘，以及上焊盘(180T)可以是连接至侧线(150)和线(160)并将从侧线(150)传输的信号传输至线(160)的焊盘。在形成薄膜晶体管(120)的过程中，上焊盘(180T)可以与薄膜晶体管(120)同时形成，并且例如可以由与薄膜晶体管(120)的部件之一相同的材料形成。此外，上焊盘(180T)可以由例如与薄膜晶体管(120)的栅极电极(121)相同的材料形成，但是不限于此。
第一平坦化层(116)被设置在上焊盘(180T)上。第一平坦化层(116)的上表面可以在除接触孔之外的区域中具有与第一基板(111)平行的表面。因此，第一平坦化层(116)可以使由于设置在其下方的部件而可能出现的台阶平坦化。在这种情况下，第一平坦化层(116)可以形成为使得上焊盘(180T)的部分区域敞开。
参照图2和图3，上焊盘(180T)包括第一上焊盘(180T1)和第二上焊盘(180T2)。
第一上焊盘(180T1)可以被设置成比第二上焊盘(180T2)更靠近基板(110)的外部。第一上焊盘(180T1)可以通过形成在第一平坦化层(116)中的接触孔连接至第一侧线(151)。
第二上焊盘(180T2)可以与第一上焊盘(180T1)设置在相同层上。第二上焊盘(180T2)可以被设置成比第一上焊盘(180T1)更靠近基板(110)的中心。也就是说，与第一上焊盘(180T1)相比，第二上焊盘(180T2)可以向内设置。第二上焊盘(180T2)可以通过接触孔连接至第二侧线(152)。第二上焊盘(180T2)可以由与第一上焊盘(180T1)相同的材料形成，但是不限于此。
参照图2，线(160)被设置在第一基板(111)上。线(160)可以是被设置成驱动显示装置(100)的线。显示装置(100)可以包括各种电路和发光元件，并且驱动器被设置成驱动各种电路和发光元件。因此，线(160)可以是被设置成将从驱动器施加的信号提供至单位像素(P)中的每一个的线。例如，线(160)可以是各种线，诸如数据线、栅极线、高电位电源线、低电位电源线、参考电压线、发光信号线等。
线(160)可以由与薄膜晶体管(120)的部件相同的材料形成，并与薄膜晶体管(120)的部件形成在相同的层上。例如，线(160)可以由与栅极电极(121)相同的材料形成并与栅极电极(121)形成在相同的层上，或者可以由与源极电极(123)和漏极电极(124)相同的材料形成并与源极电极(123)和漏极电极(124)形成在相同的层上，但它们不限于此。此外，线(160)可以由与上焊盘(180T)相同的材料形成，并且与上焊盘(180T)设置在相同的层上。此外，线(160)可以与上焊盘(180T)一体地形成。
线(160)包括第一线(161)和第二线(162)。第一线(161)是连接至上焊盘(180T)中的第一上焊盘(180T1)的线，以及第二线(162)是连接至上焊盘(180T)中的第二上焊盘(180T2)的线。第一线(161)和第二线(162)可以由相同的材料形成并且设置在相同的层上，但是不限于此，并且第一线(161)和第二线(162)可以由不同的材料形成并且设置在不同的层上。
第二基板(112)是支承设置在第二基板(112)下方的部件的基板，并且可以是绝缘基板。例如，第二基板(112)可以由玻璃或树脂等形成。此外，第二基板(112)可以形成为包括聚合物或塑料。第二基板(112)可以由与第一基板(111)相同的材料形成。在一些实施方式中，第二基板(112)可以由具有柔性的塑料材料形成。驱动器、下焊盘(180B)和链接线被设置在第二基板(112)的下表面上。
用于驱动显示装置(100)的LED(130)的驱动器可以被设置在第二基板(112)的下表面上。例如，栅极驱动器、数据驱动器、时序控制器等可以被设置在第二基板(112)的下表面上，但本发明不限于此。驱动器可以直接形成在第二基板(112)的下表面上，可以以膜上芯片(COF)方法设置在第二基板(112)的下表面上，或者可以以将其设置在印刷电路板(PCB)上的方法设置在第二基板(112)的下表面上，但是不限于此。
下焊盘(180B)被设置在第二基板(112)的下表面上。下焊盘(180B)是多个焊盘(180)中的被设置在基板(110)下方的焊盘，以及下焊盘(180B)可以是连接至侧线(150)和链接线并将从链接线传输的信号传输至侧线(150)的焊盘。
第二平坦化层(117)被设置在下焊盘(180B)上。第二平坦化层(117)的一个表面可以在除接触孔之外的区域中具有与第二基板(112)平行的表面。因此，第二平坦化层(117)可以使由于设置在其下方的部件而可能出现的台阶平坦化。在这种情况下，第二平坦化层(117)可以形成为使得下焊盘(180B)的部分区域敞开。
下焊盘(180B)包括第一下焊盘(180B1)和第二下焊盘(180B2)。
第一下焊盘(180B1)可以设置成比第二下焊盘(180B2)更靠近基板(110)的外部。第一下焊盘(180B1)可以通过形成在第二平坦化层(117)中的接触孔连接至第一侧线(151)。
第二下焊盘(180B2)可以与第一下焊盘(180B1)设置在相同层上。第二下焊盘(180B2)可以设置成比第一下焊盘(180B1)更靠近基板(110)的中心。也就是说，与第一下焊盘(180B1)相比，第二下焊盘(180B2)可以向内设置。第二下焊盘(180B2)可以通过接触孔连接至第二侧线(152)。第二下焊盘(180B2)可以由与第一下焊盘(180B1)相同的材料形成，但是不限于此。
链接线被设置在第二基板(112)的下表面上。链接线可以是用于将信号从驱动器传输至线(160)的线。例如，链接线可以是被设置成将从设置在第二基板(112)的下表面上的驱动器施加的信号提供至LED(130)中的每一个的线。
链接线包括第一链接线和第二链接线。
第一链接线是连接至下焊盘(180B)中的第一下焊盘(180B1)的线，以及第二链接线是连接至下焊盘(180B)中的第二下焊盘(180B2)的线。第一链接线和第二链接线可以由相同的材料形成并且设置在相同的层上，但是不限于此，以及第一链接线和第二链接线可以由不同的材料形成并且设置在不同的层上。
参照图3，第一接合层(118)被设置在第一基板(111)与第二基板(112)之间。第一接合层(118)可以是用于使第一基板(111)和第二基板(112)接合的膜的形式。第一接合层(118)可以由能够通过经由各种固化方法进行固化来将第一基板(111)和第二基板(112)接合的材料形成。第一接合层(118)可以设置在第一基板(111)与第二基板(112)之间的整个区域中，或者可以仅设置在第一基板(111)与第二基板(112)之间的部分区域中。
侧线(150)被设置在基板(110)的侧表面上。侧线(150)可以将设置在基板(110)的下表面上的链接线与设置在基板(110)的上表面上的线(160)进行连接。例如，侧线(150)连接至设置在第一基板(111)的上表面上的上焊盘(180T)和设置在第二基板(112)的下表面上的下焊盘(180B)，并且可以将连接至上焊盘(180T)的线(160)与连接至下焊盘(180B)的链接线进行连接。因此，侧线(150)可以允许从驱动器施加的信号被施加至每个LED(130)。
侧线(150)可以通过使用印刷焊盘印刷导电膏的方法形成。侧线(150)可以由例如银(Ag)或铜(Cu)的具有高导电率的材料形成。侧线(150)的宽度可以大于线(160)的宽度，但是不限于此。
侧线(150)包括第一侧线(151)和第二侧线(152)。
第一侧线(151)被设置在第一基板(111)的上表面和侧表面以及第二基板(112)的下表面和侧表面上。第一侧线(151)可以被设置成通过形成在第一平坦化层(116)中的接触孔与第一上焊盘(180T1)接触。此外，第一侧线(151)可以被设置成通过形成在第二平坦化层(117)中的接触孔与第一下焊盘(180B1)接触。因此，第一侧线(151)可以将第一上焊盘(180T1)与第一下焊盘(180B1)进行连接。
第二侧线(152)被设置在第一侧线(151)上。第二侧线(152)被设置成围绕第一基板(111)的上表面和侧表面以及第二基板(112)的下表面和侧表面。第二侧线(152)可以被设置成通过形成在第一平坦化层(116)中的接触孔与第二上焊盘(180T2)接触。此外，第二侧线(152)可以被设置成通过形成在第二平坦化层(117)中的接触孔与第二下焊盘(180B2)接触。因此，第二侧线(152)可以将第二上焊盘(180T2)与第二下焊盘(180B2)进行连接。此外，第二侧线(152)可以与第一侧线(151)、第一上焊盘(180T1)、第二上焊盘(180T2)、第一下焊盘(180B1)和第二下焊盘(180B2)交叠。
同时，绝缘层(170)可以设置在侧线(150)上。绝缘层(170)是用于保护侧线(150)免受外部影响并将侧线(150)与外部绝缘的层。绝缘层(170)可以由绝缘材料形成。此外，为了减少由于侧线(150)引起的外部光的反射，绝缘层(170)可以包括例如能够阻挡光的黑色材料、诸如黑色颜料。
绝缘层(170)包括第一绝缘层(171)和第二绝缘层(172)。
第一绝缘层(171)可以设置在第一侧线(151)上。第一绝缘层(171)可以被设置成围绕第一侧线(151)以保护第一侧线(151)。多个第一绝缘层(171)可以被设置成围绕一条第一侧线(151)，或者单个第一绝缘层(171)可以被设置成围绕多条第一侧线(151)中的所有第一侧线。
第二侧线(152)可以设置在第一绝缘层(171)上，以及第二绝缘层(172)可以设置在第二侧线(152)上。第二绝缘层(172)可以被设置成围绕第二侧线(152)以保护第二侧线(152)。多个第二绝缘层(172)可以被设置成围绕一条第二侧线(152)，或者单个第二绝缘层(172)可以被设置成围绕多条第二侧线(152)中的所有第二侧线。
在以前的显示装置中，线设计空间成为一个问题。在先前的显示装置中，侧线被形成在显示面板的侧表面上，以将设置在显示面板的上表面上的诸如薄膜晶体管和LED等的元件与设置在显示面板的下表面上的诸如栅极驱动器和数据驱动器等的驱动器进行连接。具体地，通过使用印刷焊盘执行多次印刷，可以在大面积的显示面板上形成侧线，而不限制显示面板的尺寸。如上所述的使用印刷焊盘形成侧线的技术是使用印刷焊盘印刷侧线的方法：在形成金属板模具中蚀刻的凹版图案之后，在凹版图案中填充导电膏，并且在填充的导电膏被施加在印刷焊盘上之后，使用印刷焊盘来印刷侧线。然而，在使用光致抗蚀剂执行蚀刻工艺以形成凹版图案时，存在如下问题：由于蚀刻工艺的工艺裕度，凹版图案之间的间隙可能不会过度变窄。此外，当使用最大裕度以将凹版图案之间的间隙减小到几微米时，可能存在如下问题：导电膏可能不会被适当地填充在凹版图案中或者导电膏可能残留在凹版图案中。因此，存在如下问题：为了工艺稳定性，应当确保凹版图案之间的间隙，例如确保约50μm或更大的间隙。
此外，由于需要显示面板的高分辨率，显示装置的每单位面积设置的发光元件的数目增加。因此，用于向发光元件传输信号的线的数目也增加。因此，出现了如下问题：尽管要设置在预定空间中的线的数目增加，但是在减小侧线之间的间隔方面存在限制。
因此，在根据本发明的示例性实施方式的显示装置(100)中，可以通过将多条侧线(150)设置在不同的层上来减轻设计空间的限制。例如，在现有的显示装置中每单位面积设置六条侧线的情况下，在根据本发明的示例性实施方式的显示装置(100)中，可以在上述六条侧线(150)上再另外放置六条侧线(150)。因此，可以增加每单位面积要设置的侧线(150)的数目，同时不减小侧线(150)之间的间隔。因此，不需要减小用于形成侧线(150)的金属板的凹版图案之间的间隙，并且可以充分确保凹版图案之间的间隙，从而可以解决导电膏没有被适当地填充在凹版图案中或者导电膏残留在凹版图案中的问题。因此，在根据本发明的示例性实施方式的显示装置(100)中，可以保持侧线(150)的制造工艺的工艺稳定性。
此外，在根据本发明的示例性实施方式的显示装置(100)中，通过将多条侧线(150)设置在不同的层上，可以增加要设置在预定空间中的侧线(150)的数目。因此，在根据本发明的示例性实施方式的显示装置(100)中，可以增加设置在预定空间中的侧线(150)的数目和通过侧线(150)接收信号的LED(130)的数目，从而可以增加显示装置(100)的分辨率。可替选地，如果显示装置(100)的分辨率保持不变，则提供给LED(130)的信号的类型可以更加多样化。
图4是根据本发明的另一示例性实施方式的显示装置的放大平面图。与参照图1至图3描述的显示装置(100)相比，图4的显示装置(400)仅在上焊盘(480T)、下焊盘、线(460)、链接线和侧线(450)方面不同，并且其其他配置基本相同，因此将省略冗余的描述。
上焊盘(480T)包括第一上焊盘(480T1)和第二上焊盘(480T2)。
第一上焊盘(480T1)可以设置在基板(110)的外部上。第一上焊盘(480T1)可以通过形成在第一平坦化层(116)中的接触孔连接至第一侧线(451)。
第二上焊盘(480T2)可以与第一上焊盘(480T1)设置在相同层上。第二上焊盘(480T2)可以设置成比第一上焊盘(480T1)更靠近基板(110)的中心。也就是说，与第一上焊盘(480T1)相比，第二上焊盘(480T2)可以向内设置。第二上焊盘(480T2)可以通过接触孔连接至第二侧线(452)。第二上焊盘(480T2)可以由与第一上焊盘(480T1)相同的材料形成，但是不限于此。
第一上焊盘(480T1)和第二上焊盘(480T2)可以交替地设置在基板(110)上。也就是说，第二上焊盘(480T2)和第一上焊盘(480T1)可以以之字形状设置。
线(460)被设置在基板(110)上。线(460)包括第一线(461)和第二线(462)。第一线(461)是连接至上焊盘(480T)中的第一上焊盘(480T1)的线，以及第二线(462)是连接至上焊盘(480T)中的第二上焊盘(480T2)的线。第一线(461)和第二线(462)可以由相同的材料形成并设置在相同的层上，但是不限于此，以及第一线(461)和第二线(462)可以由不同的材料形成并设置在不同的层上。此外，第一线(461)可以设置在第二线(462)之间。也就是说，第一线(461)和第二线(462)可以交替地设置在基板(110)上。
下焊盘包括第一下焊盘和第二下焊盘。
第一下焊盘可以设置在基板(110)的外部上。第一下焊盘可以通过形成在第二平坦化层(117)中的接触孔连接至第一侧线(451)。
第二下焊盘可以与第一下焊盘设置在相同的层上。第二下焊盘可以设置成比第一下焊盘更靠近基板(110)的中心。也就是说，与第一下焊盘相比，第二下焊盘可以向内设置。第二下焊盘可以通过接触孔连接至第二侧线(452)。第二下焊盘可以由与第一下焊盘相同的材料形成，但是不限于此。
第一下焊盘和第二下焊盘可以交替地设置在基板(110)的下表面上。也就是说，第二下焊盘和第一下焊盘可以以之字形状设置。
链接线被设置在基板(110)的下表面上。
链接线包括第一链接线和第二链接线。
第一链接线是连接至下焊盘中的第一下焊盘的线，以及第二链接线是连接至下焊盘中的第二下焊盘的线。第一链接线和第二链接线可以由相同的材料形成并且设置在相同的层上，但是不限于此，以及第一链接线和第二链接线可以由不同的材料形成并且设置在不同的层上。此外，第一链接线可以设置在第二链接线之间。也就是说，第一链接线和第二链接线可以交替地设置在基板(110)的下表面上。
侧线(450)被设置在基板(110)的侧表面上。侧线(450)包括第一侧线(451)和第二侧线(452)。
第一侧线(451)被设置在基板(110)的上表面、侧表面和下表面上。第一侧线(451)可以被设置成通过形成在第一平坦化层(116)中的接触孔与第一上焊盘(480T1)接触。此外，第一侧线(451)可以被设置成通过形成在第二平坦化层(117)中的接触孔与第一下焊盘接触。因此，第一侧线(451)可以将第一上焊盘(480T1)与第一下焊盘进行连接。
第二侧线(452)被设置在第一侧线(451)上。第二侧线(452)被设置成围绕基板(110)的上表面、侧表面和下表面。第二侧线(452)可以被设置成通过形成在第一平坦化层(116)中的接触孔与第二上焊盘(480T2)接触。此外，第二侧线(452)可以被设置成通过形成在第二平坦化层(117)中的接触孔与第二下焊盘接触。因此，第二侧线(452)可以将第二上焊盘(480T2)与第二下焊盘进行连接。
在这种情况下，第二侧线(452)可以被设置成不与第一侧线(451)交叠。也就是说，第一侧线(451)被设置在第二侧线(452)之间，使得第二侧线(452)可以与第二上焊盘(480T2)和第二下焊盘交叠，并且第一侧线(451)可以与第一上焊盘(480T1)和第一下焊盘交叠。
在根据本发明的另一示例性实施方式的显示装置(400)中，可以通过将多条侧线(450)设置在不同的层上来增加多条侧线(450)之间的间隔。例如，在现有的显示装置中每单位面积设置有六条侧线并且所有六条侧线都设置在相同层上的情况下，在根据本发明的另一实施方式的显示装置(400)中，多条侧线(450)以两层结构设置，六条多条侧线(450)中的三条第一侧线(451)被设置在第一层中，并且另外三条第二侧线(452)被设置在第二层中。因此，与多条侧线(450)中的所有侧线被设置在一层上的情况相比，多条侧线(450)之间的间隔可以增加。因此，在根据本发明的另一示例性实施方式的显示装置(400)中，可以通过增加相邻设置的多条侧线(450)之间的距离来抑制多条侧线(450)中可能发生的迁移现象，从而可以确保显示装置(400)的可靠性。
图5是根据本发明的又一示例性实施方式的显示装置的放大平面图。
与参照图1至图3描述的显示装置(100)相比，图5的显示装置(500)仅在上焊盘(580T)、下焊盘、线(560)、链接线和侧线(550)方面不同，而其其他配置基本相同，因此，将省略冗余描述。
上焊盘(580T)包括第一上焊盘(580T1)和第二上焊盘(580T2)。
第一上焊盘(580T1)可以设置在基板(110)的外部上。第一上焊盘(580T1)可以通过形成在第一平坦化层(116)中的接触孔连接至第一侧线(551)。
第二上焊盘(580T2)可以与第一上焊盘(580T1)设置在相同层上。第二上焊盘(580T2)可以设置成比第一上焊盘(580T1)更靠近基板(110)的中心。也就是说，与第一上焊盘(580T1)相比，第二上焊盘(580T2)可以向内设置。第二上焊盘(580T2)可以通过接触孔连接至第二侧线(552)。第二上焊盘(580T2)可以由与第一上焊盘(580T1)相同的材料形成，但是不限于此。
第一上焊盘(580T1)和第二上焊盘(580T2)可以交替地设置在基板(110)上。也就是说，第二上焊盘(580T2)和第一上焊盘(580T1)可以以之字形状设置。
在根据本发明的又一示例性实施方式的显示装置(500)中，第一上焊盘(580T1)和第二上焊盘(580T2)可以具有不同的尺寸。例如，第二上焊盘(580T2)的宽度可以大于第一上焊盘(580T1)的宽度。
此外，第二上焊盘(580T2)的分隔距离可以不同于第一上焊盘(580T1)的分隔距离。例如，第一上焊盘(580T1)的分隔距离可以大于第二上焊盘(580T2)的分隔距离。
线(560)被设置在基板(110)上。线(560)包括第一线(561)和第二线(562)。第一线(561)是连接至上焊盘(580T)中的第一上焊盘(580T1)的线，以及第二线(562)是连接至上焊盘(580T)中的第二上焊盘(580T2)的线。第一线(561)和第二线(562)可以由相同的材料形成并且设置在相同的层上，但是不限于此，以及第一线(561)和第二线(562)可以由不同的材料形成并且设置在不同的层上。此外，它们可以设置在第一线(561)与第二线(562)之间。
第二线(562)可以是显示装置(500)的电源线。例如，第二线(562)可以是诸如高电位电源线、低电位电源线等的电源线。
在根据本发明的又一示例性实施方式的显示装置(500)中，第一线(561)和第二线(562)可以具有不同的尺寸。例如，第二线(562)的宽度可以大于第一线(561)的宽度，并且第二线(562)的宽度可以是第一线(561)的宽度的两倍或更多倍。此外，第二线(562)的分隔距离可以不同于第一线(561)的分隔距离。例如，第一线(561)的分隔距离可以大于第二线(562)的分隔距离。
下焊盘包括第一下焊盘和第二下焊盘。
第一下焊盘可以设置在基板(110)的外部上。第一下焊盘可以通过形成在第二平坦化层(117)中的接触孔连接至第一侧线(551)。
第二下焊盘可以与第一下焊盘设置在相同层上。第二下焊盘可以设置成比第一下焊盘更靠近基板(110)的中心。也就是说，与第一下焊盘相比，第二下焊盘可以向内设置。第二下焊盘可以通过接触孔连接至第二侧线(552)。第二下焊盘可以由与第一下焊盘相同的材料形成，但是不限于此。
第一下焊盘和第二下焊盘可以交替地设置在基板(110)上。也就是说，第二下焊盘和第一下焊盘可以以之字形状设置。
在根据本发明的又一示例性实施方式的显示装置(500)中，第一下焊盘和第二下焊盘可以具有不同的尺寸。例如，第二下焊盘的宽度可以大于第一下焊盘的宽度。此外，第二下焊盘的分隔距离可以不同于第一下焊盘的分隔距离。例如，第一下焊盘的分隔距离可以大于第二下焊盘的分隔距离。
链接线被设置在基板(110)的下表面上。
链接线包括第一链接线和第二链接线。
第一链接线是连接至下焊盘中的第一下焊盘的线，以及第二链接线是连接至下焊盘中的第二下焊盘的线。第一链接线和第二链接线可以由相同的材料形成并且设置在相同的层上，但是不限于此，并且第一链接线和第二链接线可以由不同的材料形成并且设置在不同的层上。此外，第一链接线可以设置在第二链接线之间。
第二链接线可以通过显示装置(500)的侧线(550)连接至作为电源线的第二线(562)。因此，第二链接线可以是高电位电源链接线或低电位电源链接线。
在根据本发明的又一示例性实施方式的显示装置(500)中，第一链接线和第二链接线可以以不同的尺寸设置。例如，第二链接线的宽度可以大于第一链接线的宽度，并且第二链接线的宽度可以是第一链接线的宽度的两倍或更多倍。
此外，第二链接线的分隔距离可以不同于第一链接线的分隔距离。例如，第一链接线的分隔距离可以大于第二链接线的分隔距离。
侧线(550)被设置在基板(110)的侧表面上。侧线(550)包括第一侧线(551)和第二侧线(552)。
第一侧线(551)被设置在基板(110)的上表面、侧表面和下表面上。第一侧线(551)可以被设置成通过形成在第一平坦化层(116)中的接触孔与第一上焊盘(580T1)接触。此外，第一侧线(551)可以被设置成通过形成在第二平坦化层(117)中的接触孔与第一下焊盘接触。因此，第一侧线(551)可以将第一上焊盘(580T1)和第一下焊盘进行连接。
第二侧线(552)被设置在第一侧线(551)上。第二侧线(552)被设置成围绕基板(110)的上表面、侧表面和下表面。第二侧线(552)可以被设置成通过形成在第一平坦化层(116)中的接触孔与第二上焊盘(580T2)接触。此外，第二侧线(552)可以被设置成通过形成在第二平坦化层(117)中的接触孔与第二下焊盘接触。因此，第二侧线(552)可以将第二上焊盘(580T2)和第二下焊盘进行连接。
第二侧线(552)可以连接至作为显示装置(500)的电源线的第二线(562)和作为电源链接线的第二链接线。
在根据本发明的又一示例性实施方式的显示装置(500)中，第一侧线(551)和第二侧线(552)可以具有不同的尺寸。例如，第二侧线(552)的宽度可以大于第一侧线(551)的宽度。
另外，第二侧线(552)的分隔距离可以与第一侧线(551)的分隔距离不同。例如，第一侧线(551)的分隔距离可以大于第二侧线(552)的分隔距离。
在根据本发明的又一示例性实施方式的显示装置(500)中，设置在基板(110)上的多个上焊盘(580T)、多条线(560)和多条侧线(550)以不同的尺寸设置，并且因此，扩大多条第二侧线(552)和多条线(560)的宽度，使得可以使显示装置(500)中可能发生的电压降最小化。根据本发明的又一示例性实施方式的显示装置(500)包括设置在第一层上的第一侧线(551)和设置在第二层上的第二侧线(552)，并且第二侧线(552)的宽度可以设置成大于第一侧线(551)的宽度。因此，可以增加多条第二侧线(552)的宽度和截面面积。例如，多条第二侧线(552)的宽度可以是多条第一侧线(551)的宽度的至少两倍。因此，在根据本发明的又一示例性实施方式的显示装置(500)中，减小了传输电力的第二侧线(552)和第二线(562)的电阻，使得可以改善由于显示装置(500)的电压降而导致的诸如亮度偏差等的问题。
另外，在根据本发明的又一示例性实施方式的显示装置(500)中，多条第二侧线(552)被设计为低电位电压线，例如，传输接地电压的线，从而保护显示装置(500)的第一侧线(551)和部件免受外部静电的影响。
图6是根据本发明的又一示例性实施方式的显示装置的截面图。与参照图1至图3描述的显示装置(100)相比，根据本发明的又一示例性实施方式的显示装置(600)的不同之处仅在于密封构件(644)和第一覆盖层(691)的添加，并且其其他配置基本上相同，并且因此，将省略冗余描述。
参照图6，第一覆盖层(691)设置在第二绝缘层(172)上且在基板(110)上。第一覆盖层(691)可以设置在LED(130)和密封构件(644)上，从而保护显示装置(600)免受外部冲击。第一覆盖层(691)可以由玻璃或塑料材料形成，但是不限于此。第一覆盖层(691)可以是覆盖窗或抗破碎膜，但是不限于此。
可以在基板(110)与第一覆盖层(691)之间设置第二接合层(645)。第二接合层(645)可以设置在基板(110)上并在基板(110)与第一覆盖层(691)之间进行接合。第二接合层(645)可以由能够通过经由各种固化方法进行固化来将基板(110)和第一覆盖层(691)接合的材料形成。第二接合层(645)可以设置在基板(110)与第一覆盖层(691)之间的整个区域中，或者可以仅设置在其之间的部分区域中。
在基板(110)的侧表面上设置密封构件(644)。密封构件(644)被设置成覆盖第二绝缘层(172)。例如，密封构件(644)可以覆盖设置在基板(110)的上表面上的第二绝缘层(172)的一部分、设置在基板(110)的侧表面上的第二绝缘层(172)以及设置在基板(110)的下表面上的第二绝缘层(172)的一部分。此外，密封构件(644)可以被设置成与第一覆盖层(691)接触。
密封构件(644)可以由具有弹性的材料形成。例如，密封构件(644)可以由诸如丙烯酸树脂或环氧树脂的材料形成，但是不限于此。
密封构件(644)的侧表面可以具有与第一覆盖层(691)的侧表面位于相同的平面上的第一表面。另外，密封构件(644)被设置在设置于基板(110)的下表面上的第二绝缘层(172)上，并且可以具有从第一表面延伸并具有不同倾斜形状的第二表面。
同时，在根据本发明的又一示例性实施方式的显示装置(600)中，在第二侧线(152)上形成密封构件(644)之后，可以通过切割过程，例如研磨或激光切割，来调节显示装置(600)的尺寸。例如，在使用第二接合层(645)接合第一覆盖层(691)之后，将密封构件(644)施加至显示装置(600)的侧表面。此后，可以通过如下方法制造显示装置(600)：通过诸如研磨或激光切割的切割过程去除第一覆盖层(691)的一部分和密封构件(644)的一部分。因此，设置在切割区域中的密封构件(644)可以包括与第一覆盖层(691)的侧表面位于相同的平面上的第一表面以及没有设置在切割区域中的具有倾斜形状的第二表面。
在根据本发明的又一示例性实施方式的显示装置(600)中，第一覆盖层(691)被设置在基板(110)的上表面上，并且密封构件(644)被设置在基板(110)的侧表面上，使得可以保护显示装置(600)免受外部冲击。在传送显示装置的过程中，显示装置可能暴露于外力，并且因此可能损坏显示装置。另外，当使用显示装置实现平铺显示装置时，为了防止观看者看到在相邻显示装置之间的间隔，需要使相邻显示装置之间的间隔最小化。因此，即使在显示装置的平铺过程中的微小错误也可能导致与相邻的显示面板接触，并且可能损坏显示装置。特别地，当去除非显示区域以实现零边框显示装置时，侧线的保护可能成为问题。因此，在根据本发明的又一示例性实施方式的显示装置(600)中，第一覆盖层(691)可以保护显示装置(600)免受在基板(110)的上表面上发生的冲击，并且密封构件(644)可以保护侧线(150)和基板(110)的侧表面免受在基板(110)的侧表面上发生的冲击。
另外，在根据本发明的又一示例性实施方式的显示装置(600)中，密封构件(644)的侧表面和第一覆盖层(691)的侧表面可以设置在相同平面上，从而改善显示装置(600)的可见性。通常，显示装置的侧线和绝缘层被设置在从基板的侧表面倾斜的表面上。例如，侧线和绝缘层的截面呈诸如壳结构的弯曲表面的形状，并且它们被设置成围绕基板的侧表面。因此，当显示装置被平铺时，例如，在显示装置之间形成'V'形凹槽。因此，在显示装置中可以看见'V'形凹槽，从而降低显示装置的可见性。因此，在根据本发明的又一示例性实施方式的显示装置(600)中，密封构件(644)被设置在侧线(150)和绝缘层(170)上，并且密封构件(644)的侧表面被设置在与第一覆盖层(691)的侧表面相同的平面上，使得可以防止在显示装置(600)中看见'V'形凹槽。
图7是根据本发明的又一示例性实施方式的显示装置的截面图。与参照图6描述的显示装置(600)相比，根据本发明的又一实施方式的显示装置(700)的不同之处仅在于密封构件(744)，并且其其他配置基本上相同，并且因此，将省略冗余描述。
参照图7，密封构件(744)被设置在基板(110)的侧表面上。密封构件(744)被设置成覆盖第二侧线(152)、第二绝缘层(172)和下焊盘(180B)。例如，密封构件(744)可以覆盖设置在基板(110)的上表面上的第二绝缘层(172)的一部分、设置在基板(110)的侧表面上的第二绝缘层(172)、以及设置在基板(110)的下表面上的第二绝缘层(172)和下焊盘(180B)。因此，密封构件(744)可以覆盖其上未设置第一覆盖层(691)的基板(110)的侧表面以及基板(110)的下表面。
在根据本发明的又一示例性实施方式的显示装置(700)中，第一覆盖层(691)被设置在基板(110)的上表面上，并且密封构件(744)被设置在基板(110)的侧表面上，使得第一覆盖层(691)可以保护显示装置(700)免受在基板(110)的上表面上发生的冲击，并且密封构件(744)可以保护侧线(150)和基板(110)的侧表面免受在基板(110)的侧表面上发生的冲击。
另外，在根据本发明的又一示例性实施方式的显示装置(700)中，密封构件(744)的侧表面和第一覆盖层(691)的侧表面被设置在相同平面上，使得可以防止'V'形凹槽可见并改善显示装置(700)的可见性。
另外，在根据本发明的又一示例性实施方式的显示装置(700)中，密封构件(744)被设置成覆盖设置在基板(110)的下表面上的第二绝缘层(172)，使得可以保护显示装置(700)免受从基板100的下表面发生的冲击。也就是说，在根据本发明的又一示例性实施方式的显示装置(700)中，密封构件(744)被设置成使得其延伸以覆盖设置在基板(110)的下表面上的第二绝缘层(172)和下焊盘(180B)两者。因此，在根据本发明的又一示例性实施方式的显示装置(700)中，密封构件(744)可以保护侧线(150)和下焊盘(180B)免受在基板(110)的下表面上发生的冲击。
图8是根据本发明的再一示例性实施方式的显示装置的截面图。与参照图6描述的显示装置(600)相比，根据本发明的再一示例性实施方式的显示装置(800)的不同之处仅在于密封构件(844)是不同的并且添加第二覆盖层(892)，并且其其他配置基本上相同，并且因此将省略冗余描述。
参照图8，第二覆盖层(892)被设置在基板(110)下方。第二覆盖层(892)可以设置在基板(110)下方并覆盖第二绝缘层(172)和下焊盘(180B)。可以保护显示装置(800)免受外部冲击。第二覆盖层(892)可以由玻璃或塑料材料形成，但是不限于此。第二覆盖层(892)可以是覆盖窗或抗破碎膜，但是不限于此。
同时，第三接合层(846)可以被设置在基板(110)与第二覆盖层(892)之间。第三接合层(846)可以在基板(110)与第二覆盖层(892)之间进行接合。第三接合层(846)可以由能够通过经过各种固化方法进行固化将基板(110)和第二覆盖层(892)接合的材料形成。第三接合层(846)可以设置在基板(110)与第二覆盖层(892)之间的整个区域中，或者可以仅设置在其之间的部分区域中。
密封构件(844)被设置在基板(110)的侧表面上。密封构件(844)被设置成覆盖第二绝缘层(172)。例如，密封构件(844)可以覆盖设置在基板(110)的上表面上的第一覆盖层(691)和第二绝缘层(172)的一部分、设置在基板(110)的侧表面上的第二绝缘层(172)、以及设置在基板(110)的下表面上的第二绝缘层(172)的一部分。
密封构件(844)的侧表面可以具有与第一覆盖层(691)的侧表面和第二覆盖层(892)的侧表面位于相同的平面上的第一表面。
同时，在根据本发明的再一示例性实施方式的显示装置(800)中，在第二侧线(152)上形成密封构件(844)之后，可以通过切割过程，例如研磨或激光切割，来调节显示装置(800)的尺寸。例如，在使用第二接合层(645)接合第一覆盖层(691)并使用第三接合层(846)接合第二覆盖层(892)之后，将密封构件(844)施加到显示装置(800)的侧表面。此后，可以通过如下方法来制造显示装置(800)：通过切割过程，例如研磨或激光切割等，去除第一覆盖层(691)的一部分、第二覆盖层(892)的一部分和密封构件(844)的一部分。因此，设置在切割区域中的密封构件(844)可以包括与第一覆盖层(691)的侧表面和第二覆盖层(892)的侧表面位于相同的平面上的第一表面。
在根据本发明的再一示例性实施方式的显示装置(800)中，第一覆盖层(691)被设置在基板(110)的上表面上，并且密封构件(844)被设置在基板(110)的侧表面上，使得第一覆盖层(691)可以保护显示装置(800)免受在基板(110)的上表面上发生的冲击，并且密封构件(844)可以保护侧线(150)和基板(110)的侧表面免受在基板(110)的侧表面上发生的冲击。
另外，在根据本发明的再一示例性实施方式的显示装置(800)中，密封构件(844)的侧表面和第一覆盖层(691)的侧表面被设置在相同平面上，使得可以防止'V'形凹槽可见并改善显示装置(800)的可见性。
另外，在根据本发明的再一示例性实施方式的显示装置(800)中，第二覆盖层(892)可以被设置成覆盖设置在基板(110)的下表面上的第二绝缘层(172)和基板(110)，从而保护显示装置(800)免受在基板(110)的下表面上发生的冲击。
在根据本发明的再一示例性实施方式的显示装置(800)中，第一覆盖层(691)被设置在基板(110)的上表面上，并且密封构件(844)被设置在基板(110)的侧表面上，使得第一覆盖层(691)可以保护显示装置(800)免受在基板(110)的上表面上发生的冲击，并且密封构件(844)可以保护侧线(150)和基板(110)的侧表面免受在基板(110)的侧表面上发生的冲击。
另外，在根据本发明的再一示例性实施方式的显示装置(800)中，密封构件(844)的侧表面和第一覆盖层(691)的侧表面被设置在相同平面上，使得可以防止'V'形凹槽可见并改善显示装置(800)的可见性。
另外，在根据本发明的再一示例性实施方式的显示装置(800)中，第二覆盖层(892)可以被设置在基板(110)的下表面上，从而保护显示装置(800)免受外部冲击。也就是说，在根据本发明的再一示例性实施方式的显示装置(800)中，第二覆盖层(892)被设置成覆盖设置在基板(110)的下表面上的第二绝缘层(172)和下焊盘(180B)两者。因此，在根据本发明的再一示例性实施方式的显示装置(800)中，第二覆盖层(892)可以保护侧线(150)和下焊盘(180B)免受在基板(110)的下表面上发生的冲击。
本公开的示例性实施方式还可以描述如下：
根据本公开的一方面，一种显示装置包括：基板，在该基板上设置有多个发光元件；设置在基板的上表面上的多条线；设置在基板的下表面上的多条链接线；以及连接多条线和多条链接线的多条侧线，其中，多条侧线包括多条第一侧线和多条第二侧线，其中，多条第一侧线和多条第二侧线被设置在不同的层上。
显示装置还可以包括：覆盖多条第一侧线并且设置在多条第一侧线与多条第二侧线之间的第一绝缘层；被设置成覆盖多条第二侧线的第二绝缘层，第一绝缘层和第二绝缘层可以包括黑色材料。
显示装置还可以包括：设置在基板的上表面上并且连接至多条线的多个上焊盘；以及设置在基板的下表面上并且连接至多条链接线的多个下焊盘，侧线通过多个上焊盘连接至多条线，侧线通过多个下焊盘连接至多条链接线，多个上焊盘包括连接至多条第一侧线的多个第一上焊盘以及连接至多条第二侧线的多个第二上焊盘，多个下焊盘可以包括连接至多条第一侧线的多个第一下焊盘以及连接至多条第二侧线的多个第二下焊盘。
多个第二上焊盘被设置为比多个第一上焊盘更靠近基板的中心，以及多个第二下焊盘可以被设置为比多个第一下焊盘更靠近基板的中心。
多条第二侧线可以与多个第二上焊盘和多个第二下焊盘交叠。
多个第一上焊盘和多个第二上焊盘以之字形形状设置，以及多个第一下焊盘和多个第二下焊盘可以以之字形形状设置。
多个第一上焊盘和多个第二上焊盘被设置在相同层上，多条线之中的从多个第一上焊盘延伸的线和从多个第二上焊盘延伸的线可以被设置在相同层上。
多个第二上焊盘的宽度大于多个第一上焊盘的宽度，多条线之中的连接至多个第二上焊盘的线可以是电源线。
显示装置还可以包括：覆盖多条第二侧线的密封构件；以及设置在基板上以与密封构件接触的第一覆盖层。
密封构件的侧表面可以包括与第一覆盖层的侧表面位于相同的平面上的第一表面以及从第一表面延伸并具有倾斜形状的第二表面。
显示装置还可以包括：设置在基板的下表面上并且连接至多条链接线的多个下焊盘，密封构件可以被设置成覆盖多个下焊盘。
显示装置还可以包括：设置在基板下方并且在密封构件的下部上的第二覆盖层，第一覆盖层的侧表面、密封构件的侧表面和第二覆盖层的侧表面可以被设置在相同平面上。
根据本公开的另一方面，一种显示装置包括：基板，在该基板上设置有多个发光元件；设置在基板的上表面上的多条第一线和多条第二线；设置在基板的上表面上并且连接至多条第一线和多条第二线的多个第一上焊盘和多个第二上焊盘；设置在基板的下表面上的多条第一链接线和多条第二链接线；设置在基板的下表面上并且连接至多条第一链接线和多条第二链接线的多个第一下焊盘和多个第二下焊盘；连接多个第一上焊盘和多个第一下焊盘的多条第一侧线；被设置成覆盖多条第一侧线的第一绝缘层；以及连接多个第二上焊盘和多个第二下焊盘并且设置在第一绝缘层上的多条第二侧线。
多条第一侧线的至少一部分和多条第二侧线的至少一部分可以彼此交叠。
多条第一侧线可以被设置在多条第二侧线之间。
多个第一上焊盘被设置为比多个第二上焊盘更靠近基板的外部，以及多个第一下焊盘可以被设置为比多个第二下焊盘更靠近基板的外部。
多个第一上焊盘和多个第二上焊盘被交替地设置在基板上，以及多个第一下焊盘和多个第二下焊盘可以被交替地设置在基板上。
多条第二侧线的宽度大于多条第一侧线的宽度，以及多条第二侧线可以连接至电源线。
显示装置还可以包括：被设置成覆盖多条第二侧线的第二绝缘层；设置在第二绝缘层上的密封构件；以及设置在多个发光元件和密封构件上的第一覆盖层。
密封构件可以覆盖多个第一下焊盘和多个第二下焊盘。
显示装置还可以包括设置在多个第一下焊盘和多个第二下焊盘下方并且接触密封构件的第二覆盖层。
尽管已经参照附图详细描述了本公开的示例性实施方式，但是本公开不限于此，并且在不脱离本公开的技术概念的情况下，可以以许多不同的形式体现。因此，仅出于说明性目的而提供本公开的示例性实施方式，而不旨在限制本公开的技术概念。本公开的技术概念的范围不限于此。因此，应该理解，上述示例性实施方式在所有方面均是说明性的，并且不限制本公开。本公开的保护范围应该基于所附权利要求来解释，并且权利要求的等同范围内的所有技术概念应该被解释为落入本公开的范围内。

Claims (21)

1.一种显示装置，包括：
基板，在所述基板上设置有多个发光元件；
设置在所述基板的上表面上的多条线；
设置在所述基板的下表面上的多条链接线；以及
连接所述多条线和所述多条链接线并且包括多条第一侧线和多条第二侧线的多条侧线，
其中，所述多条第一侧线和所述多条第二侧线被设置在不同的层上。
2.根据权利要求1所述的显示装置，还包括：
覆盖所述多条第一侧线并且设置在所述多条第一侧线与所述多条第二侧线之间的第一绝缘层；
被设置成覆盖所述多条第二侧线的第二绝缘层，
其中，所述第一绝缘层和所述第二绝缘层包括黑色材料。
3.根据权利要求1所述的显示装置，还包括：
设置在所述基板的上表面上并且连接至所述多条线的多个上焊盘；以及
设置在所述基板的下表面上并且连接至所述多条链接线的多个下焊盘，
其中，所述侧线通过所述多个上焊盘连接至所述多条线，
其中，所述侧线通过所述多个下焊盘连接至所述多条链接线，
其中，所述多个上焊盘包括连接至所述多条第一侧线的多个第一上焊盘以及连接至所述多条第二侧线的多个第二上焊盘，
其中，所述多个下焊盘包括连接至所述多条第一侧线的多个第一下焊盘以及连接至所述多条第二侧线的多个第二下焊盘。
4.根据权利要求3所述的显示装置，其中，所述多个第二上焊盘被设置为比所述多个第一上焊盘更靠近所述基板的中心，以及
所述多个第二下焊盘被设置为比所述多个第一下焊盘更靠近所述基板的中心。
5.根据权利要求4所述的显示装置，其中，所述多条第二侧线与所述多个第二上焊盘和所述多个第二下焊盘交叠。
6.根据权利要求4所述的显示装置，其中，所述多个第一上焊盘和所述多个第二上焊盘以之字形形状设置，以及
所述多个第一下焊盘和所述多个第二下焊盘以之字形形状设置。
7.根据权利要求3所述的显示装置，其中，所述多个第一上焊盘和所述多个第二上焊盘被设置在相同层上，
其中，所述多条线之中的从所述多个第一上焊盘延伸的线和从所述多个第二上焊盘延伸的线被设置在相同层上。
8.根据权利要求3所述的显示装置，其中，所述多个第二上焊盘的宽度大于所述多个第一上焊盘的宽度，
其中，所述多条线之中的连接至所述多个第二上焊盘的线是电源线。
9.根据权利要求1所述的显示装置，还包括：
覆盖所述多条第二侧线的密封构件；以及
设置在所述基板上以与所述密封构件接触的第一覆盖层。
10.根据权利要求9所述的显示装置，其中，所述密封构件的侧表面包括与所述第一覆盖层的侧表面位于相同的平面上的第一表面以及从所述第一表面延伸并具有倾斜形状的第二表面。
11.根据权利要求10所述的显示装置，还包括：
设置在所述基板的下表面上并且连接至所述多条链接线的多个下焊盘，
其中，所述密封构件被设置成覆盖所述多个下焊盘。
12.根据权利要求9所述的显示装置，还包括：
设置在所述基板下方并且在所述密封构件的下部上的第二覆盖层，
其中，所述第一覆盖层的侧表面、所述密封构件的侧表面和所述第二覆盖层的侧表面被设置在相同平面上。
13.一种显示装置，包括：
基板，在所述基板上设置有多个发光元件；
设置在所述基板的上表面上的多条第一线和多条第二线；
设置在所述基板的上表面上并且连接至所述多条第一线和所述多条第二线的多个第一上焊盘和多个第二上焊盘；
设置在所述基板的下表面上的多条第一链接线和多条第二链接线；
设置在所述基板的下表面上并且连接至所述多条第一链接线和所述多条第二链接线的多个第一下焊盘和多个第二下焊盘；
连接所述多个第一上焊盘和所述多个第一下焊盘的多条第一侧线；
被设置成覆盖所述多条第一侧线的第一绝缘层；以及
连接所述多个第二上焊盘和所述多个第二下焊盘并且设置在所述第一绝缘层上的多条第二侧线。
14.根据权利要求13所述的显示装置，其中，所述多条第一侧线的至少一部分和所述多条第二侧线的至少一部分彼此交叠。
15.根据权利要求13所述的显示装置，其中，所述多条第一侧线被设置在所述多条第二侧线之间。
16.根据权利要求13所述的显示装置，其中，所述多个第一上焊盘被设置为比所述多个第二上焊盘更靠近所述基板的外部，以及
所述多个第一下焊盘被设置为比所述多个第二下焊盘更靠近所述基板的外部。
17.根据权利要求16所述的显示装置，其中，所述多个第一上焊盘和所述多个第二上焊盘被交替地设置在所述基板上，以及
所述多个第一下焊盘和所述多个第二下焊盘被交替地设置在所述基板上。
18.根据权利要求13所述的显示装置，其中，所述多条第二侧线的宽度大于所述多条第一侧线的宽度，以及
所述多条第二侧线连接至电源线。
19.根据权利要求13所述的显示装置，还包括：
被设置成覆盖所述多条第二侧线的第二绝缘层；
设置在所述第二绝缘层上的密封构件；以及
设置在所述多个发光元件和所述密封构件上的第一覆盖层。
20.根据权利要求19所述的显示装置，其中，所述密封构件覆盖所述多个第一下焊盘和所述多个第二下焊盘。
21.根据权利要求19所述的显示装置，还包括：
设置在所述多个第一下焊盘和所述多个第二下焊盘下方并且接触所述密封构件的第二覆盖层。
CN202080080120.0A 2019-11-22 2020-03-30 显示装置 Pending CN114730789A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2019-0151388 2019-11-22
KR1020190151388A KR20210063010A (ko) 2019-11-22 2019-11-22 표시 장치
PCT/KR2020/004349 WO2021100983A1 (ko) 2019-11-22 2020-03-30 표시 장치

Publications (1)

Publication Number Publication Date
CN114730789A true CN114730789A (zh) 2022-07-08

Family

ID=75980643

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080080120.0A Pending CN114730789A (zh) 2019-11-22 2020-03-30 显示装置

Country Status (5)

Country Link
US (1) US20230005962A1 (zh)
EP (1) EP4064354A4 (zh)
KR (1) KR20210063010A (zh)
CN (1) CN114730789A (zh)
WO (1) WO2021100983A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5633477B2 (ja) * 2010-08-27 2014-12-03 豊田合成株式会社 発光素子
WO2016157850A1 (ja) * 2015-03-30 2016-10-06 ソニーセミコンダクタソリューションズ株式会社 発光素子、発光ユニット、発光パネル装置、および発光パネル装置の駆動方法
KR102582059B1 (ko) * 2016-12-30 2023-09-21 엘지디스플레이 주식회사 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
KR102655727B1 (ko) * 2017-10-19 2024-04-08 엘지디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
KR20190051629A (ko) * 2017-11-07 2019-05-15 엘지디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
DE102018101090A1 (de) * 2018-01-18 2019-07-18 Osram Opto Semiconductors Gmbh Anzeigeelement, Anzeigevorrichtung und Verfahren zur Herstellung einer Kontaktstruktur bei einer Vielzahl von Anzeigeelementen
CN110741428B (zh) * 2018-02-28 2021-12-21 京瓷株式会社 显示装置、玻璃基板及玻璃基板的制造方法

Also Published As

Publication number Publication date
KR20210063010A (ko) 2021-06-01
US20230005962A1 (en) 2023-01-05
EP4064354A1 (en) 2022-09-28
EP4064354A4 (en) 2023-12-20
WO2021100983A1 (ko) 2021-05-27

Similar Documents

Publication Publication Date Title
KR102554461B1 (ko) 스트레쳐블 표시 장치
KR102485295B1 (ko) 표시장치
CN108039418B (zh) 显示装置及其制造方法
US9741775B2 (en) Display device
KR102655727B1 (ko) 표시 장치 및 표시 장치 제조 방법
KR102431788B1 (ko) 표시장치
KR20200039973A (ko) 스트레쳐블 표시 장치 및 그 제조 방법
JP2008070873A (ja) 平板表示装置
KR20190004892A (ko) 표시장치
KR102635781B1 (ko) 배선 필름 및 그를 포함한 표시 장치
KR20200038800A (ko) 스트레처블 표시장치
KR20200124852A (ko) 스트레쳐블 표시 장치
KR20230035269A (ko) 표시장치와 그의 제조방법
KR20240040698A (ko) 표시 장치 및 표시 장치 제조 방법
WO2019155711A1 (ja) 有機ｅｌ表示装置
KR102433358B1 (ko) 표시 장치
KR102512418B1 (ko) 표시장치
EP4064354A1 (en) Display device
KR20170071974A (ko) 플렉서블 표시장치
KR20200036288A (ko) 표시장치
KR20190081061A (ko) 유기 발광 표시 장치
KR20200025582A (ko) 표시장치
US11824064B2 (en) Display device, method of manufacturing the same, and tiled display device including the same
CN117412621A (zh) 电致发光显示器
KR20210061957A (ko) 사이드 배선 제조 장치, 사이드 배선 제조 방법 및 표시 장치 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination