KR20210063010A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210063010A
KR20210063010A KR1020190151388A KR20190151388A KR20210063010A KR 20210063010 A KR20210063010 A KR 20210063010A KR 1020190151388 A KR1020190151388 A KR 1020190151388A KR 20190151388 A KR20190151388 A KR 20190151388A KR 20210063010 A KR20210063010 A KR 20210063010A
Authority
KR
South Korea
Prior art keywords
disposed
substrate
pads
wiring
wirings
Prior art date
Application number
KR1020190151388A
Other languages
English (en)
Inventor
이창호
정혜란
배순근
이효섭
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190151388A priority Critical patent/KR20210063010A/ko
Priority to EP20889395.8A priority patent/EP4064354A4/en
Priority to US17/778,378 priority patent/US20230005962A1/en
Priority to PCT/KR2020/004349 priority patent/WO2021100983A1/ko
Priority to CN202080080120.0A priority patent/CN114730789A/zh
Publication of KR20210063010A publication Critical patent/KR20210063010A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/244—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver

Abstract

본 발명의 일 실시예에 따른 표시 장치는 복수의 발광 소자가 배치되는 기판, 기판의 상면에 배치되는 복수의 배선, 기판의 상면에 배치되고, 복수의 배선과 연결되는 복수의 상부 패드, 기판의 하면에 배치되는 복수의 링크 배선, 기판의 하면에 배치되고 복수의 링크 배선과 연결되는 복수의 하부 패드, 복수의 상부 패드와 복수의 하부 패드를 연결하는 복수의 사이드 배선을 포함하고, 복수의 사이드 배선은 복수의 제1 사이드 배선 및 복수의 제2 사이드 배선을 포함하고, 복수의 제1 사이드 배선 및 복수의 제2 사이드 배선은 서로 상이한 층에 배치한다.

Description

표시 장치{LIGHT EMITTING DISPLAY APPARATUS}
본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 사이드 배선의 배치 공간을 확보하며 사이드 배선에서의 마이그레이션(migration) 현상을 방지할 수 있는 표시 장치에 관한 것이다.
현재까지 널리 이용되고 있는 액정 표시 장치(Liquid Crystal Display Device; LCD)와 유기 표시 장치(Organic Light Emitting Display Display; OLED)는 그 적용 범위가 점차 확대되고 있다.
액정 표시 장치와 유기 표시 장치는 고해상도의 화면을 제공할 수 있고 경량 박형이 가능하다는 장점으로 인해 일상적인 전자기기, 예를 들어, 핸드폰, 노트북 등의 화면에 많이 적용되고 있고, 그 범위도 점차 확대되고 있다.
다만, 액정 표시 장치와 유기 표시 장치는 표시 장치에서 영상이 표시되지 않는 영역으로 사용자에게 시인되는 베젤(bezel) 영역의 크기를 감소시키는데 한계가 있다. 예를 들어, 액정 표시 장치의 경우, 액정을 밀봉하고 상부 기판과 하부 기판을 합착하기 위해 씰런트(sealant)가 사용되어야 하므로, 베젤 영역의 크기를 감소시키는데 한계가 있다. 또한, 유기 표시 장치의 경우, 유기 발광 소자가 유기 물질로 이루어져 수분 또는 산소에 매우 취약하여 유기 발광 소자를 보호하기 위한 봉지부(encapsulation)가 배치되어야 하므로, 베젤 영역의 크기를 감소시키는데 한계가 있다. 특히, 하나의 패널로서 초대형 화면을 구현하는 것은 불가능하므로, 복수 개의 액정 표시 패널 또는 복수 개의 유기 표시 패널을 일종의 타일(tile) 형태로 배치하여 초대형 화면을 구현하는 경우, 서로 인접하는 패널 간의 베젤 영역이 사용자에게 시인되는 문제가 발생할 수 있다.
이에 대한 대안으로, LED를 포함하는 표시 장치가 제안되었다. LED는 유기 물질이 아닌 무기 물질로 이루어지므로, 신뢰성이 우수하여 액정 표시 장치나 유기 표시 장치에 비해 수명이 길다. 또한, LED는 점등 속도가 빠를 뿐만 아니라, 소비 전력이 적고, 내충격성이 강해 안정성이 뛰어나며, 고휘도의 영상을 표시할 수 있기 때문에 초대형 화면에 적용되기에 적합한 소자이다.
이에 따라, 일반적으로 베젤 영역을 최소화할 수 있는 초대형 화면을 제공하기 위한 표시 장치에는 LED 소자가 이용되고 있다.
본 발명의 발명자들은 LED는 유기 발광 소자에 비해 발광 효율이 좋으므로, LED를 포함하는 표시 장치의 경우 유기 발광 소자를 사용하는 표시 장치에 비해 하나의 화소의 크기, 즉, 동일한 휘도의 광을 발광하기 위해 요구되는 발광 영역의 크기가 매우 작다는 것을 인식하였다. 이에, 본 발명의 발명자들은 LED를 사용하여 표시 장치를 구현하는 경우, 서로 인접하는 화소의 발광 영역 사이의 거리가 동일 해상도를 갖는 유기 표시 장치에서의 서로 인접하는 화소의 발광 영역 사이의 거리보다 매우 길다는 것을 인식하였다. 이에, 본 발명의 발명자들은, 복수의 표시 패널을 타일 형태로 배치하여 구현된 타일링 디스플레이를 구현하는 경우 표시 패널의 최외곽에 배치된 LED와 이에 인접하는 다른 하나의 표시 패널의 최외곽에 배치된 LED 사이의 간격을 하나의 표시 패널 내에서 배치된 LED 사이의 간격과 동일하게 구현할 수 있으므로 실질적으로 베젤 영역이 존재하지 않는 제로 베젤 구현이 가능하다는 것을 인식하였다. 다만, 상술한 바와 같이 표시 패널의 최외곽에 배치된 LED와 이에 인접하는 다른 하나의 표시 패널의 최외곽에 배치된 LED 사이의 간격을 하나의 표시 패널 내에서 배치된 LED 사이의 간격과 동일하게 구현하기 위해서는, 기존에서 표시 패널 상면에 위치하였던 게이트 구동부, 데이터 구동부 등과 같은 다양한 구동부를 표시 패널 상면이 아닌 하면에 위치시켜야 한다.
이에, 본 발명의 발명자들은 표시 패널 상면에 박막 트랜지스터, LED 등과 같은 소자들이 배치되고, 표시 패널 하면에 게이트 구동부, 데이터 구동부 등과 같은 구동부들이 배치된 새로운 구조의 표시 장치를 발명하였다. 또한, 본 발명의 발명자들은 표시 패널 상면에 배치된 소자들과 표시 패널 하면에 배치된 구동부들을 연결하기 위해, 표시 패널 측면에 사이드 배선을 형성하는 제조 기술을 발명하였다. 구체적으로, 프린팅 패드를 사용하여 표시 패널에 사이드 배선을 형성하였다. 이에, 작은 크기의 프린팅 패드를 사용하여 복수회 프린팅 함으써 표시 패널의 크기에 제한없이 대면적의 표시 패널에 사이드 배선을 형성할 수 있었다.
그러나, 본 발명의 발명자들은 상술한 바와 같은 구조의 표시 장치에서 배선 설계 공간이 문제가 된다는 점을 인식하였다. 상술한 바와 같은 프린팅 패드를 사용하여 사이드 배선을 형성하는 기술은, 금속 플레이트 금형에 에칭된 음각 패턴을 형성하고, 해당 음각 패턴에 도전성 페이스트를 충진하고, 충진된 도전성 페이스트를 프린팅 패드에 묻힌 후, 프린팅 패드를 사용하여 사이드 배선을 프린팅하는 방식이다. 이때, 음각 패턴을 형성하기 위해 포토레지스트를 사용하는 에칭 공정이 수행되는데, 에칭 공정의 공정 마진으로 인해 음각 패턴 간의 간격을 지나치게 좁히지 못하는 문제가 존재한다. 또한, 최대 마진을 사용하여 음각 패턴 간의 간격을 수 마이크로미터로 줄이는 경우에는 음각 패턴 내에 도전성 페이스트가 제대로 충진되지 않거나, 음각 패턴 내에 도전성 페이스트가 잔류하는 문제가 발생할 수 있다. 이에, 공정적 안정성을 위해 음각 패턴 간의 간격을 확보하여야 하며, 예를 들어, 약 50㎛ 이상의 간격을 확보하여야 하는 상황이다.
또한, 표시 패널의 고해상도화가 요구됨에 따라 표시 장치의 단위 면적당 배치되는 발광 소자의 수가 증가하였다. 이에, 발광 소자에 신호를 전달하기 위한 배선의 수 또한 증가되었다. 이에, 정해진 공간 내에 배치되어야 하는 배선의 수는 증가한 반면 사이드 배선 간의 간격을 줄이는 데에는 한계가 존재하는 상황이다.
한편, 본 발명의 발명자들은 서로 인접하는 사이드 배선 간에 마이그레이션 현상이 발생할 수 있다는 문제점을 인식하였다. 마이그레이션 현상은 서로 인접하는 2개의 전극 또는 배선 간에 전위차가 존재하고 수분이 존재하는 경우, 전기 화학적 반응에 의해 금속성 이온이 하나의 전극 또는 배선에서 다른 전극 또는 배선으로 이동하여, 서로 인접하는 2개의 전극 또는 배선이 전기적으로 연결되는 현상이다. 즉, 표시 장치를 구동하는 과정에서 서로 인접하는 사이드 배선 간에 장시간 동안 전위차가 형성되는 경우, 사이드 배선을 구성하는 금속성 이온이 하나의 사이드 배선에서 다른 하나의 사이드 배선으로 이동하여, 서로 인접하는 사이드 배선이 서로 전기적으로 연결되는 문제가 발생할 수 있다. 특히, 고해상도의 표시 장치일수록 배치되어야 하는 사이드 배선의 수가 증가되고, 사이드 배선 간의 간격 또한 감소되므로, 상술한 바와 같은 마이그레이션 문제가 심화될 수 있다.
이에, 본 발명의 발명자들은 정해진 공간 내에 배치될 수 있는 사이드 배선의 개수를 증가시키고, 사이드 배선 간의 간격을 확보할 수 있는 새로운 구조의 표시 장치를 발명하였다.
이에, 본 발명이 해결하고자 하는 과제는 사이드 배선을 이층 구조로 배치하여 제한된 공간 내에 배치되는 사이드 배선의 개수를 증가시킬 수 있는 표시 장치를 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 다른 과제는 사이드 배선을 서로 상이한 층에 배치하여 배선 간의 간격을 넓힐 수 있는 표시 장치를 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 또 다른 과제는 표시 장치에 배치되는 사이드 배선의 배선 폭을 확장시킬 수 있는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 표시 장치는 복수의 발광 소자가 배치되는 기판, 기판의 상면에 배치되는 복수의 배선, 기판의 하면에 배치되는 복수의 링크 배선 및 복수의 배선과 복수의 링크 배선을 연결하는 복수의 사이드 배선을 포함하고, 복수의 사이드 배선은 복수의 제1 사이드 배선 및 복수의 제2 사이드 배선을 포함하고, 복수의 제1 사이드 배선 및 복수의 제2 사이드 배선을 서로 상이한 층에 배치한다.
본 발명의 일 실시예에 따른 표시 장치는, 복수의 발광 소자가 배치되는 기판, 기판의 상면에 배치되는 복수의 제1 배선 및 복수의 제2 배선, 기판의 상면에 배치되고, 복수의 제1 배선 및 복수의 제2 배선과 연결되는 복수의 제1 상부 패드 및 복수의 제2 상부 패드, 기판의 하면에 배치되는 복수의 제1 링크 배선 및 복수의 제2 링크 배선, 기판의 하면에 배치되고 복수의 제1 링크 배선 및 복수의 제2 링크 배선과 연결되는 복수의 제1 하부 패드 및 복수의 제2 하부 패드, 복수의 제1 상부 패드와 복수의 제1 하부 패드를 연결하는 복수의 제1 사이드 배선, 복수의 제1 사이드 배선을 덮도록 배치된 제1 절연층 및 복수의 제2 상부 패드와 복수의 제2 하부 패드를 연결하고, 제1 절연층 상에 배치되는 복수의 제2 사이드 배선을 포함한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 사이드 배선을 서로 상이한 층에 배치하여, 사이드 배선의 개수를 증가시킬 수 있다.
본 발명은 사이드 배선을 서로 상이한 층에 배치하여, 사이드 배선 간의 간격을 증가시키고, 사이드 배선에서 발생할 수 있는 마이그레이션 현상을 방지할 수 있다.
본 발명은 사이드 배선의 폭을 증가시켜 표시 장치에서 발생할 수 있는 전압 강하를 감소시킬 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.
도 1은 본 발명의 일 실시에에 따른 표시 장치에 대한 개략적인 상면도이다.
도 2는 도 1의 A 영역에 대한 개략적인 확대 평면도이다.
도 3은 도 1의 Ⅲ-Ⅲ'에 따른 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 표시 장치의 확대 평면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 표시 장치의 확대 평면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 7는 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급된 '포함한다', '가진다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
또한 제1, 제2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성 요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 도면을 참조하여 본 발명에 대해 설명하기로 한다.
도 1은 본 발명의 일 실시에에 따른 표시 장치에 대한 개략적인 상면도이다.
도 1을 참조하면, 표시 장치(100)의 각각의 단위 화소(P)에는 발광 소자로 기능하는 LED(130)가 배치된다. 본 명세서에서는 발광 소자로 LED(130)가 사용되는 것으로 설명하였으나, 이에 제한되지 않고 유기 발광 소자, 퀀텀닷 소자 등도 사용될 수 있다.
LED(130)는 제1 LED(131) 및 제2 LED(132)를 포함한다. 제1 LED(131) 및 제2 LED(132)는 기판(110)의 단위 화소(P) 내에서 일렬로 배치되며, 제1 LED(131)와 제2 LED(132)는 서로 인접하게 배치된다.
단위 화소(P)의 첫번째 행에 제1 LED(131)가 배치된다. 제1 LED(131)는 서로 다른 색을 발광하는 소자로 구성된다. 예를 들어, 제1 LED(131)는 제1 적색 LED(131R), 제1 녹색 LED(131G) 및 제1 청색 LED(131B)를 포함한다.
단위 화소(P)의 두번째 행에 제2 LED(132)가 배치된다. 제2 LED(132)는 제1 LED(131)와 동일한 색을 발광하는 소자로 구성된다. 예를 들어, 제2 적색 LED(132R), 제2 녹색 LED(132G), 제2 청색 LED(132B)를 포함한다. 다만, 이에 제한되지 않고 제1 LED(131) 및 제2 LED(132)는 백색 서브 화소를 구현하는 백색 LED를 더 포함할 수도 있다. 또한, 제1 LED(131) 및 제2 LED(132)를 구성하는 LED의 종류 및 개수는 실시예에 따라 다양하게 구성될 수 있다.
표시 장치(100)에 배치된 복수의 LED(130)는 서로 상이한 간격으로 이격될 수 있다. 예를 들어, 복수의 단위 화소(P)는 두 줄로 나란히 배치된 복수의 제1 LED(131) 및 복수의 제2 LED(132)를 포함하고, 각각의 단위 화소(P)에서 제1 LED(131) 및 제2 LED(132)는 동일한 간격으로 이격되어 있다. 그러나 단위 화소(P)의 경계부를 사이에 두고 배치된 제1 LED(131)와 제2 LED(132)의 간격은 단위 화소(P) 내에 배치된 제1 LED(131)와 제2 LED(132)의 간격과 상이할 수 있다. 그러나, 이에 제한되지 않고, 각각의 제1 LED(131) 및 제2 LED(132)는 표시 장치(100) 전체 영역에서 서로 동일한 간격으로 배치될 수 있다.
복수의 제1 LED(131) 및 복수의 제2 LED(132)는 서로 다른 박막 트랜지스터에 의해 구동될 수 있다. 또한, 복수의 제1 LED(131) 및 복수의 제2 LED(132) 중 서로 동일한 색의 광을 발광하는 제1 LED(131) 및 제2 LED(132)는 서로 상이한 게이트 배선 및 데이터 배선에 의해 구동될 수 있다.
제1 LED(131)는 메인 LED이며, 제2 LED(132)는 리던던시 LED일 수 있다. 즉, 제2 LED(132)는 특정 단위 화소의 제1 LED(131)에 불량이 발생하는 경우 동작하여 표시 장치(100)의 신뢰성를 개선할 수 있다. 다만 이에 제한되지 않고, 발광 표시 장치(100)의 제1 LED(131) 및 제2 LED(132)는 모두 영상 표시 중에 빛을 발광하는 메인 LED일 수 있다.
한편, 본 발명의 일 실시예에 따른 표시 장치(100)를 사용하여 타일링 디스플레이를 구현하는 경우, 하나의 표시 패널의 최외곽 LED(130)와 이에 인접하는 다른 하나의 표시 패널의 최외곽 LED(130) 사이의 간격을 하나의 표시 패널 내에서의 LED(130) 사이의 간격과 동일하게 구현할 수 있으므로 실질적으로 베젤 영역이 존재하지 않는 제로 베젤 구현이 가능하다. 따라서, 표시 장치(100)는 표시 영역만을 갖는 것으로 정의되고, 비표시 영역이 표시 장치(100)에 정의되지 않는 것으로 설명될 수도 있다.
도 2는 도 1의 A 영역에 대한 개략적인 확대 평면도이다. 도 3은 도 1의 Ⅲ-Ⅲ'에 따른 단면도이다. 도 2 및 도 3을 참조하면, 표시 장치(100)는 기판(110), LED(130), 박막 트랜지스터(120), 복수의 패드(180), 복수의 배선(160), 복수의 링크 배선, 복수의 절연층 및 복수의 사이드 배선(150)을 포함한다. 도 2에서는 도시의 편의를 위해, 표시 장치(100)의 다양한 구성요소 중 상부 패드(180T), 배선(160), 기판(110), 제1 절연층(171) 및 사이드 배선(150)만을 도시하였다.
먼저, 도 3을 참조하면, 기판(110)은 제1 기판(111) 및 제2 기판(112)을 포함한다. 제1 기판(111)은 표시 장치(100) 상부에 배치되는 구성요소들을 지지하는 기판으로, 절연 기판일 수 있다. 예를 들어, 제1 기판(111)은 유리 또는 수지 등으로 이루어질 수 있다. 또한, 제1 기판(111)은 고분자 또는 플라스틱을 포함하여 이루어질 수도 있다. 몇몇 실시예에서, 제1 기판(111)은 플렉서빌리티(flexibility)을 갖는 플라스틱 물질로 이루어질 수도 있다. 또한, 도 3에서는 기판(110)이 2개의 기판을 포함하는 구조로 설명하였으나, 이에 제한되지 않고, 기판(110)은 단일 기판으로 구성될 수도 있다.
제1 기판(111)에는 LED(130), 상부 패드(180T), 배선(160) 및 박막 트랜지스터(120)가 배치된다. 이하에서는, 표시 장치(100)가 탑 에미션(top emission) 방식의 표시 장치인 것으로 설명하나, 이에 제한되는 것은 아니다.
도 3을 참조하면, 제1 기판(111) 상에 박막 트랜지스터(120)가 배치된다. 박막 트랜지스터(120)는 게이트 전극(121)이 가장 하부에 배치되고, 게이트 전극(121) 상에 액티브층(122), 액티브층(122) 상에 소스 전극(123) 및 드레인 전극(124)이 배치된 바텀 게이트(bottom gate) 구조의 박막 트랜지스터인 것으로 도시하였으나, 이에 제한되는 것은 아니다.
소스 전극(123) 및 드레인 전극(124) 상에는 박막 트랜지스터(120)를 보호하기 위한 패시베이션층(114)이 배치된다. 다만, 패시베이션층(114)은 실시예에 따라 생략될 수도 있다.
게이트 절연층(113) 상에 공통 배선(CL)이 배치된다. 공통 배선(CL)은 LED(130)에 공통 전압을 인가하기 위한 배선으로, 게이트 배선 또는 데이터 배선과 이격되어 배치될 수 있다. 공통 배선(CL)은 소스 전극(123) 및 드레인 전극(124) 또는 복수의 배선과 동일한 물질로 이루어질 수도 있으나, 이에 제한되는 것은 아니다.
표시 영역에서 패시베이션층(114) 상에 반사층(143)이 배치된다. 반사층(143)은 LED(130)에서 발광된 광 중 제1 기판(111) 측을 향해 발광된 광을 표시 장치(100) 상부로 반사시켜 표시 장치(100) 외부로 출광시키기 위한 층이다. 반사층(143)은 높은 반사율을 갖는 금속 물질로 이루어질 수 있다.
반사층(143) 상에 접착층(115)이 배치된다. 접착층(115)은 반사층(143) 상에 LED(130)를 접착시키기 위한 접착층(115)으로, 금속 물질로 이루어지는 반사층(143)과 LED(130)를 절연시킬 수도 있다. 접착층(115)은 열 경화 물질 또는 광 경화 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
접착층(115) 상에 LED(130)가 배치된다. LED(130)는 n형층(133), 활성층(134), p형층(135), n전극(137) 및 p전극(136)을 포함한다. 도 3에서는 LED(130)로 레터럴(lateral) 구조의 LED가 배치되는 것으로 도시하였으나, LED(130)의 구조가 이에 제한되는 것은 아니다.
LED(130)의 하부에는 n형층(133)이 배치된다. n형층(133)은 활성층(134)에 전자를 공급하기 위한 층으로, 질화갈륨(GaN)에 n형 불순물을 주입하여 형성될 수 있으나 이에 제한되는 것은 아니다.
n형층(133) 상에 활성층(134)이 배치된다. 활성층(134)은 전자와 정공이 결합하여 빛을 발하는 발광층으로, 질화물 반도체, 예를 들어, 인듐질화갈륨(InGaN)으로 이루어질 수 있다.
활성층(134) 상에는 p형층(135)이 배치된다. p형층(135)은 활성층(134)에 정공을 주입하기 위한 층으로, 질화갈륨(GaN)에 p형 불순물을 주입하여 형성될 수 있으나 이에 제한되는 것은 아니다.
n형층(133) 상에는 n전극(137)이 배치된다. n전극(137)은 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO), 인듐 주석 아연 산화물(Indium Tin Zinc Oxide, ITZO), 아연 산화물(Zinc Oxide, ZnO) 및 주석 산화물(Tin Oxide, TO) 계열의 투명 도전성 산화물로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
p형층(135) 상에는 p전극(136)이 배치된다. p전극(136)은 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO), 인듐 주석 아연 산화물(Indium Tin Zinc Oxide, ITZO), 아연 산화물(Zinc Oxide, ZnO) 및 주석 산화물(Tin Oxide, TO) 계열의 투명 도전성 산화물로 이루어질 수 있으나, 이에 제한되는 것은 아니다. p전극(136)은 n전극(137)과 동일한 물질로 이루어져 동시에 동일한 공정, 예를 들어, 마스크 공정을 통해 형성될 수 있으나, 이에 제한되는 것은 아니다.
박막 트랜지스터(120) 상에 제1 평탄화층(116)이 배치된다. 제1 평탄화층(116)의 상면은 LED(130)가 배치된 영역 및 컨택홀을 제외한 영역에서 제1 기판(111)과 평행한 면을 가질 수 있다. 이에, 제1 평탄화층(116)은 하부에 배치된 구성요소로 인해 발생할 수 있는 단차를 평탄화할 수 있다. 이때, 제1 평탄화층(116)은 LED(130)의 p전극(136) 및 n전극(137)의 일부 영역이 오픈되도록 형성될 수 있다.
한편, 도 3에 도시된 LED(130)의 구조는 제1 LED(131) 및 제2 LED(132)에 모두 적용되는 구조일 수 있다.
제1 평탄화층(116) 상에 제1 전극(141)이 배치된다. 제1 전극(141)은 제1 평탄화층(116), 패시베이션층(114) 및 접착층(115)에 형성된 컨택홀을 통해 박막 트랜지스터(120)의 소스 전극(123)과 LED(130)의 p전극(136)을 전기적으로 연결할 수 있다. 다만, 이에 제한되지 않고, 박막 트랜지스터(120)의 타입에 따라 제1 전극(141)은 박막 트랜지스터(120)의 드레인 전극(124)과 접하는 것으로 정의될 수도 있다.
제1 평탄화층(116) 상에 제2 전극(142)이 배치된다. 제2 전극(142)은 제1 평탄화층(116), 패시베이션층(114) 및 접착층(115)에 형성된 컨택홀을 통해 공통 배선(CL)과 LED(130)의 n전극(137)을 전기적으로 연결할 수 있다. 도 3에서는 박막 트랜지스터(120)가 p전극(136)과 전기적으로 연결되고 공통 배선(CL)이 n전극(137)과 전기적으로 연결되는 것으로 설명되었으나, 이에 제한되지 않고, 박막 트랜지스터(120)가 n전극(137)과 전기적으로 연결되고 공통 배선(CL)이 p전극(136)과 전기적으로 연결될 수도 있다.
제1 전극(141), 제2 전극(142) 및 제1 평탄화층(116) 상에 뱅크층(119)이 배치된다. 뱅크층(119)은 절연 물질로 구성될 수 있다. 또한, 뱅크층(119)은 표시 장치(100)의 구성요소에 의한 외광 반사를 저감시키기 위해, 예를 들어, 블랙 안료와 같은 빛을 차단할 수 있는 블랙 물질을 포함할 수 있다.
제1 기판(111) 상에 상부 패드(180T)가 배치된다. 상부 패드(180T)는 복수의 패드(180) 중 기판(110) 상에 배치되는 패드로, 상부 패드(180T)는 사이드 배선(150) 및 배선(160)과 연결되어 사이드 배선(150)으로부터 전달되는 신호를 배선(160)에 전달하기 위한 패드일 수 있다. 상부 패드(180T)는 박막 트랜지스터(120)의 형성 과정에서 동시에 형성될 수 있으며, 예를 들어, 박막 트랜지스터(120)의 구성 요소 중 하나와 동일한 물질로 형성될 수 있다. 또한, 상부 패드(180T)는, 예를 들어, 박막 트랜지스터(120)의 게이트 전극(121)과 동일한 물질로 형성될 수 있으나, 이에 제한되는 것은 아니다.
상부 패드(180T) 상에 제1 평탄화층(116)이 배치된다. 제1 평탄화층(116)의 상면은 컨택홀을 제외한 영역에서 제1 기판(111)과 평행한 면을 가질 수 있다. 이에, 제1 평탄화층(116)은 하부에 배치된 구성요소로 인해 발생할 수 있는 단차를 평탄화할 수 있다. 이때, 제1 평탄화층(116)은 상부 패드(180T)의 일부 영역이 오픈되도록 형성될 수 있다.
도 2 및 도 3을 참조하면, 상부 패드(180T)는 제1 상부 패드(180T1) 및 제2 상부 패드(180T2)를 포함한다.
제1 상부 패드(180T1)는 제2 상부 패드(180T2)보다 기판(110)의 외곽부에 가깝게 배치될 수 있다. 제1 상부 패드(180T1)는 제1 평탄화층(116)에 형성된 컨택홀을 통해 제1 사이드 배선(151)과 연결될 수 있다.
제2 상부 패드는(180T2) 제1 상부 패드(180T1)와 동일한 층에 배치될 수 있다. 제2 상부 패드(180T2)는 제1 상부 패드(180T1) 보다 기판(110) 중앙에 가깝게 배치될 수 있다. 즉, 제2 상부 패드(180T2)는 제1 상부 패드(180T1)보다 내측에 배치될 수 있다. 제2 상부 패드(180T2)는 컨택홀을 통해 제2 사이드 배선(152)과 연결될 수 있다. 제2 상부 패드(180T2)는 제1 상부 패드(180T1)와 동일한 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
도 2를 참조하면, 제1 기판(111) 상에 배선(160)이 배치된다. 배선(160)은 표시 장치(100)를 구동하기 위해 배치되는 배선일 수 있다. 표시 장치(100)는 다양한 회로, 및 발광 소자를 포함할 수 있으며, 다양한 회로, 및 발광 소자를 구동하기 위해 구동부가 배치된다. 이에, 배선(160)은 구동부에서 인가된 신호를 각각의 단위 화소(P)에 공급하기 위해 배치되는 배선일 수 있다. 예를 들어, 배선(160)은 데이터 배선, 게이트 배선, 고전위 전원 배선, 저전위 전원 배선, 기준 전압 배선, 발광 신호 배선 등과 같은 다양한 배선일 수 있다.
배선(160)은 박막 트랜지스터(120)의 구성요소와 동일 물질로 동일 층 상에 형성될 수 있다. 예를 들어, 배선(160)은 게이트 전극(121)과 동일 물질로 동일 층 상에 형성될 수도 있고, 소스 전극(123) 및 드레인 전극(124)과 동일 물질로 동일 층 상에 형성될 수도 있으나, 이에 제한되지 않는다. 또한, 배선(160)은 상부 패드(180T)와 동일 물질로 동일 층상에 배치될 수 있다. 또한, 배선(160)은 상부 패드(180T)와 일체로 이루어질 수도 있다.
배선(160)은 제1 배선(161) 및 제2 배선(162)을 포함한다. 제1 배선(161)은 상부 패드(180T) 중 제1 상부 패드(180T1)에 연결되는 배선이고 제2 배선(162)은 상부 패드(180T) 중 제2 상부 패드(180T2)에 연결되는 배선이다. 제1 배선(161) 및 제2 배선(162)은 동일 물질로 동일 층 상에 배치될 수 있으나, 이에 제한되지 않고, 상이한 물질로 상이한 층 상에 배치될 수도 있다.
제2 기판(112)은 제2 기판(112) 하부에 배치되는 구성요소들을 지지하는 기판으로, 절연 기판일 수 있다. 예를 들어, 제2 기판(112)은 유리 또는 수지 등으로 이루어질 수 있다. 또한, 제2 기판(112)은 고분자 또는 플라스틱을 포함하여 이루어질 수도 있다. 제2 기판(112)은 제1 기판(111)과 동일한 물질로 이루어질 수 있다. 몇몇 실시예에서, 제2 기판(112)은 플렉서빌리티(flexibility)을 갖는 플라스틱 물질로 이루어질 수도 있다. 제2 기판(112)의 하면에는 구동부, 하부 패드(180B) 및 링크 배선이 배치된다.
제2 기판(112)의 하면에는 표시 장치(100)의 LED(130)를 구동하기 위한 구동부가 배치될 수 있다. 예를 들어, 제2 기판(112)의 하면에는 게이트 구동부, 데이터 구동부 및 타이밍 컨트롤러 등이 배치될 수 있으나, 이에 제한되는 것은 아니다. 구동부는 제2 기판(112)의 하면에 직접 형성될 수도 있고, COF(Chip on Film) 방식으로 제2 기판(112)의 하면에 배치될 수도 있고, PCB(Printed Circuit Board) 상에 배치되는 방식으로 제2 기판(112)의 하면에 배치될 수도 있으나, 이에 제한되는 것은 아니다.
제2 기판(112)의 하면에 하부 패드(180B)가 배치된다. 하부 패드(180B)는 복수의 패드(180) 중 기판(110) 하부에 배치되는 패드로, 하부 패드(180B)는 사이드 배선(150) 및 링크 배선과 연결되어 링크 배선으로부터 전달되는 신호를 사이드 배선(150)에 전달하기 위한 패드일 수 있다.
하부 패드(180B) 상에 제2 평탄화층(117)이 배치된다. 제2 평탄화층(117)의 일면은 컨택홀을 제외한 영역에서 제2 기판(112)과 평행한 면을 가질 수 있다. 이에, 제2 평탄화층(117)은 하부에 배치된 구성요소로 인해 발생할 수 있는 단차를 평탄화할 수 있다. 이때, 제2 평탄화층(117)은 하부 패드(180B)의 일부 영역이 오픈되도록 형성될 수 있다.
하부 패드(180B)는 제1 하부 패드(180B1) 및 제2 하부 패드(180B2)를 포함한다.
제1 하부 패드(180B1)는 제2 하부 패드(180B2)보다 기판(110)의 외곽부에 가깝게 배치될 수 있다. 제1 하부 패드(180B1)는 제2 평탄화층(117)에 형성된 컨택홀을 통해 제1 사이드 배선(151)과 연결될 수 있다.
제2 하부 패드(180B2)는 제1 하부 패드(180B1)와 동일한 층에 배치될 수 있다. 제2 하부 패드(180B2)는 제1 하부 패드(180B1) 보다 기판(110)의 중앙에 가깝게 배치될 수 있다. 즉, 제2 하부 패드(180B2)는 제1 하부 패드(180B1)보다 내측에 배치될 수 있다. 제2 하부 패드(180B2)는 컨택홀을 통해 제2 사이드 배선(152)과 연결될 수 있다. 제2 하부 패드(180B2)는 제1 하부 패드(180B1)와 동일한 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
제2 기판(112)의 하면에는 링크 배선이 배치된다. 링크 배선은 구동부로부터의 신호를 배선(160)에 전달하기 위한 배선일 수 있다. 예를 들어, 제2 기판(112)의 하면에 배치된 구동부에서 인가된 신호를 각각의 LED(130)에 공급하기 위해 배치되는 배선일 수 있다.
링크 배선은 제1 링크 배선 및 제2 링크 배선을 포함한다.
제1 링크 배선은 하부 패드(180B) 중 제1 하부 패드(180B1)에 연결되는 배선이고 제2 링크 배선은 하부 패드(180B) 중 제2 하부 패드(180B2)에 연결되는 배선이다. 제1 링크 배선 및 제2 링크 배선은 동일 물질로 동일 층 상에 배치될 수 있으나, 이에 제한되지 않고, 상이한 물질로 상이한 층 상에 배치될 수도 있다.
도 3을 참조하면, 제1 기판(111)과 제2 기판(112) 사이에 제1 본딩층(118)이 배치된다. 제1 본딩층(118)은 제1 기판(111)과 제2 기판(112)을 본딩하기 위한 필름 형태일 수도 있다. 제1 본딩층(118)은 다양한 경화 방식을 통해 경화되어 제1 기판(111)과 제2 기판(112)을 합착시킬 수 있는 물질로 이루어질 수 있다. 제1 본딩층(118)은 제1 기판(111)과 제2 기판(112) 사이에서 전체 영역에 배치될 수도 있고, 일부 영역에만 배치될 수도 있다.
기판(110)의 측면에 사이드 배선(150)이 배치된다. 사이드 배선(150)은 기판(110)의 하면에 배치된 링크 배선과, 기판(110)의 상면에 배치된 배선(160)을 연결할 수 있다. 예를 들어, 사이드 배선(150)은 제1 기판(111)의 상면에 배치된 상부 패드(180T)와 제2 기판(112)의 하면에 배치된 하부 패드(180B)와 연결되어, 상부 패드(180T)와 연결된 배선(160) 및 하부 패드(180B)와 연결된 링크 배선을 연결할 수 있다. 따라서 사이드 배선(150)은 구동부로부터 인가된 신호가 각각의 LED(130)에 인가되도록 할 수 있다.
사이드 배선(150)은 도전성 페이스트를 프린팅 패드를 사용하여 프린팅하는 방식으로 형성될 수 있다. 사이드 배선(150)은 은(Ag), 구리(Cu) 등과 같은 전기 전도도가 높은 물질로 구성될 수 있다. 사이드 배선(150)의 폭은 배선(160)의 폭보다 클 수 있으나, 이에 제한되는 것은 아니다.
사이드 배선(150)은 제1 사이드 배선(151) 및 제2 사이드 배선(152)을 포함한다.
제1 기판(111)의 상면 및 측면과 제2 기판(112)의 하면 및 측면에 제1 사이드 배선(151)이 배치된다. 제1 사이드 배선(151)은 제1 평탄화층(116)에 형성된 컨택홀을 통해 제1 상부 패드(180T1)와 접하도록 배치될 수 있다. 또한, 제1 사이드 배선(151)은 제2 평탄화층(117)에 형성된 컨택홀을 통해 제1 하부 패드(180B1)와 접하도록 배치될 수 있다. 이에, 제1 사이드 배선(151)은 제1 상부 패드(180T1)와 제1 하부 패드(180B1)를 연결할 수 있다.
제2 사이드 배선(152)은 제1 사이드 배선(151) 상에 배치된다. 제2 사이드 배선(152)은 제1 기판(111)의 상면 및 측면과 제2 기판(112)의 하면 및 측면을 둘러싸도록 배치된다. 제2 사이드 배선(152)은 제1 평탄화층(116)에 형성된 컨택홀을 통해 제2 상부 패드(180T2) 와 접하도록 배치될 수 있다. 또한, 제2 사이드 배선(152)은 제2 평탄화층(117)에 형성된 컨택홀을 통해 제2 하부 패드(180B2)와 접하도록 배치될 수 있다. 이에, 제2 사이드 배선(152)은 제2 상부 패드(180T2)와 제2 하부 패드(180B2)를 연결할 수 있다. 또한, 제2 사이드 배선(152)은 제1 사이드 배선(151), 제1 상부 패드(180T1), 제2 상부 패드(180T2), 제1 하부 패드(180B1) 및 제2 하부 패드(180B2)와 중첩할 수 있다.
한편, 사이드 배선(150) 상에는 절연층(170)이 배치될 수 있다. 절연층(170)은 사이드 배선(150)을 외부로부터 보호하고, 외부와 절연시키기 위한 층이다. 절연층(170)은 절연 물질로 이루어질 수 있다. 또한, 절연층(170)은 사이드 배선(150)에 의한 외광 반사를 저감시키기 위해, 예를 들어, 블랙 안료와 같은 빛을 차단할 수 있는 블랙 물질을 포함할 수 있다.
절연층(170)은 제1 절연층(171) 및 제2 절연층(172)을 포함한다.
제1 절연층(171)은 제1 사이드 배선(151) 상에 배치될 수 있다. 제1 절연층(171)은 제1 사이드 배선(151)을 보호하도록 제1 사이드 배선(151)을 둘러싸도록 배치될 수 있다. 제1 절연층(171)은 하나의 제1 사이드 배선(151)을 둘러싸도록 복수 개로 배치될 수도 있고, 복수의 제1 사이드 배선(151)을 모두 둘러싸도록 단일 층으로 배치될 수도 있다.
제1 절연층(171) 상에 제2 사이드 배선(152)이 배치되고, 제2 사이드 배선(152) 상에 제2 절연층(172)이 배치될 수 있다. 제2 절연층(172)은 제2 사이드 배선(152)을 보호하도록 제2 사이드 배선(152)을 둘러싸도록 배치될 수 있다. 제2 절연층(172)은 하나의 제2 사이드 배선(152)을 둘러싸도록 복수 개로 배치될 수도 있고, 복수의 제2 사이드 배선(152)을 모두 둘러싸도록 단일 층으로 배치될 수도 있다.
이전의 표시 장치에서는 배선 설계 공간이 문제가 되었다. 이전의 표시 장치는 표시 패널 상면에 배치된 박막 트랜지스터, LED 등과 같은 소자들과, 표시 패널 하면에 배치된 게이트 구동부, 데이터 구동부 등과 같은 구동부들을 연결하기 위해, 표시 패널 측면에 사이드 배선을 형성하였다. 구체적으로, 프린팅 패드를 사용하여 복수회 프린팅 함으써 표시 패널의 크기에 제한없이 대면적의 표시 패널에 사이드 배선을 형성할 수 있었다. 상술한 바와 같은 프린팅 패드를 사용하여 사이드 배선을 형성하는 기술은, 금속 플레이트 금형에 에칭된 음각 패턴을 형성하고, 해당 음각 패턴에 도전성 페이스트를 충진하고, 충진된 도전성 페이스트를 프린팅 패드에 묻힌 후, 프린팅 패드를 사용하여 사이드 배선을 프린팅하는 방식이다. 그러나, 음각 패턴을 형성하기 위해 포토레지스트를 사용하는 에칭 공정이 수행되는데, 에칭 공정의 공정 마진으로 인해 음각 패턴 간의 간격을 지나치게 좁히지 못하는 문제가 존재하였다. 또한, 최대 마진을 사용하여 음각 패턴 간의 간격을 수 마이크로미터로 줄이는 경우에는 음각 패턴 내에 도전성 페이스트가 제대로 충진되지 않거나, 음각 패턴 내에 도전성 페이스트가 잔류하는 문제가 발생할 수 있었다. 이에, 공정적 안정성을 위해 음각 패턴 간의 간격을 확보하여야 하며, 예를 들어, 약 50㎛ 이상의 간격을 확보하여야 하는 문제가 발생하였다.
또한, 표시 패널의 고해상도화가 요구됨에 따라 표시 장치의 단위 면적당 배치되는 발광 소자의 수가 증가하였다. 이에, 발광 소자에 신호를 전달하기 위한 배선의 수 또한 증가되었다. 이에, 정해진 공간 내에 배치되어야 하는 배선의 수는 증가한 반면 사이드 배선 간의 간격을 줄이는 데에는 한계가 존재하는 문제가 발생하였다.
이에, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 복수의 사이드 배선(150)을 서로 상이한 층에 배치하여 설계 공간의 제약을 완화시킬 수 있다. 예를 들어, 기존의 표시 장치에서는 단위 면적당 6개의 사이드 배선이 배치되었다면, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 6개의 사이드 배선(150) 상에 다시 6개의 사이드 배선(150)을 추가로 배치할 수 있다. 따라서, 단위 면적당 배치되어야 하는 사이드 배선(150)의 수를 증가시키면서도 사이드 배선(150) 간의 간격을 감소시키지 않을 수 있다. 이에, 사이드 배선(150) 형성을 위해 사용되는 금속 플레이트의 음각 패턴 간의 간격을 감소시킬 필요가 없으며, 음각 패턴 간의 간격을 충분히 확보하여 음각 패턴 내에 도전성 페이스트가 제대로 충진되지 않거나, 음각 패턴 내에 도전성 페이스트가 잔류하는 문제를 해결할 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 사이드 배선(150) 제조 공정의 공정적 안정성을 유지할 수 있다.
또한, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 복수의 사이드 배선(150)을 서로 상이한 층에 배치하여 정해진 공간 내에 배치되어야 하는 사이드 배선(150)의 수를 증가시킬 수 있다. 이에, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 정해진 공간 내에 배치되는 사이드 배선(150)의 수 및 사이드 배선(150)을 통해 신호를 공급받는 LED(130)의 수를 증가시킬 수 있으므로, 표시 장치(100)의 해상도를 증가시킬 수 있다. 또는, 표시 장치(100)에서의 해상도를 동일하게 유지한다면, LED(130)로 공급되는 신호의 종류를 보다 다양하게 할 수 있다.
도 4는 본 발명의 다른 실시예에 따른 표시 장치의 확대 평면도이다. 도 4의 표시 장치(400)는 도 1 내지 도 3를 찹조하여 설명한 표시 장치(100)와 비교하여 상부 패드(480T), 하부 패드, 배선(460), 링크 배선 및 사이드 배선(450)만이 상이할 뿐, 다른 구성은 실질적으로 동일하므로, 중복 설명을 생략하기로 한다.
상부 패드(480T)는 제1 상부 패드(480T1) 및 제2 상부 패드(480T2)를 포함한다.
제1 상부 패드(480T1)는 기판(110)의 외곽부에 배치될 수 있다. 제1 상부 패드(480T1)는 제1 평탄화층(116)에 형성된 컨택홀을 통해 제1 사이드 배선(451)과 연결될 수 있다.
제2 상부 패드는(480T2) 제1 상부 패드(480T1)와 동일한 층에 배치될 수 있다. 제2 상부 패드(480T2)는 제1 상부 패드(480T1) 보다 기판(110) 중앙에 가깝게 배치될 수 있다. 즉, 제2 상부 패드(480T2)는 제1 상부 패드(480T1)보다 내측에 배치될 수 있다. 제2 상부 패드(480T2)는 컨택홀을 통해 제2 사이드 배선(452)과 연결될 수 있다. 제2 상부 패드(480T2)는 제1 상부 패드(480T1)와 동일한 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
제1 상부 패드(480T1)와 제2 상부 패드(480T2)는 기판(110) 상에서 교대로 배치될 수 있다. 즉, 제2 상부 패드(480T2)는 제1 상부 패드(480T1)와 지그재그 형태로 배치될 수 있다.
기판(110) 상에 배선(460)이 배치된다. 배선(460)은 제1 배선(461) 및 제2 배선(462)을 포함한다. 제1 배선(461)은 상부 패드(480T) 중 제1 상부 패드(480T1)에 연결되는 배선이고 제2 배선(462)은 상부 패드(480T) 중 제2 상부 패드(480T2)에 연결되는 배선이다. 제1 배선(461) 및 제2 배선(462)은 동일 물질로 동일 층 상에 배치될 수 있으나, 이에 제한되지 않고, 상이한 물질로 상이한 층 상에 배치될 수도 있다. 또한, 제1 배선(461)은 제2 배선(462) 사이에 배치될 수 있다. 즉, 제1 배선(461)과 제2 배선(462)은 기판(110) 상에서 교대로 배치될 수 있다.
하부 패드는 제1 하부 패드 및 제2 하부 패드를 포함한다.
제1 하부 패드는 기판(110)의 외곽부에 배치될 수 있다. 제1 하부 패드는 제2 평탄화층(117)에 형성된 컨택홀을 통해 제1 사이드 배선(451)과 연결될 수 있다.
제2 하부 패드는 제1 하부 패드와 동일한 층에 배치될 수 있다. 제2 하부 패드는 제1 하부 패드 보다 기판(110)의 중앙에 가깝게 배치될 수 있다. 즉, 제2 하부 패드는 제1 하부 패드보다 내측에 배치될 수 있다. 제2 하부 패드는 컨택홀을 통해 제2 사이드 배선(452)과 연결될 수 있다. 제2 하부 패드는 제1 하부 패드와 동일한 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
제1 하부 패드와 제2 하부 패드는 기판(110)의 하면에서 교대로 배치될 수 있다. 즉, 제2 하부 패드는 제1 하부 패드와 지그재그 형태로 배치될 수 있다.
기판(110)의 하면에는 링크 배선이 배치된다.
링크 배선은 제1 링크 배선 및 제2 링크 배선을 포함한다.
제1 링크 배선은 하부 패드 중 제1 하부 패드에 연결되는 배선이고 제2 링크 배선은 하부 패드 중 제2 하부 패드에 연결되는 배선이다. 제1 링크 배선 및 제2 링크 배선은 동일 물질로 동일 층 상에 배치될 수 있으나, 이에 제한되지 않고, 상이한 물질로 상이한 층 상에 배치될 수도 있다. 또한, 제1 링크 배선은 제2 링크 배선 사이에 배치될 수 있다. 즉, 제1 링크 배선과 제2 링크 배선은 기판(110)의 하면에서 교대로 배치될 수 있다.
기판(110)의 측면에 사이드 배선(450)이 배치된다. 사이드 배선(450)은 제1 사이드 배선(451) 및 제2 사이드 배선(452)을 포함한다.
기판(110)의 상면, 측면 및 하면에 제1 사이드 배선(451)이 배치된다. 제1 사이드 배선(451)은 제1 평탄화층(116)에 형성된 컨택홀을 통해 제1 상부 패드(480T1)와 접하도록 배치될 수 있다. 또한, 제1 사이드 배선(451)은 제2 평탄화층(117)에 형성된 컨택홀을 통해 제1 하부 패드와 접하도록 배치될 수 있다. 이에, 제1 사이드 배선(451)은 제1 상부 패드(480T1)와 제1 하부 패드를 연결할 수 있다.
제2 사이드 배선(452)은 제1 사이드 배선(451) 상에 배치된다. 제2 사이드 배선(452)은 기판(110)의 상면, 측면 및 하면을 둘러싸도록 배치된다. 제2 사이드 배선(452)은 제1 평탄화층(116)에 형성된 컨택홀을 통해 제2 상부 패드(480T2)와 접하도록 배치될 수 있다. 또한, 제2 사이드 배선(452)은 제2 평탄화층(117)에 형성된 컨택홀을 통해 제2 하부 패드와 접하도록 배치될 수 있다. 이에, 제2 사이드 배선(452)은 제2 상부 패드(480T2)와 제2 하부 패드를 연결할 수 있다.
이때, 제2 사이드 배선(452)은 제1 사이드 배선(451)과 중첩하지 않도록 배치될 수 있다. 즉, 제1 사이드 배선(451)은 제2 사이드 배선(452) 사이에 배치되어 제2 사이드 배선(452)은 제2 상부 패드(480T2) 및 제2 하부 패드와 중첩하고, 제1 사이드 배선(451)은 제1 상부 패드(480T1) 및 제1 하부 패드와 중첩할 수 있다.
본 발명의 다른 실시예에 따른 표시 장치(400)에서는 복수의 사이드 배선(450)을 서로 상이한 층에 배치하여 복수의 사이드 배선(450) 간의 간격을 넓힐 수 있다. 예를 들어, 기존의 표시 장치에서 단위 면적당 6개의 사이드 배선이 배치되고, 6개의 사이드 배선이 모두 동일한 층에 배치되었다면, 본 발명의 다른 실시예에 따른 표시 장치(400)에서는 복수의 사이드 배선(450)을 이층 구조로 배치하고, 6개의 복수의 사이드 배선(450) 중 3개의 제1 사이드 배선(451)을 제1 층에 배치하고, 다른 3개의 제2 사이드 배선(452)을 제2 층에 배치한다. 따라서, 복수의 사이드 배선(450)이 모두 1개의 층에 배치되는 경우보다 복수의 사이드 배선(450) 간의 간격을 넓힐 수 있다. 이에, 본 발명의 다른 실시예에 따른 표시 장치(400)에서는 인접하게 배치된 복수의 사이드 배선(450) 간의 간격을 넓혀서, 복수의 사이드 배선(450)에 발생할 수 있는 마이그레이션 현상을 억제할 수 있어 표시 장치(400)의 신뢰성이 확보될 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 표시 장치의 확대 평면도이다.
도 5의 표시 장치(500)는 도 1 내지 도 3를 참조하여 설명한 표시 장치(100)와 비교하여 상부 패드(580T), 하부 패드, 배선(560) 링크 배선 및 사이드 배선(550)만이 상이할 뿐, 다른 구성은 실질적으로 동일하므로, 중복 설명을 생략하기로 한다.
상부 패드(580T)는 제1 상부 패드(580T1) 및 제2 상부 패드(580T2)를 포함한다.
제1 상부 패드(580T1)는 기판(110)의 외곽부에 배치될 수 있다. 제1 상부 패드(580T1)는 제1 평탄화층(116)에 형성된 컨택홀을 통해 제1 사이드 배선(551)과 연결될 수 있다.
제2 상부 패드는(580T2) 제1 상부 패드(580T1)와 동일한 층에 배치될 수 있다. 제2 상부 패드(580T2)는 제1 상부 패드(580T1) 보다 기판(110) 중앙에 가깝게 배치될 수 있다. 즉, 제2 상부 패드(580T2)는 제1 상부 패드(580T1)보다 내측에 배치될 수 있다. 제2 상부 패드(580T2)는 컨택홀을 통해 제2 사이드 배선(552)과 연결될 수 있다. 제2 상부 패드(580T2)는 제1 상부 패드(580T1)와 동일한 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
제1 상부 패드(580T1)와 제2 상부 패드(580T2)는 기판(110) 상에서 교대로 배치될 수 있다. 즉, 제2 상부 패드(580T2)는 제1 상부 패드(580T1)와 지그재그 형태로 배치될 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치(500)에서는 제1 상부 패드(580T1)와 제2 상부 패드(580T2)는 상이한 크기로 배치될 수 있다. 예를 들어, 제2 상부 패드(580T2)의 폭은 제1 상부 패드(580T1) 폭보다 클 수 있다.
또한, 제2 상부 패드(580T2)의 이격 거리는 제1 상부 패드(580T1)의 이격 거리와 상이할 수 있다. 예를 들어 제1 상부 패드(580T1)의 이격 거리는 제2 상부 패드(580T2)의 이격 거리 보다 클 수 있다.
기판(110) 상에 배선(560)이 배치된다. 배선(560)은 제1 배선(561) 및 제2 배선(562)을 포함한다. 제1 배선(561)은 상부 패드(580T) 중 제1 상부 패드(580T1)에 연결되는 배선이고 제2 배선(562)은 상부 패드(580T) 중 제2 상부 패드(580T2)에 연결되는 배선이다. 제1 배선(561) 및 제2 배선(562)은 동일 물질로 동일 층 상에 배치될 수 있으나, 이에 제한되지 않고, 상이한 물질로 상이한 층 상에 배치될 수도 있다. 또한, 제1 배선(561) 제2 배선(562) 사이에 배치될 수 있다.
제2 배선(562)은 표시 장치(500)의 전원 배선일 수 있다. 예를 들어, 제2 배선(562)은 고전위 전원 배선, 저전위 전원 배선 등과 같은 전원 배선일 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치(500)에서는 제1 배선(561)와 제2 배선(562)은 상이한 크기로 배치될 수 있다. 예를 들어, 제2 배선(562)의 폭은 제1 배선(561)의 폭보다 클 수 있고, 제1 배선(561)의 폭의 2배 이상일 수도 있다. 또한, 제2 배선(562)의 이격 거리는 제1 배선(561)의 이격 거리와 상이할 수 있다. 예를 들어 제1 배선(561)의 이격 거리는 제2 배선(562)의 이격 거리 보다 클 수 있다.
하부 패드는 제1 하부 패드 및 제2 하부 패드를 포함한다.
제1 하부 패드는 기판(110)의 외곽부에 배치될 수 있다. 제1 하부 패드는 제2 평탄화층(117)에 형성된 컨택홀을 통해 제1 사이드 배선(551)과 연결될 수 있다.
제2 하부 패드는 제1 하부 패드와 동일한 층에 배치될 수 있다. 제2 하부 패드는 제1 하부 패드 보다 기판(110)의 중앙에 가깝게 배치될 수 있다. 즉, 제2 하부 패드는 제1 하부 패드보다 내측에 배치될 수 있다. 제2 하부 패드는 컨택홀을 통해 제2 사이드 배선(552)과 연결될 수 있다. 제2 하부 패드는 제1 하부 패드와 동일한 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
제1 하부 패드와 제2 하부 패드는 기판(110) 상에서 교대로 배치될 수 있다. 즉, 제2 하부 패드는 제1 하부 패드와 지그재그 형태로 배치될 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치(500)에서는 제1 하부 패드와 제2 하부 패드는 상이한 크기로 배치될 수 있다. 예를 들어, 제2 하부 패드의 폭은 제1 하부 패드의 폭보다 클 수 있다. 또한, 제2 하부 패드의 이격 거리는 제1 하부 패드의 이격 거리와 상이할 수 있다. 예를 들어 제1 하부 패드의 이격 거리는 제2 하부 패드의 이격 거리 보다 클 수 있다.
기판(110)의 하면에는 링크 배선이 배치된다.
링크 배선은 제1 링크 배선 및 제2 링크 배선을 포함한다.
제1 링크 배선은 하부 패드중 제1 하부 패드에 연결되는 배선이고 제2 링크 배선은 하부 패드 중 제2 하부 패드에 연결되는 배선이다. 제1 링크 배선 및 제2 링크 배선은 동일 물질로 동일 층 상에 배치될 수 있으나, 이에 제한되지 않고, 상이한 물질로 상이한 층 상에 배치될 수도 있다. 또한, 제1 링크 배선은 제2 링크 배선 사이에 배치될 수 있다.
제2 링크 배선은 표시 장치(500)의 사이드 배선(550)을 통해 전원 배선인 제2 배선(562)과 연결될 수 있다. 이에, 제2 링크 배선은 고전위 전원 링크 배선, 저전위 전원 링크 배선일 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치(500)에서는 제1 링크 배선과 제2 링크 배선은 상이한 크기로 배치될 수 있다. 예를 들어, 제2 링크 배선의 폭은 제1 링크 배선의 폭보다 클 수 있고, 제1 링크 배선의 폭의 2배 이상일 수도 있다.
또한, 제2 링크 배선의 이격 거리는 제1 링크 배선의 이격 거리와 상이할 수 있다. 예를 들어 제1 링크 배선의 이격 거리는 제2 링크 배선의 이격 거리 보다 클 수 있다.
기판(110)의 측면에 사이드 배선(550)이 배치된다. 사이드 배선(550)은 제1 사이드 배선(551) 및 제2 사이드 배선(552)을 포함한다.
기판(110)의 상면, 측면 및 하면에 제1 사이드 배선(551)이 배치된다. 제1 사이드 배선(551)은 제1 평탄화층(116)에 형성된 컨택홀을 통해 제1 상부 패드(580T1)와 접하도록 배치될 수 있다. 또한, 제1 사이드 배선(551)은 제2 평탄화층(117)에 형성된 컨택홀을 통해 제1 하부 패드와 접하도록 배치될 수 있다. 이에, 제1 사이드 배선(551)은 제1 상부 패드(580T1)와 제1 하부 패드를 연결할 수 있다.
제2 사이드 배선(552)은 제1 사이드 배선(551) 상에 배치된다. 제2 사이드 배선(552)은 기판(110)의 상면, 측면 및 하면을 둘러싸도록 배치된다. 제2 사이드 배선(552)은 제1 평탄화층(116)에 형성된 컨택홀을 통해 제2 상부 패드(580T2)와 접하도록 배치될 수 있다. 또한, 제2 사이드 배선(552)은 제2 평탄화층(117)에 형성된 컨택홀을 통해 제2 하부 패드와 접하도록 배치될 수 있다. 이에, 제2 사이드 배선(552)은 제2 상부 패드(580T2)와 제2 하부 패드를 연결할 수 있다.
제2 사이드 배선(552)은 표시 장치(500)의 전원 배선인 제2 배선(562) 및 전원 링크 배선인 제2 링크 배선과 연결될 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치(500)에서는 제1 사이드 배선(551)과 제2 사이드 배선(552)은 상이한 크기로 배치될 수 있다. 예를 들어, 제2 사이드 배선(552)의 폭은 제1 사이드 배선(551)의 폭보다 클 수 있다.
또한, 제2 사이드 배선(552)의 이격 거리는 제1 사이드 배선(551)의 이격 거리와 상이할 수 있다. 예를 들어 제1 사이드 배선(551)의 이격 거리는 제2 사이드 배선(552)의 이격 거리 보다 클 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치(500)에서는 기판(110)에 배치되는 복수의 상부 패드(580T), 복수의 배선(560) 및 복수의 사이드 배선(550)을 상이한 크기로 배치하여, 복수의 제2 사이드 배선(552) 및 복수의 배선(560)의 폭을 확장시켜 표시 장치(500)에서 발생할 수 있는 전압 강하 현상을 최소화할 수 있다. 본 발명의 또 다른 실시예에 따른 표시 장치(500)에서는 제1 층에 배치되는 제1 사이드 배선(551) 및 제2 층에 배치되는 제2 사이드 배선(552)을 포함하고, 제2 사이드 배선(552)의 폭은 제1 사이드 배선(551)의 폭보다 크게 배치할 수 있다. 이에, 복수의 제2 사이드 배선(552)의 폭 및 단면적을 확장시킬 수 있다. 예를 들어, 복수의 제2 사이드 배선(552)의 폭은 복수의 제1 사이드 배선(551)의 폭보다 2배 이상 클 수 있다. 이에, 본 발명의 또 다른 실시예에 따른 표시 장치(500)에서는 전원을 전달하는 제2 사이드 배선(552) 및 제2 배선(562)의 저항이 감소되어 표시 장치(500)의 전압 강하에 의한 휘도 편차 등의 문제를 개선할 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 표시 장치(500)에서는 복수의 제2 사이드 배선(552)이 저전위 전압 배선, 예를 들어, 접지 전압을 전달하는 배선으로 설계하여, 외부의 정전기로부터 제1 사이드 배선(551) 및 표시 장치(500)의 구성요소들을 보호할 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다. 본 발명의 또 다른 실시예에 따른 표시 장치(600)는 도 1 내지 도 3을 참조하여 설명한 표시 장치(100)와 비교하여, 실링 부재(644)와 제1 커버층(691)이 추가되었다는 점만이 상이하며, 다른 구성은 실질적으로 동일하므로 중복 설명을 생략한다.
도 6을 참조하면, 제2 절연층(172) 및 기판(110) 상에 제1 커버층(691)이 배치된다. 제1 커버층(691)은 LED(130) 및 실링 부재(644) 상에 배치되어 외부로부터의 충격에서 표시 장치(600)를 보호할 수 있다. 제1 커버층(691)은 유리 또는 플라스틱 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다. 제1 커버층(691)은 커버 윈도우 또는 비산 방지 필름일 수 있으나, 이에 제한되는 것은 아니다.
기판(110)과 제1 커버층(691) 사이에 제2 본딩층(645)이 배치될 수 있다. 제2 본딩층(645)은 기판(110)의 상부에 배치되어 기판(110)과 제1 커버층(691) 사이를 본딩할 수 있다. 제2 본딩층(645)은 다양한 경화 방식을 통해 경화되어 기판(110)과 제1 커버층(691)을 합착시킬 수 있는 물질로 이루어질 수 있다. 제2 본딩층(645)은 기판(110)과 제1 커버층(691) 사이에서 전체 영역에 배치될 수도 있고, 일부 영역에만 배치될 수도 있다.
기판(110)의 측면에 실링 부재(644)가 배치된다. 실링 부재(644)는 제2 절연층(172)을 덮도록 배치된다. 예를 들어, 실링 부재(644)는 기판(110)의 상면에 배치된 제2 절연층(172)의 일부, 기판(110)의 측면에 배치된 제2 절연층(172) 및 기판(110)의 하면에 배치된 제2 절연층(172)의 일부를 덮을 수 있다. 또한, 실링 부재(644)는 제1 커버층(691)과 접하도록 배치될 수 있다.
실링 부재(644)는 탄성을 갖는 물질로 배치될 수 있다. 예를 들어, 실링 부재(644)는 아크릴계 또는 에폭시계 수지와 같은 물질로 구성될 수 있으나 이에 제한되는 것은 아니다.
실링 부재(644)의 측면은 제1 커버층(691)의 측면과 동일 평면 상에 위치하는 제1 면을 가질 수 있다. 또한, 실링 부재(644)는 기판(110)의 하면에 배치된 제2 절연층(172) 상에 배치되어, 제1 면으로부터 연장되고 상이한 경사진 형상을 갖는 제2 면을 가질 수 있다.
한편, 본 발명의 또 다른 실시예에 따른 표시 장치(600)에서는 제2 사이드 배선(152) 상에 실링 부재(644)를 형성 한 뒤 그라인딩 또는 레이저 커팅 등과 같은 절단 공정을 통해 표시 장치(600)의 크기를 조절할 수 있다. 예를 들어, 제1 커버층(691)을 제2 본딩층(645)을 사용하여 접착시킨 후, 표시 장치(600)의 측면에 실링 부재(644)를 도포한다. 이후, 그라인딩 또는 레이저 커팅 등의 절단 공정을 통해 제1 커버층(691)의 일부 및 실링 부재(644)의 일부를 제거하는 방식으로 표시 장치(600)가 제조될 수 있다. 이에, 절단된 영역에 배치된 실링 부재(644)는 제1 커버층(691)의 측면과 동일 평면 상에 위치하는 제1 면 및 절단된 영역에 배치되지 않은 경사진 형상을 갖는 제2 면을 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치(600)는 기판(110)의 상면에 제1 커버층(691)을 배치하고 기판(110)의 측면에 실링 부재(644)를 배치하여 표시 장치(600)를 외부의 충격으로부터 보호할 수 있다. 표시 장치는 표시 장치의 운반 과정에서 외부의 힘에 노출 될 수 있으며 이에 표시 장치는 파손될 수 있다. 또한, 표시 장치를 사용하여 타일링 표시 장치를 구현하는 경우, 인접한 표시 장치 사이의 간격이 시청자에게 시인되는 것을 방지하기 위해, 인접한 표시 장치 사이의 간격을 최소화 해야 한다. 이에, 표시 장치의 타일링 과정에서 미세한 오차에도 인접한 표시 패널과 접촉할 수 있으며, 표시 장치가 파손될 수 있다. 특히, 제로 베젤의 표시 장치 구현을 위해 비표시 영역을 제거하는 경우, 사이드 배선의 보호가 문제가 될 수 있다. 이에, 본 발명의 또 다른 실시예에 따른 표시 장치(600)에서는 제1 커버층(691)이 기판(110)의 상면에서 발생한 충격으로부터 표시 장치(600)를 보호하고, 실링 부재(644)가 기판(110)의 측면에 발생한 충격으로부터 사이드 배선(150) 및 기판(110)의 측면을 보호할 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 표시 장치(600)는 실링 부재(644)의 측면과 제1 커버층(691)의 측면을 동일 평면상에 배치하여, 표시 장치(600)의 시인성을 개선할 수 있다. 일반적으로 표시 장치의 사이드 배선 및 절연층은 기판의 측면에서 경사진 면으로 배치된다. 예를 들어, 사이드 배선 및 절연층의 단면은 쉘(Shell) 구조와 같이 곡면 형상으로 기판의 측면을 감싸게 배치된다. 이에, 표시 장치를 타일링 하였을 시, 표시 장치 사이가 예를 들어, 'V' 형태의 홈을 형성하였다. 이에, 표시 장치에서 'V' 형태의 홈이 시인되어 표시 장치의 시인성을 저하시키는 문제가 발생하였다. 이에, 본 발명의 또 다른 실시예에 따른 표시 장치(600)에서는 사이드 배선(150) 및 절연층(170) 상에 실링 부재(644)를 배치하고, 실링 부재(644)의 측면을 제1 커버층(691)의 측면과 동일 평면상에 배치하여 표시 장치(600)에서 'V' 형태의 홈이 시인되는 것을 저지할 수 있다.
도 7는 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다. 본 발명의 또 다른 실시예에 따른 표시 장치(700)는 도 6을 참조하여 설명한, 표시 장치(600)와 비교하여, 실링 부재(744)만이 상이하며, 다른 구성은 실질적으로 동일하므로 중복 설명을 생략한다.
도 7을 참조하면, 기판(110)의 측면에 실링 부재(744)가 배치된다. 실링 부재(744)는 제2 사이드 배선(152), 제2 절연층(172) 및 하부 패드(180B)를 덮도록 배치된다. 예를 들어, 실링 부재(744)는 기판(110)의 상면에 배치된 제2 절연층(172)의 일부, 기판(110)의 측면에 배치된 제2 절연층(172), 기판(110)의 하면에 배치된 제2 절연층(172) 및 하부 패드(180B)를 덮도록 배치될 수 있다. 이에, 실링 부재(744)는 제1 커버층(691)이 배치되지 않은 기판(110)의 측면 및 기판(110)의 하면을 덮을 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치(700)에서는 기판(110)의 상면에 제1 커버층(691)을 배치하고 기판(110)의 측면에 실링 부재(744)를 배치하여 제1 커버층(691)이 기판(110)의 상면에서 발생한 충격으로부터 표시 장치(700)를 보호하고, 실링 부재(744)가 기판(110)의 측면에 발생한 충격으로부터 사이드 배선(150) 및 기판(110)의 측면을 보호할 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 표시 장치(700)에서는 실링 부재(744)의 측면과 제1 커버층(691)의 측면을 동일 평면상에 배치하여, 'V' 형태의 홈의 시인을 방지하고, 표시 장치(700)의 시인성을 개선할 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 표시 장치(700)에서는 실링 부재(744)가 기판(110)의 하면에 배치된 제2 절연층(172)를 덮도록 배치하여, 기판(110)의 하면에서 발생한 충격으로부터 표시 장치(700)를 보호할 수 있다. 즉, 본 발명의 또 다른 실시예에 따른 표시 장치(700)에서는 실링 부재(744)를 연장하여 기판(110)의 하면에 배치된 제2 절연층(172) 및 하부 패드(180B)를 모두 덮도록 배치한다. 이에, 본 발명의 또 다른 실시예에 따른 표시 장치(700)에서는 실링 부재(744)가 기판(110)의 하면에 발생한 충격으로부터 사이드 배선(150) 및 하부 패드(180B)를 보호할 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다. 본 발명의 또 다른 실시예에 따른 표시 장치(800)는 도 6을 참조하여 설명한 표시 장치(600)와 비교하여, 실링 부재(844)가 상이하고 제2 커버층(892)이 추가되었다는 점만이 상이하며, 다른 구성은 실질적으로 동일하므로 중복 설명을 생략한다.
도 8을 참조하면, 기판(110) 히부에 제2 커버층(892)이 배치된다. 제2 커버층(892)은 기판(110)의 하부에 배치되어 제2 절연층(172) 및 하부 패드(180B)를 덮을 수 있다. 외부로부터의 충격에서 표시 장치(800)를 보호할 수 있다. 제2 커버층(892)은 유리 또는 플라스틱 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다. 제2 커버층(892)은 커버 윈도우 또는 비산 방지 필름일 수 있으나, 이에 제한되는 것은 아니다.
한편, 기판(110)과 제2 커버층(892) 사이에 제3 본딩층(846)이 배치될 수 있다. 제3 본딩층(846)은 기판(110)과 제2 커버층(892) 사이를 본딩할 수 있다. 제3 본딩층(846)은 다양한 경화 방식을 통해 경화되어 기판(110)과 제2 커버층(892)을 합착시킬 수 있는 물질로 이루어질 수 있다. 제3 본딩층(846)은 기판(110)과 제2 커버층(892) 사이에서 전체 영역에 배치될 수도 있고, 일부 영역에만 배치될 수도 있다.
기판(110)의 측면에 실링 부재(844)가 배치된다. 실링 부재(844)는 제2 절연층(172)을 덮도록 배치된다. 예를 들어, 실링 부재(844)는 기판(110)의 상면에 배치된 제1 커버층(691), 제2 절연층(172)의 일부, 기판(110)의 측면에 배치된 제2 절연층(172) 및 기판(110)의 하면에 배치된 제2 절연층(172)의 일부를 덮을 수 있다.
실링 부재(844)의 측면은 제1 커버층(691)의 측면 및 제2 커버층(892)의 측면과 동일 평면 상에 위치하는 제1 면을 가질 수 있다.
한편, 본 발명의 또 다른 실시예에 따른 표시 장치(800)에서는 제2 사이드 배선(152) 상에 실링 부재(844)를 형성 한 뒤 그라인딩 또는 레이저 커팅 등과 같은 절단 공정을 통해 표시 장치(800)의 크기를 조절할 수 있다. 예를 들어, 제1 커버층(691)을 제2 본딩층(645)을 사용하여 접착시키고 제2 커버층(892)을 제3 본딩층(846)을 사용하여 접착시킨 후, 표시 장치(800)의 측면에 실링 부재(844)를 도포한다. 이후, 그라인딩 또는 레이저 커팅 등의 절단 공정을 통해 제1 커버층(691)의 일부, 제2 커버층(892)의 일부 및 실링 부재(844)의 일부를 제거하는 방식으로 표시 장치(800)가 제조될 수 있다. 이에, 절단된 영역에 배치된 실링 부재(844)는 제1 커버층(691)의 측면 및 제2 커버층(892)의 측면과 동일 평면 상에 위치하는 제1 면을 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치(800)는 기판(110)의 상면에 제1 커버 층(691)을 배치하고 기판(110)의 측면에 실링 부재(844)를 배치하여 제1 커버층(691)이 기판(110)의 상면에서 발생한 충격으로부터 표시 장치(800)를 보호하고, 실링 부재(844)가 기판(110)의 측면에 발생한 충격으로부터 사이드 배선(150) 및 기판(110)의 측면을 보호할 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 표시 장치(800)는 실링 부재(844)의 측면과 제1 커버층(691)의 측면을 동일 평면상에 배치하여, 'V' 형태의 홈의 시인을 방지하고, 표시 장치(800)의 시인성을 개선할 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 표시 장치(800)는 제2 커버층(892)이 기판(110)의 하면에 배치된 제2 절연층(172) 및 기판(110)을 덮도록 배치하여, 기판(110)의 하면에서 발생한 충격으로부터 표시 장치(800)를 보호할 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치(800)에서는 기판(110)의 상면에 제1 커버층(691)을 배치하고 기판(110)의 측면에 실링 부재(844)를 배치하여 제1 커버층(691)이 기판(110)의 상면에서 발생한 충격으로부터 표시 장치(800)를 보호하고, 실링 부재(844)가 기판(110)의 측면에 발생한 충격으로부터 사이드 배선(150) 및 기판(110)의 측면을 보호할 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 표시 장치(800)에서는 실링 부재(844)의 측면과 제1 커버층(691)의 측면을 동일 평면상에 배치하여, 'V' 형태의 홈의 시인을 방지하고, 표시 장치(800)의 시인성을 개선할 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 표시 장치(800)에서는 제2 커버층(892)이 기판(110)의 하면에 배치하여, 외부로부터의 충격에서 표시 장치(800)를 보호할 수 있다. 즉, 본 발명의 또 다른 실시예에 따른 표시 장치(800)에서는 제2 커버층(892)이 기판(110)의 하면에 배치된 제2 절연층(172) 및 하부 패드(180B)를 모두 덮도록 배치한다. 이에, 본 발명의 또 다른 실시예에 따른 표시 장치(800)에서는 제2 커버층(892)이 기판(110)의 하면에 발생한 충격으로부터 사이드 배선(150) 및 하부 패드(180B)를 보호할 수 있다.
본 발명의 실시예들에 따른 표시 장치는 다음과 같이 설명될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 복수의 발광 소자가 배치되는 기판, 기판의 상면에 배치되는 복수의 배선, 기판의 하면에 배치되는 복수의 링크 배선 및 복수의 배선과 복수의 링크 배선을 연결하는 복수의 사이드 배선을 포함하고, 복수의 사이드 배선은 복수의 제1 사이드 배선 및 복수의 제2 사이드 배선을 포함하고, 복수의 제1 사이드 배선 및 복수의 제2 사이드 배선은 서로 상이한 층에 배치한다.
본 발명의 다른 특징에 따르면, 복수의 제1 사이드 배선을 덮고, 복수의 제1 사이드 배선과 복수의 제2 사이드 배선 사이에 배치되는 제1 절연층, 복수의 제2 사이드 배선을 덮도록 배치되는 제2 절연층을 더 포함하고, 제1 절연층 및 제2 절연층은 블랙 물질을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 기판의 상면에 배치되고, 복수의 배선과 연결되는 복수의 상부 패드 및 기판의 하면에 배치되고, 복수의 링크 배선과 연결되는 복수의 하부 패드를 더 포함하고, 사이드 배선은 복수의 상부 패드를 통해 복수의 배선과 연결되고, 사이드 배선은 복수의 하부 패드를 통해 복수의 링크 배선과 연결되고, 복수의 상부 패드는 복수의 제1 사이드 배선과 연결되는 복수의 제1 상부 패드 및 복수의 제2 사이드 배선과 연결되는 복수의 제2 상부 패드를 포함하고, 복수의 하부 패드는 복수의 제1 사이드 배선과 연결되는 복수의 제1 하부 패드 및 복수의 제2 사이드 배선과 연결되는 복수의 제2 하부 패드를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 제2 상부 패드는 복수의 제1 상부 패드 보다 기판 중앙에 가깝게 배치되고, 복수의 제2 하부 패드는 복수의 제1 하부 패드 보다 기판 중앙에 가깝게 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 제2 사이드 배선은 복수의 제2 상부 패드 및 복수의 제2 하부 패드와 중첩할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 제1 상부 패드와 복수의 제2 상부 패드는 지그재그 형태로 배치되고, 복수의 제1 하부 패드와 복수의 제2 하부 패드는 지그재그 형태로 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 제1 상부 패드 및 복수의 제2 상부 패드는 동일 층 상에 배치되고, 복수의 배선 중 복수의 제1 상부 패드로부터 연장하는 배선과 복수의 제2 상부 패드로부터 연장하는 배선은 동일 층 상에 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 제1 상부 패드의 폭은 복수의 제2 상부 패드의 폭보다 크고, 복수의 배선 중 복수의 제1 상부 패드와 연결되는 배선은 전원 배선일 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 제2 사이드 배선을 덮는 실링(sealing) 부재 및 기판 상에서 실링 부재와 접하도록 배치되는 제1 커버층을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 실링 부재의 측면은 제1 커버층의 측면과 동일 평면 상에 위치하는 제1 면 및 제1 면으로부터 연장하고 경사진 형상을 갖는 제2 면을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 기판의 하면에 배치되는 복수의 하부 패드를 더 포함하고, 실링 부재는 복수의 하부 패드를 덮도록 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 기판의 아래에서 실링 부재 하부에 배치되는 제2 커버층을 더 포함하고, 제1 커버층의 측면, 실링 부재의 측면 및 제2 커버층의 측면은 동일 평면 상에 배치될 수 있다.
본 발명의 다른 실시예에 따른 발광 표시 장치는 복수의 발광 소자가 배치되는 기판, 기판의 상면에 배치되는 복수의 제1 배선 및 복수의 제2 배선, 기판의 상면에 배치되고, 복수의 제1 배선 및 복수의 제2 배선과 연결되는 복수의 제1 상부 패드 및 복수의 제2 상부 패드, 기판의 하면에 배치되는 복수의 제1 링크 배선 및 복수의 제2 링크 배선, 기판의 하면에 배치되고 복수의 제1 링크 배선 및 복수의 제2 링크 배선과 연결되는 복수의 제1 하부 패드 및 복수의 제2 하부 패드, 복수의 제1 상부 패드와 복수의 제1 하부 패드를 연결하는 복수의 제1 사이드 배선, 복수의 제1 사이드 배선을 덮도록 배치된 제1 절연층 및 복수의 제2 상부 패드와 복수의 제2 하부 패드를 연결하고, 제1 절연층 상에 배치되는 복수의 제2 사이드 배선을 포함한다.
본 발명의 다른 특징에 따르면, 복수의 제1 사이드 배선의 적어도 일부 및 복수의 제2 사이드 배선의 적어도 일부는 서로 중첩할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 제1 사이드 배선은 복수의 제2 사이드 배선 사이에 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 제1 상부 패드는 복수의 제2 상부 패드보다 기판의 외곽부에 가깝게 배치되고, 복수의 제1 하부 패드는 복수의 제2 하부 패드보다 기판의 외곽부에 가깝게 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 제1 상부 패드와 복수의 제2 상부 패드는 기판 상에서 교대로 배치되고, 복수의 제1 하부 패드와 복수의 제2 하부 패드는 기판 상에서 교대로 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 제2 사이드 배선의 폭은 복수의 제1 사이드 배선의 폭보다 크고, 복수의 제2 사이드 배선은 전원 배선과 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 제2 사이드 배선을 덮도록 배치되는 제2 절연층, 제2 절연층 상에 배치되는 실링 부재 및 복수의 발광 소자 및 실링 부재 상에 배치되는 제1 커버층을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 실링 부재는 복수의 제1 하부 패드 및 복수의 제2 하부 패드를 덮을 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 제1 하부 패드, 복수의 제2 하부 패드 아래에 배치되고, 실링 부재에 접하는 제2 커버층을 더 포함할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100, 400, 500, 600, 700, 800: 표시 장치
110: 기판
111: 제1 기판
112: 제2 기판
113: 게이트 절연층
114: 패시베이션층
115: 접착층
116: 제1 평탄화층
117: 제2 평탄화층
118: 제1 본딩층
119: 뱅크층
120: 박막 트랜지스터
121: 게이트 전극
122: 액티브층
123: 소스 전극
124: 드레인 전극
130: LED
131: 제1 LED
132: 제2 LED
131R: 제1 적색 LED
131G: 제1 녹색 LED
131B: 제1 청색 LED
132R: 제2 적색 LED
132G: 제2 녹색 LED
132B: 제2 청색 LED
133: n형층
134: 활성층
135: p형층
136: p전극
137: n전극
141: 제1 전극
142: 제2 전극
143: 반사층
150, 450, 550: 사이드 배선
151, 451, 551: 제1 사이드 배선
152, 452, 552: 제2 사이드 배선
160, 460, 560: 배선
161, 461, 561: 제1 배선
162, 462, 562: 제2 배선
170: 절연층
171: 제1 절연층
172: 제2 절연층
180T, 480T, 580T: 상부 패드
180T1, 480T1, 580T1: 제1 상부 패드
180T2, 480T2, 580T2: 제2 상부 패드
180B: 하부 패드
180B1: 제1 하부 패드
180B2: 제2 하부 패드
644,744, 844: 실링 부재
645: 제2 본딩층
846: 제3 본딩층
691: 제1 커버층
892: 제2 커버층
P: 단위 화소
CL: 공통 배선

Claims (21)

  1. 복수의 발광 소자가 배치되는 기판;
    상기 기판의 상면에 배치되는 복수의 배선;
    상기 기판의 하면에 배치되는 복수의 링크 배선; 및
    상기 복수의 배선과 상기 복수의 링크 배선을 연결하는 복수의 사이드 배선을 포함하고,
    상기 복수의 사이드 배선은 복수의 제1 사이드 배선 및 복수의 제2 사이드 배선을 포함하고,
    상기 복수의 제1 사이드 배선 및 상기 복수의 제2 사이드 배선은 서로 상이한 층에 배치된, 표시 장치.
  2. 제1항에 있어서,
    상기 복수의 제1 사이드 배선을 덮고, 상기 복수의 제1 사이드 배선과 상기 복수의 제2 사이드 배선 사이에 배치되는 제1 절연층;
    상기 복수의 제2 사이드 배선을 덮도록 배치되는 제2 절연층을 더 포함하고,
    상기 제1 절연층 및 상기 제2 절연층은 블랙 물질을 포함하는, 표시 장치.
  3. 제1항에 있어서,
    상기 기판의 상면에 배치되고, 상기 복수의 배선과 연결되는 복수의 상부 패드; 및
    상기 기판의 하면에 배치되고, 상기 복수의 링크 배선과 연결되는 복수의 하부 패드를 더 포함하고,
    상기 사이드 배선은 상기 복수의 상부 패드를 통해 상기 복수의 배선과 연결되고,
    상기 사이드 배선은 상기 복수의 하부 패드를 통해 상기 복수의 링크 배선과 연결되고,
    상기 복수의 상부 패드는 상기 복수의 제1 사이드 배선과 연결되는 복수의 제1 상부 패드 및 상기 복수의 제2 사이드 배선과 연결되는 복수의 제2 상부 패드를 포함하고,
    상기 복수의 하부 패드는 상기 복수의 제1 사이드 배선과 연결되는 복수의 제1 하부 패드 및 상기 복수의 제2 사이드 배선과 연결되는 복수의 제2 하부 패드를 포함하는, 표시 장치.
  4. 제3항에 있어서,
    상기 복수의 제2 상부 패드는 상기 복수의 제1 상부 패드 보다 상기 기판 중앙에 가깝게 배치되고,
    상기 복수의 제2 하부 패드는 상기 복수의 제1 하부 패드 보다 상기 기판 중앙에 가깝게 배치되는, 표시 장치.
  5. 제4항에 있어서,
    상기 복수의 제2 사이드 배선은 상기 복수의 제2 상부 패드 및 상기 복수의 제2 하부 패드와 중첩하는, 표시 장치.
  6. 제4항에 있어서,
    상기 복수의 제1 상부 패드와 상기 복수의 제2 상부 패드는 지그재그 형태로 배치되고,
    상기 복수의 제1 하부 패드와 상기 복수의 제2 하부 패드는 지그재그 형태로 배치되는, 표시 장치.
  7. 제3항에 있어서,
    상기 복수의 제1 상부 패드 및 상기 복수의 제2 상부 패드는 동일 층 상에 배치되고,
    상기 복수의 배선 중 상기 복수의 제1 상부 패드로부터 연장하는 배선과 상기 복수의 제2 상부 패드로부터 연장하는 배선은 동일 층 상에 배치되는, 표시 장치.
  8. 제3항에 있어서,
    상기 복수의 제2 상부 패드의 폭은 상기 복수의 제1 상부 패드의 폭보다 크고,
    상기 복수의 배선 중 상기 복수의 제2 상부 패드와 연결되는 배선은 전원 배선인, 표시 장치.
  9. 제1항에 있어서,
    상기 복수의 제2 사이드 배선을 덮는 실링(sealing) 부재; 및
    상기 기판 상에서 상기 실링 부재와 접하도록 배치되는 제1 커버층을 포함하는, 표시 장치.
  10. 제9항에 있어서,
    상기 실링 부재의 측면은 상기 제1 커버층의 측면과 동일 평면 상에 위치하는 제1 면 및 상기 제1 면으로부터 연장하고 경사진 형상을 갖는 제2 면을 포함하는, 표시 장치.
  11. 제10항에 있어서,
    상기 기판의 하면에 배치되고, 상기 복수의 링크 배선과 연결되는 복수의 하부 패드를 더 포함하고,
    상기 실링 부재는 상기 복수의 하부 패드를 덮도록 배치되는, 표시 장치.
  12. 제9항에 있어서,
    상기 기판의 아래에서 상기 실링 부재 하부에 배치되는 제2 커버층을 더 포함하고,
    상기 제1 커버층의 측면, 상기 실링 부재의 측면 및 상기 제2 커버층의 측면은 동일 평면 상에 배치되는, 표시 장치.
  13. 복수의 발광 소자가 배치되는 기판;
    상기 기판의 상면에 배치되는 복수의 제1 배선 및 복수의 제2 배선;
    상기 기판의 상면에 배치되고, 상기 복수의 제1 배선 및 상기 복수의 제2 배선과 연결되는 복수의 제1 상부 패드 및 복수의 제2 상부 패드;
    상기 기판의 하면에 배치되는 복수의 제1 링크 배선 및 복수의 제2 링크 배선;
    상기 기판의 하면에 배치되고 상기 복수의 제1 링크 배선 및 상기 복수의 제2 링크 배선과 연결되는 복수의 제1 하부 패드 및 복수의 제2 하부 패드;
    상기 복수의 제1 상부 패드와 상기 복수의 제1 하부 패드를 연결하는 복수의 제1 사이드 배선;
    상기 복수의 제1 사이드 배선을 덮도록 배치된 제1 절연층; 및
    상기 복수의 제2 상부 패드와 상기 복수의 제2 하부 패드를 연결하고, 상기 제1 절연층 상에 배치되는 복수의 제2 사이드 배선을 포함하는, 표시 장치.
  14. 제13항에 있어서,
    상기 복수의 제1 사이드 배선의 적어도 일부 및 상기 복수의 제2 사이드 배선의 적어도 일부는 서로 중첩하는, 표시 장치.
  15. 제13항에 있어서,
    상기 복수의 제1 사이드 배선은 상기 복수의 제2 사이드 배선 사이에 배치된, 표시 장치.
  16. 제13항에 있어서,
    상기 복수의 제1 상부 패드는 상기 복수의 제2 상부 패드보다 상기 기판의 외곽부에 가깝게 배치되고
    상기 복수의 제1 하부 패드는 상기 복수의 제2 하부 패드보다 상기 기판의 외곽부에 가깝게 배치되는, 표시 장치.
  17. 제16항에 있어서,
    상기 복수의 제1 상부 패드와 상기 복수의 제2 상부 패드는 상기 기판 상에서 교대로 배치되고,
    상기 복수의 제1 하부 패드와 상기 복수의 제2 하부 패드는 상기 기판 상에서 교대로 배치되는, 표시 장치.
  18. 제13항에 있어서,
    상기 복수의 제2 사이드 배선의 폭은 상기 복수의 제1 사이드 배선의 폭보다 크고,
    상기 복수의 제2 사이드 배선은 전원 배선과 연결되는, 표시 장치.
  19. 제13항에 있어서,
    상기 복수의 제2 사이드 배선을 덮도록 배치되는 제2 절연층;
    상기 제2 절연층 상에 배치되는 실링 부재; 및
    상기 복수의 발광 소자 및 상기 실링 부재 상에 배치되는 제1 커버층을 포함하는, 표시 장치.
  20. 제19항에 있어서,
    상기 실링 부재는 상기 복수의 제1 하부 패드 및 상기 복수의 제2 하부 패드를 덮는, 표시 장치.
  21. 제19항에 있어서,
    상기 복수의 제1 하부 패드 및 상기 복수의 제2 하부 패드 아래에 배치되고, 상기 실링 부재에 접하는 제2 커버층을 더 포함하는, 표시 장치.
KR1020190151388A 2019-11-22 2019-11-22 표시 장치 KR20210063010A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190151388A KR20210063010A (ko) 2019-11-22 2019-11-22 표시 장치
EP20889395.8A EP4064354A4 (en) 2019-11-22 2020-03-30 DISPLAY DEVICE
US17/778,378 US20230005962A1 (en) 2019-11-22 2020-03-30 Display device
PCT/KR2020/004349 WO2021100983A1 (ko) 2019-11-22 2020-03-30 표시 장치
CN202080080120.0A CN114730789A (zh) 2019-11-22 2020-03-30 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190151388A KR20210063010A (ko) 2019-11-22 2019-11-22 표시 장치

Publications (1)

Publication Number Publication Date
KR20210063010A true KR20210063010A (ko) 2021-06-01

Family

ID=75980643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190151388A KR20210063010A (ko) 2019-11-22 2019-11-22 표시 장치

Country Status (5)

Country Link
US (1) US20230005962A1 (ko)
EP (1) EP4064354A4 (ko)
KR (1) KR20210063010A (ko)
CN (1) CN114730789A (ko)
WO (1) WO2021100983A1 (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5633477B2 (ja) * 2010-08-27 2014-12-03 豊田合成株式会社 発光素子
CN107408606B (zh) * 2015-03-30 2019-12-13 索尼半导体解决方案公司 发光元件、发光单元、发光面板装置及驱动发光面板装置的方法
KR102582059B1 (ko) * 2016-12-30 2023-09-21 엘지디스플레이 주식회사 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
KR102640288B1 (ko) * 2017-10-19 2024-02-23 엘지디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
KR20190051629A (ko) * 2017-11-07 2019-05-15 엘지디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
DE102018101090A1 (de) * 2018-01-18 2019-07-18 Osram Opto Semiconductors Gmbh Anzeigeelement, Anzeigevorrichtung und Verfahren zur Herstellung einer Kontaktstruktur bei einer Vielzahl von Anzeigeelementen
CN110741428B (zh) * 2018-02-28 2021-12-21 京瓷株式会社 显示装置、玻璃基板及玻璃基板的制造方法

Also Published As

Publication number Publication date
US20230005962A1 (en) 2023-01-05
EP4064354A1 (en) 2022-09-28
EP4064354A4 (en) 2023-12-20
WO2021100983A1 (ko) 2021-05-27
CN114730789A (zh) 2022-07-08

Similar Documents

Publication Publication Date Title
KR102554461B1 (ko) 스트레쳐블 표시 장치
KR102485295B1 (ko) 표시장치
KR102633079B1 (ko) 발광 다이오드 디스플레이 장치
US9741775B2 (en) Display device
KR20180073194A (ko) 표시장치
KR20200039973A (ko) 스트레쳐블 표시 장치 및 그 제조 방법
KR102655727B1 (ko) 표시 장치 및 표시 장치 제조 방법
JP6521610B2 (ja) 画像表示装置
KR20190004892A (ko) 표시장치
KR102635781B1 (ko) 배선 필름 및 그를 포함한 표시 장치
KR20200038800A (ko) 스트레처블 표시장치
KR20190012970A (ko) 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
KR20240040698A (ko) 표시 장치 및 표시 장치 제조 방법
KR102646212B1 (ko) 유기 발광 표시 장치
KR102433358B1 (ko) 표시 장치
KR102512418B1 (ko) 표시장치
KR102491590B1 (ko) 표시장치와 그의 제조방법
KR20200040084A (ko) 스트레쳐블 표시 장치
US20230005962A1 (en) Display device
KR102398001B1 (ko) 유기 발광 표시 장치
KR20200025582A (ko) 표시장치
KR20190068413A (ko) 표시 장치 및 표시 장치 제조 방법
CN109994526B (zh) 电致发光显示装置
CN117412621A (zh) 电致发光显示器
KR20220081172A (ko) 표시장치