WO2021100983A1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
WO2021100983A1
WO2021100983A1 PCT/KR2020/004349 KR2020004349W WO2021100983A1 WO 2021100983 A1 WO2021100983 A1 WO 2021100983A1 KR 2020004349 W KR2020004349 W KR 2020004349W WO 2021100983 A1 WO2021100983 A1 WO 2021100983A1
Authority
WO
WIPO (PCT)
Prior art keywords
disposed
substrate
wiring
pads
wirings
Prior art date
Application number
PCT/KR2020/004349
Other languages
English (en)
French (fr)
Inventor
이창호
정혜란
배순근
이효섭
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to EP20889395.8A priority Critical patent/EP4064354A4/en
Priority to US17/778,378 priority patent/US20230005962A1/en
Priority to CN202080080120.0A priority patent/CN114730789A/zh
Publication of WO2021100983A1 publication Critical patent/WO2021100983A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/244—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver

Definitions

  • the present invention relates to a display device, and more particularly, to a display device capable of securing an arrangement space for side wiring and preventing a migration phenomenon in the side wiring.
  • LCDs liquid crystal display devices
  • OLEDs organic light emitting display devices
  • Liquid crystal displays and organic displays are widely applied to screens of everyday electronic devices, such as mobile phones and notebook computers, due to the advantages of being able to provide high-resolution screens and being lightweight and thin, and their ranges are gradually expanding. Has become.
  • the liquid crystal display and the organic display there is a limit in reducing the size of a bezel area visually recognized by a user as an area in which an image is not displayed on the display device.
  • a sealant since a sealant must be used to seal the liquid crystal and bond the upper and lower substrates, there is a limit to reducing the size of the bezel area.
  • an organic display device since the organic light emitting device is made of an organic material and is very vulnerable to moisture or oxygen, an encapsulation for protecting the organic light emitting device must be disposed, so there is a limit to reducing the size of the bezel area. .
  • a display device including an LED has been proposed. Since the LED is made of an inorganic material rather than an organic material, it has excellent reliability and has a longer lifespan than a liquid crystal display device or an organic display device. In addition, LEDs are suitable to be applied to super-sized screens because they have high lighting speed, low power consumption, excellent stability due to strong impact resistance, and display high-brightness images.
  • an LED element is used in a display device for providing an extra-large screen capable of minimizing the bezel area.
  • the inventors of the present invention believe that since LEDs have better luminous efficiency than organic light-emitting devices, in the case of a display device including an LED, the size of one pixel, that is, light of the same luminance, is emitted compared to a display device using the organic light-emitting device. It was recognized that the size of the light-emitting area required for this was very small. Accordingly, the inventors of the present invention believe that when implementing a display device using an LED, the distance between the light emitting regions of the pixels adjacent to each other is much greater than the distance between the light emitting regions of the pixels adjacent to each other in the organic display device having the same resolution. I recognized that it was long.
  • the inventors of the present invention in the case of implementing a tiling display implemented by arranging a plurality of display panels in a tile form, the LED disposed at the outermost side of the display panel and the outermost display panel adjacent thereto. It was recognized that since the spacing between the LEDs can be implemented equal to the spacing between the LEDs arranged in one display panel, it is possible to implement a zero bezel that does not have a bezel area. However, as described above, the distance between the LED disposed at the outermost side of the display panel and the LED disposed at the outermost side of the other display panel adjacent thereto is the same as the distance between the LEDs disposed within one display panel. In order to be implemented, various driving units such as a gate driving unit and a data driving unit, which have been previously located on the upper surface of the display panel, must be located on the lower surface of the display panel instead of the upper surface.
  • the inventors of the present invention invented a display device having a new structure in which elements such as a thin film transistor and an LED are disposed on an upper surface of a display panel, and driving units such as a gate driver and a data driver are disposed on the lower surface of the display panel.
  • the inventors of the present invention have invented a manufacturing technique for forming side wirings on the side of the display panel in order to connect the devices arranged on the upper surface of the display panel and the driving parts arranged on the lower surface of the display panel. Specifically, side wiring was formed on the display panel using a printing pad. Accordingly, it is possible to form side wirings on a large-area display panel without limiting the size of the display panel by printing a plurality of times using a small-sized printing pad.
  • the technique of forming the side wiring using the printing pad as described above is to form an etched intaglio pattern in a metal plate mold, fill the intaglio pattern with a conductive paste, and bury the filled conductive paste on the printing pad, This is a method of printing side wiring using a printing pad.
  • an etching process using a photoresist is performed to form the intaglio pattern, but there is a problem in that the gap between the intaglio patterns cannot be excessively narrowed due to the process margin of the etching process.
  • a problem may arise that the conductive paste is not properly filled in the intaglio pattern or the conductive paste remains in the intaglio pattern. Accordingly, for process stability, a gap between intaglio patterns must be secured, and for example, a gap of about 50 ⁇ m or more must be secured.
  • the display panel is required to have higher resolution, the number of light emitting devices disposed per unit area of the display device has increased. Accordingly, the number of wires for transmitting signals to the light emitting device has also increased. Accordingly, while the number of wirings to be arranged in a predetermined space has increased, there is a limit to reducing the spacing between side wirings.
  • the migration phenomenon is that when there is a potential difference between two electrodes or wires adjacent to each other and moisture is present, metallic ions move from one electrode or wire to another electrode or wire by electrochemical reaction, and two electrodes that are adjacent to each other. Or, it is a phenomenon in which wiring is electrically connected. That is, when a potential difference is formed between side wirings adjacent to each other for a long time while driving the display device, metallic ions constituting the side wirings move from one side wiring to another side wiring, and side wiring adjacent to each other. This can cause a problem of being electrically connected to each other. Particularly, as a display device having a high resolution increases the number of side wirings to be arranged, and the spacing between the side wirings is also reduced, the migration problem as described above may intensify.
  • the inventors of the present invention invented a display device having a new structure capable of increasing the number of side wirings that can be disposed in a predetermined space and securing a gap between the side wirings.
  • a problem to be solved by the present invention is to provide a display device capable of increasing the number of side wirings disposed in a limited space by arranging side wirings in a two-layer structure.
  • Another problem to be solved by the present invention is to provide a display device capable of increasing the spacing between the wirings by arranging side wirings on different layers.
  • Another problem to be solved by the present invention is to provide a display device capable of extending the wiring width of side wirings disposed on the display device.
  • a display device includes a substrate on which a plurality of light emitting elements are disposed, a plurality of wirings disposed on an upper surface of the substrate, a plurality of link wirings disposed on the lower surface of the substrate, and a plurality of wirings and a plurality of link wirings. It includes a plurality of side wirings to connect, and the plurality of side wirings includes a plurality of first side wirings and a plurality of second side wirings, and a plurality of first side wirings and a plurality of second side wirings are arranged on different layers. To place.
  • a display device includes a substrate on which a plurality of light emitting elements are disposed, a plurality of first and second wirings disposed on an upper surface of the substrate, and a plurality of first and second wirings disposed on the upper surface of the substrate.
  • a plurality of first upper pads and a plurality of second upper pads connected to a wiring and a plurality of second wirings, a plurality of first link wirings and a plurality of second link wirings disposed on the lower surface of the substrate, and disposed on the lower surface of the substrate, A plurality of first lower pads and a plurality of second lower pads connected to the plurality of first link wires and the plurality of second link wires, and a plurality of firsts connecting the plurality of first upper pads and the plurality of first lower pads Side wiring, a first insulating layer disposed to cover the plurality of first side wirings, and a plurality of second side wirings disposed on the first insulating layer by connecting the plurality of second upper pads and the plurality of second lower pads Includes.
  • the number of side wirings can be increased by arranging the side wirings on different layers.
  • the spacing between the side wirings is increased, and a migration phenomenon that may occur in the side wirings can be prevented.
  • a voltage drop that may occur in a display device may be reduced by increasing the width of the side wiring.
  • FIG. 1 is a schematic top view of a display device according to an exemplary embodiment of the present invention.
  • FIG. 2 is a schematic enlarged plan view of area A of FIG. 1.
  • FIG. 3 is a cross-sectional view taken along line III-III' of FIG. 1.
  • FIG. 4 is an enlarged plan view of a display device according to another exemplary embodiment of the present invention.
  • FIG. 5 is an enlarged plan view of a display device according to another exemplary embodiment of the present invention.
  • FIG. 6 is a cross-sectional view of a display device according to another exemplary embodiment of the present invention.
  • FIG. 7 is a cross-sectional view of a display device according to another exemplary embodiment of the present invention.
  • FIG. 8 is a cross-sectional view of a display device according to another exemplary embodiment of the present invention.
  • first, second, etc. are used to describe various components, but these components are not limited by these terms. These terms are only used to distinguish one component from another component. Accordingly, the first constituent element mentioned below may be a second constituent element within the technical idea of the present invention.
  • FIG. 1 is a schematic top view of a display device according to an exemplary embodiment of the present invention.
  • an LED 130 serving as a light emitting element is disposed in each unit pixel P of the display device 100.
  • the LED 130 is used as the light emitting device, but the present disclosure is not limited thereto, and an organic light emitting device, a quantum dot device, and the like may also be used.
  • the LED 130 includes a first LED 131 and a second LED 132.
  • the first LED 131 and the second LED 132 are arranged in a line within the unit pixel P of the substrate 110, and the first LED 131 and the second LED 132 are arranged adjacent to each other. .
  • the first LED 131 is disposed in the first row of the unit pixel P.
  • the first LED 131 is composed of elements emitting different colors.
  • the first LED 131 includes a first red LED 131R, a first green LED 131G, and a first blue LED 131B.
  • the second LED 132 is disposed in the second row of the unit pixel P.
  • the second LED 132 is composed of an element emitting the same color as the first LED 131.
  • a second red LED 132R, a second green LED 132G, and a second blue LED 132B are included.
  • the present invention is not limited thereto, and the first LED 131 and the second LED 132 may further include a white LED implementing a white sub-pixel.
  • the type and number of LEDs constituting the first LED 131 and the second LED 132 may be variously configured according to embodiments.
  • the plurality of LEDs 130 disposed on the display device 100 may be spaced apart from each other at different intervals.
  • the plurality of unit pixels P includes a plurality of first LEDs 131 and a plurality of second LEDs 132 arranged side by side in two rows, and in each unit pixel P, the first LED ( 131) and the second LED 132 are spaced at equal intervals.
  • the distance between the first LED 131 and the second LED 132 disposed across the boundary of the unit pixel P is the first LED 131 and the second LED 132 disposed in the unit pixel P.
  • the present invention is not limited thereto, and each of the first LED 131 and the second LED 132 may be disposed at the same distance from each other in the entire area of the display device 100.
  • the plurality of first LEDs 131 and the plurality of second LEDs 132 may be driven by different thin film transistors.
  • the first LED 131 and the second LED 132 that emit light of the same color are connected to different gate wiring and data wiring. Can be driven by
  • the first LED 131 may be a main LED
  • the second LED 132 may be a redundancy LED. That is, the second LED 132 may operate when a defect occurs in the first LED 131 of a specific unit pixel, thereby improving the reliability of the display device 100.
  • the present invention is not limited thereto, and both the first LED 131 and the second LED 132 of the light emitting display device 100 may be main LEDs that emit light during image display.
  • the outermost LED 130 of one display panel and the outermost LED of another display panel adjacent thereto may be the same as the spacing between the LEDs 130 in one display panel, it is possible to implement a zero bezel in which a bezel region does not exist substantially. Accordingly, it may be described that the display device 100 is defined as having only the display area, and that the non-display area is not defined in the display device 100.
  • FIG. 2 is a schematic enlarged plan view of area A of FIG. 1.
  • 3 is a cross-sectional view taken along line III-III' of FIG. 1. 2 and 3, the display device 100 includes a substrate 110, an LED 130, a thin film transistor 120, a plurality of pads 180, a plurality of wirings 160, a plurality of link wirings, It includes a plurality of insulating layers and a plurality of side wirings 150.
  • FIG. 2 only the upper pad 180T, the wiring 160, the substrate 110, the first insulating layer 171 and the side wiring 150 are shown among various components of the display device 100 for convenience of illustration. I did.
  • the substrate 110 includes a first substrate 111 and a second substrate 112.
  • the first substrate 111 is a substrate that supports components disposed on the display device 100 and may be an insulating substrate.
  • the first substrate 111 may be made of glass or resin.
  • the first substrate 111 may be formed of a polymer or plastic.
  • the first substrate 111 may be made of a plastic material having flexibility.
  • the substrate 110 has been described as a structure including two substrates, but the present invention is not limited thereto, and the substrate 110 may be formed of a single substrate.
  • An LED 130, an upper pad 180T, a wiring 160, and a thin film transistor 120 are disposed on the first substrate 111.
  • the display device 100 will be described as being a top emission display device, but is not limited thereto.
  • a thin film transistor 120 is disposed on a first substrate 111.
  • a gate electrode 121 is disposed at the bottom, an active layer 122 on the gate electrode 121, and a source electrode 123 and a drain electrode 124 on the active layer 122.
  • the present invention is not limited thereto.
  • a passivation layer 114 for protecting the thin film transistor 120 is disposed on the source electrode 123 and the drain electrode 124.
  • the passivation layer 114 may be omitted depending on the embodiment.
  • a common wiring CL is disposed on the gate insulating layer 113.
  • the common wiring CL is a wiring for applying a common voltage to the LED 130 and may be disposed to be spaced apart from the gate wiring or the data wiring.
  • the common wiring CL may be formed of the same material as the source electrode 123 and the drain electrode 124 or a plurality of wirings, but is not limited thereto.
  • the reflective layer 143 is disposed on the passivation layer 114 in the display area.
  • the reflective layer 143 is a layer for reflecting light emitted from the LED 130 toward the first substrate 111 toward the top of the display device 100 to emit light to the outside of the display device 100.
  • the reflective layer 143 may be made of a metal material having a high reflectivity.
  • An adhesive layer 115 is disposed on the reflective layer 143.
  • the adhesive layer 115 is an adhesive layer 115 for bonding the LED 130 on the reflective layer 143, and may insulate the reflective layer 143 and the LED 130 made of a metallic material.
  • the adhesive layer 115 may be made of a thermally curable material or a photocurable material, but is not limited thereto.
  • the LED 130 is disposed on the adhesive layer 115.
  • the LED 130 includes an n-type layer 133, an active layer 134, a p-type layer 135, an n-electrode 137, and a p-electrode 136. 3 shows that the LED 130 has a lateral structure, but the structure of the LED 130 is not limited thereto.
  • n-type layer 133 is disposed under the LED 130.
  • the n-type layer 133 is a layer for supplying electrons to the active layer 134 and may be formed by implanting an n-type impurity into gallium nitride (GaN), but is not limited thereto.
  • GaN gallium nitride
  • the active layer 134 is disposed on the n-type layer 133.
  • the active layer 134 is a light emitting layer in which electrons and holes are combined to emit light, and may be formed of a nitride semiconductor, for example, indium gallium nitride (InGaN).
  • a p-type layer 135 is disposed on the active layer 134.
  • the p-type layer 135 is a layer for injecting holes into the active layer 134 and may be formed by implanting p-type impurities into gallium nitride (GaN), but is not limited thereto.
  • n-electrode 137 is disposed on the n-type layer 133.
  • the n-electrode 137 is indium tin oxide (ITO), indium zinc oxide (IZO), indium tin zinc oxide (ITZO), zinc oxide (ZnO), and It may be made of a tin oxide (TO)-based transparent conductive oxide, but is not limited thereto.
  • a p-electrode 136 is disposed on the p-type layer 135.
  • the p-electrode 136 is Indium Tin Oxide (ITO), Indium Zinc Oxide (IZO), Indium Tin Zinc Oxide (ITZO), Zinc Oxide (ZnO), and It may be made of a tin oxide (TO)-based transparent conductive oxide, but is not limited thereto.
  • the p-electrode 136 may be formed of the same material as the n-electrode 137 and may be simultaneously formed through the same process, for example, a mask process, but is not limited thereto.
  • a first planarization layer 116 is disposed on the thin film transistor 120.
  • the top surface of the first planarization layer 116 may have a surface parallel to the first substrate 111 in a region in which the LED 130 is disposed and a region excluding a contact hole. Accordingly, the first planarization layer 116 may flatten a step that may occur due to a component disposed under the first planarization layer 116. In this case, the first planarization layer 116 may be formed such that some regions of the p-electrode 136 and the n-electrode 137 of the LED 130 are opened.
  • the structure of the LED 130 shown in FIG. 3 may be a structure applied to both the first LED 131 and the second LED 132.
  • the first electrode 141 is disposed on the first planarization layer 116.
  • the first electrode 141 is the source electrode 123 of the thin film transistor 120 and the p electrode of the LED 130 through contact holes formed in the first planarization layer 116, the passivation layer 114, and the adhesive layer 115. (136) can be electrically connected.
  • the present invention is not limited thereto, and the first electrode 141 may be defined as being in contact with the drain electrode 124 of the thin film transistor 120 according to the type of the thin film transistor 120.
  • the second electrode 142 is disposed on the first planarization layer 116.
  • the second electrode 142 electrically connects the common wiring CL and the n-electrode 137 of the LED 130 through the contact holes formed in the first planarization layer 116, the passivation layer 114, and the adhesive layer 115. I can connect.
  • FIG. 3 it has been described that the thin film transistor 120 is electrically connected to the p electrode 136 and the common wiring CL is electrically connected to the n electrode 137, but is not limited thereto, and the thin film transistor 120 is The n electrode 137 may be electrically connected, and the common wiring CL may be electrically connected to the p electrode 136.
  • the bank layer 119 is disposed on the first electrode 141, the second electrode 142, and the first planarization layer 116.
  • the bank layer 119 may be formed of an insulating material.
  • the bank layer 119 may include, for example, a black material capable of blocking light such as a black pigment in order to reduce reflection of external light by components of the display device 100.
  • the upper pad 180T is disposed on the first substrate 111.
  • the upper pad 180T is a pad disposed on the substrate 110 among the plurality of pads 180, and the upper pad 180T is connected to the side wiring 150 and the wiring 160 and transmitted from the side wiring 150 It may be a pad for transmitting the signal to the wiring 160.
  • the upper pad 180T may be formed at the same time in the process of forming the thin film transistor 120, and may be formed of the same material as one of the components of the thin film transistor 120, for example. Further, the upper pad 180T may be formed of the same material as the gate electrode 121 of the thin film transistor 120, for example, but is not limited thereto.
  • the first planarization layer 116 is disposed on the upper pad 180T.
  • the top surface of the first planarization layer 116 may have a surface parallel to the first substrate 111 in a region excluding a contact hole. Accordingly, the first planarization layer 116 may flatten a step that may occur due to a component disposed under the first planarization layer 116. In this case, the first planarization layer 116 may be formed to open a partial region of the upper pad 180T.
  • the upper pad 180T includes a first upper pad 180T1 and a second upper pad 180T2.
  • the first upper pad 180T1 may be disposed closer to the outer portion of the substrate 110 than the second upper pad 180T2.
  • the first upper pad 180T1 may be connected to the first side wiring 151 through a contact hole formed in the first planarization layer 116.
  • the second upper pad 180T2 may be disposed on the same layer as the first upper pad 180T1.
  • the second upper pad 180T2 may be disposed closer to the center of the substrate 110 than the first upper pad 180T1. That is, the second upper pad 180T2 may be disposed inside the first upper pad 180T1.
  • the second upper pad 180T2 may be connected to the second side wiring 152 through a contact hole.
  • the second upper pad 180T2 may be made of the same material as the first upper pad 180T1, but is not limited thereto.
  • a wiring 160 is disposed on a first substrate 111.
  • the wiring 160 may be a wiring disposed to drive the display device 100.
  • the display device 100 may include various circuits and light-emitting elements, and a driving unit is disposed to drive various circuits and light-emitting elements.
  • the wiring 160 may be a wiring disposed to supply a signal applied from the driver to each unit pixel P.
  • the wiring 160 may be various wirings such as data wiring, gate wiring, high potential power wiring, low potential power wiring, reference voltage wiring, light emitting signal wiring, and the like.
  • the wiring 160 may be formed on the same layer of the same material as the components of the thin film transistor 120.
  • the wiring 160 may be formed on the same layer of the same material as the gate electrode 121, or may be formed on the same layer of the same material as the source electrode 123 and the drain electrode 124. , Is not limited thereto.
  • the wiring 160 may be disposed on the same layer of the same material as the upper pad 180T.
  • the wiring 160 may be formed integrally with the upper pad 180T.
  • the wiring 160 includes a first wiring 161 and a second wiring 162.
  • the first wire 161 is a wire connected to the first upper pad 180T1 of the upper pads 180T
  • the second wire 162 is a wire connected to the second upper pad 180T2 of the upper pad 180T.
  • the first wiring 161 and the second wiring 162 may be disposed on the same layer of the same material, but are not limited thereto, and may be disposed on different layers of different materials.
  • the second substrate 112 is a substrate that supports components disposed under the second substrate 112 and may be an insulating substrate.
  • the second substrate 112 may be made of glass or resin.
  • the second substrate 112 may be formed of a polymer or plastic.
  • the second substrate 112 may be made of the same material as the first substrate 111.
  • the second substrate 112 may be made of a plastic material having flexibility.
  • a driving unit, a lower pad 180B, and a link wiring are disposed on the lower surface of the second substrate 112.
  • a driving unit for driving the LED 130 of the display device 100 may be disposed on the lower surface of the second substrate 112.
  • a gate driver, a data driver, and a timing controller may be disposed on the lower surface of the second substrate 112, but the present invention is not limited thereto.
  • the driving unit may be formed directly on the lower surface of the second substrate 112, may be disposed on the lower surface of the second substrate 112 in a chip on film (COF) method, or disposed on a printed circuit board (PCB). Alternatively, it may be disposed on the lower surface of the second substrate 112, but is not limited thereto.
  • COF chip on film
  • PCB printed circuit board
  • the lower pad 180B is disposed on the lower surface of the second substrate 112.
  • the lower pad 180B is a pad disposed under the substrate 110 among the plurality of pads 180, and the lower pad 180B is connected to the side wiring 150 and the link wiring to transmit a signal transmitted from the link wiring to the side wiring. It may be a pad for delivery to 150.
  • a second planarization layer 117 is disposed on the lower pad 180B.
  • One surface of the second planarization layer 117 may have a surface parallel to the second substrate 112 in an area excluding a contact hole. Accordingly, the second planarization layer 117 may flatten a step that may occur due to a component disposed under the second planarization layer 117. In this case, the second planarization layer 117 may be formed to open a partial region of the lower pad 180B.
  • the lower pad 180B includes a first lower pad 180B1 and a second lower pad 180B2.
  • the first lower pad 180B1 may be disposed closer to the outer portion of the substrate 110 than the second lower pad 180B2.
  • the first lower pad 180B1 may be connected to the first side wiring 151 through a contact hole formed in the second planarization layer 117.
  • the second lower pad 180B2 may be disposed on the same layer as the first lower pad 180B1.
  • the second lower pad 180B2 may be disposed closer to the center of the substrate 110 than the first lower pad 180B1. That is, the second lower pad 180B2 may be disposed inside the first lower pad 180B1.
  • the second lower pad 180B2 may be connected to the second side wiring 152 through a contact hole.
  • the second lower pad 180B2 may be made of the same material as the first lower pad 180B1, but is not limited thereto.
  • Link wiring is disposed on the lower surface of the second substrate 112.
  • the link wiring may be a wiring for transmitting a signal from the driver to the wiring 160.
  • it may be a wiring disposed to supply a signal applied from a driving unit disposed on the lower surface of the second substrate 112 to each of the LEDs 130.
  • the link wiring includes a first link wiring and a second link wiring.
  • the first link wire is a wire connected to the first lower pad 180B1 of the lower pads 180B
  • the second link wire is a wire connected to the second lower pad 180B2 of the lower pad 180B.
  • the first link wiring and the second link wiring may be disposed on the same layer of the same material, but are not limited thereto, and may be disposed on different layers of different materials.
  • a first bonding layer 118 is disposed between the first substrate 111 and the second substrate 112.
  • the first bonding layer 118 may be in the form of a film for bonding the first substrate 111 and the second substrate 112.
  • the first bonding layer 118 may be made of a material capable of bonding the first substrate 111 and the second substrate 112 by being cured through various curing methods.
  • the first bonding layer 118 may be disposed in the entire area between the first substrate 111 and the second substrate 112, or may be disposed only in a partial area.
  • the side wiring 150 is disposed on the side of the substrate 110.
  • the side wiring 150 may connect the link wiring disposed on the lower surface of the substrate 110 and the wiring 160 disposed on the upper surface of the substrate 110.
  • the side wiring 150 is connected to the upper pad 180T disposed on the upper surface of the first substrate 111 and the lower pad 180B disposed on the lower surface of the second substrate 112.
  • the wiring 160 connected to 180T and the link wiring connected to the lower pad 180B may be connected. Accordingly, the side wiring 150 may allow a signal applied from the driver to be applied to each LED 130.
  • the side wiring 150 may be formed by printing a conductive paste using a printing pad.
  • the side wiring 150 may be made of a material having high electrical conductivity, such as silver (Ag) or copper (Cu).
  • the width of the side wiring 150 may be larger than the width of the wiring 160, but is not limited thereto.
  • the side wiring 150 includes a first side wiring 151 and a second side wiring 152.
  • First side wirings 151 are disposed on the top and side surfaces of the first substrate 111 and on the bottom and side surfaces of the second substrate 112.
  • the first side wiring 151 may be disposed to contact the first upper pad 180T1 through a contact hole formed in the first planarization layer 116.
  • the first side wiring 151 may be disposed to contact the first lower pad 180B1 through a contact hole formed in the second planarization layer 117. Accordingly, the first side wiring 151 may connect the first upper pad 180T1 and the first lower pad 180B1.
  • the second side wiring 152 is disposed on the first side wiring 151.
  • the second side wiring 152 is disposed to surround the top and side surfaces of the first substrate 111 and the bottom and side surfaces of the second substrate 112.
  • the second side wiring 152 may be disposed to contact the second upper pad 180T2 through a contact hole formed in the first planarization layer 116.
  • the second side wiring 152 may be disposed to contact the second lower pad 180B2 through a contact hole formed in the second planarization layer 117. Accordingly, the second side wiring 152 may connect the second upper pad 180T2 and the second lower pad 180B2.
  • the second side wiring 152 includes the first side wiring 151, the first upper pad 180T1, the second upper pad 180T2, the first lower pad 180B1, and the second lower pad 180B2. Can be nested.
  • an insulating layer 170 may be disposed on the side wiring 150.
  • the insulating layer 170 is a layer to protect the side wiring 150 from the outside and insulate it from the outside.
  • the insulating layer 170 may be made of an insulating material.
  • the insulating layer 170 may include, for example, a black material capable of blocking light such as a black pigment in order to reduce reflection of external light by the side wiring 150.
  • the insulating layer 170 includes a first insulating layer 171 and a second insulating layer 172.
  • the first insulating layer 171 may be disposed on the first side wiring 151.
  • the first insulating layer 171 may be disposed to surround the first side wiring 151 to protect the first side wiring 151.
  • a plurality of first insulating layers 171 may be disposed to surround one first side wiring 151, or may be disposed as a single layer to surround all of the plurality of first side wirings 151.
  • the second side wiring 152 may be disposed on the first insulating layer 171, and the second insulating layer 172 may be disposed on the second side wiring 152.
  • the second insulating layer 172 may be disposed to surround the second side wiring 152 to protect the second side wiring 152.
  • a plurality of second insulating layers 172 may be disposed to surround one second side wiring 152, or may be disposed as a single layer to surround all of the plurality of second side wirings 152.
  • the technique of forming the side wiring using the printing pad as described above is to form an etched intaglio pattern in a metal plate mold, fill the intaglio pattern with a conductive paste, and bury the filled conductive paste on the printing pad, This is a method of printing side wiring using a printing pad.
  • an etching process using a photoresist is performed, and there is a problem in that the gap between the intaglio patterns cannot be excessively narrowed due to the process margin of the etching process.
  • a gap between the intaglio patterns when the gap between the intaglio patterns is reduced to several micrometers by using the maximum margin, there may be a problem that the conductive paste is not properly filled in the intaglio pattern or the conductive paste remains in the intaglio pattern. Accordingly, for process stability, a gap between the intaglio patterns must be secured, and, for example, a gap of about 50 ⁇ m or more must be secured.
  • the display panel is required to have higher resolution, the number of light emitting devices disposed per unit area of the display device has increased. Accordingly, the number of wires for transmitting signals to the light emitting device has also increased. Accordingly, while the number of wirings to be arranged in a predetermined space has increased, there is a problem that there is a limitation in reducing the spacing between side wirings.
  • a plurality of side wirings 150 may be disposed on different layers to relieve a design space limitation.
  • 6 side wirings 150 are formed on the 6 side wirings 150 again. Can be placed additionally. Accordingly, while increasing the number of side wirings 150 to be disposed per unit area, the spacing between the side wirings 150 may not be reduced.
  • the number of side wirings 150 to be disposed in a predetermined space may be increased by disposing a plurality of side wirings 150 on different layers. Accordingly, in the display device 100 according to an exemplary embodiment of the present invention, the number of side wirings 150 disposed in a predetermined space and the number of LEDs 130 receiving signals through the side wiring 150 can be increased. Therefore, the resolution of the display device 100 can be increased. Alternatively, if the resolution of the display device 100 is kept the same, the types of signals supplied to the LED 130 may be more diverse.
  • FIG. 4 is an enlarged plan view of a display device according to another exemplary embodiment of the present invention.
  • the display device 400 of FIG. 4 differs from the display device 100 described with reference to FIGS. 1 to 3 in only the upper pad 480T, the lower pad, the wiring 460, the link wiring, and the side wiring 450. However, since the other configurations are substantially the same, redundant descriptions will be omitted.
  • the upper pad 480T includes a first upper pad 480T1 and a second upper pad 480T2.
  • the first upper pad 480T1 may be disposed on the outer periphery of the substrate 110.
  • the first upper pad 480T1 may be connected to the first side wiring 451 through a contact hole formed in the first planarization layer 116.
  • the second upper pad 480T2 may be disposed on the same layer as the first upper pad 480T1.
  • the second upper pad 480T2 may be disposed closer to the center of the substrate 110 than the first upper pad 480T1. That is, the second upper pad 480T2 may be disposed inside the first upper pad 480T1.
  • the second upper pad 480T2 may be connected to the second side wiring 452 through a contact hole.
  • the second upper pad 480T2 may be made of the same material as the first upper pad 480T1, but is not limited thereto.
  • the first upper pad 480T1 and the second upper pad 480T2 may be alternately disposed on the substrate 110. That is, the second upper pad 480T2 may be disposed in a zigzag shape with the first upper pad 480T1.
  • the wiring 460 is disposed on the substrate 110.
  • the wiring 460 includes a first wiring 461 and a second wiring 462.
  • the first wire 461 is a wire connected to the first upper pad 480T1 of the upper pads 480T
  • the second wire 462 is a wire connected to the second upper pad 480T2 of the upper pad 480T.
  • the first wiring 461 and the second wiring 462 may be disposed on the same layer of the same material, but are not limited thereto, and may be disposed on different layers of different materials.
  • the first wiring 461 may be disposed between the second wirings 462. That is, the first wiring 461 and the second wiring 462 may be alternately disposed on the substrate 110.
  • the lower pad includes a first lower pad and a second lower pad.
  • the first lower pad may be disposed on the outer periphery of the substrate 110.
  • the first lower pad may be connected to the first side wiring 451 through a contact hole formed in the second planarization layer 117.
  • the second lower pad may be disposed on the same layer as the first lower pad.
  • the second lower pad may be disposed closer to the center of the substrate 110 than the first lower pad. That is, the second lower pad may be disposed inside the first lower pad.
  • the second lower pad may be connected to the second side wiring 452 through a contact hole.
  • the second lower pad may be made of the same material as the first lower pad, but is not limited thereto.
  • the first lower pad and the second lower pad may be alternately disposed on the lower surface of the substrate 110. That is, the second lower pad may be disposed in a zigzag shape with the first lower pad.
  • Link wiring is disposed on the lower surface of the substrate 110.
  • the link wiring includes a first link wiring and a second link wiring.
  • the first link wiring is a wiring connected to the first lower pad of the lower pads
  • the second link wiring is a wiring connected to the second lower pad of the lower pads.
  • the first link wiring and the second link wiring may be disposed on the same layer of the same material, but are not limited thereto, and may be disposed on different layers of different materials. Also, the first link wiring may be disposed between the second link wirings. That is, the first link wiring and the second link wiring may be alternately disposed on the lower surface of the substrate 110.
  • the side wiring 450 is disposed on the side of the substrate 110.
  • the side wiring 450 includes a first side wiring 451 and a second side wiring 452.
  • First side wirings 451 are disposed on the top, side, and bottom surfaces of the substrate 110.
  • the first side wiring 451 may be disposed to contact the first upper pad 480T1 through a contact hole formed in the first planarization layer 116.
  • the first side wiring 451 may be disposed to contact the first lower pad through a contact hole formed in the second planarization layer 117. Accordingly, the first side wiring 451 may connect the first upper pad 480T1 and the first lower pad.
  • the second side wiring 452 is disposed on the first side wiring 451.
  • the second side wiring 452 is disposed to surround the top, side, and bottom surfaces of the substrate 110.
  • the second side wiring 452 may be disposed to contact the second upper pad 480T2 through a contact hole formed in the first planarization layer 116.
  • the second side wiring 452 may be disposed to contact the second lower pad through a contact hole formed in the second planarization layer 117. Accordingly, the second side wiring 452 may connect the second upper pad 480T2 and the second lower pad.
  • the second side wiring 452 may be disposed so as not to overlap with the first side wiring 451. That is, the first side wiring 451 is disposed between the second side wiring 452 so that the second side wiring 452 overlaps the second upper pad 480T2 and the second lower pad, and the first side wiring ( The 451 may overlap the first upper pad 480T1 and the first lower pad.
  • a space between the plurality of side wirings 450 may be widened by disposing the plurality of side wirings 450 on different layers.
  • a plurality of side wirings ( 450) is arranged in a two-layer structure, three first side wirings 451 of the six plurality of side wirings 450 are arranged on the first layer, and the other three second side wirings 452 are arranged on the second layer. To be placed in.
  • the spacing between the plurality of side wirings 450 can be widened compared to the case where the plurality of side wirings 450 are all disposed on one layer. Accordingly, in the display device 400 according to another exemplary embodiment of the present invention, a gap between a plurality of side wirings 450 disposed adjacent to each other is increased, so that a migration phenomenon that may occur in the plurality of side wirings 450 can be suppressed. Reliability of the display device 400 may be ensured.
  • FIG. 5 is an enlarged plan view of a display device according to another exemplary embodiment of the present invention.
  • the upper pad 580T includes a first upper pad 580T1 and a second upper pad 580T2.
  • the first upper pad 580T1 may be disposed on the outer periphery of the substrate 110.
  • the first upper pad 580T1 may be connected to the first side wiring 551 through a contact hole formed in the first planarization layer 116.
  • the second upper pad 580T2 may be disposed on the same layer as the first upper pad 580T1.
  • the second upper pad 580T2 may be disposed closer to the center of the substrate 110 than the first upper pad 580T1. That is, the second upper pad 580T2 may be disposed inside the first upper pad 580T1.
  • the second upper pad 580T2 may be connected to the second side wiring 552 through a contact hole.
  • the second upper pad 580T2 may be made of the same material as the first upper pad 580T1, but is not limited thereto.
  • the first upper pad 580T1 and the second upper pad 580T2 may be alternately disposed on the substrate 110. That is, the second upper pad 580T2 may be disposed in a zigzag shape with the first upper pad 580T1.
  • the first upper pad 580T1 and the second upper pad 580T2 may have different sizes.
  • the width of the second upper pad 580T2 may be larger than the width of the first upper pad 580T1.
  • a separation distance between the second upper pads 580T2 may be different from a separation distance between the first upper pads 580T1.
  • a separation distance between the first upper pad 580T1 may be greater than a separation distance between the second upper pad 580T2.
  • the wiring 560 is disposed on the substrate 110.
  • the wiring 560 includes a first wiring 561 and a second wiring 562.
  • the first wire 561 is a wire connected to the first upper pad 580T1 of the upper pads 580T
  • the second wire 562 is a wire connected to the second upper pad 580T2 of the upper pad 580T.
  • the first wiring 561 and the second wiring 562 may be disposed on the same layer of the same material, but are not limited thereto, and may be disposed on different layers of different materials. Also, it may be disposed between the first wiring 561 and the second wiring 562.
  • the second wiring 562 may be a power wiring of the display device 500.
  • the second wiring 562 may be a power wiring such as a high potential power wiring or a low potential power wiring.
  • the first wiring 561 and the second wiring 562 may be disposed in different sizes.
  • the width of the second wiring 562 may be greater than the width of the first wiring 561, and may be twice or more than the width of the first wiring 561.
  • the separation distance of the second wiring 562 may be different from the separation distance of the first wiring 561.
  • the separation distance of the first wiring 561 may be greater than the separation distance of the second wiring 562.
  • the lower pad includes a first lower pad and a second lower pad.
  • the first lower pad may be disposed on the outer periphery of the substrate 110.
  • the first lower pad may be connected to the first side wiring 551 through a contact hole formed in the second planarization layer 117.
  • the second lower pad may be disposed on the same layer as the first lower pad.
  • the second lower pad may be disposed closer to the center of the substrate 110 than the first lower pad. That is, the second lower pad may be disposed inside the first lower pad.
  • the second lower pad may be connected to the second side wiring 552 through a contact hole.
  • the second lower pad may be made of the same material as the first lower pad, but is not limited thereto.
  • the first lower pad and the second lower pad may be alternately disposed on the substrate 110. That is, the second lower pad may be disposed in a zigzag shape with the first lower pad.
  • the first lower pad and the second lower pad may have different sizes.
  • the width of the second lower pad may be greater than the width of the first lower pad.
  • a separation distance between the second lower pads may be different from a separation distance between the first lower pads.
  • the separation distance of the first lower pad may be greater than the separation distance of the second lower pad.
  • Link wiring is disposed on the lower surface of the substrate 110.
  • the link wiring includes a first link wiring and a second link wiring.
  • the first link wiring is a wiring connected to the first lower pad of the lower pads
  • the second link wiring is a wiring connected to the second lower pad of the lower pads.
  • the first link wiring and the second link wiring may be disposed on the same layer of the same material, but are not limited thereto, and may be disposed on different layers of different materials. Also, the first link wiring may be disposed between the second link wirings.
  • the second link wiring may be connected to the second wiring 562 which is a power wiring through the side wiring 550 of the display device 500. Accordingly, the second link wiring may be a high potential power link wiring or a low potential power link wiring.
  • the first link wiring and the second link wiring may have different sizes.
  • the width of the second link wiring may be larger than the width of the first link wiring, and may be twice or more than the width of the first link wiring.
  • the separation distance of the second link wiring may be different from the separation distance of the first link wiring.
  • the separation distance of the first link wiring may be greater than the separation distance of the second link wiring.
  • the side wiring 550 is disposed on the side of the substrate 110.
  • the side wiring 550 includes a first side wiring 551 and a second side wiring 552.
  • First side wirings 551 are disposed on the upper, side, and lower surfaces of the substrate 110.
  • the first side wiring 551 may be disposed to contact the first upper pad 580T1 through a contact hole formed in the first planarization layer 116.
  • the first side wiring 551 may be disposed to contact the first lower pad through a contact hole formed in the second planarization layer 117. Accordingly, the first side wiring 551 may connect the first upper pad 580T1 and the first lower pad.
  • the second side wiring 552 is disposed on the first side wiring 551.
  • the second side wiring 552 is disposed to surround the upper surface, the side surface, and the lower surface of the substrate 110.
  • the second side wiring 552 may be disposed to contact the second upper pad 580T2 through a contact hole formed in the first planarization layer 116.
  • the second side wiring 552 may be disposed to contact the second lower pad through a contact hole formed in the second planarization layer 117. Accordingly, the second side wiring 552 may connect the second upper pad 580T2 and the second lower pad.
  • the second side wiring 552 may be connected to a second wiring 562 that is a power wiring of the display device 500 and a second link wiring that is a power link wiring.
  • the first side wiring 551 and the second side wiring 552 may be disposed in different sizes.
  • the width of the second side wiring 552 may be larger than the width of the first side wiring 551.
  • the separation distance of the second side wiring 552 may be different from the separation distance of the first side wiring 551.
  • the separation distance of the first side wiring 551 may be greater than the separation distance of the second side wiring 552.
  • a plurality of upper pads 580T, a plurality of wirings 560, and a plurality of side wirings 550 disposed on the substrate 110 are arranged in different sizes.
  • the display device 500 includes a first side wiring 551 disposed on a first layer and a second side wiring 552 disposed on a second layer, and the second side wiring The width of 552 may be disposed larger than the width of the first side wiring 551.
  • the width and cross-sectional area of the plurality of second side wirings 552 may be expanded.
  • the widths of the plurality of second side wirings 552 may be two or more times larger than the widths of the plurality of first side wirings 551. Accordingly, in the display device 500 according to another exemplary embodiment of the present invention, resistance of the second side wiring 552 and the second wiring 562 for transmitting power is reduced, resulting in a voltage drop of the display device 500. Problems such as luminance deviation can be improved.
  • a plurality of second side wirings 552 are designed as low-potential voltage wirings, for example, wirings that transmit ground voltages, Components of the first side wiring 551 and the display device 500 may be protected.
  • FIG. 6 is a cross-sectional view of a display device according to another exemplary embodiment of the present invention.
  • the display device 600 according to another exemplary embodiment of the present invention has only the addition of the sealing member 644 and the first cover layer 691. These are different, and the other configurations are substantially the same, and thus redundant descriptions are omitted.
  • a first cover layer 691 is disposed on the second insulating layer 172 and the substrate 110.
  • the first cover layer 691 may be disposed on the LED 130 and the sealing member 644 to protect the display device 600 from external impact.
  • the first cover layer 691 may be made of a glass or plastic material, but is not limited thereto.
  • the first cover layer 691 may be a cover window or a shatterproof film, but is not limited thereto.
  • a second bonding layer 645 may be disposed between the substrate 110 and the first cover layer 691.
  • the second bonding layer 645 may be disposed on the substrate 110 to bond between the substrate 110 and the first cover layer 691.
  • the second bonding layer 645 may be made of a material capable of bonding the substrate 110 and the first cover layer 691 by curing through various curing methods.
  • the second bonding layer 645 may be disposed in the entire area between the substrate 110 and the first cover layer 691, or may be disposed only in a partial area.
  • a sealing member 644 is disposed on the side of the substrate 110.
  • the sealing member 644 is disposed to cover the second insulating layer 172.
  • the sealing member 644 is a part of the second insulating layer 172 disposed on the upper surface of the substrate 110, the second insulating layer 172 and the substrate 110 disposed on the side of the substrate 110 A part of the second insulating layer 172 disposed on the lower surface of the may be covered.
  • the sealing member 644 may be disposed to contact the first cover layer 691.
  • the sealing member 644 may be formed of a material having elasticity.
  • the sealing member 644 may be made of a material such as an acrylic resin or an epoxy resin, but is not limited thereto.
  • the side surface of the sealing member 644 may have a first surface positioned on the same plane as the side surface of the first cover layer 691.
  • the sealing member 644 may be disposed on the second insulating layer 172 disposed on the lower surface of the substrate 110 and may have a second surface extending from the first surface and having a different inclined shape.
  • the display device 600 after forming the sealing member 644 on the second side wiring 152, the display device 600 is subjected to a cutting process such as grinding or laser cutting. Size can be adjusted. For example, after bonding the first cover layer 691 using the second bonding layer 645, a sealing member 644 is applied to the side surface of the display device 600. Thereafter, the display device 600 may be manufactured by removing a part of the first cover layer 691 and a part of the sealing member 644 through a cutting process such as grinding or laser cutting. Accordingly, the sealing member 644 disposed in the cut region has a first surface positioned on the same plane as the side surface of the first cover layer 691 and a second surface having an inclined shape not disposed in the cut region. Can include.
  • the first cover layer 691 is disposed on the upper surface of the substrate 110 and the sealing member 644 is disposed on the side surface of the substrate 110.
  • 600 can be protected from external impact.
  • the display device may be exposed to external forces in the process of transporting the display device, and thus the display device may be damaged.
  • the gap between adjacent display devices should be minimized in order to prevent the gap between adjacent display devices from being visually recognized by the viewer. Accordingly, in the tiling process of the display device, even a slight error may contact an adjacent display panel, and the display device may be damaged.
  • the first cover layer 691 protects the display device 600 from an impact generated on the upper surface of the substrate 110, and the sealing member 644 is The side wiring 150 and the side surfaces of the substrate 110 may be protected from impacts generated on the side surfaces of the substrate 110.
  • the side surface of the sealing member 644 and the side surface of the first cover layer 691 are disposed on the same plane, so that the visibility of the display device 600 is improved. It can be improved.
  • the side wiring and the insulating layer of the display device are disposed in an inclined surface from the side of the substrate.
  • the cross section of the side wiring and the insulating layer is arranged to surround the side surface of the substrate in a curved shape like a shell structure. Accordingly, when the display device is tiled, a'V'-shaped groove is formed between the display devices.
  • the sealing member 644 is disposed on the side wiring 150 and the insulating layer 170, and the side surface of the sealing member 644 is a first cover. By arranging on the same plane as the side surface of the layer 691, it is possible to prevent visual recognition of the'V'-shaped groove in the display device 600.
  • FIG. 7 is a cross-sectional view of a display device according to another exemplary embodiment of the present invention. Compared to the display device 600 described with reference to FIG. 6, the display device 700 according to another exemplary embodiment of the present invention is different only from the sealing member 744, and the other configurations are substantially the same. Omit it.
  • a sealing member 744 is disposed on a side surface of the substrate 110.
  • the sealing member 744 is disposed to cover the second side wiring 152, the second insulating layer 172, and the lower pad 180B.
  • the sealing member 744 is a part of the second insulating layer 172 disposed on the upper surface of the substrate 110, the second insulating layer 172 disposed on the side of the substrate 110, and the substrate 110 It may be disposed to cover the second insulating layer 172 and the lower pad 180B disposed on the lower surface of the. Accordingly, the sealing member 744 may cover a side surface of the substrate 110 on which the first cover layer 691 is not disposed and a lower surface of the substrate 110.
  • the first cover layer 691 is disposed on the upper surface of the substrate 110 and the sealing member 744 is disposed on the side surface of the substrate 110 to provide a first cover.
  • the layer 691 protects the display device 700 from the impact generated on the upper surface of the substrate 110, and the sealing member 744 protects the side wiring 150 and the substrate 110 from the impact generated on the side surface of the substrate 110. You can protect your side.
  • the side surface of the sealing member 744 and the side surface of the first cover layer 691 are disposed on the same plane, so that the'V'-shaped groove is visible. And improve visibility of the display device 700.
  • the sealing member 744 is disposed to cover the second insulating layer 172 disposed on the lower surface of the substrate 110.
  • the display device 700 can be protected from an impact generated from the lower surface. That is, in the display device 700 according to another embodiment of the present invention, the sealing member 744 is extended to cover both the second insulating layer 172 and the lower pad 180B disposed on the lower surface of the substrate 110. To arrange it. Accordingly, in the display device 700 according to another exemplary embodiment of the present invention, the sealing member 744 may protect the side wiring 150 and the lower pad 180B from an impact generated on the lower surface of the substrate 110.
  • the display device 800 is a cross-sectional view of a display device according to another exemplary embodiment of the present invention.
  • the display device 800 according to another exemplary embodiment of the present invention has only the fact that the sealing member 844 is different and the second cover layer 892 is added. They are different, and the other configurations are substantially the same, and thus redundant descriptions are omitted.
  • a second cover layer 892 is disposed under the substrate 110.
  • the second cover layer 892 may be disposed under the substrate 110 to cover the second insulating layer 172 and the lower pad 180B.
  • the display device 800 may be protected from external impact.
  • the second cover layer 892 may be made of a glass or plastic material, but is not limited thereto.
  • the second cover layer 892 may be a cover window or a shatterproof film, but is not limited thereto.
  • a third bonding layer 846 may be disposed between the substrate 110 and the second cover layer 892.
  • the third bonding layer 846 may bond between the substrate 110 and the second cover layer 892.
  • the third bonding layer 846 may be made of a material capable of bonding the substrate 110 and the second cover layer 892 by curing through various curing methods.
  • the third bonding layer 846 may be disposed in the entire area between the substrate 110 and the second cover layer 892, or may be disposed only in a partial area.
  • a sealing member 844 is disposed on the side of the substrate 110.
  • the sealing member 844 is disposed to cover the second insulating layer 172.
  • the sealing member 844 includes a first cover layer 691 disposed on the upper surface of the substrate 110, a part of the second insulating layer 172, and a second insulating layer disposed on the side surface of the substrate 110. 172 and a part of the second insulating layer 172 disposed on the lower surface of the substrate 110 may be covered.
  • a side surface of the sealing member 844 may have a side surface of the first cover layer 691 and a first surface positioned on the same plane as the side surface of the second cover layer 892.
  • the display device 800 after forming the sealing member 844 on the second side wiring 152, the display device 800 is subjected to a cutting process such as grinding or laser cutting. Size can be adjusted. For example, after bonding the first cover layer 691 using the second bonding layer 645 and bonding the second cover layer 892 using the third bonding layer 846, the display device 800 ) Is applied to the side of the sealing member 844. Thereafter, the display device 800 is formed by removing a part of the first cover layer 691, a part of the second cover layer 892, and a part of the sealing member 844 through a cutting process such as grinding or laser cutting. Can be manufactured. Accordingly, the sealing member 844 disposed in the cut area may include a side surface of the first cover layer 691 and a first surface positioned on the same plane as the side surface of the second cover layer 892.
  • the first cover layer 691 is disposed on the upper surface of the substrate 110 and the sealing member 844 is disposed on the side surface of the substrate 110 to provide a first cover.
  • the layer 691 protects the display device 800 from the impact generated on the upper surface of the substrate 110, and the sealing member 844 protects the side wiring 150 and the substrate 110 from the impact generated on the side surface of the substrate 110. You can protect your side.
  • the display device 800 according to another exemplary embodiment of the present invention arranges the side surface of the sealing member 844 and the side surface of the first cover layer 691 on the same plane, so that the visibility of the'V'-shaped groove is And improve visibility of the display device 800.
  • the second cover layer 892 is disposed to cover the second insulating layer 172 and the substrate 110 disposed on the lower surface of the substrate 110.
  • the display device 800 can be protected from an impact generated on the lower surface of the substrate 110.
  • the first cover layer 691 is disposed on the upper surface of the substrate 110 and the sealing member 844 is disposed on the side surface of the substrate 110 to provide a first cover.
  • the layer 691 protects the display device 800 from the impact generated on the upper surface of the substrate 110, and the sealing member 844 protects the side wiring 150 and the substrate 110 from the impact generated on the side surface of the substrate 110. You can protect your side.
  • the side surface of the sealing member 844 and the side surface of the first cover layer 691 are disposed on the same plane, so that the'V'-shaped groove is visible. And improve visibility of the display device 800.
  • the second cover layer 892 is disposed on the lower surface of the substrate 110 to protect the display device 800 from external impact. . That is, in the display device 800 according to another embodiment of the present invention, the second cover layer 892 covers both the second insulating layer 172 and the lower pad 180B disposed on the lower surface of the substrate 110. To arrange it. Accordingly, in the display device 800 according to another exemplary embodiment of the present invention, the second cover layer 892 may protect the side wiring 150 and the lower pad 180B from an impact generated on the lower surface of the substrate 110. have.
  • a display device may be described as follows.
  • a display device includes a substrate on which a plurality of light emitting elements are disposed, a plurality of wirings disposed on an upper surface of the substrate, a plurality of link wirings disposed on the lower surface of the substrate, and a plurality of wirings and a plurality of link wirings It includes a plurality of side wirings to connect, the plurality of side wirings includes a plurality of first side wirings and a plurality of second side wirings, and the plurality of first side wirings and the plurality of second side wirings are on different layers. To place.
  • the plurality of first side wirings are covered, the first insulating layer disposed between the plurality of first side wirings and the plurality of second side wirings, and the plurality of second side wirings.
  • a second insulating layer may be further included, and the first insulating layer and the second insulating layer may include a black material.
  • a plurality of upper pads disposed on the upper surface of the substrate and connected to the plurality of wires and a plurality of lower pads disposed on the lower surface of the substrate and connected to the plurality of link wires are further included,
  • the side wiring is connected to a plurality of wirings through a plurality of upper pads, the side wiring is connected to a plurality of link wirings through a plurality of lower pads, and the plurality of upper pads is connected to a plurality of first side wirings.
  • the plurality of lower pads includes a plurality of first lower pads and a plurality of second side wires connected to the plurality of first side wires
  • a plurality of second lower pads connected to each other may be included.
  • the plurality of second upper pads are disposed closer to the center of the substrate than the plurality of first upper pads, and the plurality of second lower pads are disposed closer to the center of the substrate than the plurality of first lower pads.
  • the plurality of second side wirings may overlap the plurality of second upper pads and the plurality of second lower pads.
  • the plurality of first upper pads and the plurality of second upper pads may be arranged in a zigzag shape, and the plurality of first lower pads and the plurality of second lower pads may be arranged in a zigzag shape.
  • a plurality of first upper pads and a plurality of second upper pads are disposed on the same layer, and a plurality of wirings extending from a plurality of first upper pads and a plurality of second upper pads are disposed on the same layer.
  • the wiring extending from the pad may be disposed on the same layer.
  • the widths of the plurality of first upper pads are greater than the widths of the plurality of second upper pads, and a wiring connected to the plurality of first upper pads among the plurality of wirings may be a power wiring.
  • a sealing member covering a plurality of second side wirings and a first cover layer disposed on a substrate to be in contact with the sealing member may be included.
  • the side surface of the sealing member may include a first surface positioned on the same plane as the side surface of the first cover layer, and a second surface extending from the first surface and having an inclined shape.
  • a plurality of lower pads disposed on a lower surface of the substrate may be further included, and the sealing member may be disposed to cover the plurality of lower pads.
  • it further includes a second cover layer disposed under the sealing member under the substrate, and the side surface of the first cover layer, the side surface of the sealing member, and the side surface of the second cover layer are on the same plane. Can be placed on
  • a light emitting display device includes a substrate on which a plurality of light emitting devices are disposed, a plurality of first and second wirings disposed on an upper surface of the substrate, and a plurality of first and second wirings disposed on the upper surface of the substrate.
  • a plurality of first upper pads and a plurality of second upper pads connected to a wiring and a plurality of second wirings, a plurality of first link wirings and a plurality of second link wirings disposed on the lower surface of the substrate, and disposed on the lower surface of the substrate, A plurality of first lower pads and a plurality of second lower pads connected to the plurality of first link wires and the plurality of second link wires, and a plurality of firsts connecting the plurality of first upper pads and the plurality of first lower pads Side wiring, a first insulating layer disposed to cover the plurality of first side wirings, and a plurality of second side wirings disposed on the first insulating layer by connecting the plurality of second upper pads and the plurality of second lower pads Includes.
  • At least a portion of the plurality of first side wirings and at least a portion of the plurality of second side wirings may overlap each other.
  • the plurality of first side wirings may be disposed between the plurality of second side wirings.
  • the plurality of first upper pads are disposed closer to the outer portion of the substrate than the plurality of second upper pads, and the plurality of first lower pads are disposed closer to the outer portion of the substrate than the plurality of second lower pads. Can be placed close to.
  • the plurality of first upper pads and the plurality of second upper pads are alternately disposed on the substrate, and the plurality of first lower pads and the plurality of second lower pads are alternately disposed on the substrate. I can.
  • the widths of the plurality of second side wirings are greater than the widths of the plurality of first side wirings, and the plurality of second side wirings may be connected to the power wiring.
  • a second insulating layer disposed to cover a plurality of second side wirings, a sealing member disposed on the second insulating layer, and a first cover disposed on a plurality of light emitting elements and the sealing member May include layers.
  • the sealing member may cover a plurality of first lower pads and a plurality of second lower pads.
  • a second cover layer may be further included, disposed under the plurality of first lower pads and the plurality of second lower pads, and in contact with the sealing member.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치는 복수의 발광 소자가 배치되는 기판, 기판의 상면에 배치되는 복수의 배선, 기판의 상면에 배치되고, 복수의 배선과 연결되는 복수의 상부 패드, 기판의 하면에 배치되는 복수의 링크 배선, 기판의 하면에 배치되고 복수의 링크 배선과 연결되는 복수의 하부 패드, 복수의 상부 패드와 복수의 하부 패드를 연결하는 복수의 사이드 배선을 포함하고, 복수의 사이드 배선은 복수의 제1 사이드 배선 및 복수의 제2 사이드 배선을 포함하고, 복수의 제1 사이드 배선 및 복수의 제2 사이드 배선은 서로 상이한 층에 배치한다.

Description

표시 장치
본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 사이드 배선의 배치 공간을 확보하며 사이드 배선에서의 마이그레이션(migration) 현상을 방지할 수 있는 표시 장치에 관한 것이다.
현재까지 널리 이용되고 있는 액정 표시 장치(Liquid Crystal Display Device; LCD)와 유기 표시 장치(Organic Light Emitting Display Display; OLED)는 그 적용 범위가 점차 확대되고 있다.
액정 표시 장치와 유기 표시 장치는 고해상도의 화면을 제공할 수 있고 경량 박형이 가능하다는 장점으로 인해 일상적인 전자기기, 예를 들어, 핸드폰, 노트북 등의 화면에 많이 적용되고 있고, 그 범위도 점차 확대되고 있다.
다만, 액정 표시 장치와 유기 표시 장치는 표시 장치에서 영상이 표시되지 않는 영역으로 사용자에게 시인되는 베젤(bezel) 영역의 크기를 감소시키는데 한계가 있다. 예를 들어, 액정 표시 장치의 경우, 액정을 밀봉하고 상부 기판과 하부 기판을 합착하기 위해 씰런트(sealant)가 사용되어야 하므로, 베젤 영역의 크기를 감소시키는데 한계가 있다. 또한, 유기 표시 장치의 경우, 유기 발광 소자가 유기 물질로 이루어져 수분 또는 산소에 매우 취약하여 유기 발광 소자를 보호하기 위한 봉지부(encapsulation)가 배치되어야 하므로, 베젤 영역의 크기를 감소시키는데 한계가 있다. 특히, 하나의 패널로서 초대형 화면을 구현하는 것은 불가능하므로, 복수 개의 액정 표시 패널 또는 복수 개의 유기 표시 패널을 일종의 타일(tile) 형태로 배치하여 초대형 화면을 구현하는 경우, 서로 인접하는 패널 간의 베젤 영역이 사용자에게 시인되는 문제가 발생할 수 있다.
이에 대한 대안으로, LED를 포함하는 표시 장치가 제안되었다. LED는 유기 물질이 아닌 무기 물질로 이루어지므로, 신뢰성이 우수하여 액정 표시 장치나 유기 표시 장치에 비해 수명이 길다. 또한, LED는 점등 속도가 빠를 뿐만 아니라, 소비 전력이 적고, 내충격성이 강해 안정성이 뛰어나며, 고휘도의 영상을 표시할 수 있기 때문에 초대형 화면에 적용되기에 적합한 소자이다.
이에 따라, 일반적으로 베젤 영역을 최소화할 수 있는 초대형 화면을 제공하기 위한 표시 장치에는 LED 소자가 이용되고 있다.
본 발명의 발명자들은 LED는 유기 발광 소자에 비해 발광 효율이 좋으므로, LED를 포함하는 표시 장치의 경우 유기 발광 소자를 사용하는 표시 장치에 비해 하나의 화소의 크기, 즉, 동일한 휘도의 광을 발광하기 위해 요구되는 발광 영역의 크기가 매우 작다는 것을 인식하였다. 이에, 본 발명의 발명자들은 LED를 사용하여 표시 장치를 구현하는 경우, 서로 인접하는 화소의 발광 영역 사이의 거리가 동일 해상도를 갖는 유기 표시 장치에서의 서로 인접하는 화소의 발광 영역 사이의 거리보다 매우 길다는 것을 인식하였다. 이에, 본 발명의 발명자들은, 복수의 표시 패널을 타일 형태로 배치하여 구현된 타일링 디스플레이를 구현하는 경우 표시 패널의 최외곽에 배치된 LED와 이에 인접하는 다른 하나의 표시 패널의 최외곽에 배치된 LED 사이의 간격을 하나의 표시 패널 내에서 배치된 LED 사이의 간격과 동일하게 구현할 수 있으므로 실질적으로 베젤 영역이 존재하지 않는 제로 베젤 구현이 가능하다는 것을 인식하였다. 다만, 상술한 바와 같이 표시 패널의 최외곽에 배치된 LED와 이에 인접하는 다른 하나의 표시 패널의 최외곽에 배치된 LED 사이의 간격을 하나의 표시 패널 내에서 배치된 LED 사이의 간격과 동일하게 구현하기 위해서는, 기존에서 표시 패널 상면에 위치하였던 게이트 구동부, 데이터 구동부 등과 같은 다양한 구동부를 표시 패널 상면이 아닌 하면에 위치시켜야 한다.
이에, 본 발명의 발명자들은 표시 패널 상면에 박막 트랜지스터, LED 등과 같은 소자들이 배치되고, 표시 패널 하면에 게이트 구동부, 데이터 구동부 등과 같은 구동부들이 배치된 새로운 구조의 표시 장치를 발명하였다. 또한, 본 발명의 발명자들은 표시 패널 상면에 배치된 소자들과 표시 패널 하면에 배치된 구동부들을 연결하기 위해, 표시 패널 측면에 사이드 배선을 형성하는 제조 기술을 발명하였다. 구체적으로, 프린팅 패드를 사용하여 표시 패널에 사이드 배선을 형성하였다. 이에, 작은 크기의 프린팅 패드를 사용하여 복수회 프린팅 함으써 표시 패널의 크기에 제한없이 대면적의 표시 패널에 사이드 배선을 형성할 수 있었다.
그러나, 본 발명의 발명자들은 상술한 바와 같은 구조의 표시 장치에서 배선 설계 공간이 문제가 된다는 점을 인식하였다. 상술한 바와 같은 프린팅 패드를 사용하여 사이드 배선을 형성하는 기술은, 금속 플레이트 금형에 에칭된 음각 패턴을 형성하고, 해당 음각 패턴에 도전성 페이스트를 충진하고, 충진된 도전성 페이스트를 프린팅 패드에 묻힌 후, 프린팅 패드를 사용하여 사이드 배선을 프린팅하는 방식이다. 이때, 음각 패턴을 형성하기 위해 포토레지스트를 사용하는 에칭 공정이 수행되는데, 에칭 공정의 공정 마진으로 인해 음각 패턴 간의 간격을 지나치게 좁히지 못하는 문제가 존재한다. 또한, 최대 마진을 사용하여 음각 패턴 간의 간격을 수 마이크로미터로 줄이는 경우에는 음각 패턴 내에 도전성 페이스트가 제대로 충진되지 않거나, 음각 패턴 내에 도전성 페이스트가 잔류하는 문제가 발생할 수 있다. 이에, 공정적 안정성을 위해 음각 패턴 간의 간격을 확보하여야 하며, 예를 들어, 약 50㎛ 이상의 간격을 확보하여야 하는 상황이다.
또한, 표시 패널의 고해상도화가 요구됨에 따라 표시 장치의 단위 면적당 배치되는 발광 소자의 수가 증가하였다. 이에, 발광 소자에 신호를 전달하기 위한 배선의 수 또한 증가되었다. 이에, 정해진 공간 내에 배치되어야 하는 배선의 수는 증가한 반면 사이드 배선 간의 간격을 줄이는 데에는 한계가 존재하는 상황이다.
한편, 본 발명의 발명자들은 서로 인접하는 사이드 배선 간에 마이그레이션 현상이 발생할 수 있다는 문제점을 인식하였다. 마이그레이션 현상은 서로 인접하는 2개의 전극 또는 배선 간에 전위차가 존재하고 수분이 존재하는 경우, 전기 화학적 반응에 의해 금속성 이온이 하나의 전극 또는 배선에서 다른 전극 또는 배선으로 이동하여, 서로 인접하는 2개의 전극 또는 배선이 전기적으로 연결되는 현상이다. 즉, 표시 장치를 구동하는 과정에서 서로 인접하는 사이드 배선 간에 장시간 동안 전위차가 형성되는 경우, 사이드 배선을 구성하는 금속성 이온이 하나의 사이드 배선에서 다른 하나의 사이드 배선으로 이동하여, 서로 인접하는 사이드 배선이 서로 전기적으로 연결되는 문제가 발생할 수 있다. 특히, 고해상도의 표시 장치일수록 배치되어야 하는 사이드 배선의 수가 증가되고, 사이드 배선 간의 간격 또한 감소되므로, 상술한 바와 같은 마이그레이션 문제가 심화될 수 있다.
이에, 본 발명의 발명자들은 정해진 공간 내에 배치될 수 있는 사이드 배선의 개수를 증가시키고, 사이드 배선 간의 간격을 확보할 수 있는 새로운 구조의 표시 장치를 발명하였다.
이에, 본 발명이 해결하고자 하는 과제는 사이드 배선을 이층 구조로 배치하여 제한된 공간 내에 배치되는 사이드 배선의 개수를 증가시킬 수 있는 표시 장치를 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 다른 과제는 사이드 배선을 서로 상이한 층에 배치하여 배선 간의 간격을 넓힐 수 있는 표시 장치를 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 또 다른 과제는 표시 장치에 배치되는 사이드 배선의 배선 폭을 확장시킬 수 있는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 표시 장치는 복수의 발광 소자가 배치되는 기판, 기판의 상면에 배치되는 복수의 배선, 기판의 하면에 배치되는 복수의 링크 배선 및 복수의 배선과 복수의 링크 배선을 연결하는 복수의 사이드 배선을 포함하고, 복수의 사이드 배선은 복수의 제1 사이드 배선 및 복수의 제2 사이드 배선을 포함하고, 복수의 제1 사이드 배선 및 복수의 제2 사이드 배선을 서로 상이한 층에 배치한다.
본 발명의 일 실시예에 따른 표시 장치는, 복수의 발광 소자가 배치되는 기판, 기판의 상면에 배치되는 복수의 제1 배선 및 복수의 제2 배선, 기판의 상면에 배치되고, 복수의 제1 배선 및 복수의 제2 배선과 연결되는 복수의 제1 상부 패드 및 복수의 제2 상부 패드, 기판의 하면에 배치되는 복수의 제1 링크 배선 및 복수의 제2 링크 배선, 기판의 하면에 배치되고 복수의 제1 링크 배선 및 복수의 제2 링크 배선과 연결되는 복수의 제1 하부 패드 및 복수의 제2 하부 패드, 복수의 제1 상부 패드와 복수의 제1 하부 패드를 연결하는 복수의 제1 사이드 배선, 복수의 제1 사이드 배선을 덮도록 배치된 제1 절연층 및 복수의 제2 상부 패드와 복수의 제2 하부 패드를 연결하고, 제1 절연층 상에 배치되는 복수의 제2 사이드 배선을 포함한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 사이드 배선을 서로 상이한 층에 배치하여, 사이드 배선의 개수를 증가시킬 수 있다.
본 발명은 사이드 배선을 서로 상이한 층에 배치하여, 사이드 배선 간의 간격을 증가시키고, 사이드 배선에서 발생할 수 있는 마이그레이션 현상을 방지할 수 있다.
본 발명은 사이드 배선의 폭을 증가시켜 표시 장치에서 발생할 수 있는 전압 강하를 감소시킬 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.
도 1은 본 발명의 일 실시에에 따른 표시 장치에 대한 개략적인 상면도이다.
도 2는 도 1의 A 영역에 대한 개략적인 확대 평면도이다.
도 3은 도 1의 Ⅲ-Ⅲ'에 따른 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 표시 장치의 확대 평면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 표시 장치의 확대 평면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 7는 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급된 '포함한다', '가진다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
또한 제1, 제2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성 요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 도면을 참조하여 본 발명에 대해 설명하기로 한다.
도 1은 본 발명의 일 실시에에 따른 표시 장치에 대한 개략적인 상면도이다.
도 1을 참조하면, 표시 장치(100)의 각각의 단위 화소(P)에는 발광 소자로 기능하는 LED(130)가 배치된다. 본 명세서에서는 발광 소자로 LED(130)가 사용되는 것으로 설명하였으나, 이에 제한되지 않고 유기 발광 소자, 퀀텀닷 소자 등도 사용될 수 있다.
LED(130)는 제1 LED(131) 및 제2 LED(132)를 포함한다. 제1 LED(131) 및 제2 LED(132)는 기판(110)의 단위 화소(P) 내에서 일렬로 배치되며, 제1 LED(131)와 제2 LED(132)는 서로 인접하게 배치된다.
단위 화소(P)의 첫번째 행에 제1 LED(131)가 배치된다. 제1 LED(131)는 서로 다른 색을 발광하는 소자로 구성된다. 예를 들어, 제1 LED(131)는 제1 적색 LED(131R), 제1 녹색 LED(131G) 및 제1 청색 LED(131B)를 포함한다.
단위 화소(P)의 두번째 행에 제2 LED(132)가 배치된다. 제2 LED(132)는 제1 LED(131)와 동일한 색을 발광하는 소자로 구성된다. 예를 들어, 제2 적색 LED(132R), 제2 녹색 LED(132G), 제2 청색 LED(132B)를 포함한다. 다만, 이에 제한되지 않고 제1 LED(131) 및 제2 LED(132)는 백색 서브 화소를 구현하는 백색 LED를 더 포함할 수도 있다. 또한, 제1 LED(131) 및 제2 LED(132)를 구성하는 LED의 종류 및 개수는 실시예에 따라 다양하게 구성될 수 있다.
표시 장치(100)에 배치된 복수의 LED(130)는 서로 상이한 간격으로 이격될 수 있다. 예를 들어, 복수의 단위 화소(P)는 두 줄로 나란히 배치된 복수의 제1 LED(131) 및 복수의 제2 LED(132)를 포함하고, 각각의 단위 화소(P)에서 제1 LED(131) 및 제2 LED(132)는 동일한 간격으로 이격되어 있다. 그러나 단위 화소(P)의 경계부를 사이에 두고 배치된 제1 LED(131)와 제2 LED(132)의 간격은 단위 화소(P) 내에 배치된 제1 LED(131)와 제2 LED(132)의 간격과 상이할 수 있다. 그러나, 이에 제한되지 않고, 각각의 제1 LED(131) 및 제2 LED(132)는 표시 장치(100) 전체 영역에서 서로 동일한 간격으로 배치될 수 있다.
복수의 제1 LED(131) 및 복수의 제2 LED(132)는 서로 다른 박막 트랜지스터에 의해 구동될 수 있다. 또한, 복수의 제1 LED(131) 및 복수의 제2 LED(132) 중 서로 동일한 색의 광을 발광하는 제1 LED(131) 및 제2 LED(132)는 서로 상이한 게이트 배선 및 데이터 배선에 의해 구동될 수 있다.
제1 LED(131)는 메인 LED이며, 제2 LED(132)는 리던던시 LED일 수 있다. 즉, 제2 LED(132)는 특정 단위 화소의 제1 LED(131)에 불량이 발생하는 경우 동작하여 표시 장치(100)의 신뢰성를 개선할 수 있다. 다만 이에 제한되지 않고, 발광 표시 장치(100)의 제1 LED(131) 및 제2 LED(132)는 모두 영상 표시 중에 빛을 발광하는 메인 LED일 수 있다.
한편, 본 발명의 일 실시예에 따른 표시 장치(100)를 사용하여 타일링 디스플레이를 구현하는 경우, 하나의 표시 패널의 최외곽 LED(130)와 이에 인접하는 다른 하나의 표시 패널의 최외곽 LED(130) 사이의 간격을 하나의 표시 패널 내에서의 LED(130) 사이의 간격과 동일하게 구현할 수 있으므로 실질적으로 베젤 영역이 존재하지 않는 제로 베젤 구현이 가능하다. 따라서, 표시 장치(100)는 표시 영역만을 갖는 것으로 정의되고, 비표시 영역이 표시 장치(100)에 정의되지 않는 것으로 설명될 수도 있다.
도 2는 도 1의 A 영역에 대한 개략적인 확대 평면도이다. 도 3은 도 1의 Ⅲ-Ⅲ'에 따른 단면도이다. 도 2 및 도 3을 참조하면, 표시 장치(100)는 기판(110), LED(130), 박막 트랜지스터(120), 복수의 패드(180), 복수의 배선(160), 복수의 링크 배선, 복수의 절연층 및 복수의 사이드 배선(150)을 포함한다. 도 2에서는 도시의 편의를 위해, 표시 장치(100)의 다양한 구성요소 중 상부 패드(180T), 배선(160), 기판(110), 제1 절연층(171) 및 사이드 배선(150)만을 도시하였다.
먼저, 도 3을 참조하면, 기판(110)은 제1 기판(111) 및 제2 기판(112)을 포함한다. 제1 기판(111)은 표시 장치(100) 상부에 배치되는 구성요소들을 지지하는 기판으로, 절연 기판일 수 있다. 예를 들어, 제1 기판(111)은 유리 또는 수지 등으로 이루어질 수 있다. 또한, 제1 기판(111)은 고분자 또는 플라스틱을 포함하여 이루어질 수도 있다. 몇몇 실시예에서, 제1 기판(111)은 플렉서빌리티(flexibility)을 갖는 플라스틱 물질로 이루어질 수도 있다. 또한, 도 3에서는 기판(110)이 2개의 기판을 포함하는 구조로 설명하였으나, 이에 제한되지 않고, 기판(110)은 단일 기판으로 구성될 수도 있다.
제1 기판(111)에는 LED(130), 상부 패드(180T), 배선(160) 및 박막 트랜지스터(120)가 배치된다. 이하에서는, 표시 장치(100)가 탑 에미션(top emission) 방식의 표시 장치인 것으로 설명하나, 이에 제한되는 것은 아니다.
도 3을 참조하면, 제1 기판(111) 상에 박막 트랜지스터(120)가 배치된다. 박막 트랜지스터(120)는 게이트 전극(121)이 가장 하부에 배치되고, 게이트 전극(121) 상에 액티브층(122), 액티브층(122) 상에 소스 전극(123) 및 드레인 전극(124)이 배치된 바텀 게이트(bottom gate) 구조의 박막 트랜지스터인 것으로 도시하였으나, 이에 제한되는 것은 아니다.
소스 전극(123) 및 드레인 전극(124) 상에는 박막 트랜지스터(120)를 보호하기 위한 패시베이션층(114)이 배치된다. 다만, 패시베이션층(114)은 실시예에 따라 생략될 수도 있다.
게이트 절연층(113) 상에 공통 배선(CL)이 배치된다. 공통 배선(CL)은 LED(130)에 공통 전압을 인가하기 위한 배선으로, 게이트 배선 또는 데이터 배선과 이격되어 배치될 수 있다. 공통 배선(CL)은 소스 전극(123) 및 드레인 전극(124) 또는 복수의 배선과 동일한 물질로 이루어질 수도 있으나, 이에 제한되는 것은 아니다.
표시 영역에서 패시베이션층(114) 상에 반사층(143)이 배치된다. 반사층(143)은 LED(130)에서 발광된 광 중 제1 기판(111) 측을 향해 발광된 광을 표시 장치(100) 상부로 반사시켜 표시 장치(100) 외부로 출광시키기 위한 층이다. 반사층(143)은 높은 반사율을 갖는 금속 물질로 이루어질 수 있다.
반사층(143) 상에 접착층(115)이 배치된다. 접착층(115)은 반사층(143) 상에 LED(130)를 접착시키기 위한 접착층(115)으로, 금속 물질로 이루어지는 반사층(143)과 LED(130)를 절연시킬 수도 있다. 접착층(115)은 열 경화 물질 또는 광 경화 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
접착층(115) 상에 LED(130)가 배치된다. LED(130)는 n형층(133), 활성층(134), p형층(135), n전극(137) 및 p전극(136)을 포함한다. 도 3에서는 LED(130)로 레터럴(lateral) 구조의 LED가 배치되는 것으로 도시하였으나, LED(130)의 구조가 이에 제한되는 것은 아니다.
LED(130)의 하부에는 n형층(133)이 배치된다. n형층(133)은 활성층(134)에 전자를 공급하기 위한 층으로, 질화갈륨(GaN)에 n형 불순물을 주입하여 형성될 수 있으나 이에 제한되는 것은 아니다.
n형층(133) 상에 활성층(134)이 배치된다. 활성층(134)은 전자와 정공이 결합하여 빛을 발하는 발광층으로, 질화물 반도체, 예를 들어, 인듐질화갈륨(InGaN)으로 이루어질 수 있다.
활성층(134) 상에는 p형층(135)이 배치된다. p형층(135)은 활성층(134)에 정공을 주입하기 위한 층으로, 질화갈륨(GaN)에 p형 불순물을 주입하여 형성될 수 있으나 이에 제한되는 것은 아니다.
n형층(133) 상에는 n전극(137)이 배치된다. n전극(137)은 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO), 인듐 주석 아연 산화물(Indium Tin Zinc Oxide, ITZO), 아연 산화물(Zinc Oxide, ZnO) 및 주석 산화물(Tin Oxide, TO) 계열의 투명 도전성 산화물로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
p형층(135) 상에는 p전극(136)이 배치된다. p전극(136)은 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO), 인듐 주석 아연 산화물(Indium Tin Zinc Oxide, ITZO), 아연 산화물(Zinc Oxide, ZnO) 및 주석 산화물(Tin Oxide, TO) 계열의 투명 도전성 산화물로 이루어질 수 있으나, 이에 제한되는 것은 아니다. p전극(136)은 n전극(137)과 동일한 물질로 이루어져 동시에 동일한 공정, 예를 들어, 마스크 공정을 통해 형성될 수 있으나, 이에 제한되는 것은 아니다.
박막 트랜지스터(120) 상에 제1 평탄화층(116)이 배치된다. 제1 평탄화층(116)의 상면은 LED(130)가 배치된 영역 및 컨택홀을 제외한 영역에서 제1 기판(111)과 평행한 면을 가질 수 있다. 이에, 제1 평탄화층(116)은 하부에 배치된 구성요소로 인해 발생할 수 있는 단차를 평탄화할 수 있다. 이때, 제1 평탄화층(116)은 LED(130)의 p전극(136) 및 n전극(137)의 일부 영역이 오픈되도록 형성될 수 있다.
한편, 도 3에 도시된 LED(130)의 구조는 제1 LED(131) 및 제2 LED(132)에 모두 적용되는 구조일 수 있다.
제1 평탄화층(116) 상에 제1 전극(141)이 배치된다. 제1 전극(141)은 제1 평탄화층(116), 패시베이션층(114) 및 접착층(115)에 형성된 컨택홀을 통해 박막 트랜지스터(120)의 소스 전극(123)과 LED(130)의 p전극(136)을 전기적으로 연결할 수 있다. 다만, 이에 제한되지 않고, 박막 트랜지스터(120)의 타입에 따라 제1 전극(141)은 박막 트랜지스터(120)의 드레인 전극(124)과 접하는 것으로 정의될 수도 있다.
제1 평탄화층(116) 상에 제2 전극(142)이 배치된다. 제2 전극(142)은 제1 평탄화층(116), 패시베이션층(114) 및 접착층(115)에 형성된 컨택홀을 통해 공통 배선(CL)과 LED(130)의 n전극(137)을 전기적으로 연결할 수 있다. 도 3에서는 박막 트랜지스터(120)가 p전극(136)과 전기적으로 연결되고 공통 배선(CL)이 n전극(137)과 전기적으로 연결되는 것으로 설명되었으나, 이에 제한되지 않고, 박막 트랜지스터(120)가 n전극(137)과 전기적으로 연결되고 공통 배선(CL)이 p전극(136)과 전기적으로 연결될 수도 있다.
제1 전극(141), 제2 전극(142) 및 제1 평탄화층(116) 상에 뱅크층(119)이 배치된다. 뱅크층(119)은 절연 물질로 구성될 수 있다. 또한, 뱅크층(119)은 표시 장치(100)의 구성요소에 의한 외광 반사를 저감시키기 위해, 예를 들어, 블랙 안료와 같은 빛을 차단할 수 있는 블랙 물질을 포함할 수 있다.
제1 기판(111) 상에 상부 패드(180T)가 배치된다. 상부 패드(180T)는 복수의 패드(180) 중 기판(110) 상에 배치되는 패드로, 상부 패드(180T)는 사이드 배선(150) 및 배선(160)과 연결되어 사이드 배선(150)으로부터 전달되는 신호를 배선(160)에 전달하기 위한 패드일 수 있다. 상부 패드(180T)는 박막 트랜지스터(120)의 형성 과정에서 동시에 형성될 수 있으며, 예를 들어, 박막 트랜지스터(120)의 구성 요소 중 하나와 동일한 물질로 형성될 수 있다. 또한, 상부 패드(180T)는, 예를 들어, 박막 트랜지스터(120)의 게이트 전극(121)과 동일한 물질로 형성될 수 있으나, 이에 제한되는 것은 아니다.
상부 패드(180T) 상에 제1 평탄화층(116)이 배치된다. 제1 평탄화층(116)의 상면은 컨택홀을 제외한 영역에서 제1 기판(111)과 평행한 면을 가질 수 있다. 이에, 제1 평탄화층(116)은 하부에 배치된 구성요소로 인해 발생할 수 있는 단차를 평탄화할 수 있다. 이때, 제1 평탄화층(116)은 상부 패드(180T)의 일부 영역이 오픈되도록 형성될 수 있다.
도 2 및 도 3을 참조하면, 상부 패드(180T)는 제1 상부 패드(180T1) 및 제2 상부 패드(180T2)를 포함한다.
제1 상부 패드(180T1)는 제2 상부 패드(180T2)보다 기판(110)의 외곽부에 가깝게 배치될 수 있다. 제1 상부 패드(180T1)는 제1 평탄화층(116)에 형성된 컨택홀을 통해 제1 사이드 배선(151)과 연결될 수 있다.
제2 상부 패드는(180T2) 제1 상부 패드(180T1)와 동일한 층에 배치될 수 있다. 제2 상부 패드(180T2)는 제1 상부 패드(180T1) 보다 기판(110) 중앙에 가깝게 배치될 수 있다. 즉, 제2 상부 패드(180T2)는 제1 상부 패드(180T1)보다 내측에 배치될 수 있다. 제2 상부 패드(180T2)는 컨택홀을 통해 제2 사이드 배선(152)과 연결될 수 있다. 제2 상부 패드(180T2)는 제1 상부 패드(180T1)와 동일한 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
도 2를 참조하면, 제1 기판(111) 상에 배선(160)이 배치된다. 배선(160)은 표시 장치(100)를 구동하기 위해 배치되는 배선일 수 있다. 표시 장치(100)는 다양한 회로, 및 발광 소자를 포함할 수 있으며, 다양한 회로, 및 발광 소자를 구동하기 위해 구동부가 배치된다. 이에, 배선(160)은 구동부에서 인가된 신호를 각각의 단위 화소(P)에 공급하기 위해 배치되는 배선일 수 있다. 예를 들어, 배선(160)은 데이터 배선, 게이트 배선, 고전위 전원 배선, 저전위 전원 배선, 기준 전압 배선, 발광 신호 배선 등과 같은 다양한 배선일 수 있다.
배선(160)은 박막 트랜지스터(120)의 구성요소와 동일 물질로 동일 층 상에 형성될 수 있다. 예를 들어, 배선(160)은 게이트 전극(121)과 동일 물질로 동일 층 상에 형성될 수도 있고, 소스 전극(123) 및 드레인 전극(124)과 동일 물질로 동일 층 상에 형성될 수도 있으나, 이에 제한되지 않는다. 또한, 배선(160)은 상부 패드(180T)와 동일 물질로 동일 층상에 배치될 수 있다. 또한, 배선(160)은 상부 패드(180T)와 일체로 이루어질 수도 있다.
배선(160)은 제1 배선(161) 및 제2 배선(162)을 포함한다. 제1 배선(161)은 상부 패드(180T) 중 제1 상부 패드(180T1)에 연결되는 배선이고 제2 배선(162)은 상부 패드(180T) 중 제2 상부 패드(180T2)에 연결되는 배선이다. 제1 배선(161) 및 제2 배선(162)은 동일 물질로 동일 층 상에 배치될 수 있으나, 이에 제한되지 않고, 상이한 물질로 상이한 층 상에 배치될 수도 있다.
제2 기판(112)은 제2 기판(112) 하부에 배치되는 구성요소들을 지지하는 기판으로, 절연 기판일 수 있다. 예를 들어, 제2 기판(112)은 유리 또는 수지 등으로 이루어질 수 있다. 또한, 제2 기판(112)은 고분자 또는 플라스틱을 포함하여 이루어질 수도 있다. 제2 기판(112)은 제1 기판(111)과 동일한 물질로 이루어질 수 있다. 몇몇 실시예에서, 제2 기판(112)은 플렉서빌리티(flexibility)을 갖는 플라스틱 물질로 이루어질 수도 있다. 제2 기판(112)의 하면에는 구동부, 하부 패드(180B) 및 링크 배선이 배치된다.
제2 기판(112)의 하면에는 표시 장치(100)의 LED(130)를 구동하기 위한 구동부가 배치될 수 있다. 예를 들어, 제2 기판(112)의 하면에는 게이트 구동부, 데이터 구동부 및 타이밍 컨트롤러 등이 배치될 수 있으나, 이에 제한되는 것은 아니다. 구동부는 제2 기판(112)의 하면에 직접 형성될 수도 있고, COF(Chip on Film) 방식으로 제2 기판(112)의 하면에 배치될 수도 있고, PCB(Printed Circuit Board) 상에 배치되는 방식으로 제2 기판(112)의 하면에 배치될 수도 있으나, 이에 제한되는 것은 아니다.
제2 기판(112)의 하면에 하부 패드(180B)가 배치된다. 하부 패드(180B)는 복수의 패드(180) 중 기판(110) 하부에 배치되는 패드로, 하부 패드(180B)는 사이드 배선(150) 및 링크 배선과 연결되어 링크 배선으로부터 전달되는 신호를 사이드 배선(150)에 전달하기 위한 패드일 수 있다.
하부 패드(180B) 상에 제2 평탄화층(117)이 배치된다. 제2 평탄화층(117)의 일면은 컨택홀을 제외한 영역에서 제2 기판(112)과 평행한 면을 가질 수 있다. 이에, 제2 평탄화층(117)은 하부에 배치된 구성요소로 인해 발생할 수 있는 단차를 평탄화할 수 있다. 이때, 제2 평탄화층(117)은 하부 패드(180B)의 일부 영역이 오픈되도록 형성될 수 있다.
하부 패드(180B)는 제1 하부 패드(180B1) 및 제2 하부 패드(180B2)를 포함한다.
제1 하부 패드(180B1)는 제2 하부 패드(180B2)보다 기판(110)의 외곽부에 가깝게 배치될 수 있다. 제1 하부 패드(180B1)는 제2 평탄화층(117)에 형성된 컨택홀을 통해 제1 사이드 배선(151)과 연결될 수 있다.
제2 하부 패드(180B2)는 제1 하부 패드(180B1)와 동일한 층에 배치될 수 있다. 제2 하부 패드(180B2)는 제1 하부 패드(180B1) 보다 기판(110)의 중앙에 가깝게 배치될 수 있다. 즉, 제2 하부 패드(180B2)는 제1 하부 패드(180B1)보다 내측에 배치될 수 있다. 제2 하부 패드(180B2)는 컨택홀을 통해 제2 사이드 배선(152)과 연결될 수 있다. 제2 하부 패드(180B2)는 제1 하부 패드(180B1)와 동일한 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
제2 기판(112)의 하면에는 링크 배선이 배치된다. 링크 배선은 구동부로부터의 신호를 배선(160)에 전달하기 위한 배선일 수 있다. 예를 들어, 제2 기판(112)의 하면에 배치된 구동부에서 인가된 신호를 각각의 LED(130)에 공급하기 위해 배치되는 배선일 수 있다.
링크 배선은 제1 링크 배선 및 제2 링크 배선을 포함한다.
제1 링크 배선은 하부 패드(180B) 중 제1 하부 패드(180B1)에 연결되는 배선이고 제2 링크 배선은 하부 패드(180B) 중 제2 하부 패드(180B2)에 연결되는 배선이다. 제1 링크 배선 및 제2 링크 배선은 동일 물질로 동일 층 상에 배치될 수 있으나, 이에 제한되지 않고, 상이한 물질로 상이한 층 상에 배치될 수도 있다.
도 3을 참조하면, 제1 기판(111)과 제2 기판(112) 사이에 제1 본딩층(118)이 배치된다. 제1 본딩층(118)은 제1 기판(111)과 제2 기판(112)을 본딩하기 위한 필름 형태일 수도 있다. 제1 본딩층(118)은 다양한 경화 방식을 통해 경화되어 제1 기판(111)과 제2 기판(112)을 합착시킬 수 있는 물질로 이루어질 수 있다. 제1 본딩층(118)은 제1 기판(111)과 제2 기판(112) 사이에서 전체 영역에 배치될 수도 있고, 일부 영역에만 배치될 수도 있다.
기판(110)의 측면에 사이드 배선(150)이 배치된다. 사이드 배선(150)은 기판(110)의 하면에 배치된 링크 배선과, 기판(110)의 상면에 배치된 배선(160)을 연결할 수 있다. 예를 들어, 사이드 배선(150)은 제1 기판(111)의 상면에 배치된 상부 패드(180T)와 제2 기판(112)의 하면에 배치된 하부 패드(180B)와 연결되어, 상부 패드(180T)와 연결된 배선(160) 및 하부 패드(180B)와 연결된 링크 배선을 연결할 수 있다. 따라서 사이드 배선(150)은 구동부로부터 인가된 신호가 각각의 LED(130)에 인가되도록 할 수 있다.
사이드 배선(150)은 도전성 페이스트를 프린팅 패드를 사용하여 프린팅하는 방식으로 형성될 수 있다. 사이드 배선(150)은 은(Ag), 구리(Cu) 등과 같은 전기 전도도가 높은 물질로 구성될 수 있다. 사이드 배선(150)의 폭은 배선(160)의 폭보다 클 수 있으나, 이에 제한되는 것은 아니다.
사이드 배선(150)은 제1 사이드 배선(151) 및 제2 사이드 배선(152)을 포함한다.
제1 기판(111)의 상면 및 측면과 제2 기판(112)의 하면 및 측면에 제1 사이드 배선(151)이 배치된다. 제1 사이드 배선(151)은 제1 평탄화층(116)에 형성된 컨택홀을 통해 제1 상부 패드(180T1)와 접하도록 배치될 수 있다. 또한, 제1 사이드 배선(151)은 제2 평탄화층(117)에 형성된 컨택홀을 통해 제1 하부 패드(180B1)와 접하도록 배치될 수 있다. 이에, 제1 사이드 배선(151)은 제1 상부 패드(180T1)와 제1 하부 패드(180B1)를 연결할 수 있다.
제2 사이드 배선(152)은 제1 사이드 배선(151) 상에 배치된다. 제2 사이드 배선(152)은 제1 기판(111)의 상면 및 측면과 제2 기판(112)의 하면 및 측면을 둘러싸도록 배치된다. 제2 사이드 배선(152)은 제1 평탄화층(116)에 형성된 컨택홀을 통해 제2 상부 패드(180T2) 와 접하도록 배치될 수 있다. 또한, 제2 사이드 배선(152)은 제2 평탄화층(117)에 형성된 컨택홀을 통해 제2 하부 패드(180B2)와 접하도록 배치될 수 있다. 이에, 제2 사이드 배선(152)은 제2 상부 패드(180T2)와 제2 하부 패드(180B2)를 연결할 수 있다. 또한, 제2 사이드 배선(152)은 제1 사이드 배선(151), 제1 상부 패드(180T1), 제2 상부 패드(180T2), 제1 하부 패드(180B1) 및 제2 하부 패드(180B2)와 중첩할 수 있다.
한편, 사이드 배선(150) 상에는 절연층(170)이 배치될 수 있다. 절연층(170)은 사이드 배선(150)을 외부로부터 보호하고, 외부와 절연시키기 위한 층이다. 절연층(170)은 절연 물질로 이루어질 수 있다. 또한, 절연층(170)은 사이드 배선(150)에 의한 외광 반사를 저감시키기 위해, 예를 들어, 블랙 안료와 같은 빛을 차단할 수 있는 블랙 물질을 포함할 수 있다.
절연층(170)은 제1 절연층(171) 및 제2 절연층(172)을 포함한다.
제1 절연층(171)은 제1 사이드 배선(151) 상에 배치될 수 있다. 제1 절연층(171)은 제1 사이드 배선(151)을 보호하도록 제1 사이드 배선(151)을 둘러싸도록 배치될 수 있다. 제1 절연층(171)은 하나의 제1 사이드 배선(151)을 둘러싸도록 복수 개로 배치될 수도 있고, 복수의 제1 사이드 배선(151)을 모두 둘러싸도록 단일 층으로 배치될 수도 있다.
제1 절연층(171) 상에 제2 사이드 배선(152)이 배치되고, 제2 사이드 배선(152) 상에 제2 절연층(172)이 배치될 수 있다. 제2 절연층(172)은 제2 사이드 배선(152)을 보호하도록 제2 사이드 배선(152)을 둘러싸도록 배치될 수 있다. 제2 절연층(172)은 하나의 제2 사이드 배선(152)을 둘러싸도록 복수 개로 배치될 수도 있고, 복수의 제2 사이드 배선(152)을 모두 둘러싸도록 단일 층으로 배치될 수도 있다.
이전의 표시 장치에서는 배선 설계 공간이 문제가 되었다. 이전의 표시 장치는 표시 패널 상면에 배치된 박막 트랜지스터, LED 등과 같은 소자들과, 표시 패널 하면에 배치된 게이트 구동부, 데이터 구동부 등과 같은 구동부들을 연결하기 위해, 표시 패널 측면에 사이드 배선을 형성하였다. 구체적으로, 프린팅 패드를 사용하여 복수회 프린팅 함으써 표시 패널의 크기에 제한없이 대면적의 표시 패널에 사이드 배선을 형성할 수 있었다. 상술한 바와 같은 프린팅 패드를 사용하여 사이드 배선을 형성하는 기술은, 금속 플레이트 금형에 에칭된 음각 패턴을 형성하고, 해당 음각 패턴에 도전성 페이스트를 충진하고, 충진된 도전성 페이스트를 프린팅 패드에 묻힌 후, 프린팅 패드를 사용하여 사이드 배선을 프린팅하는 방식이다. 그러나, 음각 패턴을 형성하기 위해 포토레지스트를 사용하는 에칭 공정이 수행되는데, 에칭 공정의 공정 마진으로 인해 음각 패턴 간의 간격을 지나치게 좁히지 못하는 문제가 존재하였다. 또한, 최대 마진을 사용하여 음각 패턴 간의 간격을 수 마이크로미터로 줄이는 경우에는 음각 패턴 내에 도전성 페이스트가 제대로 충진되지 않거나, 음각 패턴 내에 도전성 페이스트가 잔류하는 문제가 발생할 수 있었다. 이에, 공정적 안정성을 위해 음각 패턴 간의 간격을 확보하여야 하며, 예를 들어, 약 50㎛ 이상의 간격을 확보하여야 하는 문제가 발생하였다.
또한, 표시 패널의 고해상도화가 요구됨에 따라 표시 장치의 단위 면적당 배치되는 발광 소자의 수가 증가하였다. 이에, 발광 소자에 신호를 전달하기 위한 배선의 수 또한 증가되었다. 이에, 정해진 공간 내에 배치되어야 하는 배선의 수는 증가한 반면 사이드 배선 간의 간격을 줄이는 데에는 한계가 존재하는 문제가 발생하였다.
이에, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 복수의 사이드 배선(150)을 서로 상이한 층에 배치하여 설계 공간의 제약을 완화시킬 수 있다. 예를 들어, 기존의 표시 장치에서는 단위 면적당 6개의 사이드 배선이 배치되었다면, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 6개의 사이드 배선(150) 상에 다시 6개의 사이드 배선(150)을 추가로 배치할 수 있다. 따라서, 단위 면적당 배치되어야 하는 사이드 배선(150)의 수를 증가시키면서도 사이드 배선(150) 간의 간격을 감소시키지 않을 수 있다. 이에, 사이드 배선(150) 형성을 위해 사용되는 금속 플레이트의 음각 패턴 간의 간격을 감소시킬 필요가 없으며, 음각 패턴 간의 간격을 충분히 확보하여 음각 패턴 내에 도전성 페이스트가 제대로 충진되지 않거나, 음각 패턴 내에 도전성 페이스트가 잔류하는 문제를 해결할 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 사이드 배선(150) 제조 공정의 공정적 안정성을 유지할 수 있다.
또한, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 복수의 사이드 배선(150)을 서로 상이한 층에 배치하여 정해진 공간 내에 배치되어야 하는 사이드 배선(150)의 수를 증가시킬 수 있다. 이에, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 정해진 공간 내에 배치되는 사이드 배선(150)의 수 및 사이드 배선(150)을 통해 신호를 공급받는 LED(130)의 수를 증가시킬 수 있으므로, 표시 장치(100)의 해상도를 증가시킬 수 있다. 또는, 표시 장치(100)에서의 해상도를 동일하게 유지한다면, LED(130)로 공급되는 신호의 종류를 보다 다양하게 할 수 있다.
도 4는 본 발명의 다른 실시예에 따른 표시 장치의 확대 평면도이다. 도 4의 표시 장치(400)는 도 1 내지 도 3를 찹조하여 설명한 표시 장치(100)와 비교하여 상부 패드(480T), 하부 패드, 배선(460), 링크 배선 및 사이드 배선(450)만이 상이할 뿐, 다른 구성은 실질적으로 동일하므로, 중복 설명을 생략하기로 한다.
상부 패드(480T)는 제1 상부 패드(480T1) 및 제2 상부 패드(480T2)를 포함한다.
제1 상부 패드(480T1)는 기판(110)의 외곽부에 배치될 수 있다. 제1 상부 패드(480T1)는 제1 평탄화층(116)에 형성된 컨택홀을 통해 제1 사이드 배선(451)과 연결될 수 있다.
제2 상부 패드는(480T2) 제1 상부 패드(480T1)와 동일한 층에 배치될 수 있다. 제2 상부 패드(480T2)는 제1 상부 패드(480T1) 보다 기판(110) 중앙에 가깝게 배치될 수 있다. 즉, 제2 상부 패드(480T2)는 제1 상부 패드(480T1)보다 내측에 배치될 수 있다. 제2 상부 패드(480T2)는 컨택홀을 통해 제2 사이드 배선(452)과 연결될 수 있다. 제2 상부 패드(480T2)는 제1 상부 패드(480T1)와 동일한 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
제1 상부 패드(480T1)와 제2 상부 패드(480T2)는 기판(110) 상에서 교대로 배치될 수 있다. 즉, 제2 상부 패드(480T2)는 제1 상부 패드(480T1)와 지그재그 형태로 배치될 수 있다.
기판(110) 상에 배선(460)이 배치된다. 배선(460)은 제1 배선(461) 및 제2 배선(462)을 포함한다. 제1 배선(461)은 상부 패드(480T) 중 제1 상부 패드(480T1)에 연결되는 배선이고 제2 배선(462)은 상부 패드(480T) 중 제2 상부 패드(480T2)에 연결되는 배선이다. 제1 배선(461) 및 제2 배선(462)은 동일 물질로 동일 층 상에 배치될 수 있으나, 이에 제한되지 않고, 상이한 물질로 상이한 층 상에 배치될 수도 있다. 또한, 제1 배선(461)은 제2 배선(462) 사이에 배치될 수 있다. 즉, 제1 배선(461)과 제2 배선(462)은 기판(110) 상에서 교대로 배치될 수 있다.
하부 패드는 제1 하부 패드 및 제2 하부 패드를 포함한다.
제1 하부 패드는 기판(110)의 외곽부에 배치될 수 있다. 제1 하부 패드는 제2 평탄화층(117)에 형성된 컨택홀을 통해 제1 사이드 배선(451)과 연결될 수 있다.
제2 하부 패드는 제1 하부 패드와 동일한 층에 배치될 수 있다. 제2 하부 패드는 제1 하부 패드 보다 기판(110)의 중앙에 가깝게 배치될 수 있다. 즉, 제2 하부 패드는 제1 하부 패드보다 내측에 배치될 수 있다. 제2 하부 패드는 컨택홀을 통해 제2 사이드 배선(452)과 연결될 수 있다. 제2 하부 패드는 제1 하부 패드와 동일한 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
제1 하부 패드와 제2 하부 패드는 기판(110)의 하면에서 교대로 배치될 수 있다. 즉, 제2 하부 패드는 제1 하부 패드와 지그재그 형태로 배치될 수 있다.
기판(110)의 하면에는 링크 배선이 배치된다.
링크 배선은 제1 링크 배선 및 제2 링크 배선을 포함한다.
제1 링크 배선은 하부 패드 중 제1 하부 패드에 연결되는 배선이고 제2 링크 배선은 하부 패드 중 제2 하부 패드에 연결되는 배선이다. 제1 링크 배선 및 제2 링크 배선은 동일 물질로 동일 층 상에 배치될 수 있으나, 이에 제한되지 않고, 상이한 물질로 상이한 층 상에 배치될 수도 있다. 또한, 제1 링크 배선은 제2 링크 배선 사이에 배치될 수 있다. 즉, 제1 링크 배선과 제2 링크 배선은 기판(110)의 하면에서 교대로 배치될 수 있다.
기판(110)의 측면에 사이드 배선(450)이 배치된다. 사이드 배선(450)은 제1 사이드 배선(451) 및 제2 사이드 배선(452)을 포함한다.
기판(110)의 상면, 측면 및 하면에 제1 사이드 배선(451)이 배치된다. 제1 사이드 배선(451)은 제1 평탄화층(116)에 형성된 컨택홀을 통해 제1 상부 패드(480T1)와 접하도록 배치될 수 있다. 또한, 제1 사이드 배선(451)은 제2 평탄화층(117)에 형성된 컨택홀을 통해 제1 하부 패드와 접하도록 배치될 수 있다. 이에, 제1 사이드 배선(451)은 제1 상부 패드(480T1)와 제1 하부 패드를 연결할 수 있다.
제2 사이드 배선(452)은 제1 사이드 배선(451) 상에 배치된다. 제2 사이드 배선(452)은 기판(110)의 상면, 측면 및 하면을 둘러싸도록 배치된다. 제2 사이드 배선(452)은 제1 평탄화층(116)에 형성된 컨택홀을 통해 제2 상부 패드(480T2)와 접하도록 배치될 수 있다. 또한, 제2 사이드 배선(452)은 제2 평탄화층(117)에 형성된 컨택홀을 통해 제2 하부 패드와 접하도록 배치될 수 있다. 이에, 제2 사이드 배선(452)은 제2 상부 패드(480T2)와 제2 하부 패드를 연결할 수 있다.
이때, 제2 사이드 배선(452)은 제1 사이드 배선(451)과 중첩하지 않도록 배치될 수 있다. 즉, 제1 사이드 배선(451)은 제2 사이드 배선(452) 사이에 배치되어 제2 사이드 배선(452)은 제2 상부 패드(480T2) 및 제2 하부 패드와 중첩하고, 제1 사이드 배선(451)은 제1 상부 패드(480T1) 및 제1 하부 패드와 중첩할 수 있다.
본 발명의 다른 실시예에 따른 표시 장치(400)에서는 복수의 사이드 배선(450)을 서로 상이한 층에 배치하여 복수의 사이드 배선(450) 간의 간격을 넓힐 수 있다. 예를 들어, 기존의 표시 장치에서 단위 면적당 6개의 사이드 배선이 배치되고, 6개의 사이드 배선이 모두 동일한 층에 배치되었다면, 본 발명의 다른 실시예에 따른 표시 장치(400)에서는 복수의 사이드 배선(450)을 이층 구조로 배치하고, 6개의 복수의 사이드 배선(450) 중 3개의 제1 사이드 배선(451)을 제1 층에 배치하고, 다른 3개의 제2 사이드 배선(452)을 제2 층에 배치한다. 따라서, 복수의 사이드 배선(450)이 모두 1개의 층에 배치되는 경우보다 복수의 사이드 배선(450) 간의 간격을 넓힐 수 있다. 이에, 본 발명의 다른 실시예에 따른 표시 장치(400)에서는 인접하게 배치된 복수의 사이드 배선(450) 간의 간격을 넓혀서, 복수의 사이드 배선(450)에 발생할 수 있는 마이그레이션 현상을 억제할 수 있어 표시 장치(400)의 신뢰성이 확보될 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 표시 장치의 확대 평면도이다.
도 5의 표시 장치(500)는 도 1 내지 도 3를 참조하여 설명한 표시 장치(100)와 비교하여 상부 패드(580T), 하부 패드, 배선(560) 링크 배선 및 사이드 배선(550)만이 상이할 뿐, 다른 구성은 실질적으로 동일하므로, 중복 설명을 생략하기로 한다.
상부 패드(580T)는 제1 상부 패드(580T1) 및 제2 상부 패드(580T2)를 포함한다.
제1 상부 패드(580T1)는 기판(110)의 외곽부에 배치될 수 있다. 제1 상부 패드(580T1)는 제1 평탄화층(116)에 형성된 컨택홀을 통해 제1 사이드 배선(551)과 연결될 수 있다.
제2 상부 패드는(580T2) 제1 상부 패드(580T1)와 동일한 층에 배치될 수 있다. 제2 상부 패드(580T2)는 제1 상부 패드(580T1) 보다 기판(110) 중앙에 가깝게 배치될 수 있다. 즉, 제2 상부 패드(580T2)는 제1 상부 패드(580T1)보다 내측에 배치될 수 있다. 제2 상부 패드(580T2)는 컨택홀을 통해 제2 사이드 배선(552)과 연결될 수 있다. 제2 상부 패드(580T2)는 제1 상부 패드(580T1)와 동일한 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
제1 상부 패드(580T1)와 제2 상부 패드(580T2)는 기판(110) 상에서 교대로 배치될 수 있다. 즉, 제2 상부 패드(580T2)는 제1 상부 패드(580T1)와 지그재그 형태로 배치될 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치(500)에서는 제1 상부 패드(580T1)와 제2 상부 패드(580T2)는 상이한 크기로 배치될 수 있다. 예를 들어, 제2 상부 패드(580T2)의 폭은 제1 상부 패드(580T1) 폭보다 클 수 있다.
또한, 제2 상부 패드(580T2)의 이격 거리는 제1 상부 패드(580T1)의 이격 거리와 상이할 수 있다. 예를 들어 제1 상부 패드(580T1)의 이격 거리는 제2 상부 패드(580T2)의 이격 거리 보다 클 수 있다.
기판(110) 상에 배선(560)이 배치된다. 배선(560)은 제1 배선(561) 및 제2 배선(562)을 포함한다. 제1 배선(561)은 상부 패드(580T) 중 제1 상부 패드(580T1)에 연결되는 배선이고 제2 배선(562)은 상부 패드(580T) 중 제2 상부 패드(580T2)에 연결되는 배선이다. 제1 배선(561) 및 제2 배선(562)은 동일 물질로 동일 층 상에 배치될 수 있으나, 이에 제한되지 않고, 상이한 물질로 상이한 층 상에 배치될 수도 있다. 또한, 제1 배선(561) 제2 배선(562) 사이에 배치될 수 있다.
제2 배선(562)은 표시 장치(500)의 전원 배선일 수 있다. 예를 들어, 제2 배선(562)은 고전위 전원 배선, 저전위 전원 배선 등과 같은 전원 배선일 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치(500)에서는 제1 배선(561)와 제2 배선(562)은 상이한 크기로 배치될 수 있다. 예를 들어, 제2 배선(562)의 폭은 제1 배선(561)의 폭보다 클 수 있고, 제1 배선(561)의 폭의 2배 이상일 수도 있다. 또한, 제2 배선(562)의 이격 거리는 제1 배선(561)의 이격 거리와 상이할 수 있다. 예를 들어 제1 배선(561)의 이격 거리는 제2 배선(562)의 이격 거리 보다 클 수 있다.
하부 패드는 제1 하부 패드 및 제2 하부 패드를 포함한다.
제1 하부 패드는 기판(110)의 외곽부에 배치될 수 있다. 제1 하부 패드는 제2 평탄화층(117)에 형성된 컨택홀을 통해 제1 사이드 배선(551)과 연결될 수 있다.
제2 하부 패드는 제1 하부 패드와 동일한 층에 배치될 수 있다. 제2 하부 패드는 제1 하부 패드 보다 기판(110)의 중앙에 가깝게 배치될 수 있다. 즉, 제2 하부 패드는 제1 하부 패드보다 내측에 배치될 수 있다. 제2 하부 패드는 컨택홀을 통해 제2 사이드 배선(552)과 연결될 수 있다. 제2 하부 패드는 제1 하부 패드와 동일한 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
제1 하부 패드와 제2 하부 패드는 기판(110) 상에서 교대로 배치될 수 있다. 즉, 제2 하부 패드는 제1 하부 패드와 지그재그 형태로 배치될 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치(500)에서는 제1 하부 패드와 제2 하부 패드는 상이한 크기로 배치될 수 있다. 예를 들어, 제2 하부 패드의 폭은 제1 하부 패드의 폭보다 클 수 있다. 또한, 제2 하부 패드의 이격 거리는 제1 하부 패드의 이격 거리와 상이할 수 있다. 예를 들어 제1 하부 패드의 이격 거리는 제2 하부 패드의 이격 거리 보다 클 수 있다.
기판(110)의 하면에는 링크 배선이 배치된다.
링크 배선은 제1 링크 배선 및 제2 링크 배선을 포함한다.
제1 링크 배선은 하부 패드중 제1 하부 패드에 연결되는 배선이고 제2 링크 배선은 하부 패드 중 제2 하부 패드에 연결되는 배선이다. 제1 링크 배선 및 제2 링크 배선은 동일 물질로 동일 층 상에 배치될 수 있으나, 이에 제한되지 않고, 상이한 물질로 상이한 층 상에 배치될 수도 있다. 또한, 제1 링크 배선은 제2 링크 배선 사이에 배치될 수 있다.
제2 링크 배선은 표시 장치(500)의 사이드 배선(550)을 통해 전원 배선인 제2 배선(562)과 연결될 수 있다. 이에, 제2 링크 배선은 고전위 전원 링크 배선, 저전위 전원 링크 배선일 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치(500)에서는 제1 링크 배선과 제2 링크 배선은 상이한 크기로 배치될 수 있다. 예를 들어, 제2 링크 배선의 폭은 제1 링크 배선의 폭보다 클 수 있고, 제1 링크 배선의 폭의 2배 이상일 수도 있다.
또한, 제2 링크 배선의 이격 거리는 제1 링크 배선의 이격 거리와 상이할 수 있다. 예를 들어 제1 링크 배선의 이격 거리는 제2 링크 배선의 이격 거리 보다 클 수 있다.
기판(110)의 측면에 사이드 배선(550)이 배치된다. 사이드 배선(550)은 제1 사이드 배선(551) 및 제2 사이드 배선(552)을 포함한다.
기판(110)의 상면, 측면 및 하면에 제1 사이드 배선(551)이 배치된다. 제1 사이드 배선(551)은 제1 평탄화층(116)에 형성된 컨택홀을 통해 제1 상부 패드(580T1)와 접하도록 배치될 수 있다. 또한, 제1 사이드 배선(551)은 제2 평탄화층(117)에 형성된 컨택홀을 통해 제1 하부 패드와 접하도록 배치될 수 있다. 이에, 제1 사이드 배선(551)은 제1 상부 패드(580T1)와 제1 하부 패드를 연결할 수 있다.
제2 사이드 배선(552)은 제1 사이드 배선(551) 상에 배치된다. 제2 사이드 배선(552)은 기판(110)의 상면, 측면 및 하면을 둘러싸도록 배치된다. 제2 사이드 배선(552)은 제1 평탄화층(116)에 형성된 컨택홀을 통해 제2 상부 패드(580T2)와 접하도록 배치될 수 있다. 또한, 제2 사이드 배선(552)은 제2 평탄화층(117)에 형성된 컨택홀을 통해 제2 하부 패드와 접하도록 배치될 수 있다. 이에, 제2 사이드 배선(552)은 제2 상부 패드(580T2)와 제2 하부 패드를 연결할 수 있다.
제2 사이드 배선(552)은 표시 장치(500)의 전원 배선인 제2 배선(562) 및 전원 링크 배선인 제2 링크 배선과 연결될 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치(500)에서는 제1 사이드 배선(551)과 제2 사이드 배선(552)은 상이한 크기로 배치될 수 있다. 예를 들어, 제2 사이드 배선(552)의 폭은 제1 사이드 배선(551)의 폭보다 클 수 있다.
또한, 제2 사이드 배선(552)의 이격 거리는 제1 사이드 배선(551)의 이격 거리와 상이할 수 있다. 예를 들어 제1 사이드 배선(551)의 이격 거리는 제2 사이드 배선(552)의 이격 거리 보다 클 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치(500)에서는 기판(110)에 배치되는 복수의 상부 패드(580T), 복수의 배선(560) 및 복수의 사이드 배선(550)을 상이한 크기로 배치하여, 복수의 제2 사이드 배선(552) 및 복수의 배선(560)의 폭을 확장시켜 표시 장치(500)에서 발생할 수 있는 전압 강하 현상을 최소화할 수 있다. 본 발명의 또 다른 실시예에 따른 표시 장치(500)에서는 제1 층에 배치되는 제1 사이드 배선(551) 및 제2 층에 배치되는 제2 사이드 배선(552)을 포함하고, 제2 사이드 배선(552)의 폭은 제1 사이드 배선(551)의 폭보다 크게 배치할 수 있다. 이에, 복수의 제2 사이드 배선(552)의 폭 및 단면적을 확장시킬 수 있다. 예를 들어, 복수의 제2 사이드 배선(552)의 폭은 복수의 제1 사이드 배선(551)의 폭보다 2배 이상 클 수 있다. 이에, 본 발명의 또 다른 실시예에 따른 표시 장치(500)에서는 전원을 전달하는 제2 사이드 배선(552) 및 제2 배선(562)의 저항이 감소되어 표시 장치(500)의 전압 강하에 의한 휘도 편차 등의 문제를 개선할 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 표시 장치(500)에서는 복수의 제2 사이드 배선(552)이 저전위 전압 배선, 예를 들어, 접지 전압을 전달하는 배선으로 설계하여, 외부의 정전기로부터 제1 사이드 배선(551) 및 표시 장치(500)의 구성요소들을 보호할 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다. 본 발명의 또 다른 실시예에 따른 표시 장치(600)는 도 1 내지 도 3을 참조하여 설명한 표시 장치(100)와 비교하여, 실링 부재(644)와 제1 커버층(691)이 추가되었다는 점만이 상이하며, 다른 구성은 실질적으로 동일하므로 중복 설명을 생략한다.
도 6을 참조하면, 제2 절연층(172) 및 기판(110) 상에 제1 커버층(691)이 배치된다. 제1 커버층(691)은 LED(130) 및 실링 부재(644) 상에 배치되어 외부로부터의 충격에서 표시 장치(600)를 보호할 수 있다. 제1 커버층(691)은 유리 또는 플라스틱 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다. 제1 커버층(691)은 커버 윈도우 또는 비산 방지 필름일 수 있으나, 이에 제한되는 것은 아니다.
기판(110)과 제1 커버층(691) 사이에 제2 본딩층(645)이 배치될 수 있다. 제2 본딩층(645)은 기판(110)의 상부에 배치되어 기판(110)과 제1 커버층(691) 사이를 본딩할 수 있다. 제2 본딩층(645)은 다양한 경화 방식을 통해 경화되어 기판(110)과 제1 커버층(691)을 합착시킬 수 있는 물질로 이루어질 수 있다. 제2 본딩층(645)은 기판(110)과 제1 커버층(691) 사이에서 전체 영역에 배치될 수도 있고, 일부 영역에만 배치될 수도 있다.
기판(110)의 측면에 실링 부재(644)가 배치된다. 실링 부재(644)는 제2 절연층(172)을 덮도록 배치된다. 예를 들어, 실링 부재(644)는 기판(110)의 상면에 배치된 제2 절연층(172)의 일부, 기판(110)의 측면에 배치된 제2 절연층(172) 및 기판(110)의 하면에 배치된 제2 절연층(172)의 일부를 덮을 수 있다. 또한, 실링 부재(644)는 제1 커버층(691)과 접하도록 배치될 수 있다.
실링 부재(644)는 탄성을 갖는 물질로 배치될 수 있다. 예를 들어, 실링 부재(644)는 아크릴계 또는 에폭시계 수지와 같은 물질로 구성될 수 있으나 이에 제한되는 것은 아니다.
실링 부재(644)의 측면은 제1 커버층(691)의 측면과 동일 평면 상에 위치하는 제1 면을 가질 수 있다. 또한, 실링 부재(644)는 기판(110)의 하면에 배치된 제2 절연층(172) 상에 배치되어, 제1 면으로부터 연장되고 상이한 경사진 형상을 갖는 제2 면을 가질 수 있다.
한편, 본 발명의 또 다른 실시예에 따른 표시 장치(600)에서는 제2 사이드 배선(152) 상에 실링 부재(644)를 형성 한 뒤 그라인딩 또는 레이저 커팅 등과 같은 절단 공정을 통해 표시 장치(600)의 크기를 조절할 수 있다. 예를 들어, 제1 커버층(691)을 제2 본딩층(645)을 사용하여 접착시킨 후, 표시 장치(600)의 측면에 실링 부재(644)를 도포한다. 이후, 그라인딩 또는 레이저 커팅 등의 절단 공정을 통해 제1 커버층(691)의 일부 및 실링 부재(644)의 일부를 제거하는 방식으로 표시 장치(600)가 제조될 수 있다. 이에, 절단된 영역에 배치된 실링 부재(644)는 제1 커버층(691)의 측면과 동일 평면 상에 위치하는 제1 면 및 절단된 영역에 배치되지 않은 경사진 형상을 갖는 제2 면을 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치(600)는 기판(110)의 상면에 제1 커버층(691)을 배치하고 기판(110)의 측면에 실링 부재(644)를 배치하여 표시 장치(600)를 외부의 충격으로부터 보호할 수 있다. 표시 장치는 표시 장치의 운반 과정에서 외부의 힘에 노출 될 수 있으며 이에 표시 장치는 파손될 수 있다. 또한, 표시 장치를 사용하여 타일링 표시 장치를 구현하는 경우, 인접한 표시 장치 사이의 간격이 시청자에게 시인되는 것을 방지하기 위해, 인접한 표시 장치 사이의 간격을 최소화 해야 한다. 이에, 표시 장치의 타일링 과정에서 미세한 오차에도 인접한 표시 패널과 접촉할 수 있으며, 표시 장치가 파손될 수 있다. 특히, 제로 베젤의 표시 장치 구현을 위해 비표시 영역을 제거하는 경우, 사이드 배선의 보호가 문제가 될 수 있다. 이에, 본 발명의 또 다른 실시예에 따른 표시 장치(600)에서는 제1 커버층(691)이 기판(110)의 상면에서 발생한 충격으로부터 표시 장치(600)를 보호하고, 실링 부재(644)가 기판(110)의 측면에 발생한 충격으로부터 사이드 배선(150) 및 기판(110)의 측면을 보호할 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 표시 장치(600)는 실링 부재(644)의 측면과 제1 커버층(691)의 측면을 동일 평면상에 배치하여, 표시 장치(600)의 시인성을 개선할 수 있다. 일반적으로 표시 장치의 사이드 배선 및 절연층은 기판의 측면에서 경사진 면으로 배치된다. 예를 들어, 사이드 배선 및 절연층의 단면은 쉘(Shell) 구조와 같이 곡면 형상으로 기판의 측면을 감싸게 배치된다. 이에, 표시 장치를 타일링 하였을 시, 표시 장치 사이가 예를 들어, 'V' 형태의 홈을 형성하였다. 이에, 표시 장치에서 'V' 형태의 홈이 시인되어 표시 장치의 시인성을 저하시키는 문제가 발생하였다. 이에, 본 발명의 또 다른 실시예에 따른 표시 장치(600)에서는 사이드 배선(150) 및 절연층(170) 상에 실링 부재(644)를 배치하고, 실링 부재(644)의 측면을 제1 커버층(691)의 측면과 동일 평면상에 배치하여 표시 장치(600)에서 'V' 형태의 홈이 시인되는 것을 저지할 수 있다.
도 7는 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다. 본 발명의 또 다른 실시예에 따른 표시 장치(700)는 도 6을 참조하여 설명한, 표시 장치(600)와 비교하여, 실링 부재(744)만이 상이하며, 다른 구성은 실질적으로 동일하므로 중복 설명을 생략한다.
도 7을 참조하면, 기판(110)의 측면에 실링 부재(744)가 배치된다. 실링 부재(744)는 제2 사이드 배선(152), 제2 절연층(172) 및 하부 패드(180B)를 덮도록 배치된다. 예를 들어, 실링 부재(744)는 기판(110)의 상면에 배치된 제2 절연층(172)의 일부, 기판(110)의 측면에 배치된 제2 절연층(172), 기판(110)의 하면에 배치된 제2 절연층(172) 및 하부 패드(180B)를 덮도록 배치될 수 있다. 이에, 실링 부재(744)는 제1 커버층(691)이 배치되지 않은 기판(110)의 측면 및 기판(110)의 하면을 덮을 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치(700)에서는 기판(110)의 상면에 제1 커버층(691)을 배치하고 기판(110)의 측면에 실링 부재(744)를 배치하여 제1 커버층(691)이 기판(110)의 상면에서 발생한 충격으로부터 표시 장치(700)를 보호하고, 실링 부재(744)가 기판(110)의 측면에 발생한 충격으로부터 사이드 배선(150) 및 기판(110)의 측면을 보호할 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 표시 장치(700)에서는 실링 부재(744)의 측면과 제1 커버층(691)의 측면을 동일 평면상에 배치하여, 'V' 형태의 홈의 시인을 방지하고, 표시 장치(700)의 시인성을 개선할 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 표시 장치(700)에서는 실링 부재(744)가 기판(110)의 하면에 배치된 제2 절연층(172)를 덮도록 배치하여, 기판(110)의 하면에서 발생한 충격으로부터 표시 장치(700)를 보호할 수 있다. 즉, 본 발명의 또 다른 실시예에 따른 표시 장치(700)에서는 실링 부재(744)를 연장하여 기판(110)의 하면에 배치된 제2 절연층(172) 및 하부 패드(180B)를 모두 덮도록 배치한다. 이에, 본 발명의 또 다른 실시예에 따른 표시 장치(700)에서는 실링 부재(744)가 기판(110)의 하면에 발생한 충격으로부터 사이드 배선(150) 및 하부 패드(180B)를 보호할 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다. 본 발명의 또 다른 실시예에 따른 표시 장치(800)는 도 6을 참조하여 설명한 표시 장치(600)와 비교하여, 실링 부재(844)가 상이하고 제2 커버층(892)이 추가되었다는 점만이 상이하며, 다른 구성은 실질적으로 동일하므로 중복 설명을 생략한다.
도 8을 참조하면, 기판(110) 히부에 제2 커버층(892)이 배치된다. 제2 커버층(892)은 기판(110)의 하부에 배치되어 제2 절연층(172) 및 하부 패드(180B)를 덮을 수 있다. 외부로부터의 충격에서 표시 장치(800)를 보호할 수 있다. 제2 커버층(892)은 유리 또는 플라스틱 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다. 제2 커버층(892)은 커버 윈도우 또는 비산 방지 필름일 수 있으나, 이에 제한되는 것은 아니다.
한편, 기판(110)과 제2 커버층(892) 사이에 제3 본딩층(846)이 배치될 수 있다. 제3 본딩층(846)은 기판(110)과 제2 커버층(892) 사이를 본딩할 수 있다. 제3 본딩층(846)은 다양한 경화 방식을 통해 경화되어 기판(110)과 제2 커버층(892)을 합착시킬 수 있는 물질로 이루어질 수 있다. 제3 본딩층(846)은 기판(110)과 제2 커버층(892) 사이에서 전체 영역에 배치될 수도 있고, 일부 영역에만 배치될 수도 있다.
기판(110)의 측면에 실링 부재(844)가 배치된다. 실링 부재(844)는 제2 절연층(172)을 덮도록 배치된다. 예를 들어, 실링 부재(844)는 기판(110)의 상면에 배치된 제1 커버층(691), 제2 절연층(172)의 일부, 기판(110)의 측면에 배치된 제2 절연층(172) 및 기판(110)의 하면에 배치된 제2 절연층(172)의 일부를 덮을 수 있다.
실링 부재(844)의 측면은 제1 커버층(691)의 측면 및 제2 커버층(892)의 측면과 동일 평면 상에 위치하는 제1 면을 가질 수 있다.
한편, 본 발명의 또 다른 실시예에 따른 표시 장치(800)에서는 제2 사이드 배선(152) 상에 실링 부재(844)를 형성 한 뒤 그라인딩 또는 레이저 커팅 등과 같은 절단 공정을 통해 표시 장치(800)의 크기를 조절할 수 있다. 예를 들어, 제1 커버층(691)을 제2 본딩층(645)을 사용하여 접착시키고 제2 커버층(892)을 제3 본딩층(846)을 사용하여 접착시킨 후, 표시 장치(800)의 측면에 실링 부재(844)를 도포한다. 이후, 그라인딩 또는 레이저 커팅 등의 절단 공정을 통해 제1 커버층(691)의 일부, 제2 커버층(892)의 일부 및 실링 부재(844)의 일부를 제거하는 방식으로 표시 장치(800)가 제조될 수 있다. 이에, 절단된 영역에 배치된 실링 부재(844)는 제1 커버층(691)의 측면 및 제2 커버층(892)의 측면과 동일 평면 상에 위치하는 제1 면을 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치(800)는 기판(110)의 상면에 제1 커버 층(691)을 배치하고 기판(110)의 측면에 실링 부재(844)를 배치하여 제1 커버층(691)이 기판(110)의 상면에서 발생한 충격으로부터 표시 장치(800)를 보호하고, 실링 부재(844)가 기판(110)의 측면에 발생한 충격으로부터 사이드 배선(150) 및 기판(110)의 측면을 보호할 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 표시 장치(800)는 실링 부재(844)의 측면과 제1 커버층(691)의 측면을 동일 평면상에 배치하여, 'V' 형태의 홈의 시인을 방지하고, 표시 장치(800)의 시인성을 개선할 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 표시 장치(800)는 제2 커버층(892)이 기판(110)의 하면에 배치된 제2 절연층(172) 및 기판(110)을 덮도록 배치하여, 기판(110)의 하면에서 발생한 충격으로부터 표시 장치(800)를 보호할 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치(800)에서는 기판(110)의 상면에 제1 커버층(691)을 배치하고 기판(110)의 측면에 실링 부재(844)를 배치하여 제1 커버층(691)이 기판(110)의 상면에서 발생한 충격으로부터 표시 장치(800)를 보호하고, 실링 부재(844)가 기판(110)의 측면에 발생한 충격으로부터 사이드 배선(150) 및 기판(110)의 측면을 보호할 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 표시 장치(800)에서는 실링 부재(844)의 측면과 제1 커버층(691)의 측면을 동일 평면상에 배치하여, 'V' 형태의 홈의 시인을 방지하고, 표시 장치(800)의 시인성을 개선할 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 표시 장치(800)에서는 제2 커버층(892)이 기판(110)의 하면에 배치하여, 외부로부터의 충격에서 표시 장치(800)를 보호할 수 있다. 즉, 본 발명의 또 다른 실시예에 따른 표시 장치(800)에서는 제2 커버층(892)이 기판(110)의 하면에 배치된 제2 절연층(172) 및 하부 패드(180B)를 모두 덮도록 배치한다. 이에, 본 발명의 또 다른 실시예에 따른 표시 장치(800)에서는 제2 커버층(892)이 기판(110)의 하면에 발생한 충격으로부터 사이드 배선(150) 및 하부 패드(180B)를 보호할 수 있다.
본 발명의 실시예들에 따른 표시 장치는 다음과 같이 설명될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 복수의 발광 소자가 배치되는 기판, 기판의 상면에 배치되는 복수의 배선, 기판의 하면에 배치되는 복수의 링크 배선 및 복수의 배선과 복수의 링크 배선을 연결하는 복수의 사이드 배선을 포함하고, 복수의 사이드 배선은 복수의 제1 사이드 배선 및 복수의 제2 사이드 배선을 포함하고, 복수의 제1 사이드 배선 및 복수의 제2 사이드 배선은 서로 상이한 층에 배치한다.
본 발명의 다른 특징에 따르면, 복수의 제1 사이드 배선을 덮고, 복수의 제1 사이드 배선과 복수의 제2 사이드 배선 사이에 배치되는 제1 절연층, 복수의 제2 사이드 배선을 덮도록 배치되는 제2 절연층을 더 포함하고, 제1 절연층 및 제2 절연층은 블랙 물질을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 기판의 상면에 배치되고, 복수의 배선과 연결되는 복수의 상부 패드 및 기판의 하면에 배치되고, 복수의 링크 배선과 연결되는 복수의 하부 패드를 더 포함하고, 사이드 배선은 복수의 상부 패드를 통해 복수의 배선과 연결되고, 사이드 배선은 복수의 하부 패드를 통해 복수의 링크 배선과 연결되고, 복수의 상부 패드는 복수의 제1 사이드 배선과 연결되는 복수의 제1 상부 패드 및 복수의 제2 사이드 배선과 연결되는 복수의 제2 상부 패드를 포함하고, 복수의 하부 패드는 복수의 제1 사이드 배선과 연결되는 복수의 제1 하부 패드 및 복수의 제2 사이드 배선과 연결되는 복수의 제2 하부 패드를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 제2 상부 패드는 복수의 제1 상부 패드 보다 기판 중앙에 가깝게 배치되고, 복수의 제2 하부 패드는 복수의 제1 하부 패드 보다 기판 중앙에 가깝게 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 제2 사이드 배선은 복수의 제2 상부 패드 및 복수의 제2 하부 패드와 중첩할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 제1 상부 패드와 복수의 제2 상부 패드는 지그재그 형태로 배치되고, 복수의 제1 하부 패드와 복수의 제2 하부 패드는 지그재그 형태로 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 제1 상부 패드 및 복수의 제2 상부 패드는 동일 층 상에 배치되고, 복수의 배선 중 복수의 제1 상부 패드로부터 연장하는 배선과 복수의 제2 상부 패드로부터 연장하는 배선은 동일 층 상에 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 제1 상부 패드의 폭은 복수의 제2 상부 패드의 폭보다 크고, 복수의 배선 중 복수의 제1 상부 패드와 연결되는 배선은 전원 배선일 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 제2 사이드 배선을 덮는 실링(sealing) 부재 및 기판 상에서 실링 부재와 접하도록 배치되는 제1 커버층을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 실링 부재의 측면은 제1 커버층의 측면과 동일 평면 상에 위치하는 제1 면 및 제1 면으로부터 연장하고 경사진 형상을 갖는 제2 면을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 기판의 하면에 배치되는 복수의 하부 패드를 더 포함하고, 실링 부재는 복수의 하부 패드를 덮도록 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 기판의 아래에서 실링 부재 하부에 배치되는 제2 커버층을 더 포함하고, 제1 커버층의 측면, 실링 부재의 측면 및 제2 커버층의 측면은 동일 평면 상에 배치될 수 있다.
본 발명의 다른 실시예에 따른 발광 표시 장치는 복수의 발광 소자가 배치되는 기판, 기판의 상면에 배치되는 복수의 제1 배선 및 복수의 제2 배선, 기판의 상면에 배치되고, 복수의 제1 배선 및 복수의 제2 배선과 연결되는 복수의 제1 상부 패드 및 복수의 제2 상부 패드, 기판의 하면에 배치되는 복수의 제1 링크 배선 및 복수의 제2 링크 배선, 기판의 하면에 배치되고 복수의 제1 링크 배선 및 복수의 제2 링크 배선과 연결되는 복수의 제1 하부 패드 및 복수의 제2 하부 패드, 복수의 제1 상부 패드와 복수의 제1 하부 패드를 연결하는 복수의 제1 사이드 배선, 복수의 제1 사이드 배선을 덮도록 배치된 제1 절연층 및 복수의 제2 상부 패드와 복수의 제2 하부 패드를 연결하고, 제1 절연층 상에 배치되는 복수의 제2 사이드 배선을 포함한다.
본 발명의 다른 특징에 따르면, 복수의 제1 사이드 배선의 적어도 일부 및 복수의 제2 사이드 배선의 적어도 일부는 서로 중첩할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 제1 사이드 배선은 복수의 제2 사이드 배선 사이에 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 제1 상부 패드는 복수의 제2 상부 패드보다 기판의 외곽부에 가깝게 배치되고, 복수의 제1 하부 패드는 복수의 제2 하부 패드보다 기판의 외곽부에 가깝게 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 제1 상부 패드와 복수의 제2 상부 패드는 기판 상에서 교대로 배치되고, 복수의 제1 하부 패드와 복수의 제2 하부 패드는 기판 상에서 교대로 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 제2 사이드 배선의 폭은 복수의 제1 사이드 배선의 폭보다 크고, 복수의 제2 사이드 배선은 전원 배선과 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 제2 사이드 배선을 덮도록 배치되는 제2 절연층, 제2 절연층 상에 배치되는 실링 부재 및 복수의 발광 소자 및 실링 부재 상에 배치되는 제1 커버층을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 실링 부재는 복수의 제1 하부 패드 및 복수의 제2 하부 패드를 덮을 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 제1 하부 패드, 복수의 제2 하부 패드 아래에 배치되고, 실링 부재에 접하는 제2 커버층을 더 포함할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (21)

  1. 복수의 발광 소자가 배치되는 기판;
    상기 기판의 상면에 배치되는 복수의 배선;
    상기 기판의 하면에 배치되는 복수의 링크 배선; 및
    상기 복수의 배선과 상기 복수의 링크 배선을 연결하는 복수의 사이드 배선을 포함하고,
    상기 복수의 사이드 배선은 복수의 제1 사이드 배선 및 복수의 제2 사이드 배선을 포함하고,
    상기 복수의 제1 사이드 배선 및 상기 복수의 제2 사이드 배선은 서로 상이한 층에 배치된, 표시 장치.
  2. 제1항에 있어서,
    상기 복수의 제1 사이드 배선을 덮고, 상기 복수의 제1 사이드 배선과 상기 복수의 제2 사이드 배선 사이에 배치되는 제1 절연층;
    상기 복수의 제2 사이드 배선을 덮도록 배치되는 제2 절연층을 더 포함하고,
    상기 제1 절연층 및 상기 제2 절연층은 블랙 물질을 포함하는, 표시 장치.
  3. 제1항에 있어서,
    상기 기판의 상면에 배치되고, 상기 복수의 배선과 연결되는 복수의 상부 패드; 및
    상기 기판의 하면에 배치되고, 상기 복수의 링크 배선과 연결되는 복수의 하부 패드를 더 포함하고,
    상기 사이드 배선은 상기 복수의 상부 패드를 통해 상기 복수의 배선과 연결되고,
    상기 사이드 배선은 상기 복수의 하부 패드를 통해 상기 복수의 링크 배선과 연결되고,
    상기 복수의 상부 패드는 상기 복수의 제1 사이드 배선과 연결되는 복수의 제1 상부 패드 및 상기 복수의 제2 사이드 배선과 연결되는 복수의 제2 상부 패드를 포함하고,
    상기 복수의 하부 패드는 상기 복수의 제1 사이드 배선과 연결되는 복수의 제1 하부 패드 및 상기 복수의 제2 사이드 배선과 연결되는 복수의 제2 하부 패드를 포함하는, 표시 장치.
  4. 제3항에 있어서,
    상기 복수의 제2 상부 패드는 상기 복수의 제1 상부 패드 보다 상기 기판 중앙에 가깝게 배치되고,
    상기 복수의 제2 하부 패드는 상기 복수의 제1 하부 패드 보다 상기 기판 중앙에 가깝게 배치되는, 표시 장치.
  5. 제4항에 있어서,
    상기 복수의 제2 사이드 배선은 상기 복수의 제2 상부 패드 및 상기 복수의 제2 하부 패드와 중첩하는, 표시 장치.
  6. 제4항에 있어서,
    상기 복수의 제1 상부 패드와 상기 복수의 제2 상부 패드는 지그재그 형태로 배치되고,
    상기 복수의 제1 하부 패드와 상기 복수의 제2 하부 패드는 지그재그 형태로 배치되는, 표시 장치.
  7. 제3항에 있어서,
    상기 복수의 제1 상부 패드 및 상기 복수의 제2 상부 패드는 동일 층 상에 배치되고,
    상기 복수의 배선 중 상기 복수의 제1 상부 패드로부터 연장하는 배선과 상기 복수의 제2 상부 패드로부터 연장하는 배선은 동일 층 상에 배치되는, 표시 장치.
  8. 제3항에 있어서,
    상기 복수의 제2 상부 패드의 폭은 상기 복수의 제1 상부 패드의 폭보다 크고,
    상기 복수의 배선 중 상기 복수의 제2 상부 패드와 연결되는 배선은 전원 배선인, 표시 장치.
  9. 제1항에 있어서,
    상기 복수의 제2 사이드 배선을 덮는 실링(sealing) 부재; 및
    상기 기판 상에서 상기 실링 부재와 접하도록 배치되는 제1 커버층을 포함하는, 표시 장치.
  10. 제9항에 있어서,
    상기 실링 부재의 측면은 상기 제1 커버층의 측면과 동일 평면 상에 위치하는 제1 면 및 상기 제1 면으로부터 연장하고 경사진 형상을 갖는 제2 면을 포함하는, 표시 장치.
  11. 제10항에 있어서,
    상기 기판의 하면에 배치되고, 상기 복수의 링크 배선과 연결되는 복수의 하부 패드를 더 포함하고,
    상기 실링 부재는 상기 복수의 하부 패드를 덮도록 배치되는, 표시 장치.
  12. 제9항에 있어서,
    상기 기판의 아래에서 상기 실링 부재 하부에 배치되는 제2 커버층을 더 포함하고,
    상기 제1 커버층의 측면, 상기 실링 부재의 측면 및 상기 제2 커버층의 측면은 동일 평면 상에 배치되는, 표시 장치.
  13. 복수의 발광 소자가 배치되는 기판;
    상기 기판의 상면에 배치되는 복수의 제1 배선 및 복수의 제2 배선;
    상기 기판의 상면에 배치되고, 상기 복수의 제1 배선 및 상기 복수의 제2 배선과 연결되는 복수의 제1 상부 패드 및 복수의 제2 상부 패드;
    상기 기판의 하면에 배치되는 복수의 제1 링크 배선 및 복수의 제2 링크 배선;
    상기 기판의 하면에 배치되고 상기 복수의 제1 링크 배선 및 상기 복수의 제2 링크 배선과 연결되는 복수의 제1 하부 패드 및 복수의 제2 하부 패드;
    상기 복수의 제1 상부 패드와 상기 복수의 제1 하부 패드를 연결하는 복수의 제1 사이드 배선;
    상기 복수의 제1 사이드 배선을 덮도록 배치된 제1 절연층; 및
    상기 복수의 제2 상부 패드와 상기 복수의 제2 하부 패드를 연결하고, 상기 제1 절연층 상에 배치되는 복수의 제2 사이드 배선을 포함하는, 표시 장치.
  14. 제13항에 있어서,
    상기 복수의 제1 사이드 배선의 적어도 일부 및 상기 복수의 제2 사이드 배선의 적어도 일부는 서로 중첩하는, 표시 장치.
  15. 제13항에 있어서,
    상기 복수의 제1 사이드 배선은 상기 복수의 제2 사이드 배선 사이에 배치된, 표시 장치.
  16. 제13항에 있어서,
    상기 복수의 제1 상부 패드는 상기 복수의 제2 상부 패드보다 상기 기판의 외곽부에 가깝게 배치되고
    상기 복수의 제1 하부 패드는 상기 복수의 제2 하부 패드보다 상기 기판의 외곽부에 가깝게 배치되는, 표시 장치.
  17. 제16항에 있어서,
    상기 복수의 제1 상부 패드와 상기 복수의 제2 상부 패드는 상기 기판 상에서 교대로 배치되고,
    상기 복수의 제1 하부 패드와 상기 복수의 제2 하부 패드는 상기 기판 상에서 교대로 배치되는, 표시 장치.
  18. 제13항에 있어서,
    상기 복수의 제2 사이드 배선의 폭은 상기 복수의 제1 사이드 배선의 폭보다 크고,
    상기 복수의 제2 사이드 배선은 전원 배선과 연결되는, 표시 장치.
  19. 제13항에 있어서,
    상기 복수의 제2 사이드 배선을 덮도록 배치되는 제2 절연층;
    상기 제2 절연층 상에 배치되는 실링 부재; 및
    상기 복수의 발광 소자 및 상기 실링 부재 상에 배치되는 제1 커버층을 포함하는, 표시 장치.
  20. 제19항에 있어서,
    상기 실링 부재는 상기 복수의 제1 하부 패드 및 상기 복수의 제2 하부 패드를 덮는, 표시 장치.
  21. 제19항에 있어서,
    상기 복수의 제1 하부 패드 및 상기 복수의 제2 하부 패드 아래에 배치되고, 상기 실링 부재에 접하는 제2 커버층을 더 포함하는, 표시 장치.
PCT/KR2020/004349 2019-11-22 2020-03-30 표시 장치 WO2021100983A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP20889395.8A EP4064354A4 (en) 2019-11-22 2020-03-30 DISPLAY DEVICE
US17/778,378 US20230005962A1 (en) 2019-11-22 2020-03-30 Display device
CN202080080120.0A CN114730789A (zh) 2019-11-22 2020-03-30 显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0151388 2019-11-22
KR1020190151388A KR20210063010A (ko) 2019-11-22 2019-11-22 표시 장치

Publications (1)

Publication Number Publication Date
WO2021100983A1 true WO2021100983A1 (ko) 2021-05-27

Family

ID=75980643

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/004349 WO2021100983A1 (ko) 2019-11-22 2020-03-30 표시 장치

Country Status (5)

Country Link
US (1) US20230005962A1 (ko)
EP (1) EP4064354A4 (ko)
KR (1) KR20210063010A (ko)
CN (1) CN114730789A (ko)
WO (1) WO2021100983A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120049219A1 (en) * 2010-08-27 2012-03-01 Toyoda Gosei Co., Ltd. Light emitting element
KR20170133347A (ko) * 2015-03-30 2017-12-05 소니 세미컨덕터 솔루션즈 가부시키가이샤 발광 소자, 발광 유닛, 발광 패널 장치, 및 발광 패널 장치의 구동 방법
KR20190044016A (ko) * 2017-10-19 2019-04-29 엘지디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
KR20190051629A (ko) * 2017-11-07 2019-05-15 엘지디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
WO2019167966A1 (ja) * 2018-02-28 2019-09-06 京セラ株式会社 表示装置、ガラス基板およびガラス基板の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102582059B1 (ko) * 2016-12-30 2023-09-21 엘지디스플레이 주식회사 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
DE102018101090A1 (de) * 2018-01-18 2019-07-18 Osram Opto Semiconductors Gmbh Anzeigeelement, Anzeigevorrichtung und Verfahren zur Herstellung einer Kontaktstruktur bei einer Vielzahl von Anzeigeelementen

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120049219A1 (en) * 2010-08-27 2012-03-01 Toyoda Gosei Co., Ltd. Light emitting element
KR20170133347A (ko) * 2015-03-30 2017-12-05 소니 세미컨덕터 솔루션즈 가부시키가이샤 발광 소자, 발광 유닛, 발광 패널 장치, 및 발광 패널 장치의 구동 방법
KR20190044016A (ko) * 2017-10-19 2019-04-29 엘지디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
KR20190051629A (ko) * 2017-11-07 2019-05-15 엘지디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
WO2019167966A1 (ja) * 2018-02-28 2019-09-06 京セラ株式会社 表示装置、ガラス基板およびガラス基板の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4064354A4 *

Also Published As

Publication number Publication date
KR20210063010A (ko) 2021-06-01
US20230005962A1 (en) 2023-01-05
EP4064354A4 (en) 2023-12-20
CN114730789A (zh) 2022-07-08
EP4064354A1 (en) 2022-09-28

Similar Documents

Publication Publication Date Title
WO2017142315A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2015060506A1 (en) Display device using semiconductor light emitting device
WO2018101539A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2015133709A1 (en) Display device using semiconductor light emitting device
WO2014163325A1 (en) Display device using semiconductor light emitting device
WO2017007215A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2016068418A1 (en) Display device using semiconductor light emitting device and method of fabricating the same
WO2015093721A1 (en) Display device using semiconductor light emitting device and method of fabricating the same
WO2015060507A1 (en) Display device using semiconductor light emitting device
WO2018135704A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
EP3114899A1 (en) Display device using semiconductor light emitting device
WO2021060595A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021241937A1 (ko) 표시 장치 및 이의 제조 방법
WO2021107270A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021132816A1 (ko) 표시 장치의 제조 방법
WO2016195165A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021025236A1 (ko) 표시 장치
WO2021100983A1 (ko) 표시 장치
WO2020032313A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2019146816A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2022005008A1 (ko) 스트레처블 표시장치
WO2022004926A1 (ko) 마이크로 led를 이용한 디스플레이 장치
WO2021132842A1 (ko) Led 표시장치
WO2021210698A1 (ko) 디스플레이 장치와 그의 제조 방법, 및 그를 이용한 멀티 스크린 디스플레이 장치
WO2021107267A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20889395

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020889395

Country of ref document: EP

Effective date: 20220622